CN101543152A - 元器件内置基板的制造方法及元器件内置基板 - Google Patents

元器件内置基板的制造方法及元器件内置基板 Download PDF

Info

Publication number
CN101543152A
CN101543152A CNA200880000433XA CN200880000433A CN101543152A CN 101543152 A CN101543152 A CN 101543152A CN A200880000433X A CNA200880000433X A CN A200880000433XA CN 200880000433 A CN200880000433 A CN 200880000433A CN 101543152 A CN101543152 A CN 101543152A
Authority
CN
China
Prior art keywords
layer
ground floor
components
bonding conductor
inner wire
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CNA200880000433XA
Other languages
English (en)
Inventor
山越祐介
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN101543152A publication Critical patent/CN101543152A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • H05K1/187—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding the patterned circuits being prefabricated circuits, which are not yet attached to a permanent insulating substrate, e.g. on a temporary carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09045—Locally raised area or protrusion of insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H05K3/4053—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques
    • H05K3/4069—Through-connections; Vertical interconnect access [VIA] connections by thick-film techniques for via connections in organic insulating substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.

Abstract

提供一种元器件内置基板的制造方法以及元器件内置基板，在元器件内置基板中，可以形成口径小、直线性高的层间连接导体，实现层间连接导体间距的狭窄化以及元器件内置基板的小型化。元器件内置基板(40)中，对第二层(11)在未固化的状态下埋设元器件(9)并使树脂层(11)固化后，形成沿上下方向贯通第二层(11)的孔(12)，在前述孔(12)中填充导电性糊料而形成第二层间连接导体(8)。然后，依次层叠包含多个连接盘(2a)的第一面内导体(2)、第一层(6)和第二层(11)并压紧，通过加热将第一层(6)进行固化，从而形成一体化的构造。

Description

元器件内置基板的制造方法及元器件内置基板
技术领域
本发明涉及在树脂中内置元器件的元器件内置基板的制造方法及其元器件内置基板。
背景技术
近年来，随着电子设备的小型化、高性能化，对于高密度、多功能地内置电容器、片状电阻、片状线圈、IC等电子元器件的元器件内置基板，提出了多种方案。
在这种元器件内置基板中，例如对多层结构基板(多层印刷布线板等)、或已完成布线的转印板等安装元器件，在用树脂将它们进行填埋而一体化的元器件内置层中，利用激光等形成将配置于上下面的面内导体导通用的孔，然后为了使前述孔保持导通性，在前述孔内实施镀敷或填充导电性糊料而形成层间连接导体，从而进行与上下面的面内导体的电连接。
而且，对于形成前述层间连接导体的孔，根据其形成过程的不同，有时被成为“贯通孔”和“有底孔”。
贯通孔是指在元器件内置层的上表面及下表面未配置面内导体的状态下、从上表面的方向照射激光等而形成的孔(例如参照专利文献1)。前述专利文献1中，在贯通孔中填充导电性糊料后，使内置元器件的树脂和上下面的面内导体一起固化，将形成贯通孔的元器件内置层与面内导体一体化。
另外，有底孔是指在元器件内置层的下表面配置有面内导体的状态下、从上表面的方向照射激光而形成的孔。例如，在未固化的树脂中配置元器件以及面内导体，使树脂固化而一体化后，在元器件内置层中形成有底孔，并在该有底孔中填充导电性糊料。
专利文献1：日本专利特开平11-220262号公报(段落[0056]-[0064]、图2等)
发明内容
若按照前述专利文献1那样形成贯通孔，则由于在未固化的树脂中形成贯通孔后，将面内导体等与元器件内置层一体化后而使树脂固化，因此存在因树脂的固化收缩而影响贯通孔的直线性、与面内导体内的连接盘的位置发生偏移的问题。
另外，有底孔是以面内导体的连接盘为底面而形成的。照射激光形成有底孔时，由于激光从连接盘折返，反射的激光会切割有底孔，因此孔的口径变大。另外，为了不损伤连接盘而只能用弱激光，孔的形状成为锥形形状(截面为梯形形状)。这样，为了从元器件内置层的上表面实施镀敷时，使镀敷层形成至有底孔的底面，或是从元器件内置层的上表面填充导电性糊料时，使糊料到达有底孔的底面，必须使孔的口径(孔的上部开口直径)变大。其结果，在有底孔的情况下，无法形成窄间距的连接盘，从而影响元器件内置基板的小型化。
本发明的目的在于提供一种能够形成口径小和直线性高的层间连接导体的、并能实现小型化且能提高可靠性的元器件内置基板的制造方法以及元器件内置基板。
为了达到上述目的，本发明中的元器件内置基板的制造方法的特征在于，具备：形成包含多个连接盘的第一面内导体的工序；在由未固化树脂形成的第一层的、与预定的所述连接盘对应的位置上形成第一层间连接导体的工序；在由未固化树脂形成的第二层中埋设元器件并将前述第二层进行固化的工序；在与前述第一层间连接导体对应的位置上、形成贯通前述固化了的第二层的上表面和下表面的第二层间连接导体的工序；以及依次层叠前述第一面内导体、前述第一层和前述第二层后将前述第一层进行固化、从而将前述第一面内导体、前述第一层和前述第二层一体化的工序，将前述第一面内导体、前述第一层间连接导体和前述第二层间连接导体依次电连接(权利要求1)。
另外，本发明中的元器件内置基板的制造方法的特征在于，具备：在具有包含多个连接盘的第一面内导体的由未固化树脂形成的第一层中、形成以预定的前述连接盘为底面的第一层间连接导体的工序；在由未固化树脂形成的第二层中埋设元器件并将前述第二层进行固化的工序；在与前述第一层间连接导体对应的位置上、形成贯通前述固化了的第二层的上表面和下表面的第二层间连接导体的工序；以及依次层叠前述第一层和前述第二层后将前述第一层进行固化、从而将前述第一层和前述第二层一体化的工序，将前述第一面内导体、前述第一层间连接导体和前述第二层间连接导体依次电连接(权利要求2)。
另外，如权利要求1或2所述的元器件内置基板的制造方法的特征在于，还具备：在前述第二层的上表面、形成与前述第二层间连接导体电连接的第二面内导体的工序(权利要求3)。
另外，如权利要求1或2所述的元器件内置基板的制造方法的特征在于，还具备：准备在一个主面上具有第二面内导体的未固化状态的第三层、并通过将该第三层层叠在前述第二层上而将前述第二层间连接导体和前述第二面内导体电连接的工序(权利要求4)。
另外，如权利要求1～4中的任一项所述的元器件内置基板的制造方法的特征在于，具备：在未固化状态的前述第二层中埋设前述元器件并将前述第二层进行固化后、使前述元器件露出的工序(权利要求5)。
另外，如权利要求1～5中的任一项所述的元器件内置基板的制造方法的特征在于，在形成于转印板上的电极上安装前述元器件后，将前述元器件埋设在未固化状态的前述第二层中，在将前述第二层进行固化后从前述第二层剥离前述转印板(权利要求6)。
另外，如权利要求1～6中的任一项所述的元器件内置基板的制造方法的特征在于，前述第一层以及前述第二层由同一材料形成(权利要求7)。
另外，本发明中的元器件内置基板的特征在于，具备：包含多个连接盘的第一面内导体；配置于前述第一面内导体上的由树脂形成的第一层；形成于前述第一层上、与预定的所述连接盘电连接的第一层间连接导体；配置于前述第一层上、埋设有元器件的由树脂形成的第二层；形成于前述第二层上、与前述第一层间连接导体电连接的第二层间连接导体；以及在前述第二层的上表面、与前述第二层间连接导体电连接而形成的第二面内导体(权利要求8)。
另外，本发明中的元器件内置基板的特征在于，具备：包含多个连接盘的第一面内导体；配置于前述第一面内导体上的由树脂形成的第一层；形成于前述第一层上、与预定的前述连接盘电连接的第一层间连接导体；配置于前述第一层上、埋设有元器件的由树脂形成的第二层；形成于前述第二层上、与前述第一层间连接导体电连接的第二层间连接导体；配置于前述第二层上的由树脂形成的第三层；形成于前述第三层上、与前述第二层间连接导体电连接的第三层间连接导体；以及在前述第三层的上表面、与前述第三层间连接导体电连接而形成的第二面内导体(权利要求9)。
本发明中，由于在第二层中埋设了元器件，因此要求第二层比其它层高。根据本制造方法，由于在第二层中埋设元器件之后使之固化，在这之后形成由贯通孔形成的第二层间连接导体，因此，可以防止影响第二层间连接导体的直线性，有利于元器件内置基板整体可靠性的提高。另外，由于通过将第二层间连接导体形成为贯通孔而不是有底孔，能够形成小口径的第二层间连接导体，因此能够实现元器件内置基板的小型化。特别是，根据权利要求5的发明，通过将第二层高度降低到元器件的高度左右，能够形成直线性更好的贯通孔。
附图说明
图1是作为本发明的第1实施方式的元器件内置基板的剖面图。
图2是图1的元器件内置基板中的第一面内导体的制造工序的说明图。
图3是图1的元器件内置基板中的第一层的制造工序的说明图。
图4是图1的元器件内置基板中的第二层的制造工序的说明图。
图5是图1的元器件内置基板中的第一面内导体、第一层及第二层的一体化前的剖面图。
图6是作为第2实施方式的元器件内置基板的剖面图。
图7是图6的元器件内置基板的第三层的制造工序的说明图。
图8是图6的元器件内置基板中的第一面内导体、第一层、第二层及第三层的一体化前的剖面图。
图9是作为第3实施方式的元器件内置基板的剖面图。
图10是图9的元器件内置基板中的第一层的制造工序的说明图。
图11是图9的元器件内置基板中的第一层、第二层及第三层的一体化前的剖面图。
图12是作为第3实施方式的变形例的元器件内置基板的剖面图。
图13是图12的元器件内置基板制造工序中的第一层、第二层及第三层的一体化前的剖面图。
图14是图12的元器件内置基板中的转印板剥离后的元器件内置基板的剖面图。
图15是作为第4实施方式的元器件内置基板的剖面图。
图16是图15的元器件内置基板中的第二层的制造工序的说明图。
图17是图15的元器件内置基板制造工序中的第一层、第二层及第三层的一体化前的剖面图。
图18是图15的元器件内置基板中的转印板剥离后的元器件内置基板的剖面图。
图19是作为第5实施方式的元器件内置基板的剖面图。
图20是图19的元器件内置基板中的第二层的制造工序的说明图。
图21是图19的元器件内置基板中的第二层的制造工序的说明图。
图22是图19的元器件内置基板制造工序中的第一层、第二层及第三层的一体化前的剖面图。
图23是图19的元器件内置基板中的转印板剥离后的元器件内置基板的剖面图。
标号说明
2第一面内导体
2a连接盘
5、22第一层间连接导体
6第一层
8、34、45第二层间连接导体
9元器件
11、31、41第二层
16、32第三层
17、26、36第二面内导体
19、28、38第三层间连接导体
26a、36a连接盘
42电极
40、50、60、70、80、90元器件内置基板
具体实施方式
(第1实施方式)
参照图1～图5，说明与权利要求1、3、8对应的第1实施方式。另外，图1为元器件内置基板的剖面图，图2～图5为其制造方法的说明图。
图1所示的元器件内置基板40中，在板状基体1的上表面形成有包括多个连接盘2a的第一面内导体2。在第一面内导体2的上表面配置由树脂形成的第一层6，在第一层6中形成与在基体1的上表面形成的多个连接盘2a中的、预定连接盘2a电连接的第一层间连接导体5。在第一层6的上表面还配置由树脂形成的第二层11。在第二层11中埋设元器件9，另外还形成与第一层间连接导体5电连接的第二层间连接导体8。在第二层11的上表面形成有第二面内导体13，第二面内导体13与第二层间连接导体8电连接。另外，在第一层6中，在与元器件9的电极10对应的位置上也形成有第一层间连接导体5，该第一层间连接导体5也和第一面内导体2的预定连接盘2a电连接。即，第一面内导体2和第二面内导体13通过第一层间连接导体5和第二层间连接导体8连接，第一面内导体2和元器件9的电极10通过第一层间连接导体5连接。
前述第一面内导体2形成于如后文所述的由树脂、玻璃环氧、树脂多层板等形成的板状基体1的表面，但也可以用SUS等转印板形成。
考虑到易于进行固化处理等，前述第一层6和第二层11最好是用例如环氧类树脂等热固化性树脂形成，除此之外也可以采用通过紫外线固化的光固化性树脂来形成。但是，希望是选择因固化而产生的收缩率低的材料。从而，可以在元器件内置基板内使热膨胀系数等均匀化，有利于提高可靠性。
另外，对于前述第一层间连接导体5和第二层间连接导体8，分别填充导电性糊料。从而，将配置在元器件内置基板40的下表面和上表面的第一面内导体2、第二面内导体13、以及第一面内导体2和第二层11中所埋设的元器件9的电极10分别电连接。
接着，下面说明元器件内置基板40的制造方法。
图2是第一面内导体2的制造工序的说明图。首先，在该图(a)中所示的板状基体1的整个上表面，如该图(b)所示形成铜箔层3，然后，如该图(c)所示，例如通过刻蚀而将前述铜箔层3加工成图案，从而形成包括多个连接盘2a的第一面内导体2。另外，第一面内导体2也可由以下形成：在基体1的整个上表面通过镀敷形成由铜或铜合金及其它导电性金属形成的导电层，并对导电层进行图案形成。
另外，在利用上述那样由SUS等形成的转印板形成第一面内导体2时，若将未固化状态的第一层6层叠到转印板上并加压，在将第一层6进行固化后剥离转印板，则可以将第一面内导体2转印到第一层6而形成。
图3是第一层6的制造工序的说明图。对该图(a)所示的由未固化状态的树脂形成的第一层6，从上方对与前述第一面内导体2的连接盘2a对应的位置照射激光，如该图(b)所示，在第一层6中形成沿上下方向贯通的孔7。然后，如该图(c)所示，在孔7中填充导电性糊料，形成第一层间连接导体5。
这里，导电性糊料具体是混入了导电材料(金属)的树脂糊料。
此外，也可以对图3(b)所示的孔7的内周面实施镀敷加工而形成第一层间连接导体5，来代替填充导电性糊料。而且，也可以在对孔7的内周面实施了镀敷加工后，填充导电性糊料或非导电性糊料而形成第一层间连接导体5。另外，也可以在填充导电性糊料至孔7的预定高度后，对孔7的内周面实施镀敷加工而形成第一层间连接导体5。
第一层6由未埋设元器件等的薄层形成。因而，即使在未固化的状态下在第一层6中形成孔7，并在这之后如后文所述那样使第一层6固化，孔7的形状也几乎不会因树脂固化收缩的影响而发生变动。
图4是第二层11的制造工序的说明图。首先，如该图(a)所示，准备由未固化的树脂形成的第二层11，如该图(b)所示埋设片状电容器、片状电阻、片状线圈、IC等元器件9。这里，10是上述元器件9的电极。然后，如该图(c)所示，将埋设了元器件9的第二层11进行固化，如该图(d)所示，对与第一层6的第一层间连接导体5中预定的第一层间连接导体5对应的位置照射激光，形成沿上下方向贯通第二层11的孔12。接着，如该图(e)所示，在孔12中填充导电性糊料而形成第二层间连接导体8。
另外，也可以对图4(d)的孔12的内周面实施镀敷加工而形成第二层间连接导体8，来代替填充导电性糊料。另外，也可以在实施了前述镀敷加工的孔12中，填充导电性糊料或非导电性糊料而形成第二层间连接导体8，也可以在填充导电性糊料至前述孔12的预定高度后，对孔12的内周面实施镀敷加工而形成第二层间连接导体8。
另外，对于第二层11，与前述第一层6相同，最好是使用热固性环氧类树脂，但当然也可以使用其它具有热固性或光固性的树脂，希望因固化而引起的收缩率低，这一点与第一层6是一样的。
第二层11因埋设元器件9，而具有一定的高度。由于孔12是在第二层11固化的状态下形成的，因此形成后其形状不发生变动。另外，由于孔12是作为在上下两面未配置面内导体的贯通孔而形成的，因此第二层间连接导体8的形状不是锥形形状，而成为直线形状。
然后，如图5所示，将经过上述工序而形成的包括多个连接盘2a的第一面内导体2、第一层6以及第二层11一体化。这时，依次层叠基体1的第一面内导体2、第一层6以及第二层11并压紧，在此状态下将第一层6进行固化，将第一面内导体2的预定连接盘2a、第一层间连接导体5和第二层间连接导体8电连接，以及将预定连接盘2a、第一层间连接导体5和元器件9的电极10电连接。
最后，在一体化后的前述元器件内置基板40的上表面，实施由铜、铜合金及其它导电性金属的镀敷，形成导电层。然后，通过刻蚀等对该导电层进行图案加工，形成第二面内导体13，从而得到图1的元器件内置基板40。另外，第二面内导体13也并不一定要进行图案加工。例如，由该工序获得的元器件内置基板40形成于多层基板的最上层时，第二面内导体13也可以在第二层11的整个上表面形成，而成为屏蔽电极。
根据上述第1实施方式，孔12是由在上下两面未配置面内导体的状态下形成的贯通孔而形成的。因而，形成第二层间连接导体8用的孔12的口径不会变大，能够实现窄间距的布线。另外，由于第二层间连接导体8是在第二层11固化后形成的，因此也不会因第二层11的固化收缩而影响第二层间连接导体8的直线性。因而，可以实现高可靠性的布线。另外，如上所述，第一层间连接导体5是在第一层6未固化的状态下形成的。然而，由于第一层6为薄层，因此第一层6的固化收缩对第一层间连接导体5的直线性的影响很小。所以，通过缩小形成第二层间连接导体8用的孔12的口径，且维持直线性，从而可以实现元器件内置基板40整体的窄间距化及提高可靠性。
(第2实施方式)
参照图6～图8，说明与权利要求1、4、9对应的第2实施方式。图6是元器件内置基板50的剖面图，图7和图8是其制造工序的说明图。另外，图6～图8中与图1～图5相同的标号表示相同或相当的部分。
本实施方式的元器件内置基板50具备与前述第1实施方式中的元器件内置基板40相同的第一面内导体2、第一层6及第二层11。第一面内导体2、第一层6及第二层11是与第1实施方式相同的结构。而且，如图6所示，在第二层11上具备具有第二面内导体17的第三层16，这一点与前述第1实施方式不同。
图7是配置有第二面内导体17的第三层16的制造工序的说明图。如该图(a)所示，在由未固化状态的树脂形成的第三层16的上表面，形成例如由铜箔层形成的第二面内导体17。另外，由于第三层16为未固化状态，因此通过压紧铜箔能够容易地形成由铜箔层形成的第二面内导体17。然后，从第三层16的下表面，对与第二层11的第二层间连接导体8对应的位置照射激光，如该图(b)所示，形成以第二面内导体17为底面的孔18。然后，如该图(c)所示，在孔18中填充导电性糊料，而形成第三层间连接导体19。
另外，与前述第1实施方式相同，也可以对图7(b)所示的孔18的内周面实施镀敷加工而形成第三层间连接导体19，来代替导电性糊料。另外，也可以在对孔18的内周面实施了镀敷加工后，填充导电性糊料而形成第三层间连接导体19。而且，也可以在孔18中填充导电性糊料至预定高度后，实施镀敷加工而形成第三层间连接导体19。
另外，对于第三层16，与前述第1实施方式中的第一层6和第二层11相同，最好是用热固化性环氧类树脂，但也可以使用其它具有热固化性或光固化性的树脂，希望因固化而引起的收缩率低。另外，第一层6、第二层11和第三层16最好是由同一材质形成。由此，能够在元器件内置基板内使热膨胀系数等均匀化，有利于提高可靠性。
第三层16由未埋设元器件的薄层形成。因此，即使在第三层16未固化的状态下形成孔18，并在这之后如后文所述那样使第三层16固化，孔18的形状也几乎不会因第三层16的固化收缩的影响而发生变动。另外，由于形成第三层间连接导体19用的孔18是以第二面内导体17为底面而形成的有底孔，因此第三层间连接导体19的形状成为如图7所示的锥形形状。然而，由于第三层16为薄层，因此也不需要为了提高导电性糊料的填充性、而使孔18的口径形成得很大。因而，形成第三层间连接导体19用的孔18的形状及其口径对元器件内置基板整体的可靠性和窄间距化几乎没有影响。
然后，如图8所示，依次层叠第一面内导体2、第一层6、第二层11以及前述第三层16并压紧，使之一体化。在此状态下，通过加热等将第一层6及第三层16进行固化，将第一面内导体2的预定连接盘2a、第一层间连接导体5、第二层间连接导体8和第三层间连接导体19电连接，以及将预定连接盘2a、第一层间连接导体5和元器件9的电极10电连接，从而形成图6的元器件内置基板50。
然后，对在一体化了的前述元器件内置基板50的上表面形成的铜箔层，例如通过刻蚀进行图案加工，形成第二面内导体17。此外，也可以通过镀敷等形成由铜或铜合金及其它导电性金属形成的导电层，来代替铜箔层。而且，也可以用SUS等转印板形成第二面内导体17。
这样，在第2实施方式中也与第1实施方式相同，由于第二层间连接导体8是在第二层11固化的状态下形成的，因此不会影响第二层间连接导体8的直线性。另外，由于形成第二层间连接导体8用的孔12是由贯通孔形成的，因此，也不会使形成第二层间连接导体8用的孔12的口径变大。通过使第二层11中形成的有最大高度的第二层间连接导体8为小口径且直线形状，可以实现元器件内置基板50整体的窄间距化及提高可靠性。
另外，根据第2实施方式，由于具备具有第二面内导体17的第三层16，因此不需要如前述第1实施方式那样，在将第一面内导体2、第一层6以及第二层11一体化后，采用在第二层11的上表面通过镀敷来形成导电层的工序。而且，由于以第二面内导体17为底面形成第三层间连接导体19，因此可以提高第二面内导体17和第三层间连接导体19的导通可靠性。
(第3实施方式)
参照图9～图11，说明与权利要求2、4对应的第3实施方式。图9是元器件内置基板60的剖面图，图10及图11是其制造工序的说明图。另外，图9～图11中与图1～图8相同的标号表示相同或相当的部分。
本实施方式的元器件内置基板60如图9所示，预先在第一面内导体2上层叠第一层6并压紧使之一体化之后，在未固化的状态下形成第一层间连接导体22，这一点与前述第2实施方式的元器件内置基板50不同。此外，第二层11、第三层16以及第二面内导体17的结构与第2实施方式相同。
图10表示本实施方式中的第一层6的制造工序。如该图(a)所示，与前述第1实施方式的第一面内导体2的形成方法相同，在板状基体1的上表面形成包含多个连接盘2a的第一面内导体2，再在其上表面形成由未固化的树脂形成的第一层6。然后，如该图(b)所示，对与第一面内导体2的各连接盘2a对应的位置照射激光，形成以前述连接盘2a为底面的孔21。然后如该图(c)所示，在前述孔21中填充导电性糊料，形成第一层间连接导体22。这里形成的第一层间连接导体22的孔21的形状形成为锥形形状(剖面为梯形形状)，但由于前述第一层6很薄，因此即使是锥形形状也没有问题。另外，也可以实施镀敷加工等，来代替在前述孔21中填充导电性糊料。
然后，如图11所示，依次层叠包括第一面内导体2的第一层6、第二层11以及具备第二面内导体17的第三层16并压紧，使之一体化。在此状态下，通过加热等将第一层6和第三层16进行固化，将第一面内导体2的预定连接盘2a、第一层间连接导体22、第二层间连接导体8、第三层间连接导体19和第二面内导体17电连接，以及将预定连接盘2a、第一层间连接导体22和元器件9的电极10电连接，从而形成图9的元器件内置基板60。
这样，在第3实施方式中，也由于第二层间连接导体8是在第二层11固化的状态下形成的，因此不影响第二层间连接导体8的直线性。另外，由于形成第二层间连接导体8用的空12为贯通孔，因此孔12的口径也不会变大。通过使第二层11中形成的有最大高度的第二层间连接导体8为小口径且直线形状，可以实现元器件内置基板60整体的窄间距化及提高可靠性。
因而，根据第3实施方式，由于以第一面内导体2为底面，形成第一层间连接导体22，因此可以提高第一面内导体2和第一层间连接导体22的导通可靠性。
另外，在利用由SUS等形成的转印板形成第一面内导体2时，将未固化状态的第一层6与转印板层叠并压紧使之一体化，经预定工序固化将第一层6进行固化后，只要剥离转印板即可，从而可以将第一面内导体2转印到第一层6上而形成。
(变形例)
参照图12～图14，说明与权利要求2、4对应的第3实施方式的变形例。图12是元器件内置基板70的剖面图，图13和图14是其制造工序的说明图。另外，图12～图14中与图1～图11相同的标号表示相同或相当的部分。
在本变形例的元器件内置基板70中，如图12所示，将包括第二面内导体26的转印板25与由未固化树脂形成的第三层16层叠并压紧使之一体化，从而形成第三层16，来代替前述第3实施方式中元器件内置基板60的第二面内导体17。这里，第二面内导体26埋设在第三层16中。在该状态下，对与第二面内导体26的多个连接盘26对应的位置从第三层16的下表面照射激光，从而形成以第二面内导体26为底面的孔(未图示)，在前述孔中填充导电性糊料，形成第三层间连接导体28。
然后，如图13所示，依次层叠包括第一面内导体2的第一层6、第二层11以及具备第二面内导体26的第三层16并压紧使之一体化。在此状态下通过加热等将第一层6以及第三层16进行固化，将第一面内导体2的预定连接盘2a、第一层间连接导体22、第二层间连接导体8、第三层间连接导体28和第二面内导体26的预定连接盘26a电连接，以及将预定连接盘2a、第一层间连接导体22和元器件9的电极10电连接，从而形成图12的元器件内置基板70。然后，如图14所示，从第三层16的上表面剥离转印板25。
这里，用转印板不仅可以形成第三层16中包含的第二面内导体26，也可以形成第一层6中包含的第一面内导体2。
因而，根据本变形例，在利用由SUS等形成的转印板25形成第二面内导体26时，若将未固化状态的第三层16与转印板层叠并压紧，通过加热等将固化第三层16进行固化后剥离转印板25，则能够将第二面内导体26转印到第三层16上而形成。而且，在这种情况下，不需要在第一层6和第二层11和第三层16一体化后、通过刻蚀等对第二面内导体17形成图案的工序。另外，对于第一面内导体2也是一样的。
此外，对于第一层6、第二层11、第三层16，最好是用热固化性环氧类树脂，但也可以使用其它具有热固化性或光固化性的树脂，希望因固化而产生的收缩率低。另外，最好是用同一材质形成第一层6、第二层11、第三层16。从而，可以在元器件内置基板内使热膨胀系数等均匀化，有利于提高可靠性。
(第4实施方式)
参照图15～图18，说明与权利要求5对于的第4实施方式。图15是元器件内置基板80的剖面图，图16～图18是其制造方法的说明图。此外，图15～图18中与图1～图14相同的标号表示相同或相当的部分。
本实施方式的元器件内置基板80与第1和第2实施方式大致相同，但如图15所示，在第二层31中埋设元器件9之后，在将第二层31与第一层6和第三层32一体化之前，研磨第二层31的上表面，以使元器件9在第二层31的上表面露出，使第二层31的高度降低，这一点与第1和第2实施方式不同。此外，第一层6的结构与第1和第2实施方式相同。
图16是第二层31的制造工序的说明图。首先，如该图(a)所示准备由未固化树脂形成的第二层31，如图(b)所示埋设片状电容器、片状电阻、片状线圈、IC等元器件9。这里，10是上述元器件9的电极。然后，如该图(c)所示，将埋设了元器件9的第二层31进行固化，如该图(d)所示，对第二层31的上表面进行机械研磨以使元器件9露出，使第二层31的高度降低。
然后，如图16(e)所示，对与第一层6的第一层间连接导体5中预定的第一层间连接导体5对应的位置照射激光，形成沿上下方向贯通第二层31的孔33。接着，如该图(f)所示，在孔33中填充导电性糊料而形成第二层间连接导体34。
这里，由于孔33是在第二层31固化的状态下形成的，因此形成后其形状不发生变动。另外，由于孔33是以上下两面未配置面内导体的贯通孔形成的，因此第二层间连接导体34的形状不是锥形形状，而是直线形状。另外，由于第二层31的高度降低到使元器件9在上表面露出的程度的高度，因此可以使孔33的形状形成得更加直。
此外，第三层32的结构与第3实施方式的变形例相同。也就是说，如图17所示，将包括第二面内导体36的转印板35与由未固化树脂形成的第三层32层叠并压紧使之一体化，而形成第三层32。这里，第二面内导体36埋设在第三层32中。在此状态下，通过对与第二面内导体36的多个连接盘36a对应的位置，从第三层32的下表面照射激光，从而形成以第二面内导体36为底面的孔(未图示)，在前述孔中填充导电性糊料，而形成第三层间连接导体38。
然后，如图17所示，依次层叠第一面内导体2、第一层6、第二层31以及具备第二面内导体36的第三层32并压紧，使之一体化。在此状态下，通过加热等将第一层6以及第三层32进行固化，将第一面内导体2的预定连接盘2a、第一层间连接导体5、第二层间连接导体34、第三层间连接导体38和第二面内导体36的预定连接盘36a电连接，将预定连接盘2a、第一层间连接导体5和元器件9的电极10电连接、以及将第三层间连接导体38和第二面内导体36的预定连接盘36a电连接，形成图15的元器件内置基板80。然后，如图18所示，从第三层32的上表面剥离转印板35。
这里，用转印板不仅可以形成第三层32中包含的第二面内导体36，也可以形成第一层6中包含的第一面内导体2。
因而，根据第4实施方式，由于在将第二层31与第一层6以及第三层32一体化之前，使第二层31的高度降低，因此能够形成更直的第二层间连接导体34。因而，能够使形成第二层间连接导体34用的孔33更加小口径化，能够实现窄间距化。另外，元器件9的电极10在第二层31的上表面露出时，由于能够将该电极10与第三层32中形成的第三层间连接导体38直接电连接，因此布线自由度更大，从而能够实现高效的布线。
此外，使第二层31的高度降低的工序并不限于孔33形成前，只要是在第二层31中埋设元器件9并固化后，将第一层6、第二层31、第三层32一体化之前，就可以是在孔33形成后、或者在孔33中填充导电性糊料而形成第二层间连接导体34后。
另外，根据第4实施方式，由于利用SUS等形成的转印板35形成第二面内导体36，因此在第一层6、第二层31以及第三层32一体化后，不需要通过刻蚀等在第二面内导体36中形成图案的工序。
此外，第三层32并不限于本实施方式中所示的使用转印板35的情况，也可以通过镀敷导电层或铜箔等形成第二面内导体，通过刻蚀等对第二面内导体36形成图案。
另外，第二层31的高度降低并不限于机械研磨第二层31的上表面的方法，也可以是其他方法。例如，也可以是将第二层31切成预定的厚度，使得元器件9在第二层31的上表面露出。另外，可以如上所述，使元器件9的电极10露出，也可以不露出。
另外，也可以对孔33的内周面实施镀敷加工而形成第二层间连接导体34，来代替在图16(e)的孔33中填充导电性糊料。另外，也可以在实施了前述镀敷加工的孔33中，填充导电性糊料或非导电性糊料而形成第二层间连接导体34，也可以在填充导电性糊料至前述孔33的预定高度后，对孔33的内周面实施镀敷加工而形成第二层间连接导体34。
另外，对第一层6、第二层31、第三层32，最好是用热固化性环氧类树脂，但也可以用其它具有热固化性或光固化性的树脂，希望因固化而产生的收缩率低。另外，最好是用同一材质形成第一层6、第二层31、第三层32。从而，可以在元器件内置基板内使热膨胀系数等均匀化，有利于提高可靠性。
(第5实施方式)
参照图19～图23，说明与权利要求6对应的第5实施方式。图19是元器件内置基板90的剖面图，图20～图23是其制造方法的说明图。此外，图19～图23中与图1～图18相同的标号，表示相同或相当的部分。
本实施方式中的元器件内置基板90与第4实施方式大致相同，但如图19所示，在第二层41中将元器件9以与电极42安装的状态埋设在树脂层中，这一点与第4实施方式不同。此外，第一层6、第三层32以及第二面内导体36的结构都与第4实施方式相同。
图20和图21是第二层41的制造工序的说明图。首先，如图20(a)所示，准备包括电极42的转印板43，如该图(b)所示，在与电极42对应的位置上，将元器件9的电极10进行位置重合而安装元器件9。然后，如该图(c)和(d)所示，将电极42和元器件9埋设在未固化状态的第二层41中并进行固化。之后如该图(e)所示，剥离转印板43。
然后，剥离了转印板43后，如图21(a)、(b)所示，机械研磨第二层41的上表面，使得元器件9在第二层41的上表面露出。然后，如该图(c)所示，对与第一层6的第一层间连接导体5中预定的第一层间连接导体对应的位置照射激光，形成沿上下方向贯通第二层41的孔44。接着，如该图(d)所示，在前述孔44中填充导电性糊料而形成第二层间连接导体45。
由于孔44是在第二层41固化的状态下形成的，因此形成后其形状不发生变动。另外，由于孔44是以上下两面未配置面内导体的贯通孔形成的，因此第二层间连接导体45的形状不是锥形形状，而成为直线形状。另外，由于第二层41的高度降低至使元器件9在上表面露出的程度的高度，因此可以使孔44的形状形成为更加直。
另外，第三层32的结构与第4实施方式相同。也就是说，如图19所示，将包括第二面内导体36的转印板35与由未固化树脂形成的第三层32层叠并压紧使之一体化，而形成第三层32。这里，第二面内导体36埋设在第三层32中。在该状态下，对与第二面内导体36的多个连接盘36a对应的位置，从第三层32的下表面照射激光，从而形成以第二面内导体36为底面的孔(未图示)，在前述孔中填充导电性糊料，而形成第三层间连接导体38。
然后，如图22所示，依次层叠第一面内导体2、第一层6、第二层41以及第三层32并压紧，使之一体化。在此状态下，通过加热等将第一层6和第三层32进行固化，将第一面内导体2的预定连接盘2a、第一层间连接导体5、第二层间连接导体45、第三层间连接导体38和第二面内导体36的预定连接盘36a电连接，将预定连接盘2a、第一层间连接导体5、电极42和元器件9的电极10、第三层间连接导体38和第二面内导体36的预定连接盘36a电连接，形成图19的元器件内置基板90。然后，如图23所示，从第三层32的上表面剥离转印板35。
这里，用转印板不仅可以形成第三层32中包含的第二面内导体36，也可以形成第一层6中包含的第一面内导体2。
因而，根据第5实施方式，由于在将元器件9与电极42安装后埋设到未固化状态的第二层41中，因此固化第二层41时不易产生元器件9的位置偏差，能够以高位置精度地将第一层6、第二层41、第三层32一体化。
另外，在将第二层41与第一层6以及第三层32一体化之前，由于使第二层41的高度降低，因此能够形成更直的第二层间连接导体45。因而，能够使形成第二层间连接导体45用的孔44更加小口径化，能够实现窄间距化。另外，元器件9的电极10在第二层41的上表面露出时，由于也能够将该电极10与第三层32中形成的第三层间连接导体38电连接，因此布线自由度更大，能够实现高效布线。
此外，使第二层41的高度降低的工序并不限于孔44形成之前，只要是在第二层41中埋设元器件9并固化后，将第一层6、第二层41、第三层32一体化之前，就可以是在孔44形成后、或者在孔44中填充导电性糊料而形成第二层间连接导体45后。另外，也可以不将第二层41的高度降低。
另外，根据第5实施方式，由于利用SUS等形成的转印板35形成第二面内导体36，因此在第一层6、第二层41以及第三层32的一体化后，不需要通过刻蚀等对第二面内导体36形成图案的工序。
此外，第三层32并不限于本实施方式中所示的使用转印板35的情况，也可以通过镀敷导电层或铜箔等形成第二面内导体，通过刻蚀等对第二面内导体形成图案。
另外，第二层41的高度降低并不限于机械研磨第二层41的上表面的方法，也可以是其他方法。例如，也可以是将第二层41切成预定的厚度，使得元器件9在第二层41的上表面露出。另外，也可以不将第二层41的高度降低。
另外，与第1～第4实施方式相同，也可以对图21(c)的孔44的内周面实施镀敷加工而形成第二层间连接导体45，来代替填充导电性糊料。另外，也可以在实施了前述镀敷加工的孔44中，填充导电性糊料或非导电性糊料而形成第二层间连接导体45，也可以在填充导电性糊料至前述孔44的预定高度后，对孔44的内周面实施镀敷加工而形成第二层间连接导体45。
另外，第一层6、第二层41、第三层32最好是用热固化性环氧类树脂，但也可以用其它具有热固化性或光固化性的树脂，希望因固化而产生的收缩率低。另外，最好是用同一材质形成第一层6、第二层41、第三层32。从而，可以在元器件内置基板内使热膨胀系数等均匀化，有利于提高可靠性。
此外，本发明并不限于上述实施方式，只要在不脱离其要点的范围内，除上述实施方式以外可以进行种种变更。
例如，在前述第1实施方式中，也可以如前述第3实施方式所述，在上表面形成包括多个连接盘2a的第一面内导体2的板状基体1的上表面，形成由未固化树脂形成的第一层6，从未固化状态的第一层6的上表面侧，对与第一面内导体2的预定连接盘2a对应的位置照射激光，形成以连接盘2a为底面的第一层间连接导体22(与权利要求2、3对应)。另外，在第2、4、5实施方式中，也可以用同样的方法形成第一层间连接导体22。
此外，上述第一层和第二层可以用同一材料形成，第三层也可以用同一材料形成(与权利要求7对应)。
工业上的实用性
本发明可适用于多种功能、特性的元器件内置基板。

Claims (9)

1.一种元器件内置基板的制造方法，其特征在于，具备：
形成包含多个连接盘的第一面内导体的工序；
在由未固化树脂形成的第一层的与预定的所述连接盘对应的位置上形成第一层间连接导体的工序；
在由未固化树脂形成的第二层中埋设元器件并将所述第二层进行固化的工序；
在与所述第一层间连接导体对应的位置上形成贯通进行了所述固化之后的第二层的上表面和下表面的第二层间连接导体的工序；以及
依次层叠所述第一面内导体、所述第一层和所述第二层，然后将所述第一层进行固化，从而将所述第一面内导体、所述第一层和所述第二层一体化的工序，
将所述第一面内导体、所述第一层间连接导体和所述第二层间连接导体依次电连接。
2.一种元器件内置基板的制造方法，其特征在于，具备：
在具有包含多个连接盘的第一面内导体的由未固化树脂形成的第一层中形成以预定的所述连接盘为底面的第一层间连接导体的工序；
在由未固化树脂形成的第二层中埋设元器件并将所述第二层进行固化的工序；
在与所述第一层间连接导体对应的位置上形成贯通进行了所述固化之后的第二层的上表面和下表面的第二层间连接导体的工序；以及
依次层叠所述第一层和所述第二层，然后将所述第一层进行固化，从而将所述第一层和所述第二层一体化的工序，
将所述第一面内导体、所述第一层间连接导体和所述第二层间连接导体依次电连接。
3.如权利要求1或2所述的元器件内置基板的制造方法，其特征在于，还具备：
在所述第二层的上表面形成与所述第二层间连接导体电连接的第二面内导体的工序。
4.如权利要求1或2所述的元器件内置基板的制造方法，其特征在于，还具备：
准备在一个主面上具有第二面内导体的未固化状态的第三层，并通过将该第三层层叠在所述第二层上而将所述第二层间连接导体和所述第二面内导体电连接的工序。
5.如权利要求1～4中的任一项所述的元器件内置基板的制造方法，其特征在于，具备：
在未固化状态的所述第二层中埋设所述元器件并将所述第二层进行固化，然后使所述元器件露出的工序。
6.如权利要求1～5中的任一项所述的元器件内置基板的制造方法，其特征在于，
在形成于转印板上的电极上安装所述元器件后，将所述元器件埋设在未固化状态的所述第二层中，将所述第二层进行固化后从所述第二层剥离所述转印板。
7.如权利要求1～6中的任一项所述的元器件内置基板的制造方法，其特征在于，
所述第一层和所述第二层由同一材料形成。
8.一种元器件内置基板，其特征在于，具备：
包含多个连接盘的第一面内导体；
配置于所述第一面内导体上的由树脂形成的第一层；
形成于所述第一层上的与预定的所述连接盘电连接的第一层间连接导体；
配置于所述第一层上的埋设有元器件的由树脂形成的第二层；
形成于所述第二层上的与所述第一层间连接导体电连接的第二层间连接导体；以及
在所述第二层的上表面的与所述第二层间连接导体电连接而形成的第二面内导体。
9.一种元器件内置基板，其特征在于，具备：
包含多个连接盘的第一面内导体；
配置于所述第一面内导体上的由树脂形成的第一层；
形成于所述第一层上的与预定的所述连接盘电连接的第一层间连接导体；
配置于所述第一层上的埋设有元器件的由树脂形成的第二层；
形成于所述第二层上的与所述第一层间连接导体电连接的第二层间连接导体；
配置于所述第二层上的由树脂形成的第三层；
形成于所述第三层上的与所述第二层间连接导体电连接的第三层间连接导体；以及
在所述第三层的上表面与所述第三层间连接导体电连接而形成的第二面内导体。
CNA200880000433XA 2007-06-19 2008-05-12 元器件内置基板的制造方法及元器件内置基板 Pending CN101543152A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP161513/2007 2007-06-19
JP2007161513 2007-06-19

Publications (1)

Publication Number Publication Date
CN101543152A true CN101543152A (zh) 2009-09-23

Family

ID=40156117

Family Applications (1)

Application Number Title Priority Date Filing Date
CNA200880000433XA Pending CN101543152A (zh) 2007-06-19 2008-05-12 元器件内置基板的制造方法及元器件内置基板

Country Status (6)

Country Link
US (1) US20090101400A1 (zh)
EP (1) EP2066161A4 (zh)
JP (1) JPWO2008155957A1 (zh)
KR (1) KR20090010963A (zh)
CN (1) CN101543152A (zh)
WO (1) WO2008155957A1 (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201382A (zh) * 2010-03-26 2011-09-28 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102214641A (zh) * 2010-04-02 2011-10-12 日月光半导体制造股份有限公司 具堆栈功能的晶圆级半导体封装件
CN102214615A (zh) * 2010-04-02 2011-10-12 日月光半导体制造股份有限公司 具扇出且具堆栈用连接组件的半导体装置封装件及其制法

Families Citing this family (29)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5024348B2 (ja) * 2009-03-23 2012-09-12 株式会社デンソー 基板の表面に樹脂絶縁膜のパターンを形成する方法及び半導体装置
TWI405306B (zh) * 2009-07-23 2013-08-11 Advanced Semiconductor Eng 半導體封裝件、其製造方法及重佈晶片封膠體
US20110084372A1 (en) * 2009-10-14 2011-04-14 Advanced Semiconductor Engineering, Inc. Package carrier, semiconductor package, and process for fabricating same
CN102044417B (zh) * 2009-10-14 2014-06-18 株式会社电装 半导体设备以及在其基片上图案化树脂绝缘层的方法
US8378466B2 (en) * 2009-11-19 2013-02-19 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with electromagnetic interference shielding
TWI497679B (zh) * 2009-11-27 2015-08-21 Advanced Semiconductor Eng 半導體封裝件及其製造方法
TWI408785B (zh) * 2009-12-31 2013-09-11 Advanced Semiconductor Eng 半導體封裝結構
US8569894B2 (en) 2010-01-13 2013-10-29 Advanced Semiconductor Engineering, Inc. Semiconductor package with single sided substrate design and manufacturing methods thereof
US8372689B2 (en) * 2010-01-21 2013-02-12 Advanced Semiconductor Engineering, Inc. Wafer-level semiconductor device packages with three-dimensional fan-out and manufacturing methods thereof
US8320134B2 (en) * 2010-02-05 2012-11-27 Advanced Semiconductor Engineering, Inc. Embedded component substrate and manufacturing methods thereof
TWI419283B (zh) * 2010-02-10 2013-12-11 Advanced Semiconductor Eng 封裝結構
TWI411075B (zh) * 2010-03-22 2013-10-01 Advanced Semiconductor Eng 半導體封裝件及其製造方法
JP5581830B2 (ja) * 2010-06-11 2014-09-03 富士通株式会社 部品内蔵基板の製造方法及び部品内蔵基板
EP2592915B1 (en) * 2010-07-06 2022-01-26 Fujikura, Ltd. Manufacturing method for laminated wiring board
WO2012015084A1 (en) * 2010-07-30 2012-02-02 Lg Innotek Co., Ltd. Printed circuit board and method of manufacturing the same
TWI451546B (zh) 2010-10-29 2014-09-01 Advanced Semiconductor Eng 堆疊式封裝結構、其封裝結構及封裝結構之製造方法
US8941222B2 (en) 2010-11-11 2015-01-27 Advanced Semiconductor Engineering Inc. Wafer level semiconductor package and manufacturing methods thereof
US9406658B2 (en) * 2010-12-17 2016-08-02 Advanced Semiconductor Engineering, Inc. Embedded component device and manufacturing methods thereof
US9171792B2 (en) 2011-02-28 2015-10-27 Advanced Semiconductor Engineering, Inc. Semiconductor device packages having a side-by-side device arrangement and stacking functionality
US8487426B2 (en) 2011-03-15 2013-07-16 Advanced Semiconductor Engineering, Inc. Semiconductor package with embedded die and manufacturing methods thereof
KR101283747B1 (ko) * 2011-05-30 2013-07-08 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
US9064883B2 (en) * 2011-08-25 2015-06-23 Intel Mobile Communications GmbH Chip with encapsulated sides and exposed surface
FI20125725L (fi) * 2012-06-26 2013-12-27 Tellabs Oy Mekaanisella suojauksella varustettu piirikorttijärjestely
US8878360B2 (en) * 2012-07-13 2014-11-04 Intel Mobile Communications GmbH Stacked fan-out semiconductor chip
JP5285819B1 (ja) * 2012-11-07 2013-09-11 太陽誘電株式会社 電子回路モジュール
US9406552B2 (en) 2012-12-20 2016-08-02 Advanced Semiconductor Engineering, Inc. Semiconductor device having conductive via and manufacturing process
CN103874346B (zh) * 2014-03-26 2017-02-01 中国科学院微电子研究所 一种电路板的制作方法
JP6354285B2 (ja) * 2014-04-22 2018-07-11 オムロン株式会社 電子部品を埋設した樹脂構造体およびその製造方法
JP2017130581A (ja) * 2016-01-21 2017-07-27 イビデン株式会社 プリント配線板

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4635356A (en) * 1984-12-28 1987-01-13 Kabushiki Kaisha Toshiba Method of manufacturing a circuit module
JP2817487B2 (ja) * 1991-12-09 1998-10-30 株式会社村田製作所 チップ型方向性結合器
JP3866282B2 (ja) * 1994-05-27 2007-01-10 アッサ アブロイ アイデンティフィケイション テクノロジー グループ エービー 電子モジュールの製造方法及びこの方法により得られた電子モジュール
US6038133A (en) * 1997-11-25 2000-03-14 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module and method for producing the same
JP2001144432A (ja) * 1999-11-02 2001-05-25 Internatl Business Mach Corp <Ibm> 絶縁層上の導体層の製造方法およびビルドアップ回路基板の製造方法
JP4744689B2 (ja) * 2000-12-11 2011-08-10 パナソニック株式会社 粘性流体転写装置及び電子部品実装装置
TW511405B (en) * 2000-12-27 2002-11-21 Matsushita Electric Ind Co Ltd Device built-in module and manufacturing method thereof
US6680441B2 (en) * 2001-06-13 2004-01-20 Denso Corporation Printed wiring board with embedded electric device and method for manufacturing printed wiring board with embedded electric device
JP2003124380A (ja) * 2001-10-15 2003-04-25 Matsushita Electric Ind Co Ltd 電子部品内蔵モジュールおよびその製造方法
JP4392157B2 (ja) * 2001-10-26 2009-12-24 パナソニック電工株式会社 配線板用シート材及びその製造方法、並びに多層板及びその製造方法
JP2003142797A (ja) * 2001-11-02 2003-05-16 Matsushita Electric Ind Co Ltd 電子部品実装済完成品の製造方法及び電子部品実装済完成品
US7176055B2 (en) * 2001-11-02 2007-02-13 Matsushita Electric Industrial Co., Ltd. Method and apparatus for manufacturing electronic component-mounted component, and electronic component-mounted component
JP3739699B2 (ja) * 2001-12-20 2006-01-25 松下電器産業株式会社 電子部品実装済み部品の製造方法及び製造装置
JP2003249763A (ja) * 2002-02-25 2003-09-05 Fujitsu Ltd 多層配線基板及びその製造方法
US6946205B2 (en) * 2002-04-25 2005-09-20 Matsushita Electric Industrial Co., Ltd. Wiring transfer sheet and method for producing the same, and wiring board and method for producing the same
JP4016340B2 (ja) * 2003-06-13 2007-12-05 ソニー株式会社 半導体装置及びその実装構造、並びにその製造方法
JP2005109307A (ja) * 2003-10-01 2005-04-21 Matsushita Electric Ind Co Ltd 回路部品内蔵基板およびその製造方法
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP2005276981A (ja) * 2004-03-24 2005-10-06 Matsushita Electric Ind Co Ltd 回路部品内蔵モジュールの製造方法
WO2006011320A1 (ja) * 2004-07-30 2006-02-02 Murata Manufacturing Co., Ltd. 複合型電子部品及びその製造方法

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102201382A (zh) * 2010-03-26 2011-09-28 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102201382B (zh) * 2010-03-26 2013-01-23 日月光半导体制造股份有限公司 半导体封装件及其制造方法
CN102214641A (zh) * 2010-04-02 2011-10-12 日月光半导体制造股份有限公司 具堆栈功能的晶圆级半导体封装件
CN102214615A (zh) * 2010-04-02 2011-10-12 日月光半导体制造股份有限公司 具扇出且具堆栈用连接组件的半导体装置封装件及其制法
CN102214641B (zh) * 2010-04-02 2012-11-07 日月光半导体制造股份有限公司 具堆栈功能的晶圆级半导体封装件
CN102214615B (zh) * 2010-04-02 2013-04-17 日月光半导体制造股份有限公司 具扇出且具堆栈用连接组件的半导体装置封装件及其制法

Also Published As

Publication number Publication date
KR20090010963A (ko) 2009-01-30
US20090101400A1 (en) 2009-04-23
EP2066161A4 (en) 2010-11-17
WO2008155957A1 (ja) 2008-12-24
EP2066161A1 (en) 2009-06-03
JPWO2008155957A1 (ja) 2010-08-26

Similar Documents

Publication Publication Date Title
CN101543152A (zh) 元器件内置基板的制造方法及元器件内置基板
CN100461989C (zh) 布线转印片材及其制造方法、以及布线基板及其制造方法
EP2954760B1 (en) Fusion bonded liquid crystal polymer circuit structure
CN101027948B (zh) 电子模块及其制造方法
CN101263752B (zh) 内装元器件的组件的制造方法及内装元器件的组件
CN109712894B (zh) 在部件承载件中嵌入具有预连接柱的部件
KR102397319B1 (ko) 임베딩된 비아 없는 브릿지들
CN102119588B (zh) 元器件内置模块的制造方法及元器件内置模块
US5636104A (en) Printed circuit board having solder ball mounting groove pads and a ball grid array package using such a board
KR102032171B1 (ko) 전자 부품 내장 기판 및 그 제조 방법
US10506722B2 (en) Fusion bonded liquid crystal polymer electrical circuit structure
US10159154B2 (en) Fusion bonded liquid crystal polymer circuit structure
JP2007150123A (ja) 配線基板内蔵用キャパシタ、キャパシタ内蔵配線基板及びその製造方法
KR101319902B1 (ko) 수지 다층 기판 및 그 수지 다층 기판의 제조방법
US8186042B2 (en) Manufacturing method of a printed board assembly
US20180124928A1 (en) High density, high performance electrical interconnect circuit structure
US20150156883A1 (en) Printed circuit board and manufacturing method thereof
JP2011071417A (ja) 配線基板の製造方法
JP2014072279A (ja) 部品内蔵配線基板の製造方法
KR100734234B1 (ko) 다층 인쇄회로기판 및 그 제조방법
CN104427775A (zh) 布线基板的制造方法
CN116709645A (zh) 制造部件承载件的方法及部件承载件
KR102052761B1 (ko) 칩 내장 기판 및 그 제조 방법
CN107223284A (zh) 通过在部件承载件的具有均匀消蚀特性的表面部分中的接线结构接触嵌入式电子部件
CN202940236U (zh) 封装基板构造

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
AD01 Patent right deemed abandoned

Effective date of abandoning: 20090923

C20 Patent right or utility model deemed to be abandoned or is abandoned