CN109712894B - 在部件承载件中嵌入具有预连接柱的部件 - Google Patents

在部件承载件中嵌入具有预连接柱的部件 Download PDF

Info

Publication number
CN109712894B
CN109712894B CN201811253212.5A CN201811253212A CN109712894B CN 109712894 B CN109712894 B CN 109712894B CN 201811253212 A CN201811253212 A CN 201811253212A CN 109712894 B CN109712894 B CN 109712894B
Authority
CN
China
Prior art keywords
layer structure
insulating layer
electrically insulating
component
conductive
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201811253212.5A
Other languages
English (en)
Other versions
CN109712894A (zh
Inventor
汉内斯·施塔尔
汉内斯·沃拉贝格尔
安德里亚斯·兹鲁克
舒斯特·贝蒂纳
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Austria Technologie und Systemtechnik AG
Original Assignee
AT&S Austria Technologie und Systemtechnik AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Austria Technologie und Systemtechnik AG filed Critical AT&S Austria Technologie und Systemtechnik AG
Priority to CN202310317723.3A priority Critical patent/CN116193764A/zh
Publication of CN109712894A publication Critical patent/CN109712894A/zh
Application granted granted Critical
Publication of CN109712894B publication Critical patent/CN109712894B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/188—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or attaching to a structure having a conductive layer, e.g. a metal foil, such that the terminals of the component are connected to or adjacent to the conductive layer before embedding, and by using the conductive layer, which is patterned after embedding, at least partially for connecting the component
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/19—Manufacturing methods of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/20—Structure, shape, material or disposition of high density interconnect preforms
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L24/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L24/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/96—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being encapsulated in a common layer, e.g. neo-wafer or pseudo-wafer, said common layer being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/007—Manufacture or processing of a substrate for a printed circuit board supported by a temporary or sacrificial carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25—Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251—Disposition
    • H01L2224/2518—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73267—Layer and HDI connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
    • H01L2224/92—Specific sequence of method steps
    • H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
    • H01L2224/9222—Sequential connecting processes
    • H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
    • H01L2224/92244—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a build-up interconnect
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/13—Discrete devices, e.g. 3 terminal devices
    • H01L2924/1304—Transistor
    • H01L2924/1306—Field-effect transistor [FET]
    • H01L2924/13091—Metal-Oxide-Semiconductor Field-Effect Transistor [MOSFET]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18162—Exposing the passive side of the semiconductor or solid-state body of a chip with build-up interconnect
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10704—Pin grid array [PGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10984—Component carrying a connection agent, e.g. solder, adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10992—Using different connection materials, e.g. different solders, for the same connection
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0278—Flat pressure, e.g. for connecting terminals with anisotropic conductive adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
    • H05K2203/1189—Pressing leads, bumps or a die through an insulating layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Apparatuses And Processes For Manufacturing Resistors (AREA)

Abstract

提供了一种制造部件承载件(100)的方法和一种部件承载件，其中，该方法包括：在部件(102)上电沉积至少一个导电柱(104)的至少一部分，并使至少一个导电柱(104)和电绝缘层结构(106)插入到彼此中。

Description

在部件承载件中嵌入具有预连接柱的部件
技术领域
本发明涉及一种制造部件承载件的方法，并涉及一种部件承载件。
背景技术
在配备有一个或多个电子部件的部件承载件的产品功能不断增多，和这样的电子部件日益微型化以及待安装在部件承载件诸如印刷电路板上的电子部件的数量增加的情况下，越来越多地采用具有若干电子部件的日益更强大的阵列状部件或封装件，该阵列状部件或封装件具有多个触点或连接件，在这些触点之间的空间甚至不断减小。移除操作期间由这样的电子部件和部件承载件自身生成的热也成为日益凸显的问题。同时，部件承载件应该是机械稳固的和电可靠的，以便在即使恶劣的条件下也能够操作。
此外，有效地将部件嵌入部件承载件中是一个问题。这在部件要与部件承载件的其他构成部分电连接时尤其困难。
US 2014/201992 A1公开了一种用于制作具有至少嵌入式电子元件的电路板结构的方法，该方法包括以下步骤：提供基板并在基板中嵌入至少电子元件，其中电子元件的有源表面和多个电极焊盘从基板表面露出来，在电子元件的电极焊盘上形成多个导电凸块，并用介电层和在介电层上堆叠的金属层覆盖基板表面和电子元件的有源表面，其中，传导凸块穿透介电层以便与金属层接触。
TW 200715930公开了一种用于制造嵌入有电子装置的基板的方法。具有多个电极的电子部件设置在芯板的腔体中。通过层叠，至少金属箔被按压在芯板和电子部件上，使得金属箔与电子部件的电极电连接。接下来，金属箔被图案化成具有多个触点。
发明内容
本发明的目的是将部件有效地嵌入部件承载件中。
为了实现以上定义的目的，提供了根据本发明实施方式的制造部件承载件的方法和部件承载件。
根据本发明的示例性实施方式，提供了一种制造部件承载件的方法，其中，该方法包括：将至少一个导电柱的至少一部分电沉积在部件上，以及将该至少一个导电柱和电绝缘层结构插入到彼此(并且可选地固定)。从而，可以实现嵌入程序的至少一部分。
根据本发明的另一示例性实施方式，提供了一种部件承载件，其中，部件承载件包括：承载件本体，该承载件本体具有腔体并且包括至少一个导电层结构，该至少一个导电层结构至少部分地形成承载件本体的表面；部件，该部件具有至少一个连接的导电柱，其中，部件至少部分地布置在腔体中；以及电绝缘层结构，该至少一个导电柱至少部分地插入在电绝缘层结构中，使得该至少一个导电柱竖向地延伸超出该至少一个导电层结构。
根据本发明的又一示例性实施方式，提供了一种部件承载件，其中，部件承载件包括具有至少一个连接的柱形导电柱的部件，以及电绝缘层结构，该至少一个导电柱至少部分插入并固定在该电绝缘层结构中。
在本申请的上下文中，术语“部件承载件”可以特别地指能在其上和/或其中容纳一个或多个部件以提供机械支撑和/或电连接的任何支撑结构。换言之，部件承载件可以被配置成用于部件的机械和/或电子承载件。特别地，部件承载件可以是印刷电路板、有机内插物和IC(集成电路)基板中的一种。部件承载件还可以是将上述类型的部件承载件中的不同部件承载件组合的混合板。
在本申请的上下文中，术语“柱”可以特别地指从部件延伸并且优选地基本上垂直于部件的主表面定向的小柱。这样的柱可以是从部件以销状或甚至钉状的方式延伸的长结构。纵横比可以定义为柱的长度和直径之间的比率。
在本申请的上下文中，术语“电沉积”可以特别地指柱的制造过程，根据该制造过程，柱的材料特别是在添加或半添加过程中通过电镀至少部分地沉积在部件或其预成型件(特别是包括多个这样的部件的晶圆)的表面上或上方。在这样的过程中，部件或其预成型件可以浸入溶液中，来自该溶液的材料在部件上凝固，从而形成对应的柱或柱的一部分。这样的形成柱的至少一部分的制造过程可以涉及光刻程序，在该光刻程序期间，部件或其预成型件的表面可以被图案化光致抗蚀剂等覆盖，从而限定该部件的一个或多个表面部分，一个或多个柱可以被电沉积在该一个或多个表面部分。对于金属诸如铜的电沉积或电镀，可以使用含有作为离子的待沉积金属(即溶解的金属盐)的水基溶液(例如电解质)。阳极和作为阴极的工件(诸如具有一个或多个焊盘的部件或部件的预成型件，例如将多个这样的部件与焊盘一体连接的晶圆)之间的电场可以迫使正电荷的金属离子移动到阴极，在阴极处金属离子放出它们的电荷并自身作为金属沉积在工件表面上。除了纯金属沉积之外，电镀或电沉积过程还可以包括待涂覆的部件的制备和/或后处理。
在本申请的上下文中，术语“柱形”可以特别地指柱可以具有沿着柱的、从部件的主表面直到柱的自由端部的整个延伸部保持基本恒定的截面形状和区域。特别地，该截面可以是沿着相应柱的延伸部具有恒定半径的圆形。
在本申请的上下文中，术语“层结构”可以特别地指一个平面内的连续层、图案化层或多个连接和/或非连接的岛状件的布置结构中的一种。例如，这样的层结构可以是连续的箔或片，而这样的箔或片也可以被图案化。
根据本发明的示例性实施方式，提供了一种部件承载件制造程序，在该制造程序中，形成一个或优选的多个导电柱，以从部件的主表面延伸，并且基本上竖向地延伸到那里。这样的柱可以有利地通过电沉积过程形成。这样的电沉积过程具有优点：即使在晶圆级上，即，在部件的多个预成型件仍然一体连接在晶圆复合物中，也可以同时形成用于多个部件的柱。这允许了简单且有效地生产具有高稳固性和小公差的柱。此外，通过对应地选择电沉积过程的持续时间，可以精确地限定柱的长度并因此精确地限定纵横比，使得它们可以被适当地配置成用作柱状结构，该柱状结构可以通过按压突出到电绝缘层结构中。此外，通过电沉积生产柱允许获得一个柱和柱的布置结构的显著更好的空间分辨率和精确定义，从而增加在部件承载件制造期间嵌入程序的整体位置精度。在形成具有柱的部件之后，可以将柱机械地按压入电绝缘层结构中进行插入。然后可以例如通过施加另外的压力和/或热来实现下述两方面之间的可选的固定：一方面为包括柱的部件，另一方面为电绝缘层结构，以例如通过层叠来在柱和电绝缘层结构之间形成一体粘合。结果，可以利用可以在批量程序中有效地执行的简单的制造过程获得具有嵌入式部件和非常高的位置精度的部件承载件。
根据本发明的示例性实施方式，提供了一种用于制造部件承载件诸如印刷电路板(PCB)的制造架构，该制造架构还允许嵌入具有一体形成的(优选为铜)柱的部件。实施方式可以使用柱穿透电绝缘层结构(诸如树脂层)，以便例如接触下面的导电层结构(诸如铜层)。实施方式也可以实现应用(例如临时)承载件，以用于提高制造期间(特别是在层叠期间)的机械支撑。例如，导电层结构诸如金属箔可以用作承载件。在实施方式中，激光钻孔和电镀过程对于连接柱可以是不必要的，但可以在其他实施方式中添加。
非常有利地，可以提供电绝缘层结构，使得一个或多个柱竖向地延伸到介电层结构中并且延伸超出部件位于其中的承载件本体的导电层结构(诸如具有导电迹线的芯)。通过采取该措施，突出柱的明显的延伸部简化了其电连接(参见例如图53至图57)。
在下文中，将说明该方法和该部件承载件的另外的示例性实施方式。
在实施方式中，该方法包括为提供设置有与其连接的多个导电柱的部件，特别地该多个导电柱以规则图案(例如矩阵图案)布置。通过在部件的一个主表面上设置根据预定义图案布置的多个柱，甚至可以实现复杂的电连接架构。然后，柱可用于限定部件承载件内的电路径，特别是用于电连接部件承载件内的部件和/或与电子外围电连接的电路径。通过例如执行光刻方法，可以在电沉积程序期间容易且精确地定义图案。
在实施方式中，该至少一个导电柱具有至少0.2(例如直径50μm、高度10μm)、特别为至少1.5，优选为至少2的纵横比。如上所述，纵横比可以被定义成下述两方面之间的比率：一方面是在垂直于其上形成了柱的部件的主表面的方向上的柱长度，并且另一方面是优选柱形柱的直径。在纵横比为至少1.5，优选为至少2的情况下，可以确保柱发挥一种销或甚至钉的作用，这显著简化并促进了在所述的插入程序期间将一个或多个柱插入电绝缘层结构中。通过提供用于连接的椭圆形柱，通过柱不仅可以满足电连接任务，而且还可以满足机械连接任务。
在实施方式中，至少一个导电柱包括铜或由铜构成，特别是至少一个导电柱可以包括铜-钛基部部分和其上的铜顶部部分。当柱包括铜(特别是在其自由端部处)时，具有柱的部件特别适合于部件承载件技术，诸如通常使用铜用于电连接目的的PCB(印刷电路板)技术。因此，铜作为柱的顶部部分是高度有利的。为了促进部件(特别是当配置为半导体芯片时)的焊盘之间的可靠连接，具体地适合于这样的连接的基部部分是非常有利的。例如，部件的焊盘可以包括铝或由铝构成，该焊盘可以与柱的铜-钛基部部分适当地连接。当然，其他材料和材料组合也是可以的。
在实施方式中，至少一个导电柱通过在部件上溅射第一材料(特别是铜-钛)的基部部分，并随后通过在基部部分上电沉积第二材料(特别是铜)的顶部部分来形成。特别地，柱的大部分可以通过电沉积(即顶部部分)形成，而为了提高与部件的表面材料的相容性，可以通过溅射预先形成小的平坦基部部分。溅射可以指示为其中由于高能粒子轰击固体目标材料，粒子从该目标喷出的过程。通过该溅射和电沉积的组合，可以同时获得具有足够高的纵横比的柱的精确且稳固的制造以及柱与部件之间的适当粘合。
在实施方式中，该部件包括至少一个焊盘，在该焊盘上形成至少一个导电柱。特别地，焊盘可以包括铝或由铝构成，但是由另一材料诸如铜制成的焊盘也是可以的。这样的焊盘例如可以作为充作部件的半导体芯片的后段制程(BEOL)制造过程的一部分来进行制造。
在实施方式中，该方法包括为晶圆级的多个一体连接的部件(特别是实施为半导体芯片)电沉积至少一个导电柱的一部分，然后将部件单个化，每个部件均设置有至少一个相应的导电柱。根据这样的高度优选的实施方式，在通过应用电沉积程序(优选地随后是初始溅射阶段)同时形成这些部件的柱时，多个部件(特别是多个半导体芯片)仍然可以一体连接在晶圆复合物中。这允许了将高位置精度与有效的制造结合。在晶圆级上形成柱后，可以将晶圆单个化，例如通过机械锯切、激光切割、化学蚀刻等进行单个化。
在实施方式中，该方法包括提供至少部分未固化的材料的电绝缘层结构，并且在插入和固定期间使该电绝缘层结构的至少部分未固化的材料至少部分地(优选地完全地)固化。在本申请的上下文中，术语“至少部分未固化的材料”特别地指具有下述性质的材料：通过施加升高的压力和/或升高的温度至少部分地熔化或变得可流动并且在释放所施加的升高的压力和/或升高的温度时变得硬化或固化(从而变成固体)。因此，施加升高的压力和/或升高的温度可能导致可固化或至少部分未固化的材料熔化，接着在释放所施加的升高的压力和/或升高的温度时进行不可逆的硬化。特别地，“至少部分未固化的材料”可以包括B阶材料和/或A阶材料或由B阶材料和/或A阶材料构成。通过提供来自树脂、预浸料或任何其他B阶材料的层结构，层结构可以在层叠期间重新熔化，使得树脂(等)可以流动以使各种元件互连并使间隙或空隙封闭，且因此可以有助于制造的部件承载件内的稳定的内部互连。因此，可以通过层叠，即施加压力和/或热来执行下述两方面之间的固定：一方面为具有部件的柱，另一方面为电绝缘层结构，这引起电绝缘层结构的先前至少部分未固化的材料的固化，以实现固定并有助于嵌入。因此，通过将柱按压入层结构中来在柱和层结构之间形成暂时的机械连接可以接着是通过使该层结构的至少部分未固化的材料固化而在柱和层结构之间建立一体连接的固定程序。在另一实施方式中，插入和固定可以是共同的同时程序。
在实施方式中，电绝缘层结构包括树脂、预浸料或高温稳定光致抗蚀剂(特别是在至少最高达发生电绝缘层结构层叠的温度下是稳定的)或由它们构成。例如，树脂可以是环氧树脂，树脂能够通过施加热和/或机械压力而熔化和交联，从而实现柱和层结构之间的固定。当使用高温稳定光致抗蚀剂作为层结构时，光致抗蚀剂可以临时嵌入柱。在另外的层叠过程等之后(在此期间高温稳定光致抗蚀剂保持完整)，然后可以剥离光致抗蚀剂，这再次使柱露出，以进一步处理部件承载件的预成型件。当使用树脂或预浸料(即树脂基体，特别是环氧树脂基体，其中具有增强颗粒诸如玻璃纤维)时，电绝缘层结构可以形成易于制造的部件承载件的一部分。
在实施方式中，该方法包括将至少一个导电层结构和/或至少一个另外的电绝缘层结构(特别是由至少部分未固化的材料制成)与部件连接(特别是层叠)。在已经制造由具有一个或多个柱和电绝缘层结构的部件构成的结构之后，可以实现一个或多个导电层结构和/或一个或多个另外的电绝缘层结构的另外的积层，以改善嵌入。特别地，这些另外的电绝缘层结构可以包括如上所述的至少部分未固化的材料，使得可以通过施加热和/或压力，即通过层叠来将积层一体连接到共同的堆叠体。通过采取该措施，可以形成具有基本上任何期望的组成的部件承载件。
在实施方式中，该方法包括钻出(特别是通过激光钻孔和机械钻孔中的至少一种)至少一个孔，该至少一个孔穿过电绝缘层结构和至少一个另外的电绝缘层结构中的至少一个。还可以用导电材料(例如通过电镀)至少部分地填充该至少一个钻孔，从而接触至少一个导电柱和/或直接接触部件。特别地，不同柱之间的连接可以通过钻孔并用导电材料(特别是铜)例如通过电镀填充该孔来实现。因此，可以获得简单且有效地建立柱之间的基本上任何期望的电连接。除了形成钻孔并且用导电材料填充该钻孔以用于电连接目的之外或作为其替代，例如还可以附接导电层，并且对该导电层进行图案化以限定所期望的电连接迹线。
在实施方式中，该方法包括在插入之前将承载件附接到电绝缘层结构。为了在插入(和可选地固定)程序期间提供足够的机械支撑，可以将承载件附接到电绝缘层结构。这样的承载件可以是临时承载件，即稍后可以在完成部件承载件的制造之前被移除。换言之，临时承载件不会形成易于制造的部件承载件的一部分。可替换地，在插入和固定期间提供机械支撑的承载件可以保留为部件承载件的一部分，并且因此可以形成部件承载件的一部分。也可以稍后仅移除承载件的一部分，并且剩余部分形成最终的部件承载件的一部分。
在实施方式中，该方法包括在插入之后从电绝缘层结构移除所附接的承载件的至少一部分。当承载件是临时承载件时，在插入(并且优选地固定)之后，当不再需要存在用于提供机械支撑的临时承载件时，可以将临时承载件完全移除。当部件承载件本身的构成部分已经变得机械上稳定到足以提供支撑并避免不期望的效果诸如翘曲时，可以不需要这样的用于提供机械支撑的临时承载件。例如，使至少一个电绝缘层结构的至少部分未固化的材料固化可以引起所获得的结构的硬化，并且可以致使用于另外的处理的临时承载件的存在不必要。
在实施方式中，承载件包括芯，或覆盖有至少一个导电层结构的芯，或者在较厚的导电层上的较薄的导电层，或塑料层(特别是聚对苯二甲酸乙二醇酯层)。各种形式的承载件也是可以的，给定实施例的组合也是可以的。例如，承载件可以是柔性的，例如可以包括胶带或由胶带构成。然而，承载件也可以是机械刚性的，例如完全固化的芯(例如FR4材料的)。此外，将承载件提供作为可以选择性地彼此分层的多个导电层结构(特别是具有非常不同的厚度)的堆叠体也是一种选择。在后面提到的实施方式中，承载件的一部分可以保留作为易于制造的部件承载件的一部分，而承载件的另一部分可以在临时承载件已完成其临时提供机械支撑的功能之后被移除。还发现可以使用简单的PET(聚对苯二甲酸乙二醇酯)层或聚酯层或另一塑料层作为(特别是临时的)承载件。
在实施方式中，承载件包括与至少一个导电柱对齐的至少一个凹部，使得在插入期间，至少一个柱插入至少一个凹部中。根据这样的优选实施方式，除了其机械支撑功能之外，承载件还同时和协同地用作用于在连接程序中将一个或多个柱适当地引导到期望位置的机械引导结构。特别地，在承载件中凹部的图案可以形成为对应于部件上的柱的图案。当具有柱的部件然后被按压入下方具有带有凹部的承载件的电绝缘层结构中时，每个柱均将进入对应的一个凹部中，在这些凹部处安全地防止相应的柱受到机械损坏。因此，可以在排除错误插入的同时获得高度的位置精度。
在实施方式中，该方法包括提供具有腔体的容纳结构，并且在插入程序期间将具有至少一个导电柱的部件布置在腔体中。通过提供具有腔体的容纳结构，其中该腔体的尺寸对应于部件的尺寸，可以进一步提高制造过程期间的位置精度。具有柱的部件需要仅放置在例如预切割芯的腔体中，然后已经关于待与部件及其柱连接的电绝缘层结构适当地对齐。
在实施方式中，所述至少一个导电柱在插入方向上具有在5μm至50μm之间的范围内的延伸部。例如，柱的长度可以是20μm。通过对应地调节用于制造柱的电沉积程序，可以适当地限定所期望的长度。在具有所提到的尺寸的情况下，发现可以获得可以在插入程序中突出到并且甚至穿过电绝缘层结构的柱。
在实施方式中，电绝缘层结构可以具有在5μm至50μm之间的范围内的厚度。例如，电绝缘层结构的适当厚度可以是20μm。一方面是电绝缘层结构的厚度和另一方面是柱的厚度可以被调节，以彼此对应。例如，电绝缘层结构的厚度可以选择为与柱的延伸部基本相同或完全相同。然而，柱的延伸部和层结构的厚度之间的差异还可以例如不大于10μm，特别是不大于5μm。通过采取该措施，可以确保一个或多个柱的自由端部在插入过程之后突出到电绝缘层结构以外或者被定位成靠近电绝缘层结构的表面，以通过后续处理(例如介电材料移除程序)来容易地露出。如果各种构成部分(即具有柱的部件、电绝缘层结构、还有可选的容纳结构等)的厚度被选择成彼此对应以便确保在插入和/或固定程序期间对柱具有一种冲压效果，则这也是有利的。这确保了柱适当地突出到电绝缘层结构中或甚至超出电绝缘层结构。
在实施方式中，电绝缘层结构是被至少一个导电柱穿透的连续电绝缘层结构。通过将电绝缘层结构设置为连续层，诸如介电箔，可以确保简单且可靠的制造过程。例如，可以使用可固化环氧树脂的纯树脂箔，可替换地可以使用预浸料层(包括可固化树脂和增强颗粒，诸如玻璃纤维)。
在实施方式中，电绝缘层结构是具有用于容纳至少一个导电柱的至少一个突出部的非均匀电绝缘层结构。特别地，该方法可以包括将至少一个导电柱插入至少一个突出部中。还可以将电绝缘层结构设置为已经图案化的层或具有表面轮廓的层，以便提供容纳柱的部段，其中在这些部段之间保留了盲孔或通孔。通过采取该措施，可以以灵活的方式限定任何期望的电和机械连接架构。特别地，提供具有包括一个或多个突出部的拓扑结构的导电层结构可以允许根据某个应用的要求限定用于容纳柱的期望的表面轮廓。
在实施方式中，该方法包括形成至少一个导电接触结构，该导电接触结构使至少一个导电柱与部件承载件内的至少一个另外的导电柱和/或任何其他导电迹线电接触。柱之间和/或柱与迹线之间的这样的电耦合可以直接建立(即通过柱与另外的柱或迹线之间的直接物理接触)或间接地建立(利用柱与另外的柱或迹线之间的导电接口，例如焊料结构，焊盘等)。从电学观点来看，这样的导电接触结构可以在不同柱之间建立相互连接。
在实施方式中，该方法包括通过施加在0.2MPa至1.5MPa之间的范围内的压力，特别是在0.4MPa至1MPa之间的范围内的压力来将至少一个导电柱插入电绝缘层结构中。因此，施加适度的机械压力可以足以使柱能够穿透到电绝缘层结构中。
在实施方式中，该方法包括在处于50℃至150℃之间的范围内，特别是处于60℃至120℃之间的范围内的升高的温度下将至少一个导电柱插入电绝缘层结构中。在插入和/或固定期间对具有柱的部件进行加热使一个或多个柱突出进入电绝缘层结构得以简化。
在一种实施方式中，可以通过在单个程序中施加机械压力和热来执行插入和固定。在另一实施方式中，然而，证明更加有利的是，通过拾取和放置设备在部件上施加压力，首先将一个或多个柱插入电绝缘层结构中，接着进行分离的层叠程序，在该层叠程序期间，其中一个或多个柱已经被插入电绝缘层结构中的部件被加热并在层叠按压中经受机械压力。后一个程序在制造的部件承载件的机械完整性方面提供了特别有利的结果。
在实施方式中，该方法包括将至少一个导电柱插入电绝缘层结构中，使得至少一个导电柱的自由端部保留在电绝缘层结构内，并且随后移除电绝缘层结构的一部分，使该自由端部露出。在这样的实施方式中，一个或多个柱的自由端部保留在固定结构的端部处的电绝缘层结构的内部，并且稍后仅通过应用材料移除过程来露出。这可以保护小的柱的自由端部免受机械损坏。例如，移除包括等离子处理、激光处理和/或湿式化学处理。还可以将所提及的和/或其他材料移除程序中的两中或所有三中进行组合。
在另一实施方式中，该方法包括在插入期间将至少一个导电柱运送到电绝缘层结构中，使得至少一个导电柱的自由端部突出到电绝缘层结构以外并且因此仅通过插入而露出。在这样的可替换的实施方式中，一个或多个柱的自由端部已经相对于在固定程序之后与另一导电结构直接连接的环境而被露出。这可以例如通过选择柱的延伸部大于电绝缘层结构的厚度来确保。这样的程序非常快，因为用于使柱的自由端部露出的各个材料移除程序可以是不必要的。
在实施方式中，该部件包括通过多个导电柱进行电接触的半导体芯片。然后，每个柱均可以对应于相应的芯片焊盘。
在实施方式中，该方法包括形成导电迹线结构，将迹线结构嵌入图案化的电绝缘基体中，将电绝缘层结构附接到具有嵌入的迹线结构的基体，以及将该部件的至少一个导电柱插入(和可选地固定)在基体的凹部中的电绝缘层结构中。在这样的高度优选的实施方式中，嵌入的迹线可以首先形成在介电基体中，该介电基体稍后可以与电绝缘层结构和柱连接。通过采取该措施，即使是复杂的电连接任务也可以以简单的方式执行。
在实施方式中，插入包括将至少一个导电柱移动到固定不动的电绝缘层结构中。因此，插入可以通过将电绝缘层结构保持在适当位置并且仅移动具有柱的部件(例如通过拾取和放置设备)来实现。在另一实施方式中，插入包括将电绝缘层结构移动到固定不动的至少一个导电柱中。因此，作为前述实施方式的替代方案，还可以使具有柱的部件在空间上固定并使电绝缘层结构朝向柱移动。在又一实施方式中，至少一个导电柱和电绝缘层结构两者均沿相反方向朝向彼此移动以进行插入。
在实施方式中，该部件包括仅在其一个主表面上的至少一个导电柱。当使用仅在其一个主表面上具有电接触的部件时，这样的实施方式例如可能是有利的。即使当部件在其两个相反的主表面上具有导电焊盘时，也可以仅在部件承载件的一个主表面上提供柱，并通过稍后形成(例如激光)过孔来实现与部件的相反的其他主表面上的焊盘的连接。
在另一实施方式中，该部件包括在其两个相反的主表面上的一个或多个导电柱。在这样的实施方式中，可以为部件的两个相反的主表面提供至少部分电沉积的柱，该柱可以在部件的两个相反的主表面上与相应的电绝缘层结构连接。这允许了在不期望效果倾向诸如翘曲或分层很小的情况下获得高度对称的配置。
在实施方式中，插入和固定包括将至少一个导电柱和电绝缘层结构机械地按压入彼此中以进行插入，并且随后特别是通过加热和/或施加机械压力层叠至少一个导电柱和电绝缘层结构，以进行固定。因此，插入和固定的程序可以是两个不同的过程。可替换地，然而这两个过程也可以组合成一个共同的过程。
在实施方式中，该方法还包括，在插入(并且可选地固定)之后，执行至少一个另外的处理步骤(即，部件承载件制造的一个或多个附加程序)，并且随后从部件和至少一个导电柱移除电绝缘层结构。因此，电绝缘层结构可以是临时或永久结构。当作为临时结构时，可以在某个制造程序之后将其从包括柱的部件移除。到程序的这一点为止，电绝缘层结构可以用于机械地保护敏感的柱。在替代方案中，电绝缘层结构形成易于制造的部件承载件的一部分。
在实施方式中，该方法包括，尤其是至少部分地通过在至少一个导电柱上(特别是直接或间接地)电沉积至少一个另外的导电柱。柱之间的这样的电耦合可以直接建立(即通过柱和另外的柱之间的直接物理接触)或间接地建立(利用柱和另外的柱之间的导电接口，例如焊料结构，焊盘等)。例如，然后可以将多个柱一个堆叠在另一个上以进行三维一体化。因此，可以在部件承载件的不同层处堆叠不同的柱，以扩展部件承载件的三维功能。通过堆叠柱，可以执行基本上任何所期望的电连接任务。
在实施方式中，在部件在部件的两个相反主表面上设置有至少一个导电柱(特别是具有导电柱的阵列)。优选但非必要地，部件的相反主表面上的柱的一部分通过延伸穿过部件的导电连接件来彼此电连接。这允许了获得双侧互连架构(参见例如图73)。
该至少一个部件可以选自由下述构成的组：不导电嵌体、导电嵌体(诸如金属嵌体，优选地包括铜或铝)、热传递单元(例如热管)、电子部件或它们的组合。例如，部件可以是有源电子部件、无源电子部件、电子芯片、存储装置(例如DRAM或另一数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器(例如DC/DC转换器或AC/DC转换器)、加密部件、发射器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、电池、开关、相机、天线、逻辑芯片、导光元件(例如光波导或光导体连接件)以及能量收集单元。然而，其他部件可以被嵌入在部件承载件内。例如，可以使用磁性元件用作所述部件。这样的磁性元件可以是永磁性元件(诸如铁磁元件、反铁磁性元件或铁磁性元件，例如铁氧体基部结构)，或者可以是顺磁性元件。然而，部件还可以是另外的部件承载件，例如处于板中板配置。部件可以表面安装在部件承载件上和/或可以嵌入其内部。此外，其他部件还可以用作部件。
在实施方式中，部件承载件包括至少一个电绝缘层结构和至少一个导电层结构的堆叠体。例如，部件承载件可以是所述的电绝缘层结构和导电层结构的层叠体，特别是通过施加机械压力形成，如果需要的话所述形成过程受热能支持。所提及的堆叠体可以提供板状部件承载件，该板状部件承载件能够为另外的部件提供大的安装表面并且仍然非常薄且紧凑。术语“层结构”可以特别地指公共平面内的连续层、图案化层或多个非连续岛状件。
在实施方式中，部件承载件被成形为板状。这有助于紧凑设计，其中部件承载件仍然为在其上安装的部件提供了大的基础。此外，特别是例如作为嵌入式电子部件的裸晶片，得益于其厚度薄，可以方便地嵌入到薄板例如印刷电路板中。
在实施方式中，部件承载件被配置成由印刷电路板和基板(特别地IC基板)构成的组中的一个。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地指通过将若干导电层结构与若干电绝缘层结构层叠形成的部件承载件(其可以是板状的(即平面的)、三维曲面的(例如当使用3D打印制造时)或者其可以具有任何其他形状)，上述形成过程例如通过施加压力形成，如果需要的话伴随有热能的供应。作为用于PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维、所谓的预浸料或FR4材料。通过形成穿过层叠体的通孔，例如通过激光钻孔或机械钻孔，并且通过用导电材料(特别地铜)填充这些通孔，由此形成作为通孔连接的过孔，来使各个导电层结构可以以期望的方式连接至彼此。除了可以嵌入在印刷电路板中的一个或多个部件之外，印刷电路板通常被配置成在板状印刷电路板的一个或两个相反表面上容纳一个或多个部件。部件可以通过焊接连接至相应的主表面。PCB的介电部分可以由具有增强纤维(诸如玻璃纤维)的树脂构成。
在本申请的上下文中，术语“基板”可以特别地指与待安装在其上的部件(特别地电子部件)具有大致相同的大小的小型部件承载件。更具体地，基板可以理解为用于电连接或电网络的承载件以及与印刷电路板(PCB)相当的部件承载件，然而具有显著较高密度的横向和/或竖向布置的连接件。横向连接件例如为传导路径，而竖向连接件可以为例如钻孔。这些横向和/或竖向连接件布置在基板内，并且可以用于提供特别是IC芯片的所容置的部件或未容置的部件(诸如裸晶片)与印刷电路板或中间印刷电路板的电连接和/或机械连接。因此，术语“基板”还包括“IC基板”。基板的介电部分可以由具有增强球体(诸如玻璃球)的树脂构成。
在实施方式中，至少一个电绝缘层结构包括由以下构成的组中的至少一种：树脂(诸如增强或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂，更具体地FR-4或FR-5)、氰酸酯、聚亚苯基衍生物、玻璃(特别是玻璃纤维、多层玻璃、玻璃状材料)、预浸料材料、聚酰亚胺、聚酰胺、液晶聚合物(LCP)、环氧基积层膜、聚四氟乙烯(特氟隆)、陶瓷以及金属氧化物。还可以使用例如由玻璃(多层玻璃)制成的增强材料，诸如网、纤维或球体。虽然预浸料或FR4通常是优选的，但也可以使用其它材料。对于高频应用，高频材料诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂可以在部件承载件中实现为电绝缘层结构。
在实施方式中，至少一个导电层结构包括由下述构成的组中的至少一种：铜、铝、镍、银、金、钯以及钨。尽管铜通常是优选的，但是其它材料或它们的涂覆形式也是可能的，尤其是涂覆有超导材料诸如石墨烯的上述材料。
在实施方式中，部件承载件是层叠型本体。在这样的实施方式中，半成品或部件承载件是通过施加按压力——如果期望的话伴随有热——堆叠并连接在一起的多层结构的复合体。
附图说明
根据下文描述的实施方式的实施例，本发明的以上限定的方面和另外的方面变得明显，并且参考这些实施方式的实施例对这些方面进行说明。
图1示出了根据本发明的示例性实施方式的在执行制造部件承载件的方法期间获得的结构的截面图。
图2示出了根据本发明的另一示例性实施方式的在执行制造部件承载件的方法期间获得的结构的截面图。
图3示出了根据图1的实施方式的在执行制造部件承载件的方法期间获得的结构的截面图。
图4至图8示出了在执行根据关于图1和图3的实施方式的制造部件承载件的方法期间获得的结构的另外的截面图。
图9示出了根据本发明的另一示例性实施方式的在执行制造部件承载件的方法期间获得的结构的截面图。
图10示出了根据本发明的示例性实施方式的在执行制造部件承载件的方法期间获得的结构的截面图。
图11至图13示出了根据本发明的另一示例性实施方式的在执行制造图13中所示的部件承载件的方法期间获得的结构的截面图。
图14至图16示出了根据本发明的另一示例性实施方式的在执行制造图16中所示的部件承载件的方法期间获得的结构的截面图。
图17至图23示出了根据本发明的另一示例性实施方式的在执行制造图23中所示的部件承载件的方法期间获得的结构的截面图。
图24至图30示出了根据本发明的另一示例性实施方式的在执行制造图30中所示的部件承载件的方法期间获得的结构的截面图。
图31至图39示出了根据本发明的另一示例性实施方式的在执行制造图39中所示的部件承载件的方法期间获得的结构的截面图。
图40至图46示出了根据本发明的另一示例性实施方式的在执行制造图46中所示的部件承载件的方法期间获得的结构的截面图。
图47示出了在执行根据本发明的另一示例性实施方式的制造部件承载件的方法期间获得的结构的截面图。
图48至图50示出了根据本发明的示例性实施方式的在晶圆级部件上形成柱期间获得的结构的截面图。
图51至图57示出了根据本发明的另一示例性实施方式的在执行制造图57中所示的部件承载件的方法期间获得的结构的截面图。
图58至图65示出了根据本发明的另一示例性实施方式的在执行制造图65中所示的部件承载件的方法期间获得的结构的截面图。
图66至图73示出了根据本发明的另一示例性实施方式的在执行制造图73中所示的部件承载件的方法期间获得的结构的截面图。
具体实施方式
在附图中的图示是示意性的。在不同的附图中，类似或相同的元件提供有相同的附图标记。
在参考附图进一步详细地描述示例性实施方式之前，将概述展开了本发明的示例性实施方式所基于的一些基本考量。
根据本发明的示例性实施方式，提供了一种制造部件承载件的方法，该方法使得可以建立具有大量输入/输出连接的超高密度互连。更具体地，提供了用于嵌入具有高密度柱布置结构(特别是包括铜)的部件的架构。对应地，有可能为扇形散开，这使得实现了具有大量IO的超高密度互连。这样的嵌入具有高密度铜柱的部件可以通过将它们插入电绝缘层结构中和/或穿过电绝缘层结构(诸如树脂层，或光致抗蚀剂诸如高温稳定光致抗蚀剂)来执行。这允许获得有效的扇形散开，使实现超高密度互连。特别地，树脂片(作为电绝缘层结构)可以层叠在铜箔或芯上(作为临时或永久承载件)。具有从中延伸的一个或多个柱(特别是由铜制成)的部件可以插入树脂片中或甚至穿过树脂片。可以根据这样的方法嵌入的部件的示例是具有高输入/输出(I/O)计数的半导体芯片、无源部件等。这样的芯片或其他部件可以通过电沉积(优选在晶圆级的)提供有一个或多个Cu柱。嵌入不一定需要胶带作为临时承载件。
描述性地来讲，示例性实施方式提供了一种(特别是铜)柱冲压架构，在该架构中，电流形成在部件诸如半导体芯片上的一个或多个柱被冲压到电绝缘层结构以用于连接目的。这样的用于制造部件承载件的制造程序具有高精度的优点并具有制造超薄(slim，薄、微小)包封件的机会。这样的柱概念可以允许至少部分地替换传统的激光过孔，从而简化制造程序并增加位置精度。此外，通过使用铜柱作为互连元件，可以消除由激光钻孔过程引起的对半导体上的接口的热机械应力。对应的制造架构与PCB(印刷电路板)技术适当地兼容，因为它可以仅使用与PCB制造过程兼容的材料来执行。例如，可以使用长度在5μm至100μm之间的范围内的铜柱。所述电绝缘层结构可以是厚度在5μm至100μm之间的范围内的树脂片。另外，可以实现一个或多个铜箔或芯(特别是由完全固化的材料诸如FR4制成)，用于使在制造的部件承载件的累积连续，或者作为(特别是临时的)承载件。因此，临时承载件也可以由PCB兼容材料诸如铜箔、PET箔等制成。
图1示出了根据本发明的示例性实施方式的在执行制造部件承载件100的方法期间获得的结构的截面图。
更具体地，图1示出了部件102(诸如半导体芯片)，该部件已经通过电沉积程序处理，以用于一体地形成以规则的图案布置在部件102的一个主表面上的导电柱104的阵列。部件102可以在待形成的部件承载件100内通过导电柱104进行电接触。特别地，柱104可以全部具有彼此相同的形状、尺寸、材料构成和相互距离。可替换地，不同的柱104也可以具有不同的性质。
图1示出了在插入并固定到电绝缘层结构106中之前具有向下突出的柱104的部件102，该电绝缘层结构在本文中实施为未固化的环氧树脂片。例如，电绝缘层结构106可以是连续层并且可以具有20μm的厚度。通过提供未固化材料的电绝缘层结构106，在插入期间和/或之后通过热和压力使电绝缘层结构106的未固化材料固化可以有效地促进部件102与其柱104在层结构106的材料处的固定，从而完成一体连接。在所示的配置中，电绝缘层结构106被实施为未固化材料的连续树脂箔，该连续树脂箔能够在层叠期间固化，从而在柱104和电绝缘层结构106的材料之间建立一体连接。
如从图1可以看出，导电柱104可以具有大于2的相对大的纵横比。换言之，在所示出的实施方式中，柱104在竖向方向上的长度与柱104在水平方向上的直径之间的比率大于2。例如，相应的导电柱104的长度可以是20μm。因此，示出了全部从部件102的下主表面延伸的平行柱104的阵列。
图1的细节131示出了柱104的构成。柱104中的每一个均包括平坦的铜-钛基部部分140和在其上的椭圆形铜顶部部分142。通过在部件102的(例如铝)焊盘144上溅射基部部分140例如铜-钛的基部部分来制造柱104。通过随后在基部部分140上电沉积顶部部分142例如纯铜的顶部部分来完成柱104的制造。该制造可以有利地在晶圆级有效且精确地执行，即同时用于多个仍然一体连接的芯片型部件102，参见图48至图50。基部部分140的铜-钛合金(也可以是对阻挡层金属诸如钛/钨和镍的修改，作为附加的阻挡层，接着是铜层)确保了与焊盘144的可靠的机械和电连接。通过电沉积在晶圆级上(对照图48至图50)形成的柱104的顶部部分142使得能够适当地连接到正在制造的部件承载件100的其他铜结构。图1中的另外的细节199示出了柱104可以具有圆形截面形状，即可以是圆柱形。在所示的实施方式中，柱形柱104的直径或两倍半径用附图标记“d”表示，该直径或两倍半径可以例如是30μm。
为了在插入和固定程序期间提供适当的机械支撑并增加精度，有利的是可以在插入之前将承载件114临时附接到电绝缘层结构106。如下文将所述，在完成部件承载件100的制造之前，将移除承载件114的一部分，而承载件114的另一部分保留为易于制造的部件承载件100的一部分。在所示实施方式中，临时承载件114包括双层堆叠体，该双层堆叠体由较薄的导电层116(例如由铜制成并且具有通常2μm的厚度)在较厚的导电层118上(例如由铜制成并且具有70μm的厚度)构成。在所示的实施方式中，承载件114因此由两个具有显著不同厚度的铜箔构成。如下文所述，实施为具有70μm厚度的铜箔的导电层结构118稍后从层堆叠体移除并且不形成最终部件承载件100的一部分，而实施为具有2μm厚度的铜箔的导电层结构116形成了所制造部件承载件100的一部分。为了对应的稍后分离，导电层结构116、118之间的分层可以在这些铜箔之间的接口处，例如通过其间的释放层(未示出)来实现。
将柱104插入层结构106中可以通过使部件102朝向层结构106接近并施加例如0.8MPa的压力来执行，该压力可以伴随有部件102的升高的温度，例如90℃。将部件102的铜柱104放置在电介质(即，层结构106中)中的另一方法是通过组装装备的组装头向部件102施加组装力和温度。取决于电介质的类型，温度可以在例如80℃至120℃的范围内，并且需要相对于部件102的大小和柱104的数量对力进行调节，以使部件和柱穿入电介质中即穿入层结构106中。对于插入程序，部件102及其柱104因此可以根据图1向下移动到临时承载件114上的此处固定不动的电绝缘层结构106中。将具有导电柱104的受加热部件102机械地按压入电绝缘层结构106中可以建立插入。随后，可以通过加热和施加机械压力来使突出到部件102的主表面以外并进入电绝缘层结构106的导电柱104层叠，以用于将不同材料彼此一体地固定。
图2示出了根据本发明另一示例性实施方式的在执行制造部件承载件100的方法期间获得的结构的截面图。
根据图2，附加地提供了具有腔体128的容纳结构126，其中具有柱104的部件102在插入程序期间被布置在腔体128中。因此，腔体128的尺寸被设置为使得部件102可以通过简单的拾取和放置程序插入腔体128中。容纳结构126被实施为完全固化的芯120(例如由FR4材料制成)，在该芯的两个相反的主表面上覆盖有相应的铜箔作为导电层结构108。
在图2的实施方式中，承载件114是临时承载件(即，在完成部件承载件100的制造之前完全从堆叠体移除)并且在文中实施为PET箔或其他塑料层122。
图3示出了在执行根据图1的实施方式的制造部件承载件100的方法期间获得的结构的截面图。因此图3示出了根据图1的布置结构，其中，同时电绝缘层结构106已经附接至承载件114。取决于材料的类型，可以在60℃至130℃之间的温度和真空下0.4MPa至1MPa之间的压力下执行对应的预层叠。
图4至图8示出了在执行根据关于图1和图3的实施方式的制造图8中所示的部件承载件100的方法期间获得的结构的另外的截面图。
为了获得图4中所示的结构，例如通过拾取和放置设备(未示出)将具有柱104的部件102按压入电绝缘层结构106中。在该插入程序期间或可替换地稍后在分离程序中，下述两方面之间的固定可以通过施加压力和热即通过层叠来实现：一方面为部件102与其柱104，另一方面为电绝缘层结构106。在根据图4的过程期间，接合阶段的温度可以是25℃。在3N的力下可以发生下降，并且该力可以在30秒内上升到100N。拾取和放置工具可以处于25℃的温度，其中温度可以上升到120℃。结果是完全的底部填充，在模具型部件102的边缘上有树脂流。稍后，可以在100℃的温度和0.8MPa的压力下执行30分钟的后固化。
为了获得图5中所示的结构，可以将具有与图1中所示的临时承载件114的构成相同的另外的承载件114可以连接到部件102的上主表面和电绝缘层结构106。另外的未固化的电绝缘层结构106(例如预浸料片或树脂片)可以夹在下述两方面之间：一方面为上述电绝缘层结构106和部件102，另一方面为另外的临时承载件114。
所述构成部分可以通过层叠例如通过在180℃的温度下并在施加30分钟0.8MPa的压力下进行处理来彼此连接。在该程序期间，电绝缘层结构106的先前至少部分未固化的材料将软化但不熔化，将发生交联，并且在电绝缘层结构106的材料重新凝固之后，可以完成具有柱104的部件102与电绝缘层结构106的现在固化的材料以及承载件114之间的一体连接。因此，获得了非常对称的配置，如图5中所示。
图5中的细节135示出了，作为与所选择的各种构成部分的厚度结合的所描述的层叠程序的结果，柱104的自由端部132可能已经接触承载件114的导电层结构116。换言之，通过所述的冲压技术，可能已经建立了该电接触的形成。换言之，所述的最终层叠程序可能已经在自由端部132和导电层结构116之间建立了完全接触。自由端部132甚至可以略微突出到导电层结构116中。这在图5中用表示“<0μm”来示出。
可替换地，可以调节构成部分的尺寸，使得在自由端部132和导电层结构116之间保留(例如1μm至5μm的)介电间隙。在这样的可替换的实施方式中，因此，自由端部132仍然嵌入在电绝缘层结构106的介电材料中。
现在参考图6，可以移除相应的承载件114的相应的导电层结构118，例如可以被剥离。更确切地说，可以通过分层将相应的较厚的导电层结构118从相应的较薄导电层结构116上移除。鉴于层叠程序的完成，不再需要较厚的导电层结构118的机械支撑功能。然而，较薄的导电层结构116可以保留为附接到图6中所示的结构的其余部分，并且可以用于形成待生产的部件承载件100的导电迹线。
如从图6中也可以看出，下电绝缘层结构116可以被图案化，以便露出电绝缘层结构106的表面部分。另一种选择是完全移除薄导电层并且在完全面板的裸层叠体上沉积铜，以用于进行接下来的半添加剂过程。然而，如图6中所示并且如上所述，可能发生柱104的自由端部132在层叠之后没有延伸超出电绝缘层结构106的下主表面。因此，图6示出了导电柱104插入到电绝缘层结构106中，使得导电柱的自由端部132仍然保留在电绝缘层结构106内。
参考图7，移除电绝缘层结构104的表面材料，使得导电柱104的自由端部132露出，以使对于随后的电接触程序该自由端部是可靠近的。该材料移除程序可以通过等离子处理、激光处理和/或湿式化学处理来实现。为了在准备将柱104连接到电子环境的后续电连接程序时露出柱104的自由端部132，可以执行上述材料移除程序中的一个或多个，移除电绝缘层结构106的露出部段的表面部分。
在图5的细节135的场景中，移除电绝缘层结构106的材料可以是不必要的。然而，在该实施方式中可以可替换地执行，以确保柱104的自由端部132实际上完全没有介电材料。
图8示出了，在已经获得图7中所示的结构之后，可以执行镀铜程序以使图7中所示结构的两个相反主表面上的导电材料加厚。因此获得了厚的导电层结构137。该厚的导电层结构可以随后被图案化以形成对应的导电接触结构，用于根据某种电子应用接触柱104的现在露出的自由端部132。
图9示出了根据本发明另一示例性实施方式的在执行制造部件承载件100的方法期间获得的结构的截面图。更具体地，图9示出了基于根据图2的制造架构获得的实施方式。文中，柱104延伸直到临时承载件114，该临时承载件在此实施为塑料层122诸如PET箔。
图10示出了根据本发明另一示例性实施方式的在执行制造部件承载件100的方法期间获得的结构的截面图。图10的实施方式对应于图9的实施方式，除了柱104的自由端部132仍然关于临时承载件114间隔开，即仍然位于电绝缘层结构106的内部。
图11至图13示出了根据本发明的另一示例性实施方式的在执行制造如图13所示的部件承载件100的方法期间获得的结构的截面图。
图11示出了另外的电绝缘层结构106(例如至少部分未固化的预浸料箔或树脂箔)以及被实施为塑料箔122的另外的临时承载件114被布置在图9中所示的结构的顶部上。塑料箔122可以连接到另外的电绝缘层结构106。
参考图12，根据图11的构成部分通过层叠即加热和施加压力彼此连接。在该程序期间，各种构成部分连接到一个或另一个，并且腔体128的间隙也被先前未固化的电绝缘层结构106的材料填充。此后，从获得的结构的两个相反的主表面移除临时承载件114。如图12中所示，导电柱104插入电绝缘层结构106中并穿过该电绝缘层结构，使得每个柱104的相应自由端部132延伸超出电绝缘层结构106，从而被露出并且可靠近，以用于建立与当前正在制造的部件承载件100的迹线的电连接。
然后可以通过对图11中所示结构的两个相反主表面进行电镀来获得图13中所示的部件承载件100(或其预成型件)，从而形成具有导电材料特别是铜的导电层结构108。尽管在图中未示出，但是这些导电层结构108可以被图案化，以便形成期望的电连接迹线。
图14至图16示出了根据本发明的另一示例性实施方式的在执行制造图16中所示的部件承载件100的方法期间获得的结构的截面图。
参考图14，承载件114被提供为用芯120覆盖的塑料箔122，其中导电层结构108(特别是铜箔)在该芯和塑料箔之间。承载件114的芯120和导电层结构108被提供有规则图案的凹部124，该凹部与从部件102向下延伸的规则图案的导电柱104对齐，使得在插入期间，每个柱104插入对齐的凹部124中的相应一个凹部中。图14示出了柱104的平行阵列和承载件114的凹部124的平行阵列彼此对齐或齐平，使得具有柱104的部件102朝向承载件114下降将引起每个柱104被引导插入凹部124中的相应的一个凹部中。在该程序期间，承载件114中的凹部124的阵列用作用于将柱104引导到期望位置的引导结构。在该引导插入之后，在凹部124中，在柱104与承载件114的竖向和/或水平壁之间仍然存在微小间隙。
图15中所示的结构可以通过在所述插入程序之后层叠图14中所示的结构，即通过施加压力和/或热来获得。结果，电绝缘层结构106的先前至少部分未固化的材料将熔化，变得可流动，将填充上述间隙，然后将重新凝固。结果，间隙将至少部分地优选地完全地被电绝缘层结构106的材料填充，并且柱104固定于电绝缘层结构106的现在固化的材料中。
图16中所示的结构可以通过从图15中所示的结构的底部移除塑料箔122来获得。如果需要，可以执行另外的层叠和/或接触成型程序(未示出)，以用于完成部件承载件100的制造。
图17至图23示出了根据本发明的另一示例性实施方式的在执行制造图23中所示的部件承载件100的方法期间获得的结构的截面图。
根据图17至图23的实施方式的程序的起点是铜箔作为导电层结构108，参见图17。在所示的实施方式中，导电层结构108是连续的金属层。
参考图18，导电迹线结构146(优选由铜制成)形成在导电层结构108上。迹线结构146的迹线形成在导电层结构108上，例如通过对应的光刻和沉积程序形成。
参考图19，迹线结构146嵌入在图案化的电绝缘基体148中，该电绝缘基体可以由至少部分未固化的电绝缘材料诸如预浸料或树脂制成。然而，绝缘基体148也可以是固化材料。如从图19中可以看出，图案化的介电基体148嵌入了迹线146。
图20中所示的结构可以通过从图19中所示的结构移除构成导电层结构108的铜箔来获得。结果是具有凹部150的图案化结构。
参考图21，由至少部分未固化的材料诸如树脂制成的电绝缘层结构106附接至具有嵌入的迹线结构146的介电基体148。在所示的实施方式中，电绝缘层结构106是连续但不均匀的电绝缘层结构106，该电绝缘层结构具有多个突出部152以用于稍后容纳相应的导电柱104。突出部152填充了基体148的凹部150。图21中所示的结构通过将电绝缘层结构106附接到图20的结构而获得。突出部152延伸到用附图标记148表示的介电层的凹部150中。此外，电绝缘层结构106覆盖图20中所示的结构的整个上主表面，使得图21中所示的结构没有表面轮廓。
参考图22，部件102的导电柱104插入突出部152中。柱104也可以固定在位于基体148的相应凹部150中的电绝缘层结构106的突出部152的材料内。图22示出了当具有突出部104的部件102在压力和升高的温度下插入图21中所示的结构中时发生的情况。柱104将进入电绝缘层结构106的突出部152中。
参考图23，形成导电接触结构130(优选地由铜制成)，用于电接触导电柱104的露出的自由端部132。如从图23可以看出，通过附接另外的导电层结构诸如铜箔并且使该导电层结构图案化来在图22中所示结构的下主表面上形成导电接触结构130。如从图23可以看出，导电接触结构130的岛状件使迹线146中的相应一个迹线与柱104中的对应的一个柱接触。
图24至图30示出了根据本发明的另一示例性实施方式的在执行制造如图30所示的部件承载件100的方法期间获得的结构的截面图。
为了获得图24中所示的结构，可以执行与如上所述为了获得图18中所示的结构类似的过程。
为了获得图25中所示的结构，可以执行与如上参照图19和图20所述的类似的程序。
为了获得图26中所示的结构，可以执行与如上参照图21所述的类似的程序。
为了获得图27中所示的结构，在图26中所示结构的顶部附接另外的电绝缘层结构。该另外的电绝缘层结构可以是完全固化材料的芯120，例如预切割FR4芯120。该芯120的腔体128的尺寸可以被设置成用于容纳图27中所示的部件102。当容纳在芯120的腔体128中时，从部件102的下主表面突出的柱104被插入电绝缘层结构106的突出部152中。
为了获得图28中所示的结构，另外的电绝缘层结构106可以被附接到图27中所示结构的上主表面和下主表面，并且可以通过层叠即施加压力和/或热来与图27中所示的结构互连。由此，腔体128的剩余间隙也被介电材料填充。
为了获得图29中所示的结构，可以执行激光钻孔，以形成使迹线146和柱104的自由端部132露出的激光孔139。此外，可以执行机械钻孔程序，以用于形成延伸穿过图29中所示的整个互连层堆叠体的竖向通孔141。
参考图30，相应的孔139、141部分或全部被导电材料112填充(例如通过执行镀铜程序)，从而使相应的导电柱104与迹线146中相应的迹线接触并且建立部件承载件100的两个相反主表面之间的竖向导电互连。因此，为了获得图30中所示的部件承载件100，激光孔139和机械钻孔141被导电材料诸如铜填充。结果，导电接触结构130被形成为使迹线146与柱104互连并且使部件承载件100的层堆叠体的不同层互连。一个或多个另外的导电层结构108和/或电绝缘层结构106可以层叠在部件承载件100的上主表面和/或下主表面上。
图31至图39示出了根据本发明的另一示例性实施方式的在执行制造图39中所示的部件承载件100的方法期间获得的结构的截面图。
关于图31和图32中所示的层结构，参考上述根据图17和图18进行的制造过程的描述。
为了获得图33中所示的结构，树脂层作为电绝缘层结构106附接到图32中所示结构的上主表面，从而形成没有表面轮廓的层。
如从图34可以看出，然后将预切割的芯120安装在图32中所示的结构上，并且可以将部件102组装在芯120的对应凹部中。导电迹线149可以被形成或被提供在芯120的顶部上以及在图34的右侧所示的部件102的顶部上。具有柱104的部件102在芯120的对应凹部中被放置成面朝上，即，使得根据图34柱104向上突出。
参考图35，通过将电绝缘层结构106移动到从部件102向上突出的固定不动导电柱104中来实现随后的插入程序。图35示出了当电绝缘层结构106附接到图34中所示的结构的上主表面并且通过层叠即施加热和/或压力互连时发生的情况。
通过等离子处理来移除图35中所示的结构的上主表面上的电绝缘层结构106的表面材料，得到图36中所示的结构。柱104的自由端部132现在露出在环境中。
为了获得图37中所示的结构，在图36中所示结构的两个相反主表面中钻出激光过孔139，从而使图36中所示结构的嵌入导电结构露出。露出的导电结构是在部件102中的一个部件上的迹线149，以及在部件102的下主表面上的焊盘(未示出)。
为了获得图38中所示的结构，激光过孔139被导电材料诸如铜填充，例如通过电镀填充。同样，由于电镀或通过附接附加的铜箔，在图38中所示结构的两个相反主表面上形成导电层结构108。
为了获得图39中所示的部件承载件100，图38中所示结构的两个相反主表面上的导电层结构108被图案化以形成部件承载件100的对应的导电接触结构130。
图40至图46示出了根据本发明的另一示例性实施方式的在执行制造图46中所示的部件承载件100的方法期间获得的结构的截面图。
图40中所示的实施方式以承载件114开始，在该承载件上放置了限定了中心腔体128的预切割芯120。图40中还示出了导电层结构108。承载件114可以是稍后被移除(例如可以用未固化的电绝缘层结构106代替以进行层叠)的临时承载件，或者可以是由未固化的电绝缘材料诸如树脂或预浸料构成从而形成电绝缘层结构106的永久承载件。
为了获得图41中所示的结构，具有柱104的部件102被放置在腔体128中，使得柱104向上延伸即突出到腔体128以外。
图42现在示出了电绝缘层结构106通过层叠附接到图41中所示结构的上主表面并且由此与其连接。例如，该电绝缘层结构106可以是被配置用于承受树脂或预浸料的层叠温度而不被损坏的高温稳定光致抗蚀剂。
在部件102与腔体128中的芯120的侧壁之间保留间隙。如从图43可以看出，层叠设备的按压板153接近图42中所示的结构。如果在图40中已经使用了固化的临时承载件114(而不是未固化的电绝缘层结构106)，则临时承载件114现在被移除并在层叠之前被至少部分未固化的电绝缘层结构106代替。
如从图44可以看出，先前提到的腔体128的间隙现在被先前未固化的电绝缘层结构106的材料填充，该材料在升高的温度下在层叠期间流入这些间隙中。由于实现了高温稳定光致抗蚀剂作为上电绝缘层结构106，上电绝缘层结构在该层叠程序期间保持完整。
此外，图44示出了在层叠之后，激光孔141被钻成穿过图44中所示结构的下主表面部分，以露出图44中所示结构内部的导电层结构108。
如从图45可以看出，激光孔141被导电材料诸如铜填充，例如通过电镀填充。例如通过执行SAP(半添加处理)过程，可以形成另外的导电层结构108。
参考图46，(在所示的实施方式中临时)电绝缘层结构106可以从图45中所示的结构的上主表面移除，并因此从部件102和导电柱104移除，从而使导电柱露出。因此，图45中所示的结构的上主表面上的电绝缘层结构106形式的高温稳定光致抗蚀剂可以被移除，例如可以被剥离。这也露出了柱104，从而该柱是可以接近的，以用于连接到电子外围。
图47示出了根据本发明另一示例性实施方式的在执行制造部件承载件100的方法期间获得的结构的截面图。在该实施方式中，该方法包括例如通过电沉积在部件102的导电柱104上形成另外的导电柱104。图47的实施方式示出了可以形成柱104的竖向堆叠体。换言之，部件102的嵌入的柱104可以进一步互连到形成在其上的另外的柱104。
图48至图50示出了根据本发明的示例性实施方式的在晶圆级部件102上形成柱104期间获得的结构的截面图。
图48示出了具有芯片部段(根据相应部件102的电子功能，具有单片集成电路元件，诸如场效应晶体管)的半导体晶圆155(例如硅晶圆)，该芯片部段对应于稍后单个化的部件102。在所示的实施方式中，焊盘144被形成在晶圆155的上主表面上，其中相应的焊盘144组被分配给稍后被单个化成相应的部件102的晶圆155的每个部分。例如，焊盘144可以由铜和/或铝制成。
图49示出了一层光致抗蚀剂157已经被施加至图48中所示的结构的上主表面，并且已经以光刻的方式被图案化。结果，焊盘144的部分露出于凹部161中的环境。
参考图50，在批量程序中同时为实现为晶圆级半导体芯片的多个一体连接的部件102形成导电柱104。这通过用于形成铜-钛的基部部分140的溅射程序，接着是通过用于形成铜的顶部部分142的电沉积程序来实现。由于光致抗蚀剂157的图案化，可以精确地限定柱104的位置。柱104的高度可以通过电沉积程序的设计以及光致抗蚀剂157的厚度来精确地限定。在形成柱104之后，可以通过剥离来移除光致抗蚀剂157。
随后，从晶圆复合物单个化出部件102，使得所获得的各个部件102中的每个均设置有导电柱104的子集。因此，如由分离线159指示的，具有已经形成的柱104的经处理的晶圆155可以被单个化成具有预成型的柱104的各个部件102，例如通过机械锯切、化学蚀刻或激光分离来进行单个化。
图51至图57示出了根据本发明的另一示例性实施方式的在执行制造图57中所示的部件承载件100的方法期间获得的结构的截面图。关于图51至图57中所示的实施方式，参考上面关于图40至图46描述的类似实施方式。
特别地，可以对应于图40的描述获得图51中所示的结构。
然而，如从图52可以看出，在该实施方式中，具有柱104的部件102在腔体128中被放置成面朝下而不是面朝上，即其中柱104延伸到临时承载件114中。优选地，芯120的厚度可以小于或等于部件102的厚度。
在用电绝缘层结构106覆盖图53中所示结构的上主表面并且层叠之后，可以从所获得的结构的底部主表面移除临时承载件114，参考图54。
如图53中所示，承载件本体由限定腔体128的芯120和导电层结构108构成。在图53中，导电层结构108形成承载件本体108、120(已经在其两个相反主表面上用相应的电绝缘层结构106覆盖)的表面的一部分。具有柱104的部件102被布置在腔体128中，如图52中所示的。有利地，图53中的下部电绝缘层结构106容纳柱104。然而，如从图53和图54中可以看出的，柱104在向下方向上竖向延伸超出承载件本体108、120的导电层结构108。结果，显著简化了经由过度突出的柱104来接触部件102(还参考图57中所示的容易制造的部件承载件100)。
结果，柱104现在被露出。如图55中所示，电绝缘层结构106然后可以设置在底侧，并与图54中所示的结构互连，以至少部分地覆盖柱104。
此后，可以在图56中所示结构的两个相反主表面上钻出激光孔141，从而使先前嵌入的导电层结构108露出。
如从图57可以看出的，这些激光孔141可以用导电材料填充，例如通过电镀镀来进行填充。此外，导电层结构108可以在图57中所示的部件承载件100的两个相反主表面上形成为导电接触结构130，例如图案化的铜箔。
图58至图65示出了根据本发明的另一示例性实施方式的在执行制造图65中所示的部件承载件100的方法期间获得的结构的截面图。
为了获得图58中所示的结构，提供了在一个主表面上包括柱104并且在相反的另一主表面上包括焊盘197的部件102。具有通孔型中心凹部作为腔体128的芯120也设置有处于面朝上配置的柱104。还设置了临时承载件114，例如胶带。
为了获得图59中所示的结构，将芯120附接到临时承载件114的粘性表面。
为了获得图60中所示的结构，部件102被插入腔体128中并被附接到临时承载件114的粘合表面，使得在焊盘197和临时承载件114之间存在直接的物理接触。在准备随后的程序时，将至少部分未固化的电绝缘层结构106例如树脂片或预浸料片放置在所述构成部分的上方。
为了获得图61中所示的结构，将至少部分未固化的电绝缘层结构106层叠到芯120和包括柱104的部件102上，以便形成一体结构。在通过施加热和压力进行层叠期间，层结构106的未固化材料被固化和硬化。
为了获得图62中所示的结构，从根据图61获得的结构中移除临时承载件114，例如可以剥离该临时承载件。由于先前未固化层结构106的材料现在被固化和硬化，因此不再需要由临时承载件114提供的机械支撑。
为了获得图63中所示的结构，图62中所示结构的上主表面经受等离子处理(或任何其他材料移除程序)，以移除现在固化的层结构106的表面部分来使柱104的自由端部132露出。
为了获得图64中所示的结构，钻出激光过孔并且用导电材料至少部分地填充(例如用铜电镀)该激光过孔，从而形成导电接触结构130。
为了获得图65中所示的部件承载件100，导电层结构可以附接到图64中所示结构的两个相反主表面，并且被图案化从而形成导电接触结构130的另外的构成部分。所示出的部件承载件100适用于具有功率部件102(诸如MOSFET)的功率应用。
图66至图73示出了根据本发明的另一示例性实施方式的在执行制造图73中所示的部件承载件100的方法期间获得的结构的截面图。
为了获得图66中所示的结构，将具有用于容纳部件102的腔体128的完全固化的芯120放置在作为未固化的电绝缘层结构106的连续树脂片上方，该未固化的电绝缘层结构又被放置在临时承载件114诸如粘合箔上方。
为了获得图67中所示的结构，在腔体128上方布置具有规则阵列的柱104的部件102，该柱延伸超出部件102的两个相反主表面。如从图67可以看出，在部件102的相反主表面上的柱104的至少一部分连接延伸穿过部件102的导电连接件193，以便彼此电耦合。
为了获得图68中所示的结构，将部件102放置在腔体128中，使得部件102的下主表面上的柱104延伸到电绝缘层结构106中。与此相反，在部件102的上主表面上的柱104向上突出。同样如图68中所示，另外的临时承载件114上的另外的电绝缘层结构106可以布置在前述结构上方。
为了获得图69中所示的结构，降低另外的临时承载件114上的另外的电绝缘层结构106，使得部件102的上主表面上的露出的柱104突出到另外的电绝缘层结构106中。所获得的构成部分可以通过层叠互连。
为了获得图70中所示的结构，剥离临时承载件114。鉴于层叠，所示结构现在即使没有临时承载件114的支撑作用也足够刚性。
为了获得图71中所示的结构，图70中所示结构的两个主表面均经受等离子处理(或任何其他材料移除程序)，以移除现在固化的层结构106的表面部分来使柱104的自由端部132露出。
为了获得图72中所示的结构，钻出激光过孔并且至少部分地用导电材料填充(例如用铜电镀)该激光钻孔，从而形成导电接触结构130。
为了获得图73中所示的部件承载件100，导电层结构可以附接到图72中所示结构的两个相反主表面，并且被图案化从而形成导电接触结构130的另外的构成部分。所示出的部件承载件100提供高密度互连和双侧互连。
应当注意，术语“包括”不排除其他元件或步骤，并且“一”或“一个”不排除多个。同样，结合不同实施方式描述的元件可以组合。
还应注意的是，权利要求中的附图标记不应理解为限制权利要求的范围。
本发明的实现不限于附图中所示的和上述的优选实施方式。相反，即使是在基础不同的实施方式的情况下，也可以有使用所示的方案并根据本发明的原理进行的多种变型。

Claims (15)

1.一种制造部件承载件(100)的方法，其中，所述方法包括：
在部件(102)上电沉积至少一个导电柱(104)的至少一部分；
将所述至少一个导电柱(104)和电绝缘层结构(106)插入到彼此中并可选地固定到彼此中，所述方法包括将所述至少一个导电柱(104)插入所述电绝缘层结构(106)中足够深，使得所述至少一个导电柱(104)的自由端部(132)突出到所述电绝缘层结构(106)以外并且因此露出；
在所述插入之前将临时承载件(114)附接到所述电绝缘层结构(106)；以及
在所述插入之后从所述电绝缘层结构(106)移除所附接的所述临时承载件(114)的至少一部分。
2.根据权利要求1所述的方法，包括下述特征中的至少一个：
其中，所述方法包括提供具有多个导电柱(104)的所述部件(102)，所述部件的多个导电柱特别地以规则图案布置；
其中，所述至少一个导电柱(104)具有至少为0.2、特别是至少为2的纵横比；
其中，所述至少一个导电柱(104)包括铜或由铜构成，特别地包括铜-钛基部部分(140)和在所述铜-钛基部部分上的铜顶部部分(142)；
其中，通过在所述部件(102)上溅射第一材料特别是铜-钛的基部部分(140)并通过在所述基部部分(140)上电沉积第二材料特别是铜的顶部部分(142)，来形成所述至少一个导电柱(104)；
其中，所述部件(102)包括至少一个焊盘(144)，所述焊盘特别地包括铝或由铝构成，所述至少一个导电柱(104)形成在所述焊盘上；
其中，所述方法包括：为晶圆级的多个一体化连接的部件(102)电沉积所述至少一个导电柱(104)的至少一部分，所述多个一体连接的部件特别地实施为半导体芯片；然后将所述部件(102)单个化，每个所述部件都设置有至少一个相应的导电柱(104)；
其中，所述方法包括：提供至少部分未固化的材料的电绝缘层结构(106)，并且在插入和/或固定期间使所述电绝缘层结构(106)的所述至少部分未固化的材料至少部分地固化；
其中，所述电绝缘层结构(106)包括树脂、预浸料或高温稳定光致抗蚀剂，或者由树脂、预浸料或高温稳定光致抗蚀剂构成；
其中，所述方法包括将至少一个导电层结构(108)和/或至少一个另外的电绝缘层结构(106)与所述部件(102)连接，特别是层叠，所述至少一个另外的电绝缘层结构特别地由至少部分未固化的材料制成；
其中，所述方法包括：钻出穿过所述电绝缘层结构(106)和所述至少一个另外的电绝缘层结构(106)中的至少一个的至少一个孔(110)，特别是通过激光钻孔和机械钻孔中的至少一种来进行；以及
至少部分地用导电材料(112)填充至少一个钻出的孔(110)，从而接触所述至少一个导电柱(104)中的至少一个和所述部件(102)。
3.根据权利要求1或2所述的方法，包括下述特征中的至少一个：
其中，所述承载件(114)包括由下述构成的组中的至少一种：芯(120)；用至少一个导电层结构(108)覆盖的芯(120)；在较厚的导电层(118)上的较薄的导电层(116)；以及塑料层(122)，特别是聚对苯二甲酸乙二醇酯层；
其中，所述承载件(114)包括与所述至少一个导电柱(104)对齐的至少一个凹部(124)，使得在插入期间，所述至少一个柱(104)插入所述至少一个凹部(124)中。
4.根据权利要求1或2所述的方法，包括下述特征中的至少一个：
其中，所述方法包括：提供具有腔体(128)的容纳结构(126)，并在插入程序期间将所述部件(102)布置在所述腔体(128)中；
其中，所述至少一个导电柱(104)在插入方向上具有在5μm至80μm之间的范围内的延伸部；
其中，所述电绝缘层结构(106)具有在5μm至80μm之间的范围内的厚度；
其中，所述电绝缘层结构(106)是部分或全部被所述至少一个导电柱(104)穿过的连续电绝缘层结构(106)。
5.根据权利要求1或2所述的方法，其中，所述电绝缘层结构(106)是具有用于容纳所述至少一个导电柱(104)的至少一个突出部(152)的非均匀电绝缘层结构(106)。
6.根据权利要求5所述的方法，其中，所述方法包括将所述至少一个导电柱(104)插入所述至少一个突出部(152)中。
7.根据权利要求1或2所述的方法，包括下述特征中的至少一个：
其中，所述方法包括形成至少一个导电接触结构(130)，所述导电接触结构使所述至少一个导电柱(104)与至少一个另外的导电柱(104)电接触；
其中，所述方法包括：通过施加在0.2MPa至1.5MPa之间的范围内的压力，将所述至少一个导电柱(104)插入所述电绝缘层结构(106)中；
其中，所述方法包括在处于50℃至150℃之间的范围内、特别是60℃至120℃之间的范围内的升高的温度下将所述至少一个导电柱(104)插入所述电绝缘层结构(106)中。
8.根据权利要求1或2所述的方法，其中，所述方法包括：通过施加在在0.4MPa至1MPa之间的范围内的压力，将所述至少一个导电柱(104)插入所述电绝缘层结构(106)中。
9.根据权利要求1或2所述的方法，其中，所述方法包括：
将所述至少一个导电柱(104)插入所述电绝缘层结构(106)中，使得所述至少一个导电柱(104)的自由端部(132)保留在所述电绝缘层结构(106)内；以及
随后移除所述电绝缘层结构(106)的一部分，使得所述自由端部(132)露出。
10.根据权利要求9所述的方法，其中，所述移除包括由下述构成的组中的至少一种：等离子处理、激光处理和湿式化学处理。
11.根据权利要求1或2所述的方法，包括下述特征中的至少一个：
其中，所述部件(102)包括通过多个导电柱(104)进行电接触的半导体芯片；
其中，所述方法包括：形成导电迹线结构(146)，将所述迹线结构(146)嵌入图案化的电绝缘基体(148)中，将所述电绝缘层结构(106)附接到嵌入有迹线结构(146)的所述基体(148)，以及将所述部件(102)的所述至少一个导电柱(104)插入和可选地固定到延伸到所述基体(148)的凹部(150)中的所述电绝缘层结构(106)中；
其中，所述插入包括将所述至少一个导电柱(104)移动到固定不动的电绝缘层结构(106)中；
其中，所述插入包括将所述电绝缘层结构(106)移动到固定不动的至少一个导电柱(104)中；
其中，所述部件(102)仅在其一个主表面上包括所述至少一个导电柱(104)；
其中，所述部件(102)在其两个相反的主表面上均包括所述至少一个导电柱(104)；
其中，插入和固定包括：将所述至少一个导电柱(104)和所述电绝缘层结构(106)机械地按压到彼此中以进行插入，并且随后层叠且特别是通过加热和/或施加机械压力来层叠所述至少一个导电柱(104)和所述电绝缘层结构(106)，以进行固定；
其中，所述方法还包括：在所述插入且可选地固定之后，执行至少一个另外的处理步骤，并且随后从所述部件(102)和所述至少一个导电柱(104)移除所述电绝缘层结构(106)。
12.根据权利要求1或2所述的方法，其中，所述方法包括：在所述至少一个导电柱(104)上，特别是直接或间接地，形成且特别是至少部分地通过电沉积形成至少一个另外的导电柱(104)。
13.一种部件承载件(100)，包括：
承载件本体(108、120)，所述承载件本体具有腔体(128)并包括至少一个导电层结构(108)，所述导电层结构至少部分地形成所述承载件本体(108、120)的表面；
部件(102)，所述部件具有至少一个连接的导电柱(104)，其中，所述部件(102)至少部分地布置在所述腔体(128)中；
电绝缘层结构(106)，所述至少一个导电柱(104)至少部分地插入所述电绝缘层结构中，使得所述至少一个导电柱(104)竖向延伸超出所述至少一个导电层结构(108)，其中，所述至少一个导电柱(104)被插入所述电绝缘层结构(106)中足够深，使得所述至少一个导电柱(104)的自由端部(132)突出到所述电绝缘层结构(106)以外并且因此露出。
14.一种部件承载件(100)，包括：
部件(102)，所述部件具有至少一个连接的柱形导电柱(104)；
电绝缘层结构(106)，所述至少一个导电柱(104)至少部分地插入和固定在所述电绝缘层结构中，
其中，所述至少一个导电柱(104)被插入所述电绝缘层结构(106)中足够深，使得所述至少一个导电柱(104)的自由端部(132)突出到所述电绝缘层结构(106)以外并且因此露出。
15.根据权利要求13或14所述的部件承载件(100)，包括下述特征中的至少一个：
其中，所述部件(102)在所述部件(102)的两个相反的主表面上均设置有至少一个导电柱(104)，特别地设置有导电柱(104)的阵列，其中，特别地，在所述部件(102)的相反的主表面上的所述柱(104)的一部分通过延伸穿过所述部件(102)的导电连接件(193)彼此电连接；
其中，所述至少一个导电柱(104)包括：在所述部件(102)上的第一材料的基部部分(140)，以及在所述基部部分(140)上的不同第二材料的形成自由端部(132)的顶部部分(142)；
其中，所述至少一个导电柱(104)具有至少为0.2、特别是至少为2的纵横比；
其中，所述至少一个导电柱(104)在插入方向上具有在5μm至80μm之间的范围内、特别是在10μm至30μm之间的范围内的延伸部；
所述部件承载件(100)包括至少一个导电层结构(108)，所述导电层结构特别地包括由下述构成的组中的至少一种：铜、铝、镍、银、金、钯和钨，所提及材料中的任何一种可选地涂覆有超导材料诸如石墨烯；
所述至少一个电绝缘层结构(106)包括由下述构成的组中的至少一种：树脂，特别是增强或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂、FR-4、FR-5；氰酸酯；聚亚苯基衍生物；玻璃；预浸料材料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基积层膜；聚四氟乙烯；陶瓷以及金属氧化物；
其中，所述部件(102)选自由下述构成的组：电子部件、不导电嵌体和/或导电嵌体、热传递单元、能量收集单元、有源电子部件、无源电子部件、电子芯片、存储装置、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器、加密部件、发射器和/或接收器、机电换能器、致动器、微机电系统、微处理器、电容器、电阻器、电感、累积器、开关、相机、天线、磁性元件、导光元件、另外的部件承载件(100)以及逻辑芯片；
所述部件承载件(100)被成形为板状；
所述部件承载件(100)被配置成由印刷电路板和基板构成的组中的一种。
CN201811253212.5A 2017-10-25 2018-10-25 在部件承载件中嵌入具有预连接柱的部件 Active CN109712894B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202310317723.3A CN116193764A (zh) 2017-10-25 2018-10-25 制造部件承载件的方法和部件承载件

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
EP17198423.0A EP3478033A1 (en) 2017-10-25 2017-10-25 Embedding component with pre-connected pillar in component carrier
EP17198423.0 2017-10-25

Related Child Applications (1)

Application Number Title Priority Date Filing Date
CN202310317723.3A Division CN116193764A (zh) 2017-10-25 2018-10-25 制造部件承载件的方法和部件承载件

Publications (2)

Publication Number Publication Date
CN109712894A CN109712894A (zh) 2019-05-03
CN109712894B true CN109712894B (zh) 2023-04-14

Family

ID=60190635

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201811253212.5A Active CN109712894B (zh) 2017-10-25 2018-10-25 在部件承载件中嵌入具有预连接柱的部件
CN202310317723.3A Pending CN116193764A (zh) 2017-10-25 2018-10-25 制造部件承载件的方法和部件承载件

Family Applications After (1)

Application Number Title Priority Date Filing Date
CN202310317723.3A Pending CN116193764A (zh) 2017-10-25 2018-10-25 制造部件承载件的方法和部件承载件

Country Status (3)

Country Link
US (1) US10765005B2 (zh)
EP (1) EP3478033A1 (zh)
CN (2) CN109712894B (zh)

Families Citing this family (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11557489B2 (en) * 2018-08-27 2023-01-17 Intel Corporation Cavity structures in integrated circuit package supports
EP3739618A1 (en) * 2019-05-15 2020-11-18 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with surface-contactable component embedded in laminated stack
CN112201652A (zh) 2019-07-07 2021-01-08 深南电路股份有限公司 线路板及其制作方法
CN111564414B (zh) * 2019-12-12 2021-09-24 奥特斯(中国)有限公司 部件承载件及制造部件承载件的方法
CN111554639A (zh) 2020-04-02 2020-08-18 珠海越亚半导体股份有限公司 嵌入式芯片封装及其制造方法
CN111863737B (zh) * 2020-06-15 2021-07-20 珠海越亚半导体股份有限公司 一种嵌入式器件封装基板及其制造方法
EP3975225A1 (en) * 2020-09-24 2022-03-30 Infineon Technologies Austria AG Semiconductor module
CN112770542B (zh) * 2020-12-10 2021-10-29 珠海越亚半导体股份有限公司 实现立体封装的基板制作方法
EP4064343A1 (en) * 2021-03-24 2022-09-28 AT & S Austria Technologie & Systemtechnik Aktiengesellschaft Component carrier with gap around component in core and filled with first material in bottom portion and with second material in top portion
WO2023158744A1 (en) * 2022-02-17 2023-08-24 Meta Platforms Technologies, Llc Battery monitoring units for monitoring battery packs
CN117118384B (zh) * 2023-10-23 2024-03-22 北京超材信息科技有限公司 声波元件、声波滤波器及射频模组

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231757A (en) * 1989-07-27 1993-08-03 Bull, S.A. Method for forming the multi-layer structure of a connection board of at least one very large scale integrated circuit
US6010769A (en) * 1995-11-17 2000-01-04 Kabushiki Kaisha Toshiba Multilayer wiring board and method for forming the same
US9439292B1 (en) * 2015-03-06 2016-09-06 Kinsus Interconnect Technology Corp. Method for manufacturing a circuit board with buried element having high density pin count and the circuit board structure
FR3036226A1 (fr) * 2015-05-13 2016-11-18 Commissariat Energie Atomique Connexion par confinement d'un materiau entre deux elements de contact
EP3163613A1 (en) * 2015-10-29 2017-05-03 Semtech Corporation Semiconductor device and method of forming a package of the type direct chip attach land grid array (dcalga) using a emiconductor die with micro pillars

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI295912B (en) 2005-10-14 2008-04-11 Advanced Semiconductor Eng Method for manufacturing a substrate embedded with an electronic component and device from the same
KR100836651B1 (ko) * 2007-01-16 2008-06-10 삼성전기주식회사 소자내장기판 및 그 제조방법
JP2011501410A (ja) * 2007-10-10 2011-01-06 テッセラ，インコーポレイテッド 頑健な多層配線要素および埋設された超小型電子素子とのアセンブリ
US8383457B2 (en) * 2010-09-03 2013-02-26 Stats Chippac, Ltd. Semiconductor device and method of forming interposer frame over semiconductor die to provide vertical interconnect
TWI392425B (zh) * 2009-08-25 2013-04-01 Unimicron Technology Corp 內埋式線路板及其製造方法
US20110290540A1 (en) * 2010-05-25 2011-12-01 Samsung Electro-Mechanics Co., Ltd. Embedded printed circuit board and method of manufacturing the same
US9824923B2 (en) * 2011-10-17 2017-11-21 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming conductive pillar having an expanded base
TW201431448A (zh) 2013-01-23 2014-08-01 Unimicron Technology Corp 嵌埋有電子元件的線路板結構及其製法
US11056373B2 (en) * 2015-07-21 2021-07-06 Apple Inc. 3D fanout stacking
TWI595612B (zh) * 2016-03-04 2017-08-11 力成科技股份有限公司 具矽穿孔連續型態之晶圓級晶片尺寸封裝構造及其製造方法
US9859222B1 (en) * 2016-06-08 2018-01-02 Samsung Electro-Mechanics Co., Ltd. Fan-out semiconductor package
KR102442214B1 (ko) * 2017-10-12 2022-09-13 에스케이하이닉스 주식회사 반도체 장치 및 그 제조방법

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5231757A (en) * 1989-07-27 1993-08-03 Bull, S.A. Method for forming the multi-layer structure of a connection board of at least one very large scale integrated circuit
US6010769A (en) * 1995-11-17 2000-01-04 Kabushiki Kaisha Toshiba Multilayer wiring board and method for forming the same
US9439292B1 (en) * 2015-03-06 2016-09-06 Kinsus Interconnect Technology Corp. Method for manufacturing a circuit board with buried element having high density pin count and the circuit board structure
FR3036226A1 (fr) * 2015-05-13 2016-11-18 Commissariat Energie Atomique Connexion par confinement d'un materiau entre deux elements de contact
EP3163613A1 (en) * 2015-10-29 2017-05-03 Semtech Corporation Semiconductor device and method of forming a package of the type direct chip attach land grid array (dcalga) using a emiconductor die with micro pillars
CN107039337A (zh) * 2015-10-29 2017-08-11 商升特公司 用有微柱的半导体管芯形成dcalga封装的方法和半导体器件

Also Published As

Publication number Publication date
EP3478033A1 (en) 2019-05-01
CN116193764A (zh) 2023-05-30
CN109712894A (zh) 2019-05-03
US20190124772A1 (en) 2019-04-25
US10765005B2 (en) 2020-09-01

Similar Documents

Publication Publication Date Title
CN109712894B (zh) 在部件承载件中嵌入具有预连接柱的部件
US10790234B2 (en) Embedding known-good component in known-good cavity of known-good component carrier material with pre-formed electric connection structure
CN108231609B (zh) 通过部件固定结构将部件嵌入部件承载件中
CN109637981B (zh) 制造部件承载件的方法、部件承载件以及半制成产品
US11184983B2 (en) Embedding known-good component between known-good component carrier blocks with late formed electric connection structure
EP3836209B1 (en) Component carrier and method of manufacturing the same
US10743422B2 (en) Embedding a component in a core on conductive foil
CN109640521B (zh) 制造具有嵌入式集群的部件承载件的方法以及部件承载件
US11553599B2 (en) Component carrier comprising pillars on a coreless substrate
CN111952193A (zh) 具有嵌入层压叠置件中的表面可接触部件的部件承载件
CN110890330A (zh) 具有介电层的用于嵌入部件承载件中的部件
CN115547846A (zh) 部件承载件及其制造方法和电气装置
US10643949B2 (en) Component carrier and method for manufacturing the same
CN111918488A (zh) 制造部件承载件的方法以及部件承载件
EP3846598A1 (en) Arrangement with a central carrier and two opposing layer stacks, component carrier and manufacturing method
CN111341750B (zh) 包括有导电基部结构的部件承载件及制造方法
EP3522685B1 (en) Metallic layer as carrier for component embedded in cavity of component carrier
CN110265311B (zh) 部件承载件及其制造方法、半成品和电子器件
CN113013125B (zh) 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
CN113013130A (zh) 具有双介电层的部件承载件及其制造方法
CN113013125A (zh) 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant