CN115547846A - 部件承载件及其制造方法和电气装置 - Google Patents

部件承载件及其制造方法和电气装置 Download PDF

Info

Publication number
CN115547846A
CN115547846A CN202211304115.0A CN202211304115A CN115547846A CN 115547846 A CN115547846 A CN 115547846A CN 202211304115 A CN202211304115 A CN 202211304115A CN 115547846 A CN115547846 A CN 115547846A
Authority
CN
China
Prior art keywords
layer structure
component carrier
conductive elements
density
group
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211304115.0A
Other languages
English (en)
Inventor
睦智秀
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
AT&S Chongqing Co Ltd
Original Assignee
AT&S Chongqing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by AT&S Chongqing Co Ltd filed Critical AT&S Chongqing Co Ltd
Priority to CN202211304115.0A priority Critical patent/CN115547846A/zh
Publication of CN115547846A publication Critical patent/CN115547846A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68359—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during manufacture of interconnect decals or build up layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明涉及一种制造部件承载件的方法，该方法包括：形成包括导电层结构和电绝缘层结构的堆叠体；将堆叠体配置为用于在堆叠体的一侧上的较小间距朝向堆叠体的相反的另一侧上的较大间距进行转变的再分布结构；以及在堆叠体的相反表面区域中布置第一层结构和第二层结构，其中，第一层结构包括以第一密度布置的第一导电元件的组，并且第二层结构包括以第二密度布置的第二导电元件的组；其中，形成再分布结构的堆叠体的导电层结构中的至少一个导电层结构包括以第三密度竖向地和/或水平地布置的连接部；其中，所述第三密度高于第一密度并且高于第二密度。另外，本发明还涉及一种部件承载件和电气装置。

Description

部件承载件及其制造方法和电气装置
本申请是申请日为2019年02月21日、申请号为201910130268X、发明名称为“具有高刚度的超薄部件承载件及其制造方法”的中国发明专利申请的分案申请。
技术领域
本发明涉及制造部件承载件的方法、部件承载件和电气装置。
背景技术
近来的封装基板随着小型化的加速需要高的信号传输速度，并且I/O数量增加。因此，根据客户需求，需要无芯基板作为倒装芯片接合型基板的下一代平台。无芯基板可以制造得比芯型封装基板薄，并且它减少了信号传输的路径而且在所有层上实现了精细电路。但是具有较厚PTH(镀覆通孔)的芯会在高频带中引起信号传输的噪声。传统的封装基板通常包括浸渍在介电材料中的至少一个芯层，以为基板提供机械刚性。在无芯基板的情况下，由于基板中没有芯，因此与具有芯层的传统封装基板相比，在组装过程期间可能发生翘曲问题。翘曲特别地发生在具有不对称层(即5层、7层)的薄的无芯基板层中。
发明内容
本发明的目的是提供一种具有高刚度的超薄部件承载件、一种制造该部件承载件的方法以及一种包括该超薄部件承载件的电气装置。同时，为了信号完整性，在该部件承载件中应提供具有精细电路的较薄的积层。
为了实现以上限定目的，提供了制造部件承载件的方法、部件承载件和电气装置。
根据本发明的示例性实施方式，制造部件承载件的方法包括：形成包括导电层结构和电绝缘层结构的堆叠体；将堆叠体配置为用于在堆叠体的一侧上的较小间距朝向堆叠体的相反的另一侧上的较大间距进行转变的再分布结构；以及在堆叠体的相反表面区域中布置第一层结构和第二层结构，其中，第一层结构包括以第一密度布置的第一导电元件的组，并且第二层结构包括以第二密度布置的第二导电元件的组；其中，形成再分布结构的堆叠体的导电层结构中的至少一个导电层结构包括以第三密度竖向和/或水平布置连接部；其中，第三密度高于第一密度并且第三密度高于第二密度。
根据该方法的示例性实施方式，导电层结构中的至少一个导电层结构延伸至少穿过第一层结构和第二层结构中的一者。
根据该方法的示例性实施方式，该方法还包括：将部件包埋在第一层结构和第二层结构中的至少一者中；其中优选地，导电层结构中的至少一个导电层结构延伸穿过其中包埋部件的第一层结构和第二层结构中的至少一者。
根据该方法的示例性实施方式，另外的部件表面安装在其中包埋部件的第一层结构和第二层结构中的至少一者上。
根据该方法的示例性实施方式，第一层结构和第二层结构中的至少一者的刚度在50至1500N·mm2之间的范围内，优选地在100至600N·mm2之间的范围内。
根据该方法的示例性实施方式，第一层结构和第二层结构中的至少一者是模塑复合物。
根据该方法的示例性实施方式，第一层结构和第二层结构各自通过具有比堆叠体的每个电绝缘层结构的厚度高的厚度的电绝缘层结构形成，堆叠体形成再分布结构。
根据该方法的示例性实施方式，第一密度被限定为第一导电元件的组中的第一导电元件的数量与单位面积的比率，第二密度被限定为第二导电元件的组的第二导电元件的数量与单位面积的比率，以及第三密度被限定为竖向和/或水平布置连接部的组中的竖向和/或水平布置连接部的数量与单位面积的比率。
根据该方法的示例性实施方式，第一密度被限定为第一导电元件的组中的第一导电元件的数量与第一导电元件的组中的第一导电元件之间的平均距离的比率，第二密度被限定为第二导电元件的组的第二导电元件的数量与第二导电元件的组中的第二导电元件之间的平均距离的比率，以及第三密度被限定为竖向和/或水平布置连接部的组中的竖向和/或水平布置连接部的数量与竖向和/或水平布置连接部的组中的竖向和/或水平布置连接部之间的平均距离的比率。
根据该方法的示例性实施方式，第一导电元件的组、在导电层结构中的至少一个导电层结构中的竖向和/或水平布置连接部的组、以及第二导电元件的组至少部分地彼此在竖向上叠置。
根据该方法的一个示例性实施方式，第一导电元件的组包括至少三个第一导电元件；第二导电元件的组包括至少三个第二导电元件；以及竖向和/或水平布置连接部的组包括至少三个竖向和/或水平布置连接部。
根据本发明的示例性实施方式，部件承载件包括：堆叠体，堆叠体包括导电层结构和电绝缘层结构，其中，堆叠体被配置为用于在堆叠体的一侧上的较小间距朝向堆叠体的相反的另一侧上的较大间距进行转变的再分布结构；以及布置在堆叠体的相反表面区域中的第一层结构和第二层结构；其中，第一层结构包括以第一密度布置的第一导电元件的组，以及第二层结构包括以第二密度布置的第二导电元件的组；其中，形成再分布结构的堆叠体的导电层结构中的至少一个导电层结构包括以第三密度布置的竖向和/或水平布置的连接部；其中，第三密度高于第一密度并且第三密度高于第二密度。
根据部件承载件的示例性实施方式，导电层结构中的至少一者延伸至少穿过第一层结构和第二层结构中的一者。
根据部件承载件的示例性实施方式，部件包埋在第一层结构和第二层结构中的至少一者中；其中优选地，导电层结构中的至少一者延伸穿过其中包埋部件的第一层结构和第二层结构中的至少一者。
根据部件承载件的示例性实施方式，另外的部件表面安装在其中包埋部件的第一层结构和第二层结构中的至少一者上。
根据部件承载件的示例性实施方式，第一层结构和第二层结构中的至少一者的刚度在50至1500N·mm2之间的范围内，优选地在100至600N·mm2之间的范围内。
根据部件承载件的示例性实施方式，第一层结构和第二层结构中的至少一者是模塑复合物。
根据部件承载件的示例性实施方式，第一层结构和第二层结构各自由具有比堆叠体的每个电绝缘层结构的厚度高的厚度的电绝缘层结构形成，堆叠体形成再分布结构。
根据部件承载件的示例性实施方式，部件包括以下特征中的至少一个：部件承载件包括表面安装在部件承载件上和/或包埋在部件承载件中的至少一个部件，其中，至少一个部件特别地选自由下述组成的组：电子部件、不导电嵌体和/或导电嵌体、热传递单元、导光元件、能量收集单元、有源电子部件、无源电子部件、电子芯片、存储装置、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器、加密部件、发射器和/或接收器、机电换能器、致动器、微机电系统、微处理器、电容器、电阻器、电感、累加器、开关、摄像机、天线、磁性元件、另外的部件承载件和逻辑芯片；其中，部件承载件的导电层结构中的至少一个包括由下述组成的组中的至少一种：铜、铝、镍、银、金、钯和钨，所提及材料中的任一种可选地涂覆有超导材料诸如石墨烯；其中，电绝缘层结构包括由下述组成的组中的至少一种：树脂，特别是增强或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂、FR-4、FR-5；氰酸酯；聚亚苯基衍生物；玻璃；预浸材料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基积层膜；聚四氟乙烯；陶瓷；以及金属氧化物；其中，部件承载件被成形为板；其中，部件承载件被配置为由印刷电路板、基板和内插件组成的组中的一种；其中，部件承载件被配置为层压型部件承载件。
根据部件承载件的示例性实施方式，第一密度被限定为第一导电元件的组中的第一导电元件的数量与单位面积的比率，第二密度被限定为第二导电元件的组的第二导电元件的数量与单位面积的比率，以及第三密度被限定为竖向和/或水平布置连接部的组中的竖向和/或水平布置连接部的数量与单位面积的比率。
根据部件承载件的示例性实施方式，第一密度被限定为第一导电元件的组中的第一导电元件的数量与第一导电元件的组中的第一导电元件之间的平均距离的比率，第二密度被限定为第二导电元件的组的第二导电元件的数量与第二导电元件的组中的第二导电元件之间的平均距离的比率，以及第三密度被限定为竖向和/或水平布置连接部的组中的竖向和/或水平布置连接部的数量与竖向和/或水平布置连接部的组中的竖向和/或水平布置连接部之间的平均距离的比率。
根据部件承载件的示例性实施方式，第一导电元件组的组、在导电层结构中的至少一个导电层结构中的竖向和/或水平布置连接部的组、以及第二导电元件的组至少部分地彼此在竖向上叠置。
根据部件承载件的示例性实施方式，第一导电元件的组包括至少三个第一导电元件；第二导电元件的组包括至少三个第二导电元件；以及竖向和/或水平布置连接部的组包括至少三个竖向和/或水平布置连接部。
根据本发明的示例性实施方式，一种电气设备包括：部件承载件；安装基部，部件承载件安装在安装基部上，安装基部与导电层结构中具有较大间距的相应的一个导电层结构电连接；以及部件，部件包埋在部件承载件中或表面安装在部件承载件上，部件与导电层结构中具有较小间距的另一相应的导电层结构电连接。
根据本发明的示例性实施方式，提供了一种制造部件承载件的方法。该方法包括：形成包括导电层结构和至少一个电绝缘层结构的堆叠体；将该堆叠体配置为用于在堆叠体的一侧上的较小间距朝向堆叠体的相反的另一侧上的较大间距进行转变的再分布结构；以及在堆叠体的相反表面区域中布置第一加硬(stiffening，硬化、加强)结构和第二加硬结构。
根据本发明的另一示例性实施方式，提供了一种部件承载件。该部件承载件包括：堆叠体，该堆叠体包括导电层结构和至少一个电绝缘层结构，其中，该堆叠体被配置为用于在堆叠体的一侧上的较小间距朝向堆叠体的相反的另一侧上的较大间距进行转变的再分布结构；以及布置在堆叠体的相反表面区域中的第一加硬结构和第二加硬结构。
根据本发明的又一示例性实施方式，提供了一种电气装置。该电气装置包括：根据本发明的部件承载件；安装基部，部件承载件安装在该安装基部上，该安装基部与导电层结构中具有较大间距的相应的一个导电层结构电连接；以及部件，该部件表面安装在部件承载件上，该部件与导电层结构中具有较小间距的另一相应的导电层结构电连接。
根据所有实施方式，实现了具有高刚度的较薄的无芯基板。通过外层即第一加硬结构和第二加硬结构上的高模量材料特性，克服了针对薄无芯基板的翘曲问题。此外，通过存在于部件承载件中间的导电层结构和电绝缘层结构中的较短路径提升了信号完整性。
根据本发明，高模量材料被施加在堆叠体的外层上以获得更好的刚度。实现了对称结构，其包括较厚且刚性的顶层、中间较薄的无芯层以及较厚且刚性的底层。
此外，本发明的部件承载件实现了所谓的再分布层(RDL)，其中具有第一间距的第一连接结构被重新分布到具有第二间距的第二连接结构。因此，部件承载件可以用作两个连接搭配件之间的转接器。
在下文中，将说明部件承载件、制造部件承载件的方法和电子装置的另外的示例性实施方式。
在方法的实施方式中，导电层结构延伸至少穿过第一加硬结构和第二加硬结构中的一个。
在方法的实施方式中，该方法还包括下述步骤：将部件包埋在加硬结构中的至少一个中。
在方法的实施方式中，导电层结构延伸穿过其中包埋部件的加硬结构。
在方法的实施方式中，另外的部件表面安装在其中包埋部件的加硬结构上。
在方法的实施方式中，加硬结构中的至少一个的刚度在50至1500N·mm2之间的范围内，优选地在100至600N·mm2之间的范围内。
在方法的实施方式中，加硬结构中的至少一个是模塑复合物。
在方法的实施方式中，加硬结构形成两个电绝缘层结构的一部分。
在部件承载件的实施方式中，导电层结构延伸至少穿过第一加硬结构和第二加硬结构中的一个。例如，具有Cu柱的精细减震部间距是可以的。
在部件承载件的实施方式中，部件包埋在加硬结构中的至少一个中。
在部件承载件的实施方式中，导电层结构延伸穿过其中包埋部件的加硬结构。
在部件承载件的实施方式中，另外的部件表面安装在其中包埋部件的加硬结构上。
在部件承载件的实施方式中，加硬结构中的至少一个的刚度在100至600N·mm2之间的范围内，优选地在250至400N·mm2之间的范围内。
在部件承载件的实施方式中，加硬结构中的至少一个是模塑复合物。
在部件承载件的实施方式中，加硬结构形成两个电绝缘层结构的一部分。
在部件承载件的实施方式中，部件承载件还包括安装在至少一个电绝缘层结构和/或至少一个导电层结构上和/或包埋在至少一个电绝缘层结构和/或至少一个导电层结构中的部件，特别是电子部件。
在部件承载件的实施方式中，部件选自由下述组成的组：电子部件、不导电嵌体和/或导电嵌体、热传递单元、导光元件、能量收集单元、有源电子部件、无源电子部件、电子芯片、存储装置、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器、加密部件、发射器和/或接收器、机电换能器、致动器、微机电系统、微处理器、电容器、电阻器、电感、累加器、开关、摄像机、天线、磁性元件、另外的部件承载件和逻辑芯片。
在部件承载件的实施方式中，至少一个导电层结构包括由下述组成的组中的至少一种：铜、铝、镍、银、金、钯和钨，所提及材料中的任一种可选地涂覆有超导材料诸如石墨烯。
在部件承载件的实施方式中，至少一个电绝缘层结构包括由下述组成的组中的至少一种：树脂，特别是增强或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂、FR-4、FR-5；氰酸酯；聚亚苯基衍生物；玻璃；预浸材料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基积层膜；聚四氟乙烯；陶瓷；以及金属氧化物。
在部件承载件的实施方式中，部件承载件被成形为板。
在部件承载件的实施方式中，部件承载件被配置为由印刷电路板和基板组成的组中的一种。
在部件承载件的实施方式中，部件承载件被配置为层压型部件承载件。
在本申请的上下文中，术语“部件承载件”可以特别地表示能够在其上和/或其中容纳一个或多个部件以用于提供机械支撑和/或电连接的任何支撑结构。换言之，部件承载件可以被配置为用于部件的机械和/或电子承载件。特别地，部件承载件可以是印刷电路板、有机内插件和IC(集成电路)基板中的一种。部件承载件也可以是将上面所提及类型的部件承载件中的不同部件承载件组合的混合板。
在实施方式中，部件承载件包括至少一个电绝缘层结构和至少一个导电层结构的堆叠体。例如，部件承载件可以是所提及的电绝缘层结构和导电层结构的层压体，特别是通过施加机械压力和/或热能形成所述层压体。所提及的堆叠体可以提供板状的部件承载件，该板状的部件承载件能够为其他部件提供大的安装表面并且尽管如此仍非常薄且紧凑。术语“层结构”可以特别地表示公共平面内的连续层、图案化层或多个非连续岛。
在实施方式中，部件承载件被成形为板。这有助于紧凑的设计，其中部件承载件仍然为在其上安装部件提供了大的基部。此外，特别是作为包埋式电子部件的实例的裸晶片，由于其较小的厚度，可以方便地包埋到薄板诸如印刷电路板中。
在实施方式中，部件承载件被配置为由印刷电路板、基板(特别是IC基板)和内插件组成的组中的一种。
在本申请的上下文中，术语“印刷电路板”(PCB)可以特别地表示板状的部件承载件，该板状的部件承载件通过将若干导电层结构与若干电绝缘层结构层压在一起来形成，上述形成过程例如通过施加压力和/或供应热能进行。作为用于PCB技术的优选材料，导电层结构由铜制成，而电绝缘层结构可以包括树脂和/或玻璃纤维，所谓的预浸料或FR4材料。例如通过激光钻孔或机械钻孔来形成穿过层压体的通孔并通过用导电材料(特别是铜)填充这些通孔从而形成作为通孔连接的过孔，各种导电层结构可以以期望的方式彼此连接。除了可以包埋在印刷电路板中的一个或多个部件之外，印刷电路板通常被配置用于在板状印刷电路板的一个或两个相反表面上容纳一个或多个部件。它们可以通过焊接连接到相应的主表面。PCB的电介质部分可以由具有增强纤维(诸如玻璃纤维)的树脂构成。
在本申请的上下文中，术语“基板”可以特别地表示具有与待安装在其上的部件(特别是电子部件)基本相同的大小的小型部件承载件。更具体地，基板可以被理解为用于电气连接或电网络的承载件以及与印刷电路板(PCB)相当的部件承载件，然而具有相当更高密度的横向和/或竖向布置的连接件。横向连接件是例如传导路径，而竖向连接件可以是例如钻孔。这些横向和/或竖向连接件布置在基板内，并且可用于提供特别是IC芯片的所容置的部件或未容置的部件(诸如裸晶片)与印刷电路板或中间印刷电路板的电气连接和/或机械连接。因此，术语“基板”还包括“IC基板”。基板的电介质部分可以由具有增强颗粒(诸如增强球，特别是玻璃球)的树脂构成。
基板或内插件可以包括至少一层玻璃、硅(Si)或光可成像或可干蚀刻的有机材料如环氧基积层膜或聚合物化合物如聚酰亚胺、聚苯并恶唑或苯并环丁烯或由其组成。
在实施方式中，所述至少一个电绝缘层结构包括由下述组成的组中的至少一种：树脂(诸如增强或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂)、氰酸酯、聚亚苯基衍生物、玻璃(特别是玻璃纤维、多层玻璃、玻璃类材料)、预浸材料(诸如FR-4或FR-5)、聚酰亚胺、聚酰胺、液晶聚合物(LCP)、环氧基积层膜、聚四氟乙烯(特氟龙)、陶瓷和金属氧化物。也可以使用例如由玻璃(多层玻璃)制成的增强材料，诸如幅材、纤维或球体。尽管通常优选预浸料特别是FR4用于刚性PCB，但也可以使用其他材料，特别是用于基板的环氧基积层膜。对于高频应用，高频材料诸如聚四氟乙烯、液晶聚合物和/或氰酸酯树脂、低温共烧陶瓷(LTCC)或其他低、极低或超低DK材料可以在部件承载件中实施为电绝缘层结构。
在实施方式中，所述至少一个导电层结构包括由下述组成的组中的至少一种：铜、铝、镍、银、金、钯和钨。尽管通常优选铜，但是其他材料或其涂覆版本也是可能的，特别是涂覆有超导材料诸如石墨烯。
所述至少一个部件可以选自由下述组成的组：不导电嵌体、导电嵌体(诸如金属嵌体，优选地包括铜或铝)、热传递单元(例如，热管)、导光元件(例如光波导或光导体连接件、电子部件或其组合)。例如，部件可以是有源电子部件、无源电子部件、电子芯片、存储设备(例如DRAM或其他数据存储器)、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、发光二极管、光电耦合器、电压转换器(例如DC/DC转换器或AC/DC转换器)、加密部件、发射器和/或接收器、机电换能器、传感器、致动器、微机电系统(MEMS)、微处理器、电容器、电阻器、电感、蓄电池、开关、摄像机、天线、逻辑芯片、以及能量收集单元。然而，其他部件可以包埋在部件承载件中。例如，磁性元件可以用作部件。这种磁性元件可以是永磁元件(例如铁磁元件、反铁磁元件或亚铁磁元件，例如铁氧体磁芯)或者可以是顺磁元件。然而，部件也可以是例如在板中板配置中的基板、内插件或另外的部件承载件。部件可以表面安装在部件承载件上和/或可以包埋在其内部中。此外，其他部件特别是那些产生和发射电磁辐射和/或对于从环境传播的电磁辐射敏感的部件也可以用作部件。
在实施方式中，部件承载件是层压型部件承载件。在这样的实施方式中，部件承载件是多个层结构的复合物，所述多个层结构通过施加压紧力和/或热而堆叠和连接在一起。
根据下文待描述的实施方式的实施例，本发明的以上限定的方面和其他方面是明显的，并且参考实施方式的这些实施例对其进行了解释。
附图说明
图1示出了根据本发明的示例性实施方式的部件承载件的截面图。
图2示出了根据本发明的另一示例性实施方式的制造部件承载件的方法的截面图。
图3示出了根据本发明的示例性实施方式的电气装置的截面图。
图4示出了根据本发明的另一示例性实施方式的电气装置的截面图。
图5示出了根据本发明的另一示例性实施方式的制造部件承载件的方法的截面图。
图6示出了根据本发明的示例性实施方式的制造图2的部件承载件的方法中的表面精加工(finishing，抛光)过程。
具体实施方式
附图中的图示是示意性的。在不同的附图中，相似或相同的元件设置有相同的附图标记。
在参考附图将更详细地描述示例性实施方式之前，将对开发了本发明的示例性实施方式所基于的一些基本考虑因素进行总结。
根据示例性实施方式，纳米涂覆结构可以用于部件承载件技术，特别是用作干式粘合结构。实现这种表面配置的粘合层也可以表示为壁虎膜。这种表面的粘合效果可以基于范德华力。描述性地说，可以通过这样的概念形成多个小尺寸吸盘。根据本发明的示例性实施方式，提供了可靠的基板和/或结构化材料，以用于包埋和/或表面安装下述应用：该应用得益于该表面上的纳米结构和/或微结构的对应配置而具有特定粘附特性。示例性实施方式具有下述优点：可以以低材料消耗、低生产成本、小污染风险和高过程可靠性获得所提及的表面粘附特性的可调整性。
在实施方式中，所提及的材料可以用作包埋技术中的部件放置的支撑件。与取决于温度和时间的传统粘合带系统相比，示例性实施方式使用支撑件(其可以是刚性的或柔性的)或PCB元件(诸如芯、预浸料、铜箔等)的表面，该表面得益于纳米和/或微结构表现出范德华吸引力、壁虎效应、高紧抓力，并且该表面是干燥的并因此可以被清洁和重复使用。具有纳米和/或微结构的片材也可以包括在最终产品中。当用于包埋概念时，部件可以放置在干燥表面上并且可以在部件层压之前通过弱结合(如范德华力、壁虎效应、高紧抓力值)被保持在适当位置。
这种架构允许在部件和保持基板之间获得干式相互作用。不需要附加的液体粘合剂。这具有下述优点：干式相互作用以及来自基板的污染的风险降低。
图1示出了根据本发明的示例性实施方式的部件承载件1的截面图。
部件承载件1包括堆叠体，该堆叠体包括导电层结构2和电绝缘层结构3。
部件承载件1还包括布置在堆叠体的相反表面区域中的第一加硬结构4和第二加硬结构5。第一加硬结构4布置在堆叠体的一侧10处，而第二加硬结构5布置在堆叠体的相反的另一侧11处。
加硬结构4、5可以由电绝缘材料制成。加硬结构4、5的材料可以选自模塑复合物、层压体、介电材料、预浸材料等。然后，加硬结构4在堆叠体的一侧10处形成电绝缘层结构3的一部分，而加硬结构5在堆叠体的相反的另一侧11处形成电绝缘层结构3的一部分。换句话说，加硬结构4、5形成两个电绝缘层结构3的一部分，这意味着第一加硬结构4是绝缘层结构3的靠近堆叠体的一侧10的一部分，而第二加硬结构5是绝缘层结构3的靠近堆叠体的相反的另一侧11的一部分。
加硬结构4、5中的至少一个的刚度可以在根据DIN EN ISO 14125(方法A或B)测量的50至600N·mm2之间的范围内，优选地在250至400N·mm2之间的范围内。
尽管未在图1中示出，但是可以将部件包埋在加硬结构4、5中的至少一个中。
另外的部件可以表面安装在其中包埋部件的加硬结构4、5上。
导电层结构2延伸穿过其中可以包埋部件的加硬结构4、5。详细地，在堆叠体的一侧10处，提供穿透第一加硬结构4的过孔8。过孔8与导电层结构2连通。在堆叠体的相反的另一侧11处，提供穿透第二加硬结构5的过孔9。过孔9与导电层结构2连通。
在堆叠体的一侧10处的过孔8具有第一间距，而在堆叠体的相反的另一侧11处的过孔9具有第二间距。第一间距小于第二间距。因此，该堆叠体被配置为用于在堆叠体的一侧10上的较小间距朝向堆叠体的相反的另一侧11上的较大间距进行转变的再分布结构。
通常，术语“间距”是指过孔8、过孔9或焊盘、引脚、焊接焊盘、焊球、接合焊盘或连接焊盘之间的接触承载件表面上的水平距离，部件承载件1通过该过孔、焊盘、引脚、焊接焊盘、焊球、接合焊盘或连接焊盘可连接到另一结构诸如芯片或另一部件承载件的对应的焊盘、引脚、焊接焊盘、焊球、接合焊盘或连接焊盘。
本发明的部件承载件1实现了所谓的再分布层(RDL)，其中具有第一间距的第一连接结构被重新分布为具有第二间距的第二连接结构。
在过孔8上，应用平面焊接焊盘或接合焊盘13。焊接焊盘或接合焊盘13被配置用于部件承载件1和芯片之间的焊接或接合连接。在过孔9上，应用焊球12。焊球12被配置用于部件承载件1和另一部件承载件或PCB之间的倒装芯片连接。焊球12也称为隆起。
因此，部件承载件1在中间具有高密度布置并且在第一加硬结构和第二加硬结构4、5附近具有低密度布置。虽然部件承载件1可以是所谓的超薄部件承载件1，但是由于第一加硬结构和第二加硬结构4、5，其在外侧处具有高刚度。
根据本发明，第一加硬结构4是第一层结构，而第二加硬结构5是第二层结构，以及过孔8是第一导电元件，而过孔9是第二导电元件。
因此，第一层结构4包括以第一密度布置的第一导电元件8的组，并且第二层结构5包括以第二密度布置的第二导电元件9的组。在堆叠体中的第一层结构4与第二层结构5之间、即基本上在部件承载件1的中间，形成再分布结构的堆叠体的导电层结构中的至少一个导电层结构包括以第三密度布置的竖向和/或水平布置连接部2的组。第三密度高于第一密度且高于第二密度。
第一密度可以被限定为第一导电元件组8中的第一导电元件8的数量与单位面积的比率，第二密度可以被限定为第二导电元件9的组中的第二导电元件9的数量与单位面积的比率，并且第三密度可以被限定为竖向和/或水平布置连接部2的组中的竖向和/或水平布置连接部2的数量与单位面积的比率。
替代性地，第一密度可以被限定为第一导电元件8的组的第一导电元件8的数量与第一导电元件8的组的第一导电元件8之间的平均距离的比率，第二密度可以被限定为第二导电元件9的组的第二导电元件9的数量与第二导电元件9的组的第二导电元件9之间的平均距离的比率，并且第三密度可以被限定为竖向和/或水平布置连接部2的组中的竖向和/或水平布置连接部2的数量与竖向和/或水平布置连接部2的组中的竖向和/或水平布置连接部2之间的平均距离的比率。
第一导电元件8的组、在导电层结构的至少一个导电层结构中的竖向和/或水平布置连接部2的组、以及第二导电元件9的组至少部分地彼此在竖向上叠置。
第一导电元件8的组可以包括至少三个第一导电元件8，第二导电元件9的组可以包括至少三个第二导电元件9，以及竖向和/或水平布置连接部2的组可以包括至少三个竖向和/或水平布置连接部2。在图1的实施方式中，有四个第一导电元件8和五个第二导电元件9。此外，堆叠体的一些导电层结构包括四个竖向和/或水平布置连接部2，并且堆叠体的一些导电层结构包括五个竖向和/或水平布置连接部2。
导电层结构2中的至少一个导电层结构可以延伸穿过第一层结构4和第二层结构5中的至少一者。
第一层结构4和第二层结构5均可以由电绝缘层结构形成，该电绝缘层结构的厚度高于形成再分布结构的堆叠体中的每个电绝缘层结构的厚度。
图2示出了根据本发明的另一示例性实施方式的制造部件承载件的方法的截面图。
在步骤S1中，提供临时芯构件20。临时芯构件20包括被籽晶层22夹在中间的基部21。基部21可以由绝缘材料、导电材料或它们的组合制成。籽晶层22可以由铜例如具有的厚度在2至5μm之间的铜箔制成。两个籽晶层22形成临时芯构件20的外表面。
然而，籽晶层22可以替代性地保留作为部件承载件1的一部分，使得仅基部21是待在随后的制造步骤中被移除的临时部件。
在随后的步骤中，在临时芯构件20的两个籽晶层22上即在图2中的临时芯构件20的顶侧和底侧处形成相应的部件承载件1。
在步骤S2中，在两个籽晶层22上形成过孔8。过孔8具有柱的形状。可以通过使用图案化过程诸如平板印刷过程或成像和蚀刻过程来形成过孔8，其中，施加光致抗蚀剂，该光致抗蚀剂通过电磁辐射曝光然后进行显影，从而形成孔，即过孔8的负像。此后，执行电镀过程以通过金属诸如铜填充负像的孔。此后，剥去剩余的抗蚀剂，以便完成过孔8。
在步骤S2中，其他添加过程如(3D)-印刷也可以形成过孔8。
在步骤S3中，在每个堆叠体的相应的一侧10处提供第一加硬结构4、4。这可以例如通过下述来完成：通过模制树脂材料、通过层压层压材料或通过在临时芯构件20上施加预浸材料。在层压体和预浸材料的情况下，柱形过孔8刺穿通过层压体或预浸材料。还可以想到将PID(光可成像电介质)材料用于第一加硬结构4。可以利用常见的PID结构化技术容易地执行图案化过程。
可替代地，可以想到在形成过孔8的步骤之前提供第一加硬结构4。在这种情况下，可以例如通过机械钻孔过程或通过光致过程或激光过程来对第一加硬结构4进行图案化以提供孔，然后对该孔进行电镀以形成过孔8。
在步骤S4至S7中，将若干导电层结构2和电绝缘层结构3积层到相应的堆叠体上。
在步骤S8中，在每个堆叠体的导电层结构2上形成过孔9。过孔9具有柱的形状。可以通过使用图案化过程诸如平板印刷过程或成像和蚀刻过程来形成过孔9，其中，施加光致抗蚀剂，该光致抗蚀剂通过电磁辐射曝光然后进行显影，从而形成孔，即过孔9的负像。此后，执行电镀过程以通过金属诸如铜填充负像的孔。此后，剥去剩余的抗蚀剂，以便完成过孔9。
通过配置具有较小间距的过孔8和具有较大间距的过孔9，堆叠体被配置为用于在相应堆叠体的一侧10上的较小间距朝向相应堆叠体的相反的另一侧11上的较大间距进行转变的再分布结构。
此外，在每个堆叠体的相反的另一侧11处提供第二加硬结构5、5。这可以例如通过下述来完成：通过模制树脂材料、通过层压层压材料或通过在临时芯构件20上施加预浸材料。在层压体和预浸材料的情况下，柱形过孔9刺穿通过层压体或预浸材料。还可以想到将PID(光可成像电介质)材料用于第二加硬结构5。可以利用PID材料通过成像和蚀刻容易地执行图案化过程。
可替代地，可以想到在形成过孔9的步骤之前提供第二加硬结构5。在这种情况下，可以例如通过机械钻孔过程或通过光致过程或激光过程来对第二加硬结构5进行图案化以提供孔，然后对该孔进行电镀以形成过孔9。
在已经形成过孔9之后，从基部21或整个临时芯构件20任一者移除到目前为止制造的堆叠体。如果铜箔22保留在到目前为止制造的堆叠体上，它们可以从这样制造的堆叠体被拆卸掉、完全蚀刻掉或图案化以接收用于接合焊盘13的基部结构。
可以在待形成焊接焊盘或接合焊盘13和焊球12的地方向过孔8、9施加表面精加工，这将在随后基于图6更详细地描述。
在步骤S9中，将用于固定用于倒装芯片连接的焊球12的接合焊盘施加到堆叠体的相反的另一侧11处的过孔9(或表面精加工)，并且将平面焊接焊盘或接合焊盘13施加到堆叠体的一侧10处的过孔8(或表面精加工)。换句话说，将用于倒装芯片连接的焊球12施加到具有较大间距的过孔9，并且将焊接焊盘或接合焊盘13施加到具有较小间距的过孔8。
然而，其他配置是有可能的，其中，将用于倒装芯片连接的焊球施加到具有较小间距的过孔8，并且将焊接焊盘或接合焊盘施加到具有较大间距的过孔9。同样可以在所有过孔8和9上提供用于倒装芯片连接的焊球或焊接焊盘/接合焊盘，或者在部件承载件1的一个主表面上提供焊球和焊接焊盘/接合焊盘的混合配置。可以想到不同的连接，诸如芯片的直接接合、过孔接合、柱的应用、与另一基板或PCB的连接等。
通过以上提及的方法，制造出具有高刚度的无芯部件承载件1。
图3示出了根据本发明的示例性实施方式的电气装置的截面图。
电气装置包括：根据本发明的部件承载件1；安装基部6，部件承载件1安装在该安装基部上，该安装基部与导电层结构2中具有较大间距的相应的一个导电层结构电连接；以及部件14，该部件表面安装在部件承载件1上，该部件与导电层结构2中具有较小间距的另一相应的导电层结构电连接。
更详细地，安装基部6包括与部件承载件1的焊球或隆起12对应的接触部15。部件承载件1经由倒装芯片方法安装到安装基部6。
该实施方式的部件14可以是半导体装置或任何其他有源或无源装置，诸如电容器或电感器。部件14包括与部件承载件1的焊接焊盘或接合焊盘13对应的接触部16。部件14被焊接或接合到部件承载件1上。
在该电气装置中，部件承载件1将安装基部6的较大间距转变为部件14的较小间距。因此，部件承载件1可以具有转接器(adapter，配接器)的功能，以将安装基部6连接到部件14。
尽管未在图3中示出，但是部件14可以由密封件包封。
图4示出了根据本发明的另一示例性实施方式的电气装置的截面图。图4的实施方式类似于图3的实施方式，其中，其间的差异描述如下。
部件14由密封件18包封。
附加部件17布置在部件14上方。附加部件17也可以是半导体芯片，以便实现所谓的芯片在芯片上的布置。附加部件17通过引脚19连接到部件承载件1的导电层结构2。引脚19穿透密封件18。虽然图4中未示出，但是多个引脚19可以形成引脚阵列。
在该布置中，部件承载件1同样用作转接器，当前位于安装基部6和多个部件14、17之间。
图5示出了根据本发明的另一示例性实施方式的制造部件承载件的方法的截面图。
在步骤S12中，提供临时芯构件20。临时芯构件20包括被籽晶层22夹在中间的基部21。籽晶层22可以由铜例如具有的厚度在2至5μm之间的铜箔制成。两个籽晶层22形成临时芯构件20的外表面。
在随后的步骤中，在临时芯构件20的两个籽晶层22上即在图5中的临时芯构件20的顶侧和底侧处形成相应的部件承载件1。
在步骤S12中，在两个籽晶层22上形成过孔8。过孔8具有柱的形状。可以通过使用图案化过程诸如平板印刷过程或成像和蚀刻过程来形成过孔8，其中，施加光致抗蚀剂，该光致抗蚀剂通过电磁辐射曝光然后进行显影，从而形成孔，即过孔8的负像。此后，执行电镀过程以通过金属诸如铜填充负像的孔。此后，剥去剩余的抗蚀剂，以便完成过孔8。
在步骤S12中，其他添加过程如(3D)-印刷也可以形成过孔8。
在步骤S13中，在每个堆叠体的相应的相反的另一侧11处提供第一加硬结构4、4。这可以例如通过下述来完成：通过包覆成型树脂材料、通过层压层压材料或通过在临时芯构件20上施加预浸材料。过孔8由第一加硬结构4覆盖。在层压体和预浸材料的情况下，柱形过孔8刺穿通过层压体或预浸材料。还可以想到将PID(光可成像电介质)材料用于第一加硬结构4。可以利用常见的PID结构化技术容易地执行图案化过程。
在步骤S14中，每个堆叠体的第一加硬结构4、4由介电材料23层叠。
在步骤S15中，介电材料23和第一加硬结构4、4被图案化，并且通过金属诸如铜执行电镀过程，以便积层电连接到过孔8的导电层结构2。图案化过程可以是平板印刷过程、成像和/或蚀刻过程，其中，施加光致抗蚀剂，该光致抗蚀剂通过电磁辐射曝光然后进行显影，从而形成孔。此后，执行电镀过程以通过金属诸如铜填充负像的孔。此后，剥去剩余的抗蚀剂，以便完成导电层结构2。
在步骤S16中，将若干导电层结构2和电绝缘层结构3积层到相应的堆叠体上。将平面焊接焊盘或接合焊盘13施加于最外面的导电层结构2。在此之前，可以将表面精加工施加到要施加焊接焊盘或接合焊盘13的位置上。
最外面的导电层结构2形成朝向堆叠体的一侧10的电接触部，该电接触部具有比形成在堆叠体的另一侧11上的过孔8小的间距，使得所得到的堆叠体被配置为用于在相应堆叠体的一侧10上的较小间距朝向相应堆叠体的相反的另一侧11上的较大间距进行转变的再分布结构。
与下面的导电层结构2相比，每个叠置的导电层结构2的间距相继减小。
在步骤S17中，将晶片24附接在目前为止制造的堆叠体的相应外层上，其中每个晶片24与相应堆叠体的最外面的导电层结构2电接触。然后，在相应堆叠体的每一侧10处的晶片24由模制材料包覆成型，该模制材料在相应堆叠体的每一侧10处形成第二加硬结构5。
在步骤S18中，从临时芯构件20上移除目前为止制造的部件承载件1。铜箔22被拆卸掉、完全蚀刻掉或图案化以接收用于焊接焊盘13的基部结构。
可以在待形成焊球12的地方对过孔8施加表面精加工。该过程可以与图6中所示的类似。
将用于倒装芯片连接的焊球12施加到每个堆叠体的相反的另一侧11处的过孔8或表面精加工处。
通过以上提及的方法，制造出具有高刚度的无芯部件承载件1，其中晶片24包埋在其中。
图6示出了在根据本发明的示例性实施方式的制造图2的部件承载件1的方法中的表面精加工过程。在步骤S8之后且在步骤S9之前执行表面精加工过程。
在步骤S81中，从目前制造的堆叠体中移除基部21，其中，籽晶层22保留在相应的堆叠体上。
在步骤S82中，籽晶层22例如铜箔被完全蚀刻掉。可替代地，可以仅部分地移除籽晶层22。例如，它们可以被结构化或图案化以接收用于接合焊盘的基部结构。
在步骤S83中，将表面精加工25施加到过孔8和/或过孔9。表面精加工的材料可以是ENEPIG(无电镀镍无电镀钯浸金)。
在制造部件承载件的方法的实施方式中，该方法包括形成包括导电层结构和至少一个电绝缘层结构的堆叠体；将所述堆叠体配置为用于在堆叠体的一侧上的较小间距朝向堆叠体的相反的另一侧上的较大间距进行转变的再分布结构；以及在堆叠体的相反表面区域中布置第一加硬结构和第二加硬结构。
在制造部件承载件的方法的实施方式中，导电层结构延伸至少穿过第一加硬结构和第二加硬结构中的一个。
在制造部件承载件的方法的实施方式中，该方法还包括将部件包埋在加硬结构中的至少一个中的步骤。
在制造部件承载件的方法的实施方式中，导电层结构延伸穿过其中包埋部件的加硬结构。
在制造部件承载件的方法的实施方式中，另外的部件表面安装在其中包埋部件的加硬结构上。
在制造部件承载件的方法的实施方式中，加硬结构中的至少一个的刚度在50至1500N·mm2之间的范围内，优选地在100至600N·mm2之间的范围内。
在制造部件承载件的方法的实施方式中，加硬结构中的至少一个是模塑复合物。
在制造部件承载件的方法的实施方式中，加硬结构形成两个电绝缘层结构的一部分。
在部件承载件的实施方式中，部件承载件包括堆叠体，堆叠体包括导电层结构和至少一个电绝缘层结构，其中，堆叠体被配置为用于在堆叠体的一侧上的较小间距朝向堆叠体的相反的另一侧上的较大间距进行转变的再分布结构；以及布置在堆叠体的相反表面区域中的第一加硬结构和第二加硬结构。
在部件承载件的实施方式中，导电层结构延伸至少穿过第一加硬结构和第二加硬结构中的一个。
在部件承载件的实施方式中，部件包埋在加硬结构中的至少一个中。
在部件承载件的实施方式中，导电层结构延伸穿过其中包埋部件的加硬结构。
在部件承载件的实施方式中，另外的部件表面安装在其中包埋部件的加硬结构上。
在部件承载件的实施方式中，加硬结构中的至少一个的刚度在50至1500N·mm2之间的范围内，优选地在100至600N·mm2之间的范围内。
在部件承载件的实施方式中，加硬结构中的至少一个是模塑复合物。
在部件承载件的实施方式中，加硬结构形成两个电绝缘层结构的一部分。
在部件承载件的实施方式中，部件承载件包括下述特征中的至少一个：部件承载件包括表面安装在部件承载件上和/或包埋在部件承载件中的至少一个部件，其中，至少一个部件特别地选自由下述组成的组：电子部件、不导电嵌体和/或导电嵌体、热传递单元、导光元件、能量收集单元、有源电子部件、无源电子部件、电子芯片、存储装置、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器、加密部件、发射器和/或接收器、机电换能器、致动器、微机电系统、微处理器、电容器、电阻器、电感、累加器、开关、摄像机、天线、磁性元件、另外的部件承载件和逻辑芯片；其中，部件承载件的导电层结构中的至少一个包括由下述组成的组中的至少一种：铜、铝、镍、银、金、钯和钨，所提及材料中的任一种可选地涂覆有超导材料诸如石墨烯；其中，电绝缘层结构包括由下述组成的组中的至少一种：树脂，特别是增强或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂、FR-4、FR-5；氰酸酯；聚亚苯基衍生物；玻璃；预浸材料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基积层膜；聚四氟乙烯；陶瓷；以及金属氧化物；其中，部件承载件被成形为板；其中，部件承载件被配置为由印刷电路板、基板和内插件组成的组中的一种；其中，部件承载件被配置为层压型部件承载件。
在部件承载件的实施方式中，电气装置包括：部件承载件；安装基座，部件承载件安装在安装基部上，安装基部与导电层结构中具有较大间距的相应的一个导电层结构电连接；以及部件，部件包埋在部件承载件中或表面安装在部件承载件上，部件与导电层结构中具有较小间距的另一相应的导电层结构电连接。
本发明适用于所有需要薄部件承载件的电子装置，例如移动电话和笔记本电脑。
应当注意，术语“包括”不排除其他元件或步骤，并且“一”或“一个”不排除多个。还可以将结合不同实施方式描述的元件进行组合。
还应注意，权利要求中的附图标记不应被解释为限制权利要求的范围。
本发明的实现不限于图中所示和上面描述的优选实施方式。相反，即使在基本上不同的实施方式的情况下，使用所示的解决方案和根据本发明的原理的多种变型也是可以的。

Claims (26)

1.一种制造部件承载件(1)的方法，其中，所述方法包括：
形成包括导电层结构(2)和电绝缘层结构(3)的堆叠体；
将所述堆叠体配置为用于在所述堆叠体的一侧(10)上的较小间距朝向所述堆叠体的相反的另一侧(11)上的较大间距进行转变的再分布结构；以及
在所述堆叠体的相反表面区域中布置第一层结构(4)和第二层结构(5)，其中，所述第一层结构(4)包括以第一密度布置的第一导电元件(8)的组，并且所述第二层结构(5)包括以第二密度布置的第二导电元件(9)的组；
其中，形成所述再分布结构的所述堆叠体的所述导电层结构(2)中的至少一个导电层结构包括以第三密度竖向和/或水平布置连接部；
其中，所述第三密度高于所述第一密度并且所述第三密度高于所述第二密度。
2.根据权利要求1所述的方法，其中，
所述导电层结构(2)中的至少一个导电层结构延伸至少穿过所述第一层结构(4)和所述第二层结构(5)中的一者。
3.根据权利要求1或2所述的方法，还包括下述步骤：
将部件包埋在所述第一层结构(4)和所述第二层结构(5)中的至少一者中；
其中，所述导电层结构(2)中的至少一个导电层结构延伸穿过其中包埋所述部件的所述第一层结构(4)和所述第二层结构(5)中的至少一者。
4.根据权利要求3所述的方法，其中，
另外的部件表面安装在其中包埋所述部件的所述第一层结构(4)和所述第二层结构(5)中的至少一者上。
5.根据权利要求1或2所述的方法，其中，所述第一层结构(4)和所述第二层结构(5)中的至少一者的刚度在50至1500N·mm2之间的范围内，优选地在100至600N·mm2之间的范围内。
6.根据权利要求1或2所述的方法，其中，所述第一层结构(4)和所述第二层结构(5)中的至少一者是模塑复合物。
7.根据权利要求1或2所述的方法，其中，
所述第一层结构(4)和所述第二层结构(5)各自通过具有比所述堆叠体的每个电绝缘层结构(3)的厚度高的厚度的电绝缘层结构形成，所述堆叠体形成所述再分布结构。
8.根据权利要求1或2所述的方法，其中，
所述第一密度被限定为所述第一导电元件(8)的组中的所述第一导电元件(8)的数量与单位面积的比率，所述第二密度被限定为所述第二导电元件(9)的组的所述第二导电元件(9)的数量与单位面积的比率，以及所述第三密度被限定为所述竖向和/或水平布置连接部的组中的所述竖向和/或水平布置连接部的数量与单位面积的比率。
9.根据权利要求1或2所述的方法，其中，
所述第一密度被限定为所述第一导电元件(8)的组中的所述第一导电元件(8)的数量与所述第一导电元件(8)的组中的所述第一导电元件(8)之间的平均距离的比率，所述第二密度被限定为所述第二导电元件(9)的组的所述第二导电元件(9)的数量与所述第二导电元件(9)的组中的所述第二导电元件(9)之间的平均距离的比率，以及第三密度被限定为所述竖向和/或水平布置连接部的组中的所述竖向和/或水平布置连接部的数量与所述竖向和/或水平布置连接部的组中的所述竖向和/或水平布置连接部之间的平均距离的比率。
10.根据权利要求1或2所述的方法，其中，
所述第一导电元件(8)的组、在所述导电层结构(2)中的至少一个导电层结构中的所述竖向和/或水平布置连接部的组、以及所述第二导电元件(9)的组至少部分地彼此在竖向上叠置。
11.根据权利要求1或2所述的方法，其中，
所述第一导电元件(8)的组包括至少三个第一导电元件(8)；所述第二导电元件(9)的组包括至少三个第二导电元件(9)；以及所述竖向和/或水平布置连接部的组包括至少三个竖向和/或水平布置连接部。
12.根据权利要求1或2所述的方法，其中，
所述堆叠体的导电层结构(2)中的至少一个导电层结构布置在所述第一层结构(4)与所述第二层结构(5)之间，所述堆叠体形成所述再分布结构并且包括以所述第三密度布置的竖向和/或水平布置连接部的组。
13.一种部件承载件(1)，其中，所述部件承载件包括：
堆叠体，所述堆叠体包括导电层结构(2)和电绝缘层结构(3)，其中，所述堆叠体被配置为用于在所述堆叠体的一侧(10)上的较小间距朝向所述堆叠体的相反的另一侧(11)上的较大间距进行转变的再分布结构；以及
布置在所述堆叠体的相反表面区域中的第一层结构(4)和第二层结构(5)；
其中，所述第一层结构(4)包括以第一密度布置的第一导电元件(8)的组，以及第二层结构(5)包括以第二密度布置的第二导电元件(9)的组；
其中，形成所述再分布结构的所述堆叠体的所述导电层结构中的至少一个导电层结构包括以第三密度布置的竖向和/或水平布置的连接部的组；
其中，所述第三密度高于所述第一密度并且所述第三密度高于所述第二密度。
14.根据权利要求13所述的部件承载件(1)，其中，所述导电层结构(2)中的至少一者延伸至少穿过所述第一层结构(4)和所述第二层结构(5)中的一者。
15.根据权利要求13或14所述的部件承载件(1)，其中，
部件包埋在所述第一层结构(4)和所述第二层结构(5)中的至少一者中；其中，所述导电层结构(2)中的至少一者延伸穿过其中包埋所述部件的所述第一层结构(4)和所述第二层结构(5)中的至少一者。
16.根据权利要求15所述的部件承载件(1)，其中，
另外的部件表面安装在其中包埋所述部件的所述第一层结构(4)和所述第二层结构(5)中的至少一者上。
17.根据权利要求13或14所述的部件承载件(1)，其中，
所述第一层结构(4)和所述第二层结构(5)中的至少一者的刚度在50至1500N·mm2之间的范围内，优选地在100至600N·mm2之间的范围内。
18.根据权利要求13或14所述的部件承载件(1)，其中，
所述第一层结构(4)和所述第二层结构(5)中的至少一者是模塑复合物。
19.根据权利要求13或14所述的部件承载件(1)，其中，
所述第一层结构(4)和所述第二层结构(5)各自由具有比所述堆叠体的每个电绝缘层结构(3)的厚度高的厚度的电绝缘层结构形成，所述堆叠体形成所述再分布结构。
20.根据权利要求13或14所述的部件承载件(1)，包括下述特征中的至少一个：
所述部件承载件(1)包括表面安装在所述部件承载件上和/或包埋在所述部件承载件中的至少一个部件，其中，所述至少一个部件特别地选自由下述组成的组：电子部件、不导电嵌体和/或导电嵌体、热传递单元、导光元件、能量收集单元、有源电子部件、无源电子部件、电子芯片、存储装置、滤波器、集成电路、信号处理部件、功率管理部件、光电接口元件、电压转换器、加密部件、发射器和/或接收器、机电换能器、致动器、微机电系统、微处理器、电容器、电阻器、电感、累加器、开关、摄像机、天线、磁性元件、另外的部件承载件和逻辑芯片；
其中，所述部件承载件(1)的导电层结构(2)中的至少一个包括由下述组成的组中的至少一种：铜、铝、镍、银、金、钯和钨，所提及材料中的任一种可选地涂覆有超导材料诸如石墨烯；
其中，所述电绝缘层结构(3)包括由下述组成的组中的至少一种：树脂，特别是增强或非增强树脂，例如环氧树脂或双马来酰亚胺-三嗪树脂、FR-4、FR-5；氰酸酯；聚亚苯基衍生物；玻璃；预浸材料；聚酰亚胺；聚酰胺；液晶聚合物；环氧基积层膜；聚四氟乙烯；陶瓷；以及金属氧化物；
其中，所述部件承载件(1)被成形为板；
其中，所述部件承载件(1)被配置为由印刷电路板、基板和内插件组成的组中的一种；
其中，所述部件承载件(1)被配置为层压型部件承载件。
21.根据权利要求13或14所述的部件承载件(1)，其中，
所述第一密度被限定为所述第一导电元件(8)的组中的所述第一导电元件(8)的数量与单位面积的比率，所述第二密度被限定为所述第二导电元件(9)的组的所述第二导电元件(9)的数量与单位面积的比率，以及第三密度被限定为所述竖向和/或水平布置连接部的组中的所述竖向和/或水平布置连接部的数量与单位面积的比率。
22.根据权利要求15所述的部件承载件(1)，其中，
所述第一密度被限定为所述第一导电元件(8)的组中的所述第一导电元件(8)的数量与所述第一导电元件(8)的组中的所述第一导电元件(8)之间的平均距离的比率，所述第二密度被限定为所述第二导电元件(9)的组的所述第二导电元件(9)的数量与所述第二导电元件(9)的组中的所述第二导电元件(9)之间的平均距离的比率，以及第三密度被限定为所述竖向和/或水平布置连接部的组中的所述竖向和/或水平布置连接部的数量与所述竖向和/或水平布置连接部的组中的所述竖向和/或水平布置连接部之间的平均距离的比率。
23.根据权利要求13或14所述的部件承载件(1)，其中，
所述第一导电元件(8)的组、在导电层结构中的至少一个导电层结构中的所述竖向和/或水平布置连接部的组、以及所述第二导电元件(9)的组至少部分地彼此在竖向上叠置。
24.根据权利要求13或14所述的部件承载件(1)，其中，
所述第一导电元件(8)的组包括至少三个第一导电元件(8)；所述第二导电元件(9)的组包括至少三个第二导电元件(9)；以及所述竖向和/或水平布置连接部的组包括至少三个竖向和/或水平布置连接部。
25.根据权利要求13或14所述的部件承载件(1)，其中，
所述堆叠体的导电层结构(2)中的至少一个导电层结构布置在所述第一层结构(4)与所述第二层结构(5)之间，所述堆叠体形成所述再分布结构并且包括以所述第三密度布置的竖向和/或水平布置连接部的组。
26.一种电气装置，其中，所述电气装置包括：
根据权利要求13或14所述的部件承载件(1)；
安装基部(6)，所述部件承载件(1)安装在所述安装基部上，所述安装基部与所述导电层结构(2)中具有较大间距的相应的一个导电层结构电连接；以及
部件(14、24)，所述部件包埋在所述部件承载件(1)中或表面安装在所述部件承载件上，所述部件与所述导电层结构(2)中具有较小间距的另一相应的导电层结构电连接。
CN202211304115.0A 2019-02-21 2019-02-21 部件承载件及其制造方法和电气装置 Pending CN115547846A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202211304115.0A CN115547846A (zh) 2019-02-21 2019-02-21 部件承载件及其制造方法和电气装置

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
CN201910130268.XA CN111599687B (zh) 2019-02-21 2019-02-21 具有高刚度的超薄部件承载件及其制造方法
CN202211304115.0A CN115547846A (zh) 2019-02-21 2019-02-21 部件承载件及其制造方法和电气装置

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201910130268.XA Division CN111599687B (zh) 2019-02-21 2019-02-21 具有高刚度的超薄部件承载件及其制造方法

Publications (1)

Publication Number Publication Date
CN115547846A true CN115547846A (zh) 2022-12-30

Family

ID=72141224

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201910130268.XA Active CN111599687B (zh) 2019-02-21 2019-02-21 具有高刚度的超薄部件承载件及其制造方法
CN202211304115.0A Pending CN115547846A (zh) 2019-02-21 2019-02-21 部件承载件及其制造方法和电气装置

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201910130268.XA Active CN111599687B (zh) 2019-02-21 2019-02-21 具有高刚度的超薄部件承载件及其制造方法

Country Status (2)

Country Link
US (1) US11424179B2 (zh)
CN (2) CN111599687B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10919473B2 (en) * 2017-09-13 2021-02-16 Corning Incorporated Sensing system and glass material for vehicles
TWI776710B (zh) * 2021-10-18 2022-09-01 創意電子股份有限公司 中介層及半導體封裝
US20240105568A1 (en) * 2022-09-23 2024-03-28 Qualcomm Incorporated Package comprising a substrate with interconnects

Family Cites Families (40)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5162240A (en) * 1989-06-16 1992-11-10 Hitachi, Ltd. Method and apparatus of fabricating electric circuit pattern on thick and thin film hybrid multilayer wiring substrate
JP3819851B2 (ja) * 2003-01-29 2006-09-13 松下電器産業株式会社 半導体装置およびその製造方法
US7501839B2 (en) * 2005-04-21 2009-03-10 Endicott Interconnect Technologies, Inc. Interposer and test assembly for testing electronic devices
CN1925148A (zh) * 2005-08-29 2007-03-07 新光电气工业株式会社 多层配线基板及其制造方法
US20070167972A1 (en) * 2006-01-17 2007-07-19 Euteneuer Charles L Balloon apparatus and methods
JP2007207872A (ja) * 2006-01-31 2007-08-16 Nec Electronics Corp 配線基板および半導体装置ならびにそれらの製造方法
US7462784B2 (en) * 2006-05-02 2008-12-09 Ibiden Co., Ltd. Heat resistant substrate incorporated circuit wiring board
JP2009117767A (ja) * 2007-11-09 2009-05-28 Shinko Electric Ind Co Ltd 半導体装置の製造方法及びそれにより製造した半導体装置
JP5356876B2 (ja) * 2008-03-28 2013-12-04 日本特殊陶業株式会社 多層配線基板及びその製造方法
TWI475932B (zh) * 2008-09-29 2015-03-01 Ngk Spark Plug Co 帶有補強材之配線基板
WO2010041630A1 (ja) * 2008-10-10 2010-04-15 日本電気株式会社 半導体装置及びその製造方法
JP5289996B2 (ja) * 2009-02-16 2013-09-11 日本特殊陶業株式会社 補強材付き配線基板
JP5561460B2 (ja) * 2009-06-03 2014-07-30 新光電気工業株式会社 配線基板および配線基板の製造方法
KR101061240B1 (ko) * 2009-09-10 2011-09-01 삼성전기주식회사 회로기판 제조방법
JP5590869B2 (ja) * 2009-12-07 2014-09-17 新光電気工業株式会社 配線基板及びその製造方法並びに半導体パッケージ
JP5514559B2 (ja) * 2010-01-12 2014-06-04 新光電気工業株式会社 配線基板及びその製造方法並びに半導体パッケージ
JP2011155149A (ja) * 2010-01-27 2011-08-11 Shinko Electric Ind Co Ltd 配線基板及びその製造方法並びに半導体パッケージ
US8609995B2 (en) * 2010-07-22 2013-12-17 Ngk Spark Plug Co., Ltd. Multilayer wiring board and manufacturing method thereof
JP5680401B2 (ja) * 2010-12-22 2015-03-04 新光電気工業株式会社 配線基板及び半導体パッケージ
JP5693977B2 (ja) * 2011-01-11 2015-04-01 新光電気工業株式会社 配線基板及びその製造方法
US8709933B2 (en) * 2011-04-21 2014-04-29 Tessera, Inc. Interposer having molded low CTE dielectric
TWI475935B (zh) * 2011-07-08 2015-03-01 Unimicron Technology Corp 無核心層之封裝基板及其製法
JP5886617B2 (ja) * 2011-12-02 2016-03-16 新光電気工業株式会社 配線基板及びその製造方法、半導体パッケージ
US20130215586A1 (en) * 2012-02-16 2013-08-22 Ibiden Co., Ltd. Wiring substrate
JP2014075515A (ja) * 2012-10-05 2014-04-24 Shinko Electric Ind Co Ltd 配線基板及び配線基板の製造方法
KR20140047967A (ko) 2012-10-15 2014-04-23 삼성전기주식회사 다층형 코어리스 인쇄회로기판 및 그 제조 방법
US9105626B2 (en) * 2012-11-21 2015-08-11 Qualcomm Incorporated High-density package-on-package structure
US9502336B2 (en) 2013-03-13 2016-11-22 Intel Corporation Coreless substrate with passive device pads
US10418298B2 (en) * 2013-09-24 2019-09-17 STATS ChipPAC Pte. Ltd. Semiconductor device and method of forming dual fan-out semiconductor package
JP5999063B2 (ja) * 2013-10-08 2016-09-28 株式会社村田製作所 セラミック多層基板
JP6170832B2 (ja) * 2013-12-20 2017-07-26 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2015207677A (ja) * 2014-04-22 2015-11-19 京セラサーキットソリューションズ株式会社 配線基板
JP6507975B2 (ja) * 2014-10-02 2019-05-08 日立金属株式会社 半導体パッケージ回路基板、およびそれを用いた半導体パッケージ
JP2016171190A (ja) * 2015-03-12 2016-09-23 イビデン株式会社 パッケージ−オン−パッケージ用プリント配線板
US10008439B2 (en) * 2015-07-09 2018-06-26 Avago Technologies General Ip (Singapore) Pte. Ltd. Thin recon interposer package without TSV for fine input/output pitch fan-out
US9368450B1 (en) * 2015-08-21 2016-06-14 Qualcomm Incorporated Integrated device package comprising bridge in litho-etchable layer
JP6699969B2 (ja) * 2016-06-17 2020-05-27 日本特殊陶業株式会社 電子部品検査用の多層配線基板
US9875958B1 (en) * 2016-11-09 2018-01-23 International Business Machines Corporation Trace/via hybrid structure and method of manufacture
US10181449B1 (en) * 2017-09-28 2019-01-15 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor structure
EP3732784A4 (en) * 2017-12-28 2021-08-11 INTEL Corporation FRONT SYSTEM WITH AN ACOUSTIC WAVE RESONATOR (AWR) ON AN INTERMEDIATE SUBSTRATE

Also Published As

Publication number Publication date
CN111599687A (zh) 2020-08-28
US20200273785A1 (en) 2020-08-27
US11424179B2 (en) 2022-08-23
CN111599687B (zh) 2022-11-15

Similar Documents

Publication Publication Date Title
EP3547361B1 (en) Component carrier connected with tilted other component carrier for short electric connection
EP3657541B1 (en) Component carrier and method of manufacturing the same
CN111372369B (zh) 具有部件屏蔽的部件承载件及其制造方法
CN113013125B (zh) 嵌入有在侧向上位于堆叠体的导电结构之间的内插件的部件承载件
US20200365477A1 (en) Component Carrier With Surface-Contactable Component Embedded in Laminated Stack
CN111564414B (zh) 部件承载件及制造部件承载件的方法
US11553599B2 (en) Component carrier comprising pillars on a coreless substrate
US11424179B2 (en) Ultra-thin component carrier having high stiffness and method of manufacturing the same
US11470714B2 (en) Component carrier with embedded component and horizontally elongated via
US11810844B2 (en) Component carrier and method of manufacturing the same
US11670613B2 (en) Arrangement with central carrier and two opposing layer stacks, component carrier and manufacturing method
US20220399261A1 (en) Ultra-Thin Component Carrier Having High Stiffness and Method of Manufacturing the Same
CN113013130A (zh) 具有双介电层的部件承载件及其制造方法
CN111200899A (zh) 部件承载件及制造该部件承载件的方法
CN112349678B (zh) 部件承载件及其制造方法
US11240914B2 (en) Component carrier with embedded component having pads connected in different wiring layers
US20240021440A1 (en) Component Carrier and Method of Manufacturing the Same
CN111682003B (zh) 包括具有竖向贯通连接件的部件的部件承载件
EP3709779A1 (en) Component carrier and method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination