JP2015207677A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2015207677A JP2015207677A JP2014087874A JP2014087874A JP2015207677A JP 2015207677 A JP2015207677 A JP 2015207677A JP 2014087874 A JP2014087874 A JP 2014087874A JP 2014087874 A JP2014087874 A JP 2014087874A JP 2015207677 A JP2015207677 A JP 2015207677A
- Authority
- JP
- Japan
- Prior art keywords
- hole
- holes
- power supply
- semiconductor element
- wiring board
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000758 substrate Substances 0.000 claims abstract description 16
- 239000004065 semiconductor Substances 0.000 abstract description 42
- 229910000679 solder Inorganic materials 0.000 description 12
- 239000004020 conductor Substances 0.000 description 9
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 7
- 230000008878 coupling Effects 0.000 description 6
- 238000010168 coupling process Methods 0.000 description 6
- 238000005859 coupling reaction Methods 0.000 description 6
- 239000010949 copper Substances 0.000 description 5
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 229920005989 resin Polymers 0.000 description 5
- 239000011347 resin Substances 0.000 description 5
- 230000015572 biosynthetic process Effects 0.000 description 4
- 238000010292 electrical insulation Methods 0.000 description 4
- 239000011889 copper foil Substances 0.000 description 2
- 239000012777 electrically insulating material Substances 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 238000000034 method Methods 0.000 description 2
- 230000002093 peripheral effect Effects 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 229920001187 thermosetting polymer Polymers 0.000 description 2
- JYEUMXHLPRZUAT-UHFFFAOYSA-N 1,2,3-triazine Chemical compound C1=CN=NN=C1 JYEUMXHLPRZUAT-UHFFFAOYSA-N 0.000 description 1
- XQUPVDVFXZDTLT-UHFFFAOYSA-N 1-[4-[[4-(2,5-dioxopyrrol-1-yl)phenyl]methyl]phenyl]pyrrole-2,5-dione Chemical compound O=C1C=CC(=O)N1C(C=C1)=CC=C1CC1=CC=C(N2C(C=CC2=O)=O)C=C1 XQUPVDVFXZDTLT-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000004744 fabric Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 239000003365 glass fiber Substances 0.000 description 1
- 229920003192 poly(bis maleimide) Polymers 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0213—Electrical arrangements not otherwise provided for
- H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
- H05K1/0228—Compensation of cross-talk by a mutually correlated lay-out of printed circuit traces, e.g. for compensation of cross-talk in mounted connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/09372—Pads and lands
- H05K2201/09418—Special orientation of pads, lands or terminals of component, e.g. radial or polygonal orientation
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/341—Surface mounted components
- H05K3/3431—Leadless components
- H05K3/3436—Leadless components having an array of bottom contacts, e.g. pad grid array or ball grid array components
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Electromagnetism (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】半導体素子に対して十分な電源供給を行なって半導体素子を良好に作動させることが可能な配線基板を提供すること。
【解決手段】コア基板１を貫通するようにして互いに隣接して配設された接地用のスルーホール５Ｇおよび電源用のスルーホール５Ｐを具備して成る配線基板１０であって、接地用のスルーホール５Ｇと電源用のスルーホール５Ｐとは、水平断面形状が角部と該角部との間を結ぶ辺部とを有する略方形状であり、互いに隣接するもの同士の辺部同士が互いに対向するように配置されている。互いに隣接する接地用のスルーホール５Ｇと電源用のスルーホール５Ｐとの対向面積がを大きくなり、それにより両者間のループインダクタンスを小さいものとして半導体素子Ｓに対して十分な電源供給を行なうことができる。
【選択図】図２
【解決手段】コア基板１を貫通するようにして互いに隣接して配設された接地用のスルーホール５Ｇおよび電源用のスルーホール５Ｐを具備して成る配線基板１０であって、接地用のスルーホール５Ｇと電源用のスルーホール５Ｐとは、水平断面形状が角部と該角部との間を結ぶ辺部とを有する略方形状であり、互いに隣接するもの同士の辺部同士が互いに対向するように配置されている。互いに隣接する接地用のスルーホール５Ｇと電源用のスルーホール５Ｐとの対向面積がを大きくなり、それにより両者間のループインダクタンスを小さいものとして半導体素子Ｓに対して十分な電源供給を行なうことができる。
【選択図】図２
Description
本発明は、半導体素子を搭載するための配線基板に関するものである。
従来、半導体集積回路素子等の半導体素子を搭載するための配線基板として、ビルドアップ法により形成された配線基板が知られている。図３はビルドアップ法により形成された従来の配線基板の一例を示す概略断面図であり、図４は図３の切断線Ｉ−Ｉにおけるスルーホールの配置を示す平面模式図である。
図３に示すように、従来の配線基板２０は、コア基板１１の上下面にビルドアップ絶縁層１２およびビルドアップ配線層１３が交互に積層されている。
コア基板１１の上下面には銅箔や銅めっき層から成るコア導体層１４が被着されている。また、コア基板１１の上面から下面にかけては、コア導体層１４の一部として機能する銅めっき層が被着された多数のスルーホール１５が形成されている。なお、スルーホール１５の水平断面形状は円形であり、内部は樹脂により充填されている。
ビルドアップ絶縁層１２には、それぞれに複数のビアホール１６が形成されており、ビアホール１６を含む各ビルドアップ絶縁層１２の表面には銅めっき層から成るビルドアップ配線層１３が被着形成されている。そしてビルドアップ配線層１３は、ビアホール１６を介して上下のもの同士が互いに接続されているとともにスルーホール１５に電気的に接続している。さらに、上面側における最外層のビルドアップ配線層１３の一部は、半導体素子Ｓの電極Ｔに電気的に接続される円形の半導体素子接続パッド１７を形成している。これらの半導体素子接続パッド１７は半導体素子Ｓに対応した四角形の領域である半導体素子接続パッド形成領域Ａに、半導体素子Ｓの電極Ｔに対応した格子状の並びに多数配列されている。また、下面側における最外層のビルドアップ配線層１３の一部は、外部電気回路基板の配線導体に電気的に接続される円形の外部接続パッド１８であり、この外部接続パッド１８は格子状の並びに配列されている。
さらに、最外層のビルドアップ絶縁層１２およびその上のビルドアップ配線層１３上には、半導体素子接続パッド１７および外部接続パッド１８を露出させるソルダーレジスト層１９が被着されている。また、ソルダーレジスト層１９から露出する半導体素子接続パッド１７には、半田バンプＢが溶着されている。そして、半導体素子接続パッド１７の露出部に半導体素子Ｓの電極Ｔが半田バンプＢを介して電気的に接続されるとともに外部接続パッド１８が図示しない外部電気回路基板の配線導体に半田ボールを介して電気的に接続される。
ところで、半導体素子Ｓは、配線基板２０からの十分な電源供給を確保するためにその下面の中央部に接地用と電源用との電極Ｔを多数設けるとともに下面の外周部に信号用の電極Ｔを多数設けた端子配置を採用する場合が増えている。このような半導体素子Ｓを搭載する場合、図４に示すように、接地用のスルーホール１５Ｇおよび電源用のスルーホール１５Ｐを半導体素子接続パッド形成領域Ａに対応する領域に高い配列密度で設けることが行われている。他方、信号用のスルーホール１５Ｓは、コア基板１１の外周部に低い配列密度で設けられている。なお、図４においては、接地用のスルーホール１５Ｇ、電源用のスルーホール１５Ｐおよび信号用のスルーホール１５Ｓを、それぞれＧ、ＰおよびＳの記号で表記している。
このように、接地用のスルーホール１５Ｇおよび電源用のスルーホール１５Ｐを半導体素子接続パッド形成領域Ａに対応する領域に高い配列密度で設けることにより、接地用の半導体素子接続パッド１７および電源用の半導体素子接続パッド１７と接地用のスルーホール１５Ｇおよび電源用のスルーホール１５Ｐとを短距離で接続することが可能となる。
さらに、接地用の外部接続パッド１８および電源用の外部接続パッド１８を配線基板２０の下面中央部に配置することが行われており、これにより接地用のスルーホール１５Ｇおよび電源用のスルーホール１５Ｐと接地用の外部接続パッド１８および電源用の外部接続パッド１８とを短距離で接続することが可能となる。
なお、半導体素子Ｓを安定して作動させるためには、半導体素子Ｓに十分な接地電位および電源電位を安定して与えることが重要である。そのためには、接地用や電源用の半導体素子接続パッド１７から接地用や電源用の外部接続パッド１８までの間のループインダクタンスを小さいものとする必要がある。
そこで、図４に示すように、接地用のスルーホール１５Ｇと電源用のスルーホール１５Ｐとを市松模様状に交互に配置し、それにより互いに隣接する接地用のスルーホール１５Ｇと電源用のスルーホール１５との電磁的な結合を強め、両者間のループインダクタンスが小さなものとなるようにしている。
ところで、互いに隣接する接地用のスルーホール１５Ｇと電源用のスルーホール１５Ｐとの電磁的な結合を強めるためには、両者の隣接間隔を狭くすることが有効である。しかしながら、接地用のスルーホール１５Ｇと電源用のスルーホール１５Ｐとの隣接間隔を狭いものとしすぎると、両者間の電気的な絶縁信頼性の低下をもたらす。
本発明は、接地用のスルーホールと電源用のスルーホールとの間の電気的な絶縁信頼性を保ったままで、両者間の電磁的結合を強めることができ、それにより接地用のスルーホールと電源用のスルーホールとの間のループインダクタンスを小さなものとして、半導体素子に対して十分な電源供給を行なうことができ、その結果、半導体素子を良好に作動させることが可能な配線基板を提供することにある。
本発明の配線基板は、コア基板を貫通するようにして互いに隣接して配設された接地用のスルーホールおよび電源用のスルーホールを具備して成る配線基板であって、前記接地用のスルーホールと電源用のスルーホールとは、水平断面形状が角部と該角部との間を結ぶ辺部とを有する略方形状であり、互いに隣接するもの同士の前記辺部同士が互いに対向するように配置されていることを特徴とするものである。
本発明の配線基板によれば、接地用のスルーホールと電源用のスルーホールとは、水平断面形状が角部と該角部との間を結ぶ辺部とを有する略方形状であり、互いに隣接するもの同士の辺部同士が互いに対向するように配置されていることから、互いに隣接するもの同士の対向面積を大きなものとすることがでる。したがって、接地用のスルーホールと電源用のスルーホールとの間の電気的な絶縁信頼性を保ったままで、両者間の電磁的結合を強めることができ、それにより接地用のスルーホールと電源用のスルーホールとの間のループインダクタンスを小さなものとして、半導体素子に対して十分な電源供給を行なうことができ、その結果、半導体素子を良好に作動させることが可能な配線基板を提供することができる。
以下、本発明にかかる配線基板について、添付の図面を参照して詳細に説明する。
図１は、本発明における配線基板の実施形態の一例を示す概略断面図であり、図２は図１の切断線Ｉ−Ｉにおけるスルーホールの配置を示す平面模式図である。
図１は、本発明における配線基板の実施形態の一例を示す概略断面図であり、図２は図１の切断線Ｉ−Ｉにおけるスルーホールの配置を示す平面模式図である。
図１に示すように、本例の配線基板１０は、コア基板１の上下面に複数のビルドアップ絶縁層２およびビルドアップ配線層３が交互に積層されている。
コア基板１は、厚みが５０〜８００μｍ程度であり、例えばガラス繊維束を縦横に織ったガラスクロスにビスマレイミドトリアジン樹脂やエポキシ樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る絶縁基板の上下面に銅箔や銅めっき層から成るコア導体層４が被着されているとともに絶縁基板の上面から下面にかけてコア導体層４の一部として機能する銅めっき層が被着された多数のスルーホール５が形成されている。なお、スルーホール５の直径は３０〜１００μｍ程度であり、その内部は樹脂により充填されている。
ビルドアップ絶縁層２は、厚みが２０〜５０μｍ程度であり、エポキシ樹脂等の熱硬化性樹脂に酸化ケイ素等の無機絶縁フィラーを分散させた電気絶縁材料から成る。ビルドアップ絶縁層２には、それぞれに直径が３０〜１００μｍ程度の複数のビアホール６が形成されている。
ビルドアップ絶縁層２の表面およびビアホール６の内面には、ビルドアップ配線層３が被着形成されている。そしてビルドアップ配線層３は、スルーホール５に電気的に接続している。さらに、配線基板１０の上面側における最外層のビルドアップ配線層３の一部は、円形の半導体素子接続パッド７を形成している。これらの半導体素子接続パッド７は、格子状の並びに複数並んで形成されている。半導体素子接続パッド７は、その外周部がソルダーレジスト層９により覆われているとともに上面の中央部がソルダーレジスト層９から露出しており、半導体素子接続パッド７の露出部に半導体素子Ｓの電極Ｔが半田バンプＢを介して電気的に接続される。
他方、配線基板１０の下面側における最外層のビルドアップ配線層３の一部は、円形の外部接続パッド８を形成している。この外部接続パッド８は格子状の並びに複数並んで形成されている。外部接続パッド８は、その外周部がソルダーレジスト層９により覆われているとともに下面中央部がソルダーレジスト層９から露出しており、外部接続パッド８の露出部に、図示しない外部電気回路基板の配線導体が半田ボールを介して電気的に接続される。なお、ソルダーレジスト層９は、最外層のビルドアップ配線層３を保護するとともに、半導体素子接続パッド７や外部接続パッド８の露出部を画定する。
半導体素子Ｓは、配線基板１０からの十分な電源供給を確保するために、その下面の中央部に接地用と電源用との電極Ｔを多数設けるとともに下面の外周部に信号用の電極Ｔを多数設けた端子配置を採用している。そのため、この半導体素子Ｓを搭載する配線基板１０は、接地用のスルーホール５Ｇおよび電源用のスルーホール５Ｐを半導体素子接続パッド形成領域Ａに対向する領域に高い配列密度で設けることが行われている。他方、信号用のスルーホール５Ｓは、コア基板１の外周部に低い配列密度で設けられている。
このように、接地用のスルーホール５Ｇおよび電源用のスルーホール５Ｐを半導体素子接続パッド形成領域Ａに対応する領域に高い配列密度で設けることにより、接地用の半導体素子接続パッド７および電源用の半導体素子接続パッド７と接地用のスルーホール５Ｇおよび電源用のスルーホール５Ｐとを短距離で接続することが可能となる。
さらに、接地用の外部接続パッド８および電源用の外部接続パッド８が配線基板１０の下面中央部に配置されており、これにより接地用のスルーホール５Ｇおよび電源用のスルーホール５Ｐと接地用の外部接続パッド８および電源用の外部接続パッド８とを短距離で接続することが可能となる。
ここで、本例の配線基板１０におけるスルーホール５Ｇ，５Ｐ，５Ｓの形状および配置を図２に示す。なお、図２においては、接地用のスルーホール５Ｇ、電源用のスルーホール５Ｐおよび信号用のスルーホール５Ｓを、それぞれＧ、ＰおよびＳの記号で表記している。
図２に示すように、本例の配線基板１０においては、接地用のスルーホール５Ｇおよび接地用のスルーホール５Ｐは、その水平断面形状が略四角形状をしている。具体的には丸みを有する４つの角部と、これらの角部の間を結ぶ直線に近い４つの辺部とを備えている。そして、接地用のスルーホール５Ｇと電源用のスルーホール５Ｐとは、互いに隣接するもの同士の辺部同士が互いに対向するように、市松模様をなすように交互に配置されている。そのため、互いに隣接する接地用のスルーホール５Ｇと電源用のスルーホール５Ｐとの対向面積を大きなものとすることがでる。したがって、接地用のスルーホール５Ｇと電源用のスルーホール５Ｐとの間の電気的な絶縁信頼性を保ったままで、両者間の電磁的結合を強めることができる。これにより、接地用のスルーホール５Ｇと電源用のスルーホール５Ｐとの間のループインダクタンスを小さなものとして、半導体素子Ｓに対して十分な電源供給を行なうことができ、その結果、半導体素子Ｓを良好に作動させることが可能な配線基板１０を提供することができる。
なお、信号用のスルーホール５Ｓは、その水平断面形状を円形としておくことが好ましい。信号用のスルーホール５Ｓ同士の間では、電磁的な結合が大きいと、互いの電磁結合によりノイズが発生しやすくなるからである。
１ コア基板
５Ｇ 接地用のスルーホール導体
５Ｐ 電源用のスルーホール導体
１０ 配線基板
５Ｇ 接地用のスルーホール導体
５Ｐ 電源用のスルーホール導体
１０ 配線基板
Claims (2)
- コア基板を貫通するようにして互いに隣接して配設された接地用のスルーホールおよび電源用のスルーホールを具備して成る配線基板であって、前記接地用のスルーホールと電源用のスルーホールとは、水平断面形状が角部と該角部との間を結ぶ辺部とを有する略方形状であり、互いに隣接するもの同士の前記辺部同士が互いに対向するように配置されていることを特徴とする配線基板。
- 互いに隣接して配置された前記接地用のスルーホールと前記電源用のスルーホールとが市松模様をなすように交互に配置されていることを特徴とする請求項１記載の配線基板。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014087874A JP2015207677A (ja) | 2014-04-22 | 2014-04-22 | 配線基板 |
| US14/690,625 US20150305155A1 (en) | 2014-04-22 | 2015-04-20 | Wiring board |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2014087874A JP2015207677A (ja) | 2014-04-22 | 2014-04-22 | 配線基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2015207677A true JP2015207677A (ja) | 2015-11-19 |
Family
ID=54323227
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2014087874A Pending JP2015207677A (ja) | 2014-04-22 | 2014-04-22 | 配線基板 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US20150305155A1 (ja) |
| JP (1) | JP2015207677A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017174931A (ja) * | 2016-03-23 | 2017-09-28 | 京セラ株式会社 | 配線基板 |
| JP2019149508A (ja) * | 2018-02-28 | 2019-09-05 | 京セラ株式会社 | 配線基板及び電子装置 |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN106211556B (zh) * | 2016-07-28 | 2019-03-19 | Oppo广东移动通信有限公司 | 印刷电路板及具有其的电子装置 |
| CN107148144B (zh) * | 2017-06-22 | 2020-04-07 | 青岛海信移动通信技术股份有限公司 | 一种4g模块 |
| JP6869209B2 (ja) * | 2018-07-20 | 2021-05-12 | 日本特殊陶業株式会社 | 配線基板 |
| KR102262073B1 (ko) * | 2018-07-26 | 2021-06-08 | 교세라 가부시키가이샤 | 배선 기판 |
| CN115547846A (zh) * | 2019-02-21 | 2022-12-30 | 奥特斯科技(重庆)有限公司 | 部件承载件及其制造方法和电气装置 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013062296A (ja) * | 2011-09-12 | 2013-04-04 | Shinko Electric Ind Co Ltd | 配線基板、及び半導体パッケージ |
Family Cites Families (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2960276B2 (ja) * | 1992-07-30 | 1999-10-06 | 株式会社東芝 | 多層配線基板、この基板を用いた半導体装置及び多層配線基板の製造方法 |
| JP3269397B2 (ja) * | 1995-09-19 | 2002-03-25 | 株式会社デンソー | プリント配線基板 |
| US6828666B1 (en) * | 1998-03-21 | 2004-12-07 | Advanced Micro Devices, Inc. | Low inductance power distribution system for an integrated circuit chip |
| US6713685B1 (en) * | 1998-09-10 | 2004-03-30 | Viasystems Group, Inc. | Non-circular micro-via |
| CN100367491C (zh) * | 2004-05-28 | 2008-02-06 | 日本特殊陶业株式会社 | 中间基板 |
| US7266788B2 (en) * | 2005-07-19 | 2007-09-04 | International Business Machines Corporation | Via/BSM pattern optimization to reduce DC gradients and pin current density on single and multi-chip modules |
| US7557444B2 (en) * | 2006-09-20 | 2009-07-07 | Infineon Technologies Ag | Power-via structure for integration in advanced logic/smart-power technologies |
| US8093708B2 (en) * | 2009-07-06 | 2012-01-10 | Sony Ericsson Mobile Communications Ab | Semiconductor package having non-uniform contact arrangement |
| KR102017829B1 (ko) * | 2013-04-09 | 2019-09-03 | 삼성전자 주식회사 | 관통부를 갖는 인쇄 회로 기판 및 이를 이용하여 형성된 반도체 패키지 |
-
2014
- 2014-04-22 JP JP2014087874A patent/JP2015207677A/ja active Pending
-
2015
- 2015-04-20 US US14/690,625 patent/US20150305155A1/en not_active Abandoned
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2013062296A (ja) * | 2011-09-12 | 2013-04-04 | Shinko Electric Ind Co Ltd | 配線基板、及び半導体パッケージ |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2017174931A (ja) * | 2016-03-23 | 2017-09-28 | 京セラ株式会社 | 配線基板 |
| JP2019149508A (ja) * | 2018-02-28 | 2019-09-05 | 京セラ株式会社 | 配線基板及び電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| US20150305155A1 (en) | 2015-10-22 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2015207677A (ja) | 配線基板 | |
| TWI573229B (zh) | 配線基板 | |
| JP2012160578A (ja) | 半導体装置 | |
| KR101860735B1 (ko) | 배선 기판 | |
| CN105323956A (zh) | 布线基板 | |
| JP2017084886A (ja) | 配線基板およびこれを用いた半導体素子の実装構造。 | |
| JP2013211426A (ja) | 部品内蔵配線板、及びその製造方法 | |
| JP2012033786A (ja) | 配線基板 | |
| JP5959395B2 (ja) | 配線基板 | |
| JP6096640B2 (ja) | 配線基板 | |
| JP5761664B2 (ja) | 配線基板 | |
| JP6215784B2 (ja) | 配線基板 | |
| JP6462360B2 (ja) | 配線基板 | |
| JP2020013917A (ja) | 配線基板 | |
| JP2017191845A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP2015126153A (ja) | 配線基板 | |
| JP6470095B2 (ja) | 配線基板 | |
| JP2014110267A (ja) | 配線基板 | |
| JP2014110265A (ja) | 配線基板 | |
| JP2017135136A (ja) | 配線基板 | |
| JP2013247307A (ja) | 配線基板 | |
| JP2014110266A (ja) | 配線基板 | |
| JP2014110268A (ja) | 配線基板 | |
| JP6051143B2 (ja) | 配線基板 | |
| JP2012243800A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160128 |
|
| A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160401 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161125 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161206 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170530 |