JP2017174931A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2017174931A
JP2017174931A JP2016058263A JP2016058263A JP2017174931A JP 2017174931 A JP2017174931 A JP 2017174931A JP 2016058263 A JP2016058263 A JP 2016058263A JP 2016058263 A JP2016058263 A JP 2016058263A JP 2017174931 A JP2017174931 A JP 2017174931A
Authority
JP
Japan
Prior art keywords
semiconductor element
signal
conductor
wiring
core substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2016058263A
Other languages
English (en)
Other versions
JP6669547B2 (ja
Inventor
貴之 田口
Takayuki Taguchi
貴之 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2016058263A priority Critical patent/JP6669547B2/ja
Priority to US15/460,725 priority patent/US9917047B2/en
Priority to KR1020170033657A priority patent/KR101959240B1/ko
Priority to TW106109332A priority patent/TWI635567B/zh
Priority to CN201710180360.8A priority patent/CN107231744B/zh
Publication of JP2017174931A publication Critical patent/JP2017174931A/ja
Application granted granted Critical
Publication of JP6669547B2 publication Critical patent/JP6669547B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】薄型化が可能な配線基板を提供すること。
【解決手段】コア基板１ａと、絶縁層１ｂと、信号用配線導体２Ｓおよび接地用配線導体２Ｇ、ならびに電源用配線導体２Ｐと、第１半導体素子Ｓ１が搭載される第１搭載部Ｘ１と、第１搭載部Ｘ１に隣接して形成されており、第２半導体素子Ｓ２が搭載される第２搭載部Ｘ２と、第１搭載部Ｘ１に形成されており、第１半導体素子Ｓ１の信号用電極と接続される多数の第１半導体素子接続パッド５Ｓと、第２搭載部Ｘ２に形成されており、第２半導体素子Ｓ２の信号用電極と接続される多数の第２半導体素子接続パッド６Ｓと、第１半導体素子接続パッド５Ｓと第２半導体素子接続パッド６Ｓとを接続する多数の信号用接続導体７Ｓとを具備して成る配線基板Ａであって、信号用接続導体７Ｓは、コア基板１ａの上面側のみを経由する第１配線群と、コア基板１ａの下面側を経由する第２配線群とを有している。
【選択図】図１

Description

本発明は、複数の半導体素子が搭載される配線基板に関するものである。
近年、携帯型のゲーム機や通信機器に代表される電子機器の高機能化、小型化が進む中、それらに使用される配線基板においても高機能化、小型化が要求されている。このため、配線基板には、多数の演算系統を備えた複数の半導体素子が近接して搭載され、お互いが高密度に形成された配線導体により接続される。
このような複数の半導体素子が搭載される従来の配線基板を図２に示す。図２は、近接して搭載される半導体素子付近の状態を示す配線基板Ｂの要部概略断面図である。
従来の配線基板Ｂは、絶縁基板２１と、配線導体２２とを備えている。
絶縁基板２１は、コア基板２１ａの上下面にビルドアップ用の絶縁層２１ｂが積層されて成る。
コア基板２１ａには、複数のスルーホール２３が形成されている。
ビルドアップ用の絶縁層２１ｂには、複数のビアホール２４が形成されている。
絶縁基板２１の上面には、第１半導体素子Ｓ１が搭載される第１搭載部Ｘ１および第２半導体素子Ｓ２が搭載される第２搭載部Ｘ２が互いに隣接して形成されている。
配線導体２２は、コア基板２１ａの表面およびスルーホール２３の内側、ならびに絶縁層２１ｂの表面およびビアホール２４の内側に形成されている。
配線導体２２は、信号用配線導体２２Ｓおよび電源用配線導体２２Ｐ、ならびに接地用配線導体２２Ｇを有している。
信号用配線導体２２Ｓは、絶縁層２１ｂの表面に設けられた多数の細い帯状パターンを有している。
電源用配線導体２２Ｐおよび接地用配線導体２２Ｇは、信号用の帯状パターンに所定の間隔をあけて同一の絶縁層２１ｂ表面や、その上層あるいは下層の絶縁層２１ｂ表面に形成されたプレーン状パターンを有している。
配線導体２２の一部は、第１搭載部Ｘ１において多数の第１半導体素子接続パッド２５を形成している。
第１半導体素子接続パッド２５は、第１半導体素子Ｓ１の信号用電極に接続される多数の信号用の第１半導体接続パッド２５Ｓと、第１半導体素子Ｓ１の電源用電極に接続される複数の電源用の第１半導体素子接続パッド２５Ｐと、第１半導体素子Ｓ１の接地用電極に接続される複数の接地用の第１半導体素子接続パッド２５Ｇとを含んでいる。
配線導体２２の一部は、第２搭載部Ｘ２において多数の第２半導体素子接続パッド２６を形成している。
第２接続パッド２６は、第２半導体素子Ｓ２の信号用電極に接続される多数の信号用の第２半導体素子接続パッド２６Ｓと、第２半導体素子Ｓ２の電源用電極に接続される複数の電源用の第２半導体素子接続パッド２６Ｐと、第２半導体素子Ｓ２の接地用電極に接続される複数の接地用の第２半導体素子接続パッド２６Ｇとを含んでいる。
第１半導体素子接続パッド２５と第２半導体素子接続パッド２６とは、それぞれ対応するもの同士が配線導体２２の一部によって接続されている。
信号用の第１半導体素子接続パッド２５Ｓと信号用の第２半導体素子接続パッド２６Ｓとは、帯状パターンを含む信号用配線導体２２Ｓから成る多数の信号用接続導体２７Ｓにより接続されている。
電源用の第１半導体素子接続パッド２５Ｐと電源用の第２半導体素子接続パッド２６Ｐとは、プレーン状パターンを含む電源用配線導体２２Ｐから成る電源用接続導体２７Ｐにより接続されている。
接地用の第１半導体素子接続パッド２５Ｇと接地用の第２半導体素子接続パッド２６Ｇとは、プレーン状パターンを含む接地用配線導体２２Ｇから成る電源用接続導体２７Ｇにより接続されている。
配線導体２２の一部は、絶縁基板２１の下面において多数の外部接続パッド２８を形成している。
外部接続パッド２８は、信号用の外部接続パッド２８Ｓと、電源用の外部接続パッド２８Ｐと、接地用の外部接続パッド２８Ｇとを含んでいる。
外部接続パッド２８には、外部回路基板の配線導体が半田を介して接続される。
これにより、第１および第２半導体素子Ｓ１、Ｓ２が、外部回路基板と電気的に接続される。
ところで、従来の配線基板Ｂによると、信号用の第１半導体素子接続パッド２５Ｓと信号用の第２半導体接続パッド２６Ｓとを電気的に接続する信号用接続導体２７Ｓは、全てがコア基板２１ａの上面側の絶縁層２１ｂ表面に形成されている。
しかし、信号用の第１および第２半導体素子接続パッド２５Ｓ、２６Ｓは、各々がおよそ２０００個程度あり、両者を接続する信号用接続導体２７Ｓの配線数も２０００本程度にのぼることから、信号用接続導体２７Ｓを形成するためにコア基板２１ａ上面側に多数の絶縁層２１ｂが必要になる。
また、配線基板Ｂの反りを低減するために、コア基板２１ａを中心に上面側と下面側との絶縁層数を対称にして上下のバランスを取るためにコア基板２１ａ下面側にも多数の絶縁層２１ｂを形成する必要がある。
その結果、配線基板の層数が増大してしまい配線基板の薄型化を図ることができないという問題がある。
特開２００８−４５７９号公報
本発明は、信号用の第１半導体素子接続パッドと信号用の第２半導体素子接続パッドとを接続する信号用接続導体を、コア基板の上面側のみを経由する配線群と下面側を経由する配線群とに分けることで絶縁層数を低減する。これにより、配線基板の層数の増大を抑えて薄型化が可能な配線基板を提供することを課題とする。
本発明の配線基板は、複数のスルーホールを有するコア基板と、コア基板の上下面にそれぞれ複数層が積層されており、各層に複数のビアホールを有する絶縁層と、コア基板表面およびスルーホール内、ならびに絶縁層表面およびビアホール内に形成された信号用配線導体および接地用配線導体、ならびに電源用配線導体と、最上層の絶縁層表面に形成されており、第１半導体素子が搭載される第１搭載部と、第１搭載部に隣接して形成されており、第２半導体素子が搭載される第２搭載部と、第１搭載部に形成されており、第１半導体素子の信号用電極と接続される多数の信号用の第１半導体素子接続パッドと、第２搭載部に形成されており、第２半導体素子の信号用電極と接続される多数の信号用の第２半導体素子接続パッドと、信号用配線導体の一部から成り、互いに対応する信号用の第１半導体素子接続パッドと信号用の第２半導体素子接続パッドとを電気的に接続する多数の信号用接続導体と、
を具備して成る配線基板であって、信号用接続導体は、ビアホールを介してコア基板の上面側の絶縁層表面のみを経由する第１配線群と、スルーホールおよびビアホールを介してコア基板の下面側の絶縁層を経由する第２配線群とを有していることを特徴とするものである。
本発明の配線基板によれば、多数の信号用の第１半導体素子接続パッドと多数の信号用の第２半導体素子接続パッドとを接続する信号用接続導体は、ビアホールを介してコア基板の上面側の絶縁層表面のみを経由する第１配線群と、スルーホールおよびビアホールを介してコア基板の下面側の絶縁層表面を経由する第２配線群とに分かれている。
このため、第２配線群が経由する下面側の絶縁層の分だけ上面側の絶縁層の数を減らすことができる。同時に、上面側の絶縁層とのバランスをとるために設けていた下面側の絶縁層の層数を減らすことができる。したがって、絶縁層の層数の増大を抑えて薄型化が可能な配線基板を提供することができる。
図１は、本発明の配線基板の実施形態の一例を示す要部概略断面図である。 図２は、従来の配線基板の一例を示す要部概略断面図である。
まず、図１を基に、本発明の配線基板Ａの一例を説明する。
図１は、近接して搭載される半導体素子付近の状態を示す配線基板Ａの要部概略断面図である。
本発明の配線基板Ａは、絶縁基板１と、配線導体２と、を備えている。
絶縁基板１は、コア基板１ａの上下面にビルドアップ用の絶縁層１ｂが積層されて成る。
コア基板１ａには、複数のスルーホール３が形成されている。スルーホール３には、信号用のスルーホール３Ｓと電源用のスルーホール３Ｐと接地用のスルーホール３Ｇとがある。スルーホール３の直径は、５０〜３００μｍ程度であり、例えばブラスト加工やドリル加工により形成される。
ビルドアップ用の絶縁層１ｂには、複数のビアホール４が形成されている。ビアホール４には、信号用のビアホール４Ｓと電源用のビアホール４Ｐと接地用のビアホール４Ｇとがある。ビアホール４の直径は５０〜１００μｍ程度であり、例えばレーザー加工により形成される。
絶縁基板１の上面には、第１半導体素子Ｓ１が搭載される第１搭載部Ｘ１および第２半導体素子Ｓ２が搭載される第２搭載部Ｘ２が互いに隣接して形成されている。
コア基板１ａおよび絶縁層１ｂは、例えばエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る。
配線導体２は、コア基板１ａの表面およびスルーホール３の内側、ならびに絶縁層１ｂの表面およびビアホール４の内側に形成されている。
配線導体２は、信号用配線導体２Ｓおよび電源用配線導体２Ｐ、ならびに接地用配線導体２Ｇを有している。
信号用配線導体２Ｓは、絶縁層１ｂの表面に設けられた多数の細い帯状パターンを有している。
電源用配線導体２Ｐおよび接地用配線導体２Ｇは、信号用配線導体２Ｓに所定の間隔をあけて同一の絶縁層１ｂ表面や、その上層あるいは下層の絶縁層１ｂ表面に形成されたプレーン状パターンを有している。
配線導体２は、例えば周知のセミアディティブ法やサブトラクティブ法により、銅めっき等の良導電性金属により形成される。
配線導体２の一部は、第１搭載部Ｘ１において多数の第１半導体素子接続パッド５を形成している。
第１半導体素子接続パッド５は、信号用の第１半導体素子接続パッド５Ｓおよび電源用の第１半導体素子接続パッド５Ｐ、ならびに接地用の第１半導体素子接続パッド５Ｇを有している。
信号用の第１半導体素子接続パッド５Ｓは、第１半導体素子Ｓ１の信号用電極に接続される。電源用の第１半導体素子接続パッド５Ｐは、第１半導体素子Ｓ１の電源用電極に接続される。接地用の第１半導体素子接続パッド５Ｇは、第１半導体素子Ｓ１の接地用電極に接続される。
配線導体２の一部は、第２搭載部Ｘ２において多数の第２半導体素子接続パッド６を形成している。
第２半導体素子接続パッド６は、信号用の第２半導体素子接続パッド６Ｓおよび電源用の第２半導体素子接続パッド６Ｐ、ならびに接地用の第２半導体素子接続パッド６Ｇを有している。
信号用の第２半導体素子接続パッド６Ｓは、第２半導体素子Ｓ２の信号用電極に接続される。電源用の第２半導体素子接続パッド６Ｐは、第２半導体素子Ｓ２の電源用電極に接続される。接地用の第２半導体素子接続パッド６Ｇは、第２半導体素子Ｓ２の接地用電極に接続される。
第１半導体素子接続パッド５と第２半導体素子接続パッド６とは、それぞれ対応するもの同士が配線導体２の一部によって接続されている。
信号用の第１半導体素子接続パッド５Ｓと信号用の第２半導体素子接続パッド６Ｓとは、帯状パターンを含む信号用配線導体２Ｓから成る多数の信号用接続導体７Ｓにより接続されている。
電源用の第１半導体素子接続パッド５Ｐと電源用の第２半導体素子接続パッド６Ｐとは、プレーン状パターンを含む電源用配線導体２Ｐから成る電源用接続導体７Ｐにより接続されている。
接地用の第１半導体素子接続パッド５Ｇと接地用の第２半導体素子接続パッド６Ｇとは、プレーン状パターンを含む接地用配線導体２Ｇから成る接地用接続導体７Ｇにより接続されている。
なお、信号用の第１および第２半導体素子接続パッド５Ｓ、６Ｓは、第１および第２半導体素子Ｓ１、Ｓ２の演算系統に対応して、例えば４０系統に分類されている。一系統当たりのパッド数は約５０個であり、同一系統に属する信号用の第１および第２半導体素子接続パッド５Ｓ、６Ｓ同士が約５０本の信号用接続導体７Ｓによって接続される。
そして、全演算系統の内、半数の系統に対応する信号用接続導体７Ｓが、信号用のビアホール４Ｓを介してコア基板１ａの上面側の絶縁層１ｂの表面みを経由する第１配線群を形成している。全演算系統の内、残り半数の系統に対応する信号用接続導体７Ｓが、信号用のスルーホール３Ｓおよび信号用のビアホール４Ｓを介してコア基板１ａの下面側を経由する第２配線群を形成している。
なお、信号用のスルーホール３Ｓが互いに隣接して配設される場合には、信号用のスルーホール３Ｓ同士の間に、接地用のスルーホール３Ｇを配設することが好ましい。これにより、信号用のスルーホール３Ｓ同士の間に生じるノイズの干渉を低減することができる。
外部接続パッド８は、絶縁基板１の下面に形成された配線導体２の一部から成り、絶縁基板１の下面側に複数配設されている。
外部接続パッド８は、信号用の外部接続パッド８Ｓと、電源用の外部接続パッド８Ｐと、接地用の外部接続パッド８Ｇとを含んでいる。
外部接続パッド８には、外部回路基板の配線導体が半田を介して接続される。
これにより、第１および第２半導体素子Ｓ１、Ｓ２が、外部回路基板と電気的に接続される。
このように、本発明の配線基板Ａによれば、信号用の第１半導体素子接続パッド５Ｓと信号用の第２半導体素子接続パッド６Ｓとを接続する信号用接続導体７Ｓは、ビアホール４Ｓを介してコア基板１ａの上面側の絶縁層１ｂの表面のみを経由する第１配線群と、スルーホール３Ｓおよびビアホール４Ｓを介してコア基板１ａの下面側の絶縁層１ｂの表面を経由する第２配線群とに分かれて形成される。
このため、第２配線群が経由する下面側の絶縁層１ｂの分だけ上面側の絶縁層１ｂの数を減らすことができる。同時に、上面側の絶縁層１ｂとのバランスをとるために設けていた下面側の絶縁層１ｂの層数を減らすことができる。したがって、絶縁層１ｂの層数の増大を抑えて薄型化が可能な配線基板を提供することができる。
なお、本発明は、上述の実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば上述の実施の形態の一例では、第１および第２半導体素子Ｓ１、Ｓ２が搭載される第１および第２搭載部Ｘ１、Ｘ２の２つが形成された場合を示したが、３つ以上の搭載部を有していても構わない。
１ａ コア基板
１ｂ 絶縁層
２Ｇ 接地用配線導体
２Ｐ 電源用配線導体
２Ｓ 信号用配線導体
３ スルーホール
４ ビアホール
５Ｓ 信号用の第１半導体素子接続パッド
６Ｓ 信号用の第２半導体素子接続パッド
７Ｓ 信号用接続導体
Ｓ１ 第１半導体素子
Ｓ２ 第２半導体素子
Ｘ１ 第１搭載部
Ｘ２ 第２搭載部

Claims (3)

  1. 複数のスルーホールを有するコア基板と、
    該コア基板の上下面にそれぞれ複数層が積層されており、各層に複数のビアホールを有する絶縁層と、
    前記コア基板表面およびスルーホール内、ならびに前記絶縁層表面およびビアホール内に形成された信号用配線導体および接地用配線導体、ならびに電源用配線導体と、
    最上層の前記絶縁層表面に形成されており、第１半導体素子が搭載される第１搭載部と、
    前記第１搭載部に隣接して形成されており、第２半導体素子が搭載される第２搭載部と、
    前記第１搭載部に形成されており、前記第１半導体素子の信号用電極と接続される多数の信号用の第１半導体素子接続パッドと、
    前記第２搭載部に形成されており、前記第２半導体素子の信号用電極と接続される多数の信号用の第２半導体素子接続パッドと、
    前記信号用導体の一部から成り、互いに対応する前記信号用の第１半導体素子接続パッドと信号用の第２半導体素子接続パッドとを電気的に接続する多数の信号用接続導体と、
    を具備して成る配線基板であって、
    前記信号用接続導体は、ビアホールを介して前記コア基板の上面側の前記絶縁層表面のみを経由する第１配線群と、前記スルーホールおよびビアホールを介して前記コア基板の下面側の前記絶縁層表面を経由する第２配線群とを有していることを特徴とする配線基板。
  2. 前記信号用接続導体が経由する前記スルーホール同士の間には、前記接地用導体が形成された前記スルーホールが配設されていることを特徴とする請求項１に記載の配線基板。
  3. 前記信号用接続導体は、半数が前記第１配線群であり、残り半数が前記第２配線群であることを特徴とする請求項１または２に記載の配線基板。
JP2016058263A 2016-03-23 2016-03-23 配線基板 Active JP6669547B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2016058263A JP6669547B2 (ja) 2016-03-23 2016-03-23 配線基板
US15/460,725 US9917047B2 (en) 2016-03-23 2017-03-16 Wiring board
KR1020170033657A KR101959240B1 (ko) 2016-03-23 2017-03-17 배선 기판
TW106109332A TWI635567B (zh) 2016-03-23 2017-03-21 佈線基板
CN201710180360.8A CN107231744B (zh) 2016-03-23 2017-03-23 布线基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2016058263A JP6669547B2 (ja) 2016-03-23 2016-03-23 配線基板

Publications (2)

Publication Number Publication Date
JP2017174931A true JP2017174931A (ja) 2017-09-28
JP6669547B2 JP6669547B2 (ja) 2020-03-18

Family

ID=59899052

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016058263A Active JP6669547B2 (ja) 2016-03-23 2016-03-23 配線基板

Country Status (5)

Country Link
US (1) US9917047B2 (ja)
JP (1) JP6669547B2 (ja)
KR (1) KR101959240B1 (ja)
CN (1) CN107231744B (ja)
TW (1) TWI635567B (ja)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP2019114677A (ja) * 2017-12-25 2019-07-11 イビデン株式会社 プリント配線板
JP7279464B2 (ja) * 2019-03-28 2023-05-23 株式会社アイシン 電子基板
JP2022032293A (ja) * 2020-08-11 2022-02-25 日本メクトロン株式会社 配線体およびその製造方法

Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056961A (ja) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd インターポーザ
JP2006237385A (ja) * 2005-02-25 2006-09-07 Renesas Technology Corp 半導体装置
JP2007213375A (ja) * 2006-02-10 2007-08-23 Renesas Technology Corp マイクロコンピュータ及び半導体装置
JP2008153288A (ja) * 2006-12-14 2008-07-03 Renesas Technology Corp 半導体装置
JP2009290044A (ja) * 2008-05-30 2009-12-10 Kyocer Slc Technologies Corp 配線基板
JP2012033786A (ja) * 2010-07-31 2012-02-16 Kyocer Slc Technologies Corp 配線基板
JP2013110293A (ja) * 2011-11-22 2013-06-06 Kyocer Slc Technologies Corp 配線基板
JP2014165218A (ja) * 2013-02-21 2014-09-08 Ibiden Co Ltd 配線板、及び、配線板の製造方法
JP2015005612A (ja) * 2013-06-20 2015-01-08 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
JP2015106599A (ja) * 2013-11-29 2015-06-08 京セラサーキットソリューションズ株式会社 配線基板
JP2015159167A (ja) * 2014-02-24 2015-09-03 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015207677A (ja) * 2014-04-22 2015-11-19 京セラサーキットソリューションズ株式会社 配線基板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5841190A (en) * 1995-05-19 1998-11-24 Ibiden Co., Ltd. High density multi-layered printed wiring board, multi-chip carrier and semiconductor package
JP2002314031A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
KR101329931B1 (ko) * 2006-04-25 2013-11-28 니혼도꾸슈도교 가부시키가이샤 배선기판
JP2008004579A (ja) 2006-06-20 2008-01-10 Renesas Technology Corp 半導体装置
US8124429B2 (en) * 2006-12-15 2012-02-28 Richard Norman Reprogrammable circuit board with alignment-insensitive support for multiple component contact types
JP5931547B2 (ja) * 2012-03-30 2016-06-08 イビデン株式会社 配線板及びその製造方法
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
US8916981B2 (en) * 2013-05-10 2014-12-23 Intel Corporation Epoxy-amine underfill materials for semiconductor packages
TW201503777A (zh) * 2013-05-30 2015-01-16 Kyocera Slc Technologies Corp 配線基板
JP2014236187A (ja) * 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
JP2014236188A (ja) * 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
US9041205B2 (en) * 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components
US9209154B2 (en) 2013-12-04 2015-12-08 Bridge Semiconductor Corporation Semiconductor package with package-on-package stacking capability and method of manufacturing the same
JP2015226034A (ja) * 2014-05-30 2015-12-14 京セラサーキットソリューションズ株式会社 配線基板
TWI581387B (zh) 2014-09-11 2017-05-01 矽品精密工業股份有限公司 封裝結構及其製法

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005056961A (ja) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd インターポーザ
JP2006237385A (ja) * 2005-02-25 2006-09-07 Renesas Technology Corp 半導体装置
JP2007213375A (ja) * 2006-02-10 2007-08-23 Renesas Technology Corp マイクロコンピュータ及び半導体装置
JP2008153288A (ja) * 2006-12-14 2008-07-03 Renesas Technology Corp 半導体装置
JP2009290044A (ja) * 2008-05-30 2009-12-10 Kyocer Slc Technologies Corp 配線基板
JP2012033786A (ja) * 2010-07-31 2012-02-16 Kyocer Slc Technologies Corp 配線基板
JP2013110293A (ja) * 2011-11-22 2013-06-06 Kyocer Slc Technologies Corp 配線基板
JP2014165218A (ja) * 2013-02-21 2014-09-08 Ibiden Co Ltd 配線板、及び、配線板の製造方法
JP2015005612A (ja) * 2013-06-20 2015-01-08 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
JP2015106599A (ja) * 2013-11-29 2015-06-08 京セラサーキットソリューションズ株式会社 配線基板
JP2015159167A (ja) * 2014-02-24 2015-09-03 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015207677A (ja) * 2014-04-22 2015-11-19 京セラサーキットソリューションズ株式会社 配線基板

Also Published As

Publication number Publication date
CN107231744A (zh) 2017-10-03
CN107231744B (zh) 2019-09-24
KR101959240B1 (ko) 2019-07-04
US20170278781A1 (en) 2017-09-28
JP6669547B2 (ja) 2020-03-18
KR20170110514A (ko) 2017-10-11
TWI635567B (zh) 2018-09-11
US9917047B2 (en) 2018-03-13
TW201739003A (zh) 2017-11-01

Similar Documents

Publication Publication Date Title
JP6669547B2 (ja) 配線基板
US9247654B2 (en) Carrier substrate and manufacturing method thereof
US9743534B2 (en) Wiring board with built-in electronic component and method for manufacturing the same
KR20150138059A (ko) 배선 기판
KR20160051614A (ko) 배선 기판
KR101507268B1 (ko) 연성회로기판의 그라운드 확장 구조
US20160219690A1 (en) Wiring board
TWI706518B (zh) 佈線基板
JP2018082070A (ja) 配線基板およびこれを用いた電子装置
JP6725378B2 (ja) アンテナモジュール
JP2017063153A (ja) 配線基板
US10512173B1 (en) Wiring board
JP2019114617A (ja) 配線基板
JP2019079988A (ja) 配線基板
JP7010727B2 (ja) 配線基板
JP2017045821A (ja) 半導体素子搭載基板
JP2015126153A (ja) 配線基板
JP2017084890A (ja) 配線基板
KR101926729B1 (ko) 인쇄회로기판
JP2013030514A (ja) 配線基板およびその製造方法
JP2016072426A (ja) 配線基板の製造方法
JP2013140930A (ja) 回路基板
JP2020088202A (ja) 配線基板
US20160219698A1 (en) Wiring board
JP2015103779A (ja) 配線基板

Legal Events

Date Code Title Description
A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20181113

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190724

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190806

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20190904

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20200128

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20200227

R150 Certificate of patent or registration of utility model

Ref document number: 6669547

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150