TWI635567B - 佈線基板 - Google Patents

佈線基板 Download PDF

Info

Publication number
TWI635567B
TWI635567B TW106109332A TW106109332A TWI635567B TW I635567 B TWI635567 B TW I635567B TW 106109332 A TW106109332 A TW 106109332A TW 106109332 A TW106109332 A TW 106109332A TW I635567 B TWI635567 B TW I635567B
Authority
TW
Taiwan
Prior art keywords
semiconductor element
signal
hole
wiring
core substrate
Prior art date
Application number
TW106109332A
Other languages
English (en)
Other versions
TW201739003A (zh
Inventor
田口貴之
Original Assignee
京瓷股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京瓷股份有限公司 filed Critical 京瓷股份有限公司
Publication of TW201739003A publication Critical patent/TW201739003A/zh
Application granted granted Critical
Publication of TWI635567B publication Critical patent/TWI635567B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H05K1/116—Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/111—Pads for surface mounting, e.g. lay-out
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H05K3/429—Plated through-holes specially for multilayer circuits, e.g. having connections to inner circuit layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4602—Manufacturing multilayer circuits characterized by a special circuit board as base or central core whereon additional circuit layers are built or additional circuit boards are laminated
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/096—Vertically aligned vias, holes or stacked vias
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本發明提供一種佈線基板，係具備：芯體基板；絕緣層；信號用、接地用及電源用的各佈線導體；第1搭載部，係搭載有第1半導體元件；第2搭載部，係搭載有第2半導體元件；多個第1半導體元件連接焊盤，係與第1半導體元件的信號用電極連接；多個第2半導體元件連接焊盤，係與第2半導體元件的信號用電極連接；以及多個信號用連接導體，係連接第1半導體元件連接焊盤和第2半導體元件連接焊盤；信號用連接導體具有僅經過芯體基板的上表面側的第1佈線組及經過芯體基板的下表面側的第2佈線組。

Description

佈線基板
本開示係關於一種搭載多個半導體元件的佈線基板。
近幾年，在可攜式遊戲機、通信設備所代表的電子設備的高功能化、小型化的推進過程中，對於這些電子設備所使用的佈線基板也逐漸要求高功能化、小型化。因此，在佈線基板上，相接近地搭載具備很多運算系統的多個半導體元件，且藉由高密度形成的佈線導體來互相連接多個半導體元件。搭載這種多個半導體元件的習知技術中的佈線基板係例如記載於日本特開2008-4579號公報中。
本開示的佈線基板係具備：芯體基板，係具有多個貫穿孔(through hole)；絕緣層，係在該芯體基板的上下表面分別層疊多層，且在各層具有多個通孔(via hole)；信號用、接地用及電源用的各佈線導體，係形成在前述芯體基板表面及貫穿孔內，且形成在前述絕緣層表面及通孔內；第1搭載部，係形成於最上層的前述絕緣層表 面，且搭載有第1半導體元件；第2搭載部，係與前述第1搭載部相鄰地形成，且搭載有第2半導體元件；多個信號用的第1半導體元件連接焊盤，係形成於前述第1搭載部，且與前述第1半導體元件的信號用電極連接；多個信號用的第2半導體元件連接焊盤，係形成於前述第2搭載部，且與前述第2半導體元件的信號用電極連接；以及多個信號用連接導體，係由前述信號用的佈線導體的一部分所構成，且將彼此對應的前述信號用的第1半導體元件連接焊盤和信號用的第2半導體元件連接焊盤予以電性連接。前述信號用連接導體具有：第1佈線組，係經由通孔後僅經過前述芯體基板的上表面側的前述絕緣層表面；以及第2佈線組，係經由前述貫穿孔及通孔後經過前述芯體基板的下表面側的前述絕緣層表面。
1‧‧‧絕緣基板
1a‧‧‧芯體基板
1b‧‧‧絕緣層
2‧‧‧佈線導體
2G‧‧‧接地用的佈線導體
2P‧‧‧電源用的佈線導體
2S‧‧‧信號用的佈線導體
3‧‧‧通孔
3G‧‧‧接地用的通孔
3P‧‧‧電源用的通孔
3S‧‧‧信號用的通孔
4‧‧‧通孔
4G‧‧‧接地用的通孔
4P‧‧‧電源用的通孔
4S‧‧‧信號用的通孔
5‧‧‧第1半導體元件連接焊盤
5G‧‧‧接地用的第1半導體元件連接焊盤
5P‧‧‧電源用的第1半導體元件連接焊盤
5S‧‧‧信號用的第1半導體元件連接焊盤
6‧‧‧第2半導體元件連接焊盤
6G‧‧‧接地用的第1半導體元件連接焊盤
6P‧‧‧電源用的第1半導體元件連接焊盤
6S‧‧‧信號用的第1半導體元件連接焊盤
7G‧‧‧接地用連接導體
7P‧‧‧電源用連接導體
7S‧‧‧信號用連接導體
8‧‧‧外部連接焊盤
8G‧‧‧接地用的外部連接焊盤
8P‧‧‧電源用的外部連接焊盤
8S‧‧‧信號用的外部連接焊盤
A‧‧‧佈線基板
S1‧‧‧第1半導體元件
S2‧‧‧第2半導體元件
X1‧‧‧第1搭載部
X2‧‧‧第2搭載部
第1圖是表示本開示之佈線基板A的一實施形態的主要部分示意剖視圖。
依據第1圖說明本開示之佈線基板A的一實施形態。第1圖是表示相接近地搭載的半導體元件附近的狀態的佈線基板A的主要部分示意剖視圖。本開示的佈線基板A係具備絕緣基板1和佈線導體2。
絕緣基板1係在芯體基板1a的上下表面層疊增層(bid up)用的絕緣層1b而形成。在芯體基板1a形成 有多個貫穿孔(through hole)3。貫穿孔3包括信號用的貫穿孔3S、電源用的貫穿孔3P和接地用的貫穿孔3G。貫穿孔3的直徑是50至300μm程度，例如藉由噴砂加工、鑽孔加工來形成。
在增層用的絕緣層1b中形成多個通孔(via hole)4。通孔4包括信號用的通孔4S、電源用的通孔4P和接地用的通孔4G。通孔4的直徑是50至100μm程度，例如藉由雷射加工來形成。
芯體基板1a及絕緣層1b係例如由環氧樹脂、雙馬來醯亞胺三嗪(BT)樹脂等熱固化性樹脂所形成。在絕緣基板1的上表面彼此相鄰地形成搭載有第1半導體元件S1的第1搭載部X1及搭載有第2半導體元件S2的第2搭載部X2。
佈線導體2係形成在芯體基板1a的表面及貫穿孔3的內側、以及絕緣層1b的表面及通孔4的內側。佈線導體2係具有信號用佈線導體2S、電源用佈線導體2P以及接地用佈線導體2G。信號用佈線導體2S具有設置在絕緣層1b的表面的很多個細的帶狀圖案。電源用佈線導體2P及接地用佈線導體2G具有與信號用佈線導體2S隔開預定間隔且形成在同一絕緣層1b表面、其上層或下層的絕緣層1b表面的平坦狀圖案。佈線導體2係例如藉由公知的半添加法(semiadditive method)、削減法(subtractive method)，經鍍銅等良導電性金屬所形成。
佈線導體2的一部分係在第1搭載部X1形 成有很多個第1半導體元件連接焊盤5。第1半導體元件連接焊盤5係具有信號用的第1半導體元件連接焊盤5S、電源用的第1半導體元件連接焊盤5P及接地用的第1半導體元件連接焊盤5G。信號用的第1半導體元件連接焊盤5S係與第1半導體元件S1的信號用電極連接。電源用的第1半導體元件連接焊盤5P係與第1半導體元件S1的電源用電極連接。接地用的第1半導體元件連接焊盤5G係與第1半導體元件S1的接地用電極連接。
佈線導體2的一部分係在第2搭載部X2形成很多個第2半導體元件連接焊盤6。第2半導體元件連接焊盤6係具有信號用的第2半導體元件連接焊盤6S、電源用的第2半導體元件連接焊盤6P以及接地用的第2半導體元件連接焊盤6G。信號用的第2半導體元件連接焊盤6S係與第2半導體元件S2的信號用電極連接。電源用的第2半導體元件連接焊盤6P係與第2半導體元件S2的電源用電極連接。接地用的第2半導體元件連接焊盤6G係與第2半導體元件S2的接地用電極連接。
第1半導體元件連接焊盤5和第2半導體元件連接焊盤6，係藉由佈線導體2的一部分將分別對應的焊盤彼此予以連接。亦即，信號用的第1半導體元件連接焊盤5S與信號用的第2半導體元件連接焊盤6S，係藉由以包含帶狀圖案的信號用佈線導體2S所構成的多個信號用連接導體7S而連接。電源用的第1半導體元件連接焊盤5P與電源用的第2半導體元件連接焊盤6P，係藉由以包含 平坦狀圖案的電源用佈線導體2P所構成的電源用連接導體7P連接。接地用的第1半導體元件連接焊盤5G與接地用的第2半導體元件連接焊盤6G，係藉由以包含平坦狀圖案的接地用佈線導體2G所構成的接地用連接導體7G連接。
信號用的第1及第2半導體元件連接焊盤5S、6S係與第1及第2半導體元件S1、S2的運算系統對應，例如被分類為40系統。每一系統的焊盤數是約50個。屬於同一系統的信號用的第1及第2半導體元件連接焊盤5S、6S彼此係藉由約50個信號用連接導體7S而連接。
與所有運算系統中之半數系統對應的信號用連接導體7S係形成經由信號用的通孔4S後僅經過芯體基板1a的上表面側的絕緣層1b的表面的第1佈線組。與所有運算系統中之剩餘半數系統對應的信號用連接導體7S係形成經由信號用的貫穿孔3S及信號用的通孔4S後經過芯體基板1a的下表面側的第2佈線組。
在彼此相鄰地配置信號用的貫穿孔3S的情況下，較佳為在信號用的貫穿孔3S彼此之間配置接地用的貫穿孔3G。由此，能夠減低在信號用的貫穿孔3S彼此之間產生的雜訊干擾。
外部連接焊盤8係由形成在絕緣基板1的下表面的佈線導體2的一部分所構成，在絕緣基板1的下表面側配置多個外部連接焊盤8。外部連接焊盤8包含信號用的外部連接焊盤8S、電源用的外部連接焊盤8P及接地 用的外部連接焊盤8G。外部電路基板的佈線導體係經由焊料與外部連接焊盤8連接。由此，第1及第2半導體元件S1、S2係與外部電路基板電性連接。
但是，在電性連接信號用的第1及第2半導體元件連接焊盤5S、6S的信號用連接導體7S全部形成在芯體基板1a的上表面側的絕緣層1b表面的情況下，信號用的第1及第2半導體元件連接焊盤5S、6S係分別大概是2000個左右，連接兩者的信號用連接導體7S的佈線數也達到2000根左右，所以為了形成信號用連接導體7S，在芯體基板1a上表面側需要很多絕緣層1b。
此外，為了減低佈線基板的翹曲，必須以芯體基板1a為中心使上表面側和下表面側的絕緣層數相對稱，以取得上下的平衡，為此必須在芯體基板1a下表面側也形成很多個絕緣層1b。
結果，佈線基板的層數會增多，而無法實現佈線基板的薄型化。
相對於此，根據本公開的佈線基板A，連接信號用的第1半導體元件連接焊盤5S和信號用的第2半導體元件連接焊盤6S的信號用連接導體7S係被分成第1佈線組和第2佈線組，該第1佈線組係經由通孔4S後僅經過芯體基板1a的上表面側的絕緣層1b的表面，該第2佈線組係經由貫穿孔3S及通孔4S後經過芯體基板1a的下表面側的絕緣層1b的表面。因此，能夠使上表面側的絕緣層1b的數自減少達與第2佈線組所經過的下表面側的絕緣層 1b相對應的程度。同時，能夠減少為了取得與上表面側的絕緣層1b的平衡而設置的下表面側的絕緣層1b的層數。因此，能夠提供一種抑制絕緣層1b的層數增加來實現薄型化的佈線基板。
本開示並不限於上述的一實施形態，只要在申請專利範圍記載的範圍內，就能夠進行各種變更、改良。例如，在上述的一實施形態中，顯示出形成有搭載第1及第2半導體元件S1、S2的第1及第2搭載部X1、X2這兩個搭載部的情況，但是也可以具有三個以上的搭載部。

Claims (5)

  1. 一種佈線基板，係具備：芯體基板，係具有多個貫穿孔；絕緣層，係在該芯體基板的上下表面分別層疊多層，在各層具有多個通孔；信號用、接地用及電源用的各佈線導體，係形成在前述芯體基板表面及貫穿孔內、且形成在前述絕緣層表面及通孔內；第1搭載部，係形成在最上層的前述絕緣層表面，且搭載有第1半導體元件，該第1半導體元件係具有複數個運算系統的信號用電極；第2搭載部，係形成為與前述第1搭載部相鄰，且搭載有第2半導體元件，該第2半導體元件係具有與前述第1半導體元件的前述複數個運算系統相對應的複數個運算系統的信號用電極；多個信號用的第1半導體元件連接焊盤，係形成於前述第1搭載部，且與前述第1半導體元件的信號用電極連接；多個信號用的第2半導體元件連接焊盤，係形成於前述第2搭載部，且與前述第2半導體元件的信號用電極連接；以及多個信號用連接導體，係由前述信號用的佈線導體的一部分所構成，且將彼此對應的前述信號用的第1半導體元件連接焊盤和前述信號用的第2半導體元件連接焊盤予以電性連接，前述信號用連接導體具有：第1佈線組，係以經由通孔後僅經過前述芯體基板的上表面側的前述絕緣層表面之方式連接前述第1搭載部之一部分演算系統的前述信號用的第1半導體元件連接焊盤、及與前述第1搭載部之一部分演算系統相對應的前述第2搭載部之演算系統的前述信號用的第2半導體元件連接焊盤；以及第2佈線組，係以經由前述貫穿孔及通孔後經過前述芯體基板的下表面側的前述絕緣層表面之方式連接前述第1搭載部之剩餘部分演算系統的前述信號用的第1半導體元件連接焊盤、及與前述第1搭載部之剩餘部分演算系統相對應的前述第2搭載部之演算系統的前述信號用的第2半導體元件連接焊盤。
  2. 如申請專利範圍第1項所述的佈線基板，其中，在前述信號用連接導體所經過的前述貫穿孔彼此之間，配置形成有前述接地用導體的前述貫穿孔。
  3. 如申請專利範圍第1或2項所述的佈線基板，其中，前述信號用連接導體的半數是前述第1佈線組，剩餘的半數是前述第2佈線組。
  4. 如申請專利範圍第1項所述的佈線基板，其中，前述貫穿孔的直徑是50至300μm。
  5. 如申請專利範圍第1項所述的佈線基板，其中，前述通孔的直徑是50至100μm。
TW106109332A 2016-03-23 2017-03-21 佈線基板 TWI635567B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016-058263 2016-03-23
JP2016058263A JP6669547B2 (ja) 2016-03-23 2016-03-23 配線基板

Publications (2)

Publication Number Publication Date
TW201739003A TW201739003A (zh) 2017-11-01
TWI635567B true TWI635567B (zh) 2018-09-11

Family

ID=59899052

Family Applications (1)

Application Number Title Priority Date Filing Date
TW106109332A TWI635567B (zh) 2016-03-23 2017-03-21 佈線基板

Country Status (5)

Country Link
US (1) US9917047B2 (zh)
JP (1) JP6669547B2 (zh)
KR (1) KR101959240B1 (zh)
CN (1) CN107231744B (zh)
TW (1) TWI635567B (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20190012485A (ko) * 2017-07-27 2019-02-11 삼성전기주식회사 인쇄회로기판 및 그 제조 방법
JP2019114677A (ja) * 2017-12-25 2019-07-11 イビデン株式会社 プリント配線板
JP7279464B2 (ja) * 2019-03-28 2023-05-23 株式会社アイシン 電子基板
JP2022032293A (ja) * 2020-08-11 2022-02-25 日本メクトロン株式会社 配線体およびその製造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201523834A (zh) * 2013-12-04 2015-06-16 Bridge Semiconductor Corp 具有堆疊式封裝能力之半導體封裝件及其製作方法
TW201611215A (zh) * 2014-09-11 2016-03-16 矽品精密工業股份有限公司 封裝結構及其製法

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2004100260A1 (ja) * 1995-05-19 2004-11-18 Kouta Noda 高密度多層プリント配線版、マルチチップキャリア及び半導体パッケージ
JP2002314031A (ja) * 2001-04-13 2002-10-25 Fujitsu Ltd マルチチップモジュール
JP2005056961A (ja) * 2003-07-31 2005-03-03 Ngk Spark Plug Co Ltd インターポーザ
US7613007B2 (en) * 2004-12-21 2009-11-03 E. I. Du Pont De Nemours And Company Power core devices
JP4674850B2 (ja) * 2005-02-25 2011-04-20 ルネサスエレクトロニクス株式会社 半導体装置
JP4662474B2 (ja) * 2006-02-10 2011-03-30 ルネサスエレクトロニクス株式会社 データ処理デバイス
US7808799B2 (en) * 2006-04-25 2010-10-05 Ngk Spark Plug Co., Ltd. Wiring board
JP2008004579A (ja) 2006-06-20 2008-01-10 Renesas Technology Corp 半導体装置
JP4812107B2 (ja) * 2006-12-14 2011-11-09 ルネサスエレクトロニクス株式会社 半導体装置
US8124429B2 (en) * 2006-12-15 2012-02-28 Richard Norman Reprogrammable circuit board with alignment-insensitive support for multiple component contact types
JP2009290044A (ja) * 2008-05-30 2009-12-10 Kyocer Slc Technologies Corp 配線基板
JP2012033786A (ja) * 2010-07-31 2012-02-16 Kyocer Slc Technologies Corp 配線基板
JP5791078B2 (ja) * 2011-11-22 2015-10-07 京セラサーキットソリューションズ株式会社 配線基板
JP5931547B2 (ja) * 2012-03-30 2016-06-08 イビデン株式会社 配線板及びその製造方法
JP2014165218A (ja) * 2013-02-21 2014-09-08 Ibiden Co Ltd 配線板、及び、配線板の製造方法
JP6013960B2 (ja) * 2013-03-28 2016-10-25 京セラ株式会社 配線基板
US8916981B2 (en) * 2013-05-10 2014-12-23 Intel Corporation Epoxy-amine underfill materials for semiconductor packages
TW201503777A (zh) * 2013-05-30 2015-01-16 Kyocera Slc Technologies Corp 配線基板
JP2014236187A (ja) * 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
JP2014236188A (ja) * 2013-06-05 2014-12-15 イビデン株式会社 配線板及びその製造方法
JP2015005612A (ja) * 2013-06-20 2015-01-08 イビデン株式会社 パッケージ基板及びパッケージ基板の製造方法
US9041205B2 (en) * 2013-06-28 2015-05-26 Intel Corporation Reliable microstrip routing for electronics components
JP6034279B2 (ja) * 2013-11-29 2016-11-30 京セラ株式会社 配線基板
JP2015159167A (ja) * 2014-02-24 2015-09-03 イビデン株式会社 プリント配線板及びプリント配線板の製造方法
JP2015207677A (ja) * 2014-04-22 2015-11-19 京セラサーキットソリューションズ株式会社 配線基板
JP2015226034A (ja) * 2014-05-30 2015-12-14 京セラサーキットソリューションズ株式会社 配線基板

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW201523834A (zh) * 2013-12-04 2015-06-16 Bridge Semiconductor Corp 具有堆疊式封裝能力之半導體封裝件及其製作方法
TW201611215A (zh) * 2014-09-11 2016-03-16 矽品精密工業股份有限公司 封裝結構及其製法

Also Published As

Publication number Publication date
JP6669547B2 (ja) 2020-03-18
KR20170110514A (ko) 2017-10-11
CN107231744A (zh) 2017-10-03
JP2017174931A (ja) 2017-09-28
KR101959240B1 (ko) 2019-07-04
US20170278781A1 (en) 2017-09-28
TW201739003A (zh) 2017-11-01
US9917047B2 (en) 2018-03-13
CN107231744B (zh) 2019-09-24

Similar Documents

Publication Publication Date Title
TWI635567B (zh) 佈線基板
TWI572256B (zh) 線路板及電子總成
US20160086885A1 (en) Package substrate
CN108024441A (zh) 布线基板以及使用了该布线基板的电子装置
US9635753B2 (en) Wiring board
US8829361B2 (en) Wiring board and mounting structure using the same
JP2015211147A (ja) 配線基板
JP7002321B2 (ja) 配線基板
JP2018082070A (ja) 配線基板およびこれを用いた電子装置
JP6889090B2 (ja) 配線基板
JP6725378B2 (ja) アンテナモジュール
TWI809624B (zh) 電路板結構
US10512173B1 (en) Wiring board
TWI818465B (zh) 多層印刷電路板結構
JP7010727B2 (ja) 配線基板
JP6991059B2 (ja) 保護回路モジュール、電子装置
JP2017063153A (ja) 配線基板
TWM630227U (zh) 多層印刷電路板結構
JP2020088202A (ja) 配線基板
JP2015226035A (ja) 配線基板
JP2019096809A (ja) 配線基板
US8780574B2 (en) Double-sided printed circuit board
TW202038387A (zh) 封裝載板以及封裝結構
JP2018081972A (ja) 配線基板
JP2018032653A (ja) 配線基板