JP2015211147A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2015211147A JP2015211147A JP2014092396A JP2014092396A JP2015211147A JP 2015211147 A JP2015211147 A JP 2015211147A JP 2014092396 A JP2014092396 A JP 2014092396A JP 2014092396 A JP2014092396 A JP 2014092396A JP 2015211147 A JP2015211147 A JP 2015211147A
- Authority
- JP
- Japan
- Prior art keywords
- insulating layer
- conductor
- layer
- holes
- region
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
Description
配線基板Bは、コア用の導体層13が被着されたコア用の絶縁層11と、その上下に積層されたビルドアップ用の絶縁層12と、絶縁層12の表面に被着されたビルドアップ用の導体層14と、さらにその上に被着されたソルダーレジスト層15とを備えている。
絶縁層11は、多数のスルーホール16を備えており、スルーホール16の内壁および上下面に導体層13が被着されている。スルーホール16内に被着された導体層13は、スルーホール導体13aを形成している。絶縁層11の上下面に被着された導体層13はスルーホール導体13aに接続するためのランド13bおよび接地または電源用の導体層13cを形成している。
絶縁層12は、導体層13を含む絶縁層11の上下に、その一部がスルーホール16内を充填するようにして積層されている。絶縁層12には、複数のビアホール17が形成されている。ビアホール17内および絶縁層12表面には、導体層14が被着されている。ビアホール17内に被着された導体層14は、ビア導体14aを形成している。上面側の絶縁層12の表面に被着された導体層14は、半導体素子接続パッド14bおよび信号用の帯状配線導体14cを形成している。半導体素子接続パッド14bは、上面側の絶縁層12上の中央部に密集して配置されており、その多くがその直下に形成されたビア導体14aを介してランド13bに接続されている。帯状配線導体14cは、その一端が一部の半導体素子接続パッド14bに接続されており、接地または電源用の導体層13cと対向する位置を上面側の絶縁層12の中央部から外周部へ向けて延在している。そして、上面側の絶縁層12の外周部において、ビア導体14aを介してランド13bに接続されている。
下面側の絶縁層12の表面に被着された導体層14は、回路基板接続パッド14dを形成している。回路基板接続パッド14dは、ビア導体14aを介してランド13bや接地または電源用の導体層13cに接続されている。
ソルダーレジスト層15は、絶縁層12表面に被着されている。上面側のソルダーレジスト層15は、半導体素子接続パッド14bを露出する開口部15aを有している。また、下面側のソルダーレジスト層15は、回路基板接続パッド14dを露出する開口部15bを有している。
その結果、帯状配線導体14cと接地または電源用の導体層13cとの間に介在する絶縁層12厚みが配線基板Bの中央部と外周部とで不均一となる。このため、帯状配線導体14cにおけるインピーダンスを所定の値に調整することが困難となり、信号を安定的に伝送することができない場合がある。
このため、第1の領域において第2の絶縁層がスルーホール内に充填される量と、第2の領域において第2の絶縁層がスルーホール内およびダミーのスルーホール内に充填される量との差を小さくすることができる。
これにより、第1の領域上から第2の領域上にかけて、帯状配線導体と導体層との間の第2の絶縁層の厚みが均一化される。その結果、インピーダンスを所定の値に調整して信号を安定的に伝送することが可能な配線基板を提供することができる。
図1に示すように本例の配線基板Aは、コア用の導体層3が被着されたコア用の絶縁層1と、その上下に積層されたビルドアップ用の絶縁層2と、絶縁層2の表面に被着されたビルドアップ用の導体層4と、さらにその上に被着されたソルダーレジスト層5とを備えている。そして、配線基板Aの上面中央部に半導体素子が搭載される。
下面側の絶縁層2の表面に被着された導体層4は、回路基板接続パッド4dを形成している。回路基板接続パッド4dは、ビア導体4aを介してランド3bや接地または電源用の導体層3cに接続されている。
したがって、スルーホール6が密に形成された領域X上から、スルーホール6が疎に形成された領域Y上にかけての帯状配線導体4cと接地または電源用の導体層3cとの間の絶縁層2の厚みが均一化される。その結果、インピーダンスを所定の値に調整して信号を安定的に伝送することが可能な配線基板Aを提供することができる。
なお、ダミーのスルーホールHは、帯状配線導体4cから50〜500μm程度離れた位置に並設することが好ましい。50μmよりも近い位置に並設すると、帯状配線導体4cがダミーのスルーホールHの凹部の影響を受けて平滑に形成できないおそれがある。
また、500μmを超えた位置に並設すると、帯状配線導体4cと接地または電源用の導体層3cとの間の絶縁層2の厚みを均一化する効果が小さくなるおそれがある。
2 (第2の)絶縁層
3 導体層
4c 帯状配線導体
6 スルーホール
5 ソルダーレジスト層
A 配線基板
H ダミーのスルーホール
X 第1の領域
Y 第2の領域
Claims (1)
- 多数のスルーホールが第1の配列密度で形成された第1の領域と、多数のスルーホールが前記第1の配列密度よりも小さな第2の配列密度で形成された第2の領域とを有するとともに表面に接地または電源用の導体層が形成された第1の絶縁層と、前記導体層を含む前記第1の絶縁層上に積層されているとともに前記スルーホール内を充填する第2の絶縁層と、該第2の絶縁層表面の前記第1の領域上から前記第2の領域上にかけて前記導体層と対向するようにして延在する信号用の帯状配線導体とを具備して成る配線基板であって、前記第1の絶縁層の前記第2の領域における前記帯状配線導体と対向する部位の両隣に、前記帯状配線導体に沿って多数のダミーのスルーホールが並設されているとともに該ダミーのスルーホール内を前記第2の絶縁層が充填することにより、前記第1の領域上から前記第2の領域上にかけての前記帯状配線導体と前記導体層との間の前記第2の絶縁層の厚みが均一化されていることを特徴とする配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014092396A JP2015211147A (ja) | 2014-04-28 | 2014-04-28 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014092396A JP2015211147A (ja) | 2014-04-28 | 2014-04-28 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2015211147A true JP2015211147A (ja) | 2015-11-24 |
Family
ID=54613125
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014092396A Pending JP2015211147A (ja) | 2014-04-28 | 2014-04-28 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2015211147A (ja) |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017139433A (ja) * | 2016-02-05 | 2017-08-10 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
JP2018061063A (ja) * | 2018-01-05 | 2018-04-12 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
JP2018125491A (ja) * | 2017-02-03 | 2018-08-09 | 大日本印刷株式会社 | 導電基板およびその製造方法 |
JP2022046713A (ja) * | 2017-02-03 | 2022-03-23 | 大日本印刷株式会社 | 導電基板およびその製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217508A (ja) * | 2000-01-31 | 2001-08-10 | Toshiba Corp | プリント基板 |
JP2004031812A (ja) * | 2002-06-27 | 2004-01-29 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2012033529A (ja) * | 2010-07-28 | 2012-02-16 | Kyocer Slc Technologies Corp | 配線基板 |
-
2014
- 2014-04-28 JP JP2014092396A patent/JP2015211147A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001217508A (ja) * | 2000-01-31 | 2001-08-10 | Toshiba Corp | プリント基板 |
JP2004031812A (ja) * | 2002-06-27 | 2004-01-29 | Ngk Spark Plug Co Ltd | 配線基板の製造方法 |
JP2012033529A (ja) * | 2010-07-28 | 2012-02-16 | Kyocer Slc Technologies Corp | 配線基板 |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2017139433A (ja) * | 2016-02-05 | 2017-08-10 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
WO2017135395A1 (ja) * | 2016-02-05 | 2017-08-10 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
US20190080977A1 (en) * | 2016-02-05 | 2019-03-14 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and manufacturing method thereof |
US10755996B2 (en) | 2016-02-05 | 2020-08-25 | Dai Nippon Printing Co., Ltd. | Through electrode substrate and manufacturing method thereof |
TWI738712B (zh) * | 2016-02-05 | 2021-09-11 | 日商大日本印刷股份有限公司 | 貫通電極基板及其製造方法 |
TWI772135B (zh) * | 2016-02-05 | 2022-07-21 | 日商大日本印刷股份有限公司 | 貫通電極基板及其製造方法 |
JP2018125491A (ja) * | 2017-02-03 | 2018-08-09 | 大日本印刷株式会社 | 導電基板およびその製造方法 |
JP7003412B2 (ja) | 2017-02-03 | 2022-01-20 | 大日本印刷株式会社 | 導電基板およびその製造方法 |
JP2022046713A (ja) * | 2017-02-03 | 2022-03-23 | 大日本印刷株式会社 | 導電基板およびその製造方法 |
JP7223352B2 (ja) | 2017-02-03 | 2023-02-16 | 大日本印刷株式会社 | 導電基板およびその製造方法 |
JP2018061063A (ja) * | 2018-01-05 | 2018-04-12 | 大日本印刷株式会社 | 貫通電極基板及びその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI466606B (zh) | 具有內埋元件的電路板及其製作方法 | |
TW201711534A (zh) | 柔性線路板及其製作方法 | |
TW201349957A (zh) | 多層電路板及其製作方法 | |
KR102186146B1 (ko) | 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지 | |
JP5311653B2 (ja) | 配線基板 | |
TW201410089A (zh) | 層疊封裝結構及其製作方法 | |
KR102254874B1 (ko) | 패키지 기판 및 패키지 기판 제조 방법 | |
TW201448692A (zh) | 埋入式高密度互連印刷電路板及其製作方法 | |
JP2015211147A (ja) | 配線基板 | |
JP5860246B2 (ja) | 配線基板 | |
KR20150138059A (ko) | 배선 기판 | |
JP2016181574A (ja) | 配線基板 | |
JP2016127148A (ja) | 配線基板の製造方法 | |
CN105789161B (zh) | 封装结构及其制法 | |
JP2012033529A (ja) | 配線基板 | |
JP5370883B2 (ja) | 配線基板 | |
JP2015226035A (ja) | 配線基板 | |
JP4235092B2 (ja) | 配線基板およびこれを用いた半導体装置 | |
JP5808055B2 (ja) | 配線基板 | |
JP2009290044A (ja) | 配線基板 | |
JP5890978B2 (ja) | 配線基板の製造方法 | |
JP4349891B2 (ja) | 配線基板および電子装置 | |
JP4360617B2 (ja) | 配線基板 | |
KR102194719B1 (ko) | 패키지 기판 및 이를 이용한 패키지 | |
JP4508620B2 (ja) | 配線基板 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20160128 |
|
A711 | Notification of change in applicant |
Free format text: JAPANESE INTERMEDIATE CODE: A712 Effective date: 20160401 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20161117 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20161129 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20170523 |