JP2015211147A - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP2015211147A
JP2015211147A JP2014092396A JP2014092396A JP2015211147A JP 2015211147 A JP2015211147 A JP 2015211147A JP 2014092396 A JP2014092396 A JP 2014092396A JP 2014092396 A JP2014092396 A JP 2014092396A JP 2015211147 A JP2015211147 A JP 2015211147A
Authority
JP
Japan
Prior art keywords
insulating layer
conductor
layer
holes
region
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014092396A
Other languages
English (en)
Inventor
貴之 田口
Takayuki Taguchi
貴之 田口
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Circuit Solutions Inc
Original Assignee
Kyocera Circuit Solutions Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Circuit Solutions Inc filed Critical Kyocera Circuit Solutions Inc
Priority to JP2014092396A priority Critical patent/JP2015211147A/ja
Publication of JP2015211147A publication Critical patent/JP2015211147A/ja
Pending legal-status Critical Current

Links

Images

Landscapes

  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】信号を安定的に伝送できる配線基板を提供することを課題とする。【解決手段】多数のスルーホール6が、第1の配列密度で形成された第1の領域Xと、第1の配列密度より小さな第2の配列密度で形成された第2の領域Yとを有し、表面に接地または電源用の導体層3が形成された第1の絶縁層1と、第1の絶縁層1上に積層されスルーホール6内を充填する第2の絶縁層2と、第2の絶縁層2表面の第1の領域X上から第2の領域Y上にかけて導体層3と対向するように延在する信号用の帯状配線導体4cとを具備する配線基板Aであって、第2の領域Yにおける帯状配線導体4cと対向する部位の両隣に、帯状配線導体4cに沿って多数のダミーのスルーホールHが並設されておりダミーのスルーホールH内を第2の絶縁層2が充填することで第1の領域X上から第2の領域Y上にかけての帯状配線導体4cと導体層3との間の第2の絶縁層2厚みが均一化されている。【選択図】図2

Description

本発明は、半導体素子等を搭載するための配線基板に関するものである。
図3に、半導体集積回路素子等の半導体素子を搭載するための従来の配線基板Bを示す。
配線基板Bは、コア用の導体層13が被着されたコア用の絶縁層11と、その上下に積層されたビルドアップ用の絶縁層12と、絶縁層12の表面に被着されたビルドアップ用の導体層14と、さらにその上に被着されたソルダーレジスト層15とを備えている。
絶縁層11は、多数のスルーホール16を備えており、スルーホール16の内壁および上下面に導体層13が被着されている。スルーホール16内に被着された導体層13は、スルーホール導体13aを形成している。絶縁層11の上下面に被着された導体層13はスルーホール導体13aに接続するためのランド13bおよび接地または電源用の導体層13cを形成している。
絶縁層12は、導体層13を含む絶縁層11の上下に、その一部がスルーホール16内を充填するようにして積層されている。絶縁層12には、複数のビアホール17が形成されている。ビアホール17内および絶縁層12表面には、導体層14が被着されている。ビアホール17内に被着された導体層14は、ビア導体14aを形成している。上面側の絶縁層12の表面に被着された導体層14は、半導体素子接続パッド14bおよび信号用の帯状配線導体14cを形成している。半導体素子接続パッド14bは、上面側の絶縁層12上の中央部に密集して配置されており、その多くがその直下に形成されたビア導体14aを介してランド13bに接続されている。帯状配線導体14cは、その一端が一部の半導体素子接続パッド14bに接続されており、接地または電源用の導体層13cと対向する位置を上面側の絶縁層12の中央部から外周部へ向けて延在している。そして、上面側の絶縁層12の外周部において、ビア導体14aを介してランド13bに接続されている。
下面側の絶縁層12の表面に被着された導体層14は、回路基板接続パッド14dを形成している。回路基板接続パッド14dは、ビア導体14aを介してランド13bや接地または電源用の導体層13cに接続されている。
ソルダーレジスト層15は、絶縁層12表面に被着されている。上面側のソルダーレジスト層15は、半導体素子接続パッド14bを露出する開口部15aを有している。また、下面側のソルダーレジスト層15は、回路基板接続パッド14dを露出する開口部15bを有している。
そして、半導体素子の電極を半導体素子接続パッド14bに半田を介して接続するとともに、回路基板接続パッド14dを回路基板の配線導体に半田を介して接続することにより、半導体素子が回路基板に電気的に接続され、半導体素子と回路基板との間で帯状配線導体14cを介して信号を伝送することにより半導体素子が作動する。
なお、絶縁層11の上下面に絶縁層12を積層するには、スルーホール16内壁および上下面に導体層13が被着された絶縁層11の上下面に絶縁層12用の未硬化の樹脂フィルムを重ねるとともに加熱しながら真空プレスする方法が採用されている。このとき、加熱により樹脂フィルムの樹脂が一旦軟化溶融するとともに、その一部が真空プレスによりスルーホール16内に充填される。したがって、絶縁層12の厚みは、スルーホール16内に充填された樹脂の分だけ、元の樹脂フィルムの厚みよりも薄くなる。
ところで、このような配線基板Bにおいては、搭載された半導体素子を良好に作動させるために、半導体素子への十分な接地用および電源用の供給路を確保する必要がある。そのため、半導体素子接続パッド14bが形成された領域に対応する絶縁層11の中央部に、接地用または電源用のスルーホール16を密に配置することにより、接地用または電源用の半導体素子接続パッド14bと回路基板接続パッド14dとをスルーホール16を介して短距離かつ低インダクタンスで接続している。他方、信号用のスルーホール16は、絶縁層11の外周部に疎に配置されている。信号用のスルーホール16を疎に配置することにより、信号用のスルーホール16同士におけるクロストークノイズの発生を低減することができる。
ところが、絶縁層12を絶縁層11上に積層するときに、スルーホール16が密に配置された絶縁層11の中央部では、スルーホール16が疎に配置された外周部と比べて、より多くの絶縁層12用の脂樹がスルーホール16内に充填される。したがって、絶縁層12厚みが、スルーホール16が密に配置された中央部では薄くなり、スルーホール16が疎に配置された外周部では厚いものとなる。
その結果、帯状配線導体14cと接地または電源用の導体層13cとの間に介在する絶縁層12厚みが配線基板Bの中央部と外周部とで不均一となる。このため、帯状配線導体14cにおけるインピーダンスを所定の値に調整することが困難となり、信号を安定的に伝送することができない場合がある。
特開2001−102755号公報
本発明は、帯状配線導体と接地または電源用の導体層との間に介在する絶縁層の厚みを均一にしてインピーダンスを所定の値に調整することで、信号を安定的に伝送することができる配線基板を提供することを課題とする。
本発明の配線基板は、多数のスルーホールが第1の配列密度で形成された第1の領域と、多数のスルーホールが第1の配列密度よりも小さな第2の配列密度で形成された第2の領域とを有するとともに、表面に接地または電源用の導体層が形成された第1の絶縁層と、導体層を含む第1の絶縁層上に積層されているとともにスルーホール内を充填する第2の絶縁層と、第2の絶縁層表面の第1の領域上から第2の領域上にかけて導体層と対向するようにして延在する信号用の帯状配線導体とを具備して成る配線基板であって、第1の絶縁層の第2の領域における帯状配線導体と対向する部位の両隣に、帯状配線導体に沿って多数のダミーのスルーホールが並設されているとともにダミーのスルーホール内を第2の絶縁層が充填することにより、第1の領域上から第2の領域上にかけての帯状配線導体と導体層との間の第2の絶縁層の厚みが均一化されていることを特徴とするものである。
本発明の配線基板によれば、第1の絶縁層の第2の領域における帯状配線導体と対向する部位の両隣に、帯状配線導体に沿って多数のダミーのスルーホールが並設されている。そして、第2の絶縁層が多数のダミーのスルーホール内を充填するようにして第1の絶縁層上に積層される。
このため、第1の領域において第2の絶縁層がスルーホール内に充填される量と、第2の領域において第2の絶縁層がスルーホール内およびダミーのスルーホール内に充填される量との差を小さくすることができる。
これにより、第1の領域上から第2の領域上にかけて、帯状配線導体と導体層との間の第2の絶縁層の厚みが均一化される。その結果、インピーダンスを所定の値に調整して信号を安定的に伝送することが可能な配線基板を提供することができる。
図1は、本発明の配線基板の実施の形態の一例を示す概略断面図である。 図2は、本発明の配線基板の実施の形態の一例を示す要部拡大平面図である。 図3は、従来の配線基板の実施の形態の一例を示す概略断面図である。
次に、本発明の実施形態の一例を図1および図2を基に説明する。
図1に示すように本例の配線基板Aは、コア用の導体層3が被着されたコア用の絶縁層1と、その上下に積層されたビルドアップ用の絶縁層2と、絶縁層2の表面に被着されたビルドアップ用の導体層4と、さらにその上に被着されたソルダーレジスト層5とを備えている。そして、配線基板Aの上面中央部に半導体素子が搭載される。
絶縁層1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。絶縁層1は、多数のスルーホール6を備えている。スルーホール6は、例えばドリル加工やレーザー加工、あるいはブラスト加工により形成され、各スルーホール径は、およそ50〜150μm程度である。
スルーホール6の内壁および上下面には導体層3が被着されている。導体層3は、例えば周知のセミアディティブ法により、銅めっき等の良導電性金属から成る。スルーホール6内に被着された導体層3は、スルーホール導体3aを形成している。絶縁層1の上下面に被着された導体層3は、スルーホール導体3aに接続するためのランド3b、および接地または電源用の導体層3cを形成している。
スルーホール6は、接地または電源用のスルーホール6と信号用のスルーホール6とを含んでいる。接地または電源用のスルーホール6は、半導体素子が搭載される領域に対応する絶縁層1の中央部の領域Xに密に配置されている。接地または電源用のスルーホール6をこのように配置することにより半導体素子への十分な接地用及び電源用の供給路を確保することが可能となる。他方、信号用のスルーホール6は絶縁層1の外周部の領域Yに疎に配置されている。信号用のスルーホール6を疎に配置することにより、信号用のスルーホール6同士におけるクロストークノイズの発生を低減することができる。
ビルドアップ用の絶縁層2は、導体層3を含む絶縁層1の上下に、その一部がスルーホール6内を充填するようにして積層されている。絶縁層2は、エポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を含有する電気絶縁材料から成る。絶縁層2には、複数のビアホール7が形成されている。ビアホール7は、例えばレーザー加工により形成され、ビアホール径は、およそ50〜100μm程度である。
絶縁層1の上下面に絶縁層2を積層するには、スルーホール6内壁および上下面に導体層3が被着された絶縁層1の上下面に、絶縁層2用の未硬化の樹脂フィルムを重ねるとともに加熱しながら真空プレスする方法が採用されている。このとき、加熱により樹脂フィルムの樹脂が一旦軟化溶融するとともに、その一部が真空プレスによりスルーホール6内に充填される。
ビアホール7内、および絶縁層2の表面には、導体層4が被着されている。導体層4は、例えば周知のセミアディティブ法により、銅めっき等の良導電性金属から成る。ビアホール7内に被着された導体層4は、ビア導体4aを形成している。上面側の絶縁層2の表面に被着された導体層4は、半導体素子接続パッド4bおよび信号用の帯状配線導体4cを形成している。半導体素子接続パッド4bは、上面側の絶縁層2上の中央部に密集して配置されており、その多くがその直下に形成されたビア導体4aを介してランド3bに接続されている。帯状配線導体4cは、その一端が一部の半導体素子接続パッド4bに接続されており、接地または電源用の導体層3cと対向する位置を上面側の絶縁層2の中央部の領域X上から外周部の領域Y上へ向けて延在している。そして、上面側の絶縁層2の外周部において、ビア導体4aを介してランド3bに接続されている。
下面側の絶縁層2の表面に被着された導体層4は、回路基板接続パッド4dを形成している。回路基板接続パッド4dは、ビア導体4aを介してランド3bや接地または電源用の導体層3cに接続されている。
ソルダーレジスト層5は、絶縁層2の表面に被着されている。上面側のソルダーレジスト層5は、半導体素子接続パッド4bを露出する開口部5aを有している。また、下面側のソルダーレジスト層5は、回路基板接続パッド4dを露出する開口部5bを有している。
ソルダーレジスト層5は、例えばエポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る樹脂ペーストまたはフィルムを絶縁層2の上に塗布または貼着して熱硬化させることにより形成される。
そして、半導体素子の電極を半導体素子接続パッド4bに半田を介して接続するとともに、回路基板接続パッド4dを回路基板の配線導体に半田を介して接続することにより、半導体素子が回路基板に電気的に接続され、半導体素子と回路基板との間で帯状配線導体4cを介して信号を伝送することにより半導体素子が作動する。
ところで、本発明においては、図2に示すように、コア用の絶縁層1の領域Yにおける帯状配線導体4cと対向する部位の両隣に、帯状配線導体4cに沿って多数のダミーのスルーホールHが並設されている。このダミーのスルーホールHは、帯状配線導体4cと導体層3cとの間の絶縁層2の厚みを均一化するためのものであり、その内部に絶縁層2用の樹脂が充填されている。これにより、スルーホール6が密に配置された領域Xにおいて絶縁層2用の樹脂がスルーホール6内に充填される量と、スルーホール6が疎に配置された領域Yにおいて絶縁層2用の樹脂がスルーホール6内およびダミーのスルーホールH内に充填される量との差を小さくすることができる。
したがって、スルーホール6が密に形成された領域X上から、スルーホール6が疎に形成された領域Y上にかけての帯状配線導体4cと接地または電源用の導体層3cとの間の絶縁層2の厚みが均一化される。その結果、インピーダンスを所定の値に調整して信号を安定的に伝送することが可能な配線基板Aを提供することができる。
なお、ダミーのスルーホールHは、帯状配線導体4cから50〜500μm程度離れた位置に並設することが好ましい。50μmよりも近い位置に並設すると、帯状配線導体4cがダミーのスルーホールHの凹部の影響を受けて平滑に形成できないおそれがある。
また、500μmを超えた位置に並設すると、帯状配線導体4cと接地または電源用の導体層3cとの間の絶縁層2の厚みを均一化する効果が小さくなるおそれがある。
1 (第1の)絶縁層
2 (第2の)絶縁層
3 導体層
4c 帯状配線導体
6 スルーホール
5 ソルダーレジスト層
A 配線基板
H ダミーのスルーホール
X 第1の領域
Y 第2の領域

Claims (1)

  1. 多数のスルーホールが第1の配列密度で形成された第1の領域と、多数のスルーホールが前記第1の配列密度よりも小さな第2の配列密度で形成された第2の領域とを有するとともに表面に接地または電源用の導体層が形成された第1の絶縁層と、前記導体層を含む前記第1の絶縁層上に積層されているとともに前記スルーホール内を充填する第2の絶縁層と、該第2の絶縁層表面の前記第1の領域上から前記第2の領域上にかけて前記導体層と対向するようにして延在する信号用の帯状配線導体とを具備して成る配線基板であって、前記第1の絶縁層の前記第2の領域における前記帯状配線導体と対向する部位の両隣に、前記帯状配線導体に沿って多数のダミーのスルーホールが並設されているとともに該ダミーのスルーホール内を前記第2の絶縁層が充填することにより、前記第1の領域上から前記第2の領域上にかけての前記帯状配線導体と前記導体層との間の前記第2の絶縁層の厚みが均一化されていることを特徴とする配線基板。
JP2014092396A 2014-04-28 2014-04-28 配線基板 Pending JP2015211147A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2014092396A JP2015211147A (ja) 2014-04-28 2014-04-28 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014092396A JP2015211147A (ja) 2014-04-28 2014-04-28 配線基板

Publications (1)

Publication Number Publication Date
JP2015211147A true JP2015211147A (ja) 2015-11-24

Family

ID=54613125

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014092396A Pending JP2015211147A (ja) 2014-04-28 2014-04-28 配線基板

Country Status (1)

Country Link
JP (1) JP2015211147A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017139433A (ja) * 2016-02-05 2017-08-10 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2018061063A (ja) * 2018-01-05 2018-04-12 大日本印刷株式会社 貫通電極基板及びその製造方法
JP2018125491A (ja) * 2017-02-03 2018-08-09 大日本印刷株式会社 導電基板およびその製造方法
JP2022046713A (ja) * 2017-02-03 2022-03-23 大日本印刷株式会社 導電基板およびその製造方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217508A (ja) * 2000-01-31 2001-08-10 Toshiba Corp プリント基板
JP2004031812A (ja) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2012033529A (ja) * 2010-07-28 2012-02-16 Kyocer Slc Technologies Corp 配線基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001217508A (ja) * 2000-01-31 2001-08-10 Toshiba Corp プリント基板
JP2004031812A (ja) * 2002-06-27 2004-01-29 Ngk Spark Plug Co Ltd 配線基板の製造方法
JP2012033529A (ja) * 2010-07-28 2012-02-16 Kyocer Slc Technologies Corp 配線基板

Cited By (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2017139433A (ja) * 2016-02-05 2017-08-10 大日本印刷株式会社 貫通電極基板及びその製造方法
WO2017135395A1 (ja) * 2016-02-05 2017-08-10 大日本印刷株式会社 貫通電極基板及びその製造方法
US20190080977A1 (en) * 2016-02-05 2019-03-14 Dai Nippon Printing Co., Ltd. Through electrode substrate and manufacturing method thereof
US10755996B2 (en) 2016-02-05 2020-08-25 Dai Nippon Printing Co., Ltd. Through electrode substrate and manufacturing method thereof
TWI738712B (zh) * 2016-02-05 2021-09-11 日商大日本印刷股份有限公司 貫通電極基板及其製造方法
TWI772135B (zh) * 2016-02-05 2022-07-21 日商大日本印刷股份有限公司 貫通電極基板及其製造方法
JP2018125491A (ja) * 2017-02-03 2018-08-09 大日本印刷株式会社 導電基板およびその製造方法
JP7003412B2 (ja) 2017-02-03 2022-01-20 大日本印刷株式会社 導電基板およびその製造方法
JP2022046713A (ja) * 2017-02-03 2022-03-23 大日本印刷株式会社 導電基板およびその製造方法
JP7223352B2 (ja) 2017-02-03 2023-02-16 大日本印刷株式会社 導電基板およびその製造方法
JP2018061063A (ja) * 2018-01-05 2018-04-12 大日本印刷株式会社 貫通電極基板及びその製造方法

Similar Documents

Publication Publication Date Title
TWI466606B (zh) 具有內埋元件的電路板及其製作方法
TW201711534A (zh) 柔性線路板及其製作方法
TW201349957A (zh) 多層電路板及其製作方法
KR102186146B1 (ko) 패키지 기판, 패키지 기판 제조 방법 및 이를 이용한 반도체 패키지
JP5311653B2 (ja) 配線基板
TW201410089A (zh) 層疊封裝結構及其製作方法
KR102254874B1 (ko) 패키지 기판 및 패키지 기판 제조 방법
TW201448692A (zh) 埋入式高密度互連印刷電路板及其製作方法
JP2015211147A (ja) 配線基板
JP5860246B2 (ja) 配線基板
KR20150138059A (ko) 배선 기판
JP2016181574A (ja) 配線基板
JP2016127148A (ja) 配線基板の製造方法
CN105789161B (zh) 封装结构及其制法
JP2012033529A (ja) 配線基板
JP5370883B2 (ja) 配線基板
JP2015226035A (ja) 配線基板
JP4235092B2 (ja) 配線基板およびこれを用いた半導体装置
JP5808055B2 (ja) 配線基板
JP2009290044A (ja) 配線基板
JP5890978B2 (ja) 配線基板の製造方法
JP4349891B2 (ja) 配線基板および電子装置
JP4360617B2 (ja) 配線基板
KR102194719B1 (ko) 패키지 기판 및 이를 이용한 패키지
JP4508620B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20160128

A711 Notification of change in applicant

Free format text: JAPANESE INTERMEDIATE CODE: A712

Effective date: 20160401

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20161117

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20161129

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20170523