JP2018125491A - 導電基板およびその製造方法 - Google Patents
導電基板およびその製造方法 Download PDFInfo
- Publication number
- JP2018125491A JP2018125491A JP2017018677A JP2017018677A JP2018125491A JP 2018125491 A JP2018125491 A JP 2018125491A JP 2017018677 A JP2017018677 A JP 2017018677A JP 2017018677 A JP2017018677 A JP 2017018677A JP 2018125491 A JP2018125491 A JP 2018125491A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductive
- substrate
- signal
- ground
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
- Waveguides (AREA)
Abstract
Description
第1面及び前記第1面と反対の第2面を有する基板と、
前記第1面上に位置する信号層と、
間隔を空けて前記信号層に隣り合うように前記第1面上に位置し、前記信号層に面しない端部の少なくとも一部の範囲にわたって前記第1面に沿った面方向に突出した複数の凸部を有するグランド層と、を備える、導電基板が提供される。
前記グランド層の前記信号層に面しない端部は、前記貫通孔の内端部であってもよい。
第1面及び前記第1面と反対の第2面を有する基板を準備する工程と、
前記第1面上に信号層を形成する工程と、
前記第1面上に、前記信号層に面しない端部の少なくとも一部の範囲にわたって前記第1面に沿った面方向に突出した複数の凸部を有するグランド層を、間隔を空けて前記信号層に隣り合うように形成する工程と、を備える、導電基板の製造方法が提供される。
以下、本開示の実施の形態について説明する。まず、本実施の形態に係る導電基板の構成について説明する。本実施形態の導電基板は、例えば、高周波信号を伝送するインターポーザ基板などに用いることができる。図1は、本実施形態による導電基板10を示す断面図である。図2は、本実施形態による導電基板10を示す図1のII−II断面図である。図3は、本実施形態による導電基板10を示す平面図である。
基板12は、第1面13、及び、第1面13の反対側に位置する第2面14を含む。また、基板12には、第1面13から第2面14まで貫通する複数の貫通孔20が設けられている。
貫通電極22は、貫通孔20の内部に位置し、且つ導電性を有する部材である。本実施の形態において、貫通電極22の厚みは、貫通孔20の幅よりも小さく、このため、貫通孔20の内部には、貫通電極22が存在しない空間がある。すなわち、貫通電極22は、いわゆるコンフォーマルビアである。なお、図1の例において、貫通孔20の内部の空間は、貫通電極22の内側に位置する有機層26で埋められている。
次に、第1配線構造部30について説明する。第1配線構造部30は、基板12の第1面13側に電気的な回路を構成するよう第1面13側に設けられた導電層や絶縁層などの層を有する。図1の例において、第1配線構造部30は、第1面第1導電層31を有する。
第1面第1導電層31は、基板12の第1面13上に位置する、導電性を有する層である。第1面第1導電層31は、貫通電極22に接続されている。第1面第1導電層31は、信号線とグランドを同一面に設置したコプレナー線路を有する。具体的には、図2および図3に示すように、コプレナー線路は、信号層311と、第1グランド層の一例であるグランド層312とを有する。
より具体的には、図1乃至図3に示すように、信号層311は、一部の第1面第1導電層31によって構成されている。信号層311は、高周波信号などの電気信号を伝送する。なお、高周波信号としては、例えば、0.1GHz以上の電気信号が挙げられる。信号層311は、第1面13上に位置し、第1面13に沿った面方向の一例として、図1の延伸方向D11に延びている。図1の例において、信号層311は、延伸方向D11の一端において1つの貫通電極22に接続され、延伸方向D11の他端において他の1つの貫通電極22に接続されている。
図1乃至図3に示すように、グランド層312は、一部の第1面第1導電層31によって構成されている。グランド層312は、接地電位などの基準電位に接続され、信号層311との間の特性インピーダンスを制御する。グランド層312は、第1面13に沿った面方向の一例である幅方向D12に間隔を空けて信号層311に隣り合うように第1面13上に位置している。グランド層312は、信号層311よりも大きい総面積を有する。図3の例において、グランド層312は、信号層311を幅方向D12の両方から挟み込むような形状を有している。信号層311との間の特性インピーダンスを所望の値に制御するため、グランド層312は、信号層311との間に幅方向D12の所定の間隔dを有している。
次に、第2配線構造部40について説明する。第2配線構造部40は、基板12の第2面14側に電気的な回路を構成するよう第2面14側に設けられた導電層や絶縁層などの層を有する。図1の例において、第2配線構造部40は、第2面第1導電層41を有する。
第2面第1導電層41は、基板12の第2面14上に位置する、導電性を有する層である。第2面第1導電層41は、貫通電極22に接続されていてもよい。また、第2面第1導電層41は、貫通電極22や第1面第1導電層31と同様に、基板12の第2面14上に順に積層されたシード層221及びめっき層222を含んでいてもよい。第2面第1導電層41を構成する材料は、貫通電極22を構成する材料と同様である。
以下、導電基板10の製造方法の一例について、図4乃至図13を参照して説明する。
図4は、本実施形態による導電基板10の製造方法を示す断面図である。まず、基板12を準備する。次に、第1面13および第2面14の少なくともいずれかにレジスト層を設ける。その後、レジスト層のうち貫通孔20に対応する位置に開口を設ける。次に、レジスト層の開口において基板12を加工することにより、図4に示すように、基板12に貫通孔20を形成することができる。基板12を加工する方法としては、反応性イオンエッチング法、深掘り反応性イオンエッチング法などのドライエッチング法や、ウェットエッチング法などを用いることができる。
図5は、図4に続く本実施形態による導電基板10の製造方法を示す断面図である。貫通孔20を形成した後、図5に示すように、貫通孔20の側壁21に貫通電極22を形成する。具体的には、スパッタリング法、蒸着法、無電解めっき法などによって、基板12の第1面13上、第2面14及び側壁21上にシード層221を形成する。
次に、第1グランド層と第2グランド層とを有するグランド層と、導電層と、第1絶縁層と、第2絶縁層とを備えた第1の変形例について説明する。
第1の変形例における第1配線構造部30は、図1の例で説明した第1面第1導電層31に加え、更に、第2グランド層の一例である第1面第2導電層33と、第1面第1有機層34と、導電層の一例である第1面第3導電層35と、第1面第2有機層36とを有する。第1面第1有機層34は、グランド層312にとって第1絶縁層の一例であり、第1面第2有機層36にとって第2絶縁層の一例である。第1面第2有機層36は、第1面第2導電層33にとって第1絶縁層の一例である。
第1面第2導電層33は、第1面13に交差する方向のうち、第1方向の一例である図14の上方向D31に間隔を空けて信号層311に隣り合うように第1面13上に位置する、導電性を有する層である。第1面第2導電層33は、信号層311との間の特性インピーダンスを制御する第2グランド層として機能する。
第1面第1有機層34は、第1面13上または第1面第1導電層31上に位置し、有機材料を含み、且つ絶縁性を有する層である。
第1面第3導電層35は、第1面13に交差する第1方向の一例である図14の上方向D31に間隔を空けて第1面第2導電層33すなわち第2グランド層に隣り合うように基板12上に位置する層である。第1面第3導電層35は、第4グランド層として機能してもよい。
第1面第2有機層36は、第1面第1有機層34上及び第1面第3導電層35上に位置し、有機材料を含み、且つ絶縁性を有する層である。
第2の変形例における第2配線構造部40は、図1の例で説明した第2面第1導電層41に加え、更に、第2面第1有機層42と、第2面第2電極層43と、第2面第2有機層44と、第2面第3電極層45とを備える。
第2面第1有機層42は、第2面第1導電層41上及び基板12の第2面14上に位置し、有機材料を含み、且つ絶縁性を有する層である。
第2面第2電極層43は、第2面第1導電層41上または第2面第1有機層42上に位置する、導電性を有する層である。第2面第2電極層43は、第2面第1導電層41と同様に、第2面第1有機層42上に順に積層されたシード層221及びめっき層222を含んでいてもよい。第2面第2電極層43を構成する材料は、第2面第1導電層41を構成する材料と同様である。
第2面第2有機層44は、第2面第1有機層42および第2面第2電極層43上に位置し、有機材料を含み、且つ絶縁性を有する層である。
第2面第3電極層45は、第2面第2電極層43上または第2面第2有機層44上に位置する、導電性を有する層である。第2面第3電極層45は、第2面第2有機層44上に順に積層されたシード層221及びめっき層222を含んでいてもよい。第2面第3電極層45を構成する材料は、第2面第1導電層41を構成する材料と同様である。
次に、第2導電層に貫通孔が設けられた第2の変形例について説明する。図18は、本実施形態の第2の変形例による導電基板10を示す平面図である。
次に、第2導電層の貫通孔の端部に凸部が設けられた第3の変形例について説明する。図19は、本実施形態の第3の変形例による導電基板10を示す拡大平面図である。
次に、第1面第2導電層33がコプレナー線路を構成する第4の変形例について説明する。図20は、本実施形態の第4の変形例による導電基板10を示す断面図である。図21は、本実施形態の第4の変形例による導電基板10を示す図20のXXI−XXI断面図である。
次に、第1面第3導電層35がコプレナー線路を構成する第5の変形例について説明する。図22は、本実施形態の第5の変形例による導電基板10を示す断面図である。図23は、本実施形態の第5の変形例による導電基板10を示す図22のXXIII−XXIII断面図である。
次に、絶縁層を介して信号線の表裏をグランド面で挟むストリップ線路を有する第6の変形例について説明する。図24は、本実施形態の第6の変形例による導電基板10を示す断面図である。
次に、2本の信号線で1つのデータを伝送する差動方式の伝送線路を有する第7の変形例について説明する。図25は、本実施形態の第7の変形例による導電基板10を示す断面図である。
次に、キャパシタを有する第8の変形例について説明する。図26は、本実施形態の第8の変形例による導電基板10を示す断面図である。
図27は、本開示の実施形態に係る導電基板10が搭載されることができる製品の例を示す図である。本開示の実施形態に係る導電基板10は、様々な製品において利用され得る。例えば、ノート型パーソナルコンピュータ110、タブレット端末120、携帯電話130、スマートフォン140、デジタルビデオカメラ150、デジタルカメラ160、デジタル時計170、サーバ180等に搭載される。
12 基板
311 信号層
312 グランド層
312a 凸部
Claims (15)
- 第1面及び前記第1面と反対の第2面を有する基板と、
前記第1面上に位置する信号層と、
間隔を空けて前記信号層に隣り合うように前記第1面上に位置し、前記信号層に面しない端部の少なくとも一部の範囲にわたって前記第1面に沿った面方向に突出した複数の凸部を有するグランド層と、を備える、導電基板。 - 前記複数の凸部は、前記グランド層の前記信号層に面しない端部に沿って周期的に位置する、請求項1に記載の導電基板。
- 前記グランド層の前記信号層に面しない端部は、前記グランド層の外端部である、請求項1又は2に記載の導電基板。
- 前記グランド層に、前記第1面と交差する方向の貫通孔が設けられており、
前記グランド層の前記信号層に面しない端部は、前記貫通孔の内端部である、請求項1又は2に記載の導電基板。 - 前記グランド層は、前記面方向に間隔を空けて前記信号層に隣り合うように前記第1面上に位置する第1グランド層を有する、請求項1乃至4のいずれか一項に記載の導電基板。
- 前記グランド層は、前記前記第1面と交差する方向のうち、第1方向に間隔を空けて前記信号層に隣り合うように前記第1面上に位置する第2グランド層を有する、請求項1乃至5のいずれか一項に記載の導電基板。
- 前記グランド層は、前記第1面と交差する方向のうち、前記第1方向と反対の第2方向に間隔を空けて前記信号層に隣り合うように前記第1面上に位置する第3グランド層を有する、請求項6に記載の導電基板。
- 前記第1方向に間隔を空けて前記第2グランド層に隣り合うように前記第1面上に位置し、端部の少なくとも一部の範囲にわたって前記面方向に突出した複数の凸部を有する第4グランド層を更に備える、請求項6に記載の導電基板。
- 前記第1面から前記第2面まで前記基板を貫通し、前記信号層に接続された貫通電極を更に備える、請求項1乃至8のいずれか一項に記載の導電基板。
- 前記第1面上に位置し、前記信号層に接続されたキャパシタを更に備える、請求項1乃至9のいずれか一項に記載の導電基板。
- 前記グランド層上に位置する第1絶縁層を更に備える、請求項1乃至10のいずれか一項に記載の導電基板。
- 前記第1絶縁層は、前記複数の凸部間の間隙を通して前記基板側において前記グランド層に接する面に接している、請求項11に記載の導電基板。
- 前記基板側において前記グランド層に接する面は、前記基板の前記第1面である、請求項12に記載の導電基板。
- 前記基板側において前記グランド層に接する面は、前記基板の前記第1面と前記グランド層との間に位置する第2絶縁層の表面である、請求項12に記載の導電基板。
- 第1面及び前記第1面と反対の第2面を有する基板を準備する工程と、
前記第1面上に信号層を形成する工程と、
前記第1面上に、前記信号層に面しない端部の少なくとも一部の範囲にわたって前記第1面に沿った面方向に突出した複数の凸部を有するグランド層を、間隔を空けて前記信号層に隣り合うように形成する工程と、を備える、導電基板の製造方法。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017018677A JP7003412B2 (ja) | 2017-02-03 | 2017-02-03 | 導電基板およびその製造方法 |
JP2021215215A JP7223352B2 (ja) | 2017-02-03 | 2021-12-28 | 導電基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2017018677A JP7003412B2 (ja) | 2017-02-03 | 2017-02-03 | 導電基板およびその製造方法 |
Related Child Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2021215215A Division JP7223352B2 (ja) | 2017-02-03 | 2021-12-28 | 導電基板およびその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2018125491A true JP2018125491A (ja) | 2018-08-09 |
JP7003412B2 JP7003412B2 (ja) | 2022-01-20 |
Family
ID=63111607
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017018677A Active JP7003412B2 (ja) | 2017-02-03 | 2017-02-03 | 導電基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7003412B2 (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022089148A (ja) * | 2020-12-03 | 2022-06-15 | ギガレーン カンパニー リミテッド | 多重信号伝送用可撓性回路基板 |
WO2022173057A1 (ja) * | 2021-02-15 | 2022-08-18 | 大日本印刷株式会社 | 貫通電極基板 |
Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000174511A (ja) * | 1998-12-07 | 2000-06-23 | Sumitomo Metal Ind Ltd | 高周波伝送線路及びその製造方法 |
JP2002111232A (ja) * | 2000-10-03 | 2002-04-12 | Toppan Printing Co Ltd | 多層プリント配線板 |
JP2008186878A (ja) * | 2007-01-29 | 2008-08-14 | Kyocera Corp | 配線基板およびそれを用いた半導体素子の実装構造体 |
JP2012038989A (ja) * | 2010-08-10 | 2012-02-23 | Nippon Mektron Ltd | プリント配線板及びその製造方法 |
US20140139300A1 (en) * | 2012-11-16 | 2014-05-22 | Raytheon Company | Line Isolation of Radio Frequency Devices |
WO2015005028A1 (ja) * | 2013-07-09 | 2015-01-15 | 株式会社村田製作所 | 高周波伝送線路 |
JP2015211147A (ja) * | 2014-04-28 | 2015-11-24 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
JP2016171329A (ja) * | 2011-04-28 | 2016-09-23 | レノボ・イノベーションズ・リミテッド(香港) | ノイズ抑制構造を有する回路基板 |
-
2017
- 2017-02-03 JP JP2017018677A patent/JP7003412B2/ja active Active
Patent Citations (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2000174511A (ja) * | 1998-12-07 | 2000-06-23 | Sumitomo Metal Ind Ltd | 高周波伝送線路及びその製造方法 |
JP2002111232A (ja) * | 2000-10-03 | 2002-04-12 | Toppan Printing Co Ltd | 多層プリント配線板 |
JP2008186878A (ja) * | 2007-01-29 | 2008-08-14 | Kyocera Corp | 配線基板およびそれを用いた半導体素子の実装構造体 |
JP2012038989A (ja) * | 2010-08-10 | 2012-02-23 | Nippon Mektron Ltd | プリント配線板及びその製造方法 |
JP2016171329A (ja) * | 2011-04-28 | 2016-09-23 | レノボ・イノベーションズ・リミテッド(香港) | ノイズ抑制構造を有する回路基板 |
US20140139300A1 (en) * | 2012-11-16 | 2014-05-22 | Raytheon Company | Line Isolation of Radio Frequency Devices |
WO2015005028A1 (ja) * | 2013-07-09 | 2015-01-15 | 株式会社村田製作所 | 高周波伝送線路 |
JP2015211147A (ja) * | 2014-04-28 | 2015-11-24 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022089148A (ja) * | 2020-12-03 | 2022-06-15 | ギガレーン カンパニー リミテッド | 多重信号伝送用可撓性回路基板 |
JP7267367B2 (ja) | 2020-12-03 | 2023-05-01 | ギガレーン カンパニー リミテッド | 多重信号伝送用可撓性回路基板 |
US11844173B2 (en) | 2020-12-03 | 2023-12-12 | Gigalane Co., Ltd. | Flexible circuit board for multiple signal transmission |
WO2022173057A1 (ja) * | 2021-02-15 | 2022-08-18 | 大日本印刷株式会社 | 貫通電極基板 |
Also Published As
Publication number | Publication date |
---|---|
JP7003412B2 (ja) | 2022-01-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP7447982B2 (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP7279769B2 (ja) | 有孔基板及び実装基板 | |
JP7211445B2 (ja) | 高周波部品及びその製造方法 | |
JP2021101480A (ja) | キャパシタ | |
JP2019102733A (ja) | 配線基板、半導体装置、及び配線基板の製造方法 | |
JPWO2018043184A1 (ja) | 貫通電極基板、貫通電極基板の製造方法及び実装基板 | |
JP2018160607A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2018125491A (ja) | 導電基板およびその製造方法 | |
JP2023120327A (ja) | キャパシタ内蔵部品及びキャパシタ内蔵部品を備える実装基板並びにキャパシタ内蔵部品の製造方法 | |
JP7223352B2 (ja) | 導電基板およびその製造方法 | |
JP6852415B2 (ja) | 貫通電極基板及び貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP2023052901A (ja) | 導電基板およびその製造方法 | |
JP2018181953A (ja) | 貫通電極基板の製造方法及び貫通電極基板 | |
JP6818251B2 (ja) | 信号伝送基板およびその製造方法 | |
JP7223356B2 (ja) | 信号伝送基板およびその製造方法 | |
JP2018170440A (ja) | 貫通電極基板、貫通電極基板を備える実装基板並びに貫通電極基板の製造方法 | |
JP7182084B2 (ja) | 貫通電極基板およびその製造方法 | |
JP2018148086A (ja) | 貫通電極基板の製造方法及び貫通電極基板 | |
JP7037773B2 (ja) | 信号伝送基板およびその製造方法 | |
JP7307898B2 (ja) | 貫通電極基板及びその製造方法 | |
JP7405183B2 (ja) | 配線基板及び配線基板を備える実装基板並びに配線基板の製造方法 | |
JP2023052902A (ja) | 信号伝送基板およびその製造方法 | |
JP2021145125A (ja) | 電子部品およびその製造方法 | |
JP2023056567A (ja) | 多層配線基板、その製造方法及びその設計方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20191225 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20201008 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20201027 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20201215 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20210423 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20210621 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20211130 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20211213 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7003412 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |