JP5808055B2 - 配線基板 - Google Patents

配線基板 Download PDF

Info

Publication number
JP5808055B2
JP5808055B2 JP2012037219A JP2012037219A JP5808055B2 JP 5808055 B2 JP5808055 B2 JP 5808055B2 JP 2012037219 A JP2012037219 A JP 2012037219A JP 2012037219 A JP2012037219 A JP 2012037219A JP 5808055 B2 JP5808055 B2 JP 5808055B2
Authority
JP
Japan
Prior art keywords
conductor
layers
wiring board
layer
insulating layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012037219A
Other languages
English (en)
Other versions
JP2013172138A (ja
Inventor
聖司 児玉
聖司 児玉
Original Assignee
京セラサーキットソリューションズ株式会社
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 京セラサーキットソリューションズ株式会社 filed Critical 京セラサーキットソリューションズ株式会社
Priority to JP2012037219A priority Critical patent/JP5808055B2/ja
Publication of JP2013172138A publication Critical patent/JP2013172138A/ja
Application granted granted Critical
Publication of JP5808055B2 publication Critical patent/JP5808055B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Description

本発明は、半導体素子を搭載する多層配線基板に関するものである。
近年、携帯型の音楽プレーヤーや通信機器に代表される電子機器の高機能化が進む中、それらに使用される配線基板にも高密度配線化が要求されている。このような高密度な配線基板には、周知のビルドアップ法により形成されたものがある。ビルドアップ法とは、表面に導体層が形成された下層の絶縁層の上に上層の絶縁層と導体層とを交互に積層することにより高密度な配線基板を得る方法である。
このような配線基板は、例えば上下両表面にコア用の導体層が形成されたコア基板の上下両面に絶縁層と導体層とが交互に複数層同数ずつ積層されるとともに、最表層の絶縁層と導体層とを被覆するようにソルダーレジスト層が形成されている。ソルダーレジスト層は最表層の導体層の一部を露出させる開口部を有しており、ソルダーレジスト層の開口部から露出する上主面側の導体層の一部は半導体素子と接続するための半導体素子接続パッドを形成している。そして、この半導体素子接続パッドと半導体素子の電極とが、半導体素子接続パッド上にあらかじめリフロー処理により被着された半田バンプを介して接続される。また、ソルダーレジスト層の開口部から露出する下主面側の導体層の一部は外部回路基板と接続するための外部接続パッドを形成している。
上述のコア基板には複数のスルーホールが形成されており、コア基板の表面およびスルーホール内にはめっき金属から成るコア用の導体層が被着されている。また、コア基板の上下両面に積層される各絶縁層には複数のビアホールが形成されており、各絶縁層の表面およびビアホール内にはめっき金属から成る導体層が被着されている。コア基板および絶縁層を挟んで上下に位置する導体層同士は、先述のスルーホールあるいはビアホールを介して電気的に接続されており、これによって、それぞれ対応する半導体素子接続パッドと外部接続パッドとが電気的に接続される。なお、各絶縁層上に被着された導体層は、ビアホール上に位置するビアランドと、開口縁がビアランドを一定間隔を隔てて囲繞する開口部を備えた導体パターンとを有している。ここで、ビアランドと開口縁との間隔は、配線基板内の全ての導体パターンにおいて同一の大きさに形成されている。
ところで、上述のビルドアップ法により形成された配線基板は、積層された絶縁層毎に絶縁層上に被着された導体層の占有面積比率が異なる場合がある。このため、例えば半導体素子接続パッドの上に半田バンプを被着するためのリフロー処理時の熱変動において、各絶縁層上の導体層の伸縮による熱応力に差が生じる場合がある。特に、コア基板を挟んで対称となる位置に積層された絶縁層の表面における導体層の占有面積比率の差が大きく異なると、これら導体層間における熱応力の差が大きくなるため配線基板に大きな反りが生じる恐れがある。このように配線基板に大きな反りが生じていると半導体素子接続パッド上に形成される半田バンプの高さが不均一となる。したがって、半導体素子の電極を半田バンプの上に安定的に載置して溶着することができず、半導体素子接続パッドと半導体素子の電極との接続が不十分となってしまう恐れがある。このため、従来の配線基板においては、各絶縁層上に被着された導体層における導体パターンに複数の調整用孔を設けることでコア基板を挟んで対称となる位置に積層された絶縁層の表面における導体層の占有面積比率の差が小さくなるように調整を行なっていた。
しかしながら、配線の高密度化によりビアホールが非常に高密度に配設されてくると、導体パターンの中に上述の調整用孔を形成するための十分なスペースが確保できない場合が発生する。このような場合、コア基板を挟んで対称となる位置に積層された絶縁層の表面における導体層の占有面積比率の差を十分に小さくすることができずに配線基板の反りが大きくなってしまう場合があった。
平2−203588号公報
本発明は、配線基板において、絶縁層上の導体層に形成された導体パターンの中に面積占有率を調整するための調整用孔を設けることが困難な場合であっても、コア基板を挟んで対称となる位置に積層された絶縁層の表面における導体層の占有面積比率の差が小さくなるように調整することが可能であり、それにより、配線基板に生じる反りを抑制することができる配線基板を提供することを課題とする。
本発明における配線基板は、コア基板の上下両面に、複数のビアホールを有する絶縁層と、絶縁層の表面およびビアホール内に被着されためっき金属から成る導体層とを、交互に複数層同数ずつ積層して成り、導体層のそれぞれが、ビアホール上に位置するビアランドと、開口縁がビアランドを一定の間隔を隔てて囲繞する開口部を備えた導体パターンとを有する配線基板であって、コア基板を挟んで対称となる位置に積層された絶縁層の表面における導体層の占有面積比率の差が10%以下となるように、少なくとも一部の導体パターンにおける間隔が他の導体パターンにおける間隔と異なっていることを特徴とするものである。
本発明の配線基板によれば、コア基板を挟んで対称となる位置に積層された絶縁層の表面における導体層の占有面積比率の差が10%以下となるように、少なくとも一部の導体パターンにおけるビアランドと開口部の開口縁との間隔が他の導体パターンにおける間隔と異なって形成されている。このように、ビアランドと開口部の開口縁との間隔の差を利用することで、絶縁層の表面における導体層の占有面積比率を調整することができる。これにより、絶縁層上の導体層に形成された導体パターンの中に面積占有率を調整するための調整用孔を設けることが困難な場合であっても、コア基板を挟んで対称となる位置に積層された絶縁層の表面における導体層の占有面積比率の差を10%以下の小さいものにすることが可能となり、配線基板に生じる反りを抑制することができる配線基板を提供することができる。
図1は、本発明の配線基板の実施の形態の一例を示す概略断面図である。 図2は、図1の示す配線基板の内部を示す要部拡大平面図である。 (a)、(b)は、本発明の配線基板の特定層の実施形態の一例を示す要部拡大平面図である。 図4は、本発明の配線基板の実施形態の別の例を示す要部拡大平面図である。
次に、本発明の配線基板の実施形態の一例を図1〜図3を基にして詳細に説明する。
図1に本例の配線基板20の概略断面図を示す。配線基板20は、コア基板1と、コア基板1の上下両面に形成されたコア用の導体層2との表面に、絶縁層3a〜3dが2層ずつ積層されているとともに、各絶縁層3a〜3dの表面には導体層4a〜4dが形成されている。導体層4a〜4dのうち、最上層および最下層の導体層4a、4dは、その一部が半導体素子接続パッド5、外部接続パッド6を形成している。更に、最上層および最下層の絶縁層3a、3dの表面には、半導体素子接続パッド5および外部接続パッド6を露出させる開口部7a、7bを有するソルダーレジスト層7が形成されている。
コア基板1は、例えばガラスクロスにエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成り、直径が100〜300μm程度のスルーホール8が複数形成されている。スルーホール8の側壁にはめっき法などによりスルーホール導体8Aが形成されており、コア基板1の上下両面のコア用の導体層2がスルーホール導体8Aを介して電気的に接続されている。コア基板1の厚みは50〜800μm程度である。
絶縁層3a〜3dは、例えばエポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を含有する電気絶縁材料からなり、その上面から下面にかけて貫通するビアホール9が複数形成されている。ビアホール9は、各絶縁層3a〜3dに例えばレーザ加工を施すことにより複数形成されており、直径は30〜100μm程度である。
各絶縁層3a〜3d上に被着された導体層4a〜4dは、例えば銅めっきからなり、厚みが10〜20μm程度である。また各ビアホール9には、導体層4a〜4dを構成する導体の一部がビア導体9Aとして充填されており、それにより絶縁層3a〜3dの上下の導体層4a〜4d間の導通をとっている。そして、これらのビア導体9Aおよび導体層4a〜4dを介して最上層の絶縁層3a表面の半導体素子接続パッド5と、最下層の絶縁層3d表面の外部接続パッド6とが電気的に接続されている。
ソルダーレジスト層7はエポキシ樹脂やポリイミド樹脂などの熱硬化性樹脂を含有する電気絶縁材料からなり、配線基板20を半導体素子、あるいは回路基板に接続するときのリフロー処理時の熱から、絶縁層3a〜3dと導体層4a〜4dとを保護するために被覆される。最上層の絶縁層3a表面に設けられたソルダーレジスト層7には、導体層4aの一部を半導体素子の電極と接続される半導体素子パッド5として露出させる開口部7aが形成されており、最下層の絶縁層3d表面に設けられたソルダーレジスト層7には、導体層4dの一部を外部回路基板の電極と接続される外部接続パッド6として露出させる開口部7bが形成されている。
ところで、図2に示すように、各導体層4a〜4dは、ビアホール9上に位置するビアランド10と、開口縁がビアランド10を一定の間隔Dを隔てて囲繞する開口部11aを備えた導体パターン11とを有している。また、絶縁層4a〜4dの少なくとも一部は、ビアランド10から延びる配線パターン12を有している。ビアランド10は、ビア導体9Aと電気的に接続するための接続部を提供するためのものであり、その一部にはそれよりも外側の層のビア導体9Aが接続されたり、あるいは同一層の配線パターン12が接続されたりしている。ビアランド10は、直径が95〜120μm程度である。導体パターン11は、各導体層4a〜4dにおける複数個のビア導体9Aを包含する領域に対応して形成されており、接地用や電源用の導体として機能する。導体パターン11における開口部11aの開口縁とビアランド10との間隔Dは50から100μm程度である。また配線パターン12は、幅が10〜50μm程度の帯状であり、信号用の導体として機能する。
そして本発明の配線基板20においては、図3(a),(b)に示すように、少なくとも一部の導体パターン11における開口部11aの開口縁とビアランド10との間隔D1は、コア基板1を挟んで対称となる位置に積層された絶縁層3a〜3dの表面における導体層4a〜4dの占有面積比率の差が10%以下となるように、他の導体パターン11における間隔D2と異なるように形成されている。このように、ビアランド10と開口部11aの開口縁との間隔Dの差を利用することで、絶縁層3a〜3dの表面における導体層4a〜4dの占有面積比率を調整することができる。これにより、絶縁層3a〜3d上の導体層4a〜4dに形成された導体パターン11の中に面積占有率を調整するための調整用孔を設けることが困難な場合であっても、コア基板1を挟んで対称となる位置に積層された絶縁層3a〜3dの表面における導体層4a〜4dの占有面積比率の差を10%以下の小さいものにすることが可能となり、配線基板20に生じる反りを抑制することができる配線基板20を提供することができる。
なお、本発明は、上述した実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば図4に示すように、導体層4a〜4dにおける同一の層に形成された導体パターン11の一部において、開口部11aの開口縁とビアランド10との間隔D1を、コア基板1を挟んで対称となる位置に積層された絶縁層3a〜3dの表面における導体層4a〜4dの占有面積比率の差が10%以下となるように、他の導体パターン11における間隔D2と異なるように形成してもよい。
1、 コア基板
3a、3b、3c、3d 絶縁層
4a、4b、4c、4d 導体層
10 ビアランド
11 導体パターン
11a 開口部
20 配線基板
D、D1、D2 間隔

Claims (1)

  1. コア基板の上下両面に、複数のビアホールを有する絶縁層と、該絶縁層の表面および前記ビアホール内に被着されためっき金属から成る導体層とを、交互に複数層同数ずつ積層して成り、前記導体層のそれぞれが、前記ビアホール上に位置するビアランドと、開口縁が前記ビアランドを一定の間隔を隔てて囲繞する開口部を備えた導体パターンとを有する配線基板であって、前記コア基板を挟んで対称となる位置に積層された前記絶縁層の表面における前記導体層の占有面積比率の差が10%以下となるように、少なくとも一部の前記導体パターンにおける前記間隔が他の導体パターンにおける前記間隔と異なっていることを特徴とする配線基板。
JP2012037219A 2012-02-23 2012-02-23 配線基板 Active JP5808055B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012037219A JP5808055B2 (ja) 2012-02-23 2012-02-23 配線基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012037219A JP5808055B2 (ja) 2012-02-23 2012-02-23 配線基板

Publications (2)

Publication Number Publication Date
JP2013172138A JP2013172138A (ja) 2013-09-02
JP5808055B2 true JP5808055B2 (ja) 2015-11-10

Family

ID=49265869

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012037219A Active JP5808055B2 (ja) 2012-02-23 2012-02-23 配線基板

Country Status (1)

Country Link
JP (1) JP5808055B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102486558B1 (ko) 2015-06-24 2023-01-10 삼성전자주식회사 회로 기판 및 이를 구비한 반도체 패키지

Also Published As

Publication number Publication date
JP2013172138A (ja) 2013-09-02

Similar Documents

Publication Publication Date Title
JP2014192432A (ja) 配線基板
JP2015146346A (ja) 多層配線板
US10134693B2 (en) Printed wiring board
JP2017084886A (ja) 配線基板およびこれを用いた半導体素子の実装構造。
JP2015211147A (ja) 配線基板
JP5808055B2 (ja) 配線基板
JP2014090147A (ja) 配線基板およびこれを用いた実装構造体
US20160219690A1 (en) Wiring board
JP7002321B2 (ja) 配線基板
JP2012204733A (ja) 配線基板
JP2017152448A (ja) 多数個取り配線基板
JP4235092B2 (ja) 配線基板およびこれを用いた半導体装置
JP2016051747A (ja) 配線基板
JP5890978B2 (ja) 配線基板の製造方法
JP6969847B2 (ja) 配線基板
JP7010727B2 (ja) 配線基板
JP5835732B2 (ja) 配線基板
JP2009290044A (ja) 配線基板
WO2021100471A1 (ja) 配線回路基板
JP4227502B2 (ja) 配線基板およびこれを用いた半導体装置
JP2018098233A (ja) 配線基板およびこれを用いた電子装置
JP2015126153A (ja) 配線基板
JP2013175518A (ja) 配線基板
JP2015226035A (ja) 配線基板
JP5997200B2 (ja) 配線基板

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20141008

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20150821

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150828

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150907

R150 Certificate of patent or registration of utility model

Ref document number: 5808055

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350