JP2013175518A - 配線基板 - Google Patents
配線基板 Download PDFInfo
- Publication number
- JP2013175518A JP2013175518A JP2012037883A JP2012037883A JP2013175518A JP 2013175518 A JP2013175518 A JP 2013175518A JP 2012037883 A JP2012037883 A JP 2012037883A JP 2012037883 A JP2012037883 A JP 2012037883A JP 2013175518 A JP2013175518 A JP 2013175518A
- Authority
- JP
- Japan
- Prior art keywords
- region
- mounting portion
- semiconductor element
- wiring
- conductor
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Structure Of Printed Boards (AREA)
Abstract
【課題】半導体素子の電極と半導体素子接続パッドとを半田バンプを介して電気的に正常に接続することが可能であるとともに搭載部の周囲に接地用や電源用の導体として必要な機能を有する導体パターンを有する配線基板を提供すること。
【解決手段】配線導体2は、搭載部10Aの外側に隣接する位置に、搭載部10Aにおける占有面積比率との差が30%以内である第1の領域10Bを有するとともに、この第1の領域10Bの外側に隣接する位置に、第1の領域10Bにおける占有面積比率よりも大きな占有面積比率を有する第2の領域10Cを有する。
【選択図】図2
【解決手段】配線導体2は、搭載部10Aの外側に隣接する位置に、搭載部10Aにおける占有面積比率との差が30%以内である第1の領域10Bを有するとともに、この第1の領域10Bの外側に隣接する位置に、第1の領域10Bにおける占有面積比率よりも大きな占有面積比率を有する第2の領域10Cを有する。
【選択図】図2
Description
本発明は、半導体素子を搭載するための配線基板に関するものである。
図8に示すように、半導体集積回路素子等の半導体素子Sを搭載するために用いられる従来の配線基板20は、エポキシ樹脂等の熱硬化性樹脂を含む電気絶縁材料から成る絶縁板11aや絶縁層11bを複数積層して形成した絶縁基板11と、この絶縁基板11の内部および上下面に配設された銅箔や銅めっき層等の金属から成る配線導体12と、絶縁基板11の上下面およびその上に被着された配線導体12上に被着されたエポキシ樹脂等の熱硬化性樹脂を含む電気絶縁材料から成るソルダーレジスト層13とを備えている。
このような配線基板20の上面中央部には半導体素子Sを搭載するための搭載部20Aが設けられている。そして、この搭載部20Aには半導体素子Sの電極Tを接続するための多数の半導体素子接続パッド14が格子状の並びに配列されている。これらの半導体素子接続パッド14は、絶縁基板11の上面に被着させた配線導体12の一部をソルダーレジスト層13に設けた開口部13aから露出させることにより形成されている。さらに、ソルダーレジスト層13の開口部13aから露出した半導体素子接続パッド14上には半導体素子Sの電極Tと半導体素子接続パッド14とを接続するための半田バンプBが形成される。
そして、このような配線基板20においては、半導体素子Sをその各電極Tがそれぞれ対応する半田バンプBに当接するようにして搭載部20A上に載置するとともに、これらを例えば電気炉等の加熱装置で約260℃程度に加熱して半田バンプBを溶融させて半田バンプBと半導体素子Sの電極Tとを接合させることによって、半導体素子Sが配線基板20上に実装される。
図9は、図8に示す配線基板20における上面図である。図9において、破線は、上面側の最表層の配線導体12を示している。実線は、その上に設けられたソルダーレジスト層13を示している。
最上層の配線導体12は、搭載部Aにおいて、半導体素子接続パッド14を形成するための多数の導体パターン12aを有しているとともに、搭載部20Aの周囲から絶縁基板11の外周部にかけて延在するベタ状の導体パターン12bを有している。導体パターン12bは、主として接地用や電源用の導体として機能する。なお、導体パターン12bには、配線基板20を製造する際に発生するガスを外部に逃がすための多数の開口部Pが形成されている。
上面側のソルダーレジスト層13は、搭載部20A内の導体パターン12aの中央部を半導体素子接続パッド14として個別に開口部13a内に露出させているとともに搭載部20Aよりも外側の導体パターン12bを被覆している。
なお、このようなソルダーレジスト層13は、例えば以下のようにして形成される。まず、最上層の配線導体12が形成された絶縁基板11上に、ソルダーレジスト層13用の感光性のドライフィルムレジストを真空中で貼着する。次に、ドライフィルムレジストを加熱しながらプレス機により上下から加圧する。加熱は、ドライフィルムレジストがある程度の流動性を呈する温度に加熱する。加圧は、流動性を与えられたドライフィルムレジストが配線導体12同士の間に十分に入り込むとともにドライフィルムレジストの上面が平坦となる圧力とする。次に、ドライフィルムレジストに露光および現像工程を施して開口部13aを形成した後、熱硬化させることによりソルダーレジスト層13が形成される。
さらに、各半導体素子接続パッド14に半田バンプBを形成するには、以下の方法が採用される。まず、図10(a)に示すように、ソルダーレジスト層13が形成された配線基板20を準備するとともに、ソルダーレジスト層13の開口部から露出する半導体素子接続パッド14上に図示しないフラックスを塗布する。次に、図10(b)に示すように、フラックスが塗布された半導体素子接続パッド14上に半田ボールB1を載置する。次に半田ボールB1が載置された配線基板20を半田ボールB1の溶融温度以上の温度に加熱して半田ボールB1を溶融させることにより半導体素子接続パッド14に半田バンプBを溶着する。最後に配線基板20を室温まで冷却した後、フラックスの残渣を洗浄除去する方法が採用される。なお、半田ボールB1の大きさは、半導体素子接続パッド14上に十分な高さの半田バンプBを形成するためにソルダーレジスト層13の開口部13aから露出する半導体素子接続パッド14の直径よりも10μm程度大きな直径を有するものを用いる。
ところが、上面側のソルダーレジスト層13用のドライフィルムレジストを加熱しながら上下から加圧する際、ドライフィルムレジストは、ある程度の流動性を呈するものの、自由に流動するわけではない。したがって、ドライフィルムレジストを上下から加圧してその上面を平坦化したとしても、現実には、絶縁基板11上における配線導体12の占有面積比率の差によって配線導体12上からのソルダーレジスト層13の厚みにバラツキが発生する。具体的には、絶縁基板11上における配線導体12の占有面積比率が大きい領域では配線導体12上からのソルダーレジスト層13の厚みは厚くなり、逆に占有面積比率が小さい領域では配線導体12上からのソルダーレジスト層13の厚みは薄くなる。
そしてこの配線基板20のように、搭載部20Aの周囲から絶縁基板11の外周部にかけてベタ状の導体パターン12bが形成されている場合、通常、搭載部20Aにおける配線導体12の占有面積比率は40%程度であり、その外側の領域における配線導体12の占有面積比率は80〜90%程度である。したがって、搭載部20Aにおける配線導体12の占有面積比率よりもその外側の領域における占有面積比率が、例えば40〜50%程度大きくなる。このように、搭載部20Aにおける配線導体12の占有面積比率よりもその外側における配線導体12の占有面積比率が大きいと、図10(a)に示すように、搭載部20Aにおける配線導体12上からのソルダーレジスト層13の厚みは薄くなり、搭載部20Aよりも外側における配線導体12上からのソルダーレジスト層13の厚みは厚くなる。さらに、搭載部20Aの外周部では、その外側からドライフィルムレジストの一部が流動してくるので、搭載部20Aの中央部よりも配線導体12上からのソルダーレジスト層13の厚みが厚くなる。その結果、搭載部20Aの中央部と外周部とで、配線導体12上からのソルダーレジスト層13の厚みに5μmを超える差ができてしまうことがある。
ところが、配線導体12上からのソルダーレジスト層13の厚みが搭載部20Aの外周部において、搭載部20Aの中央部よりも5μmを超えて厚い場合、図10(b)に示すように、ソルダーレジスト層13の開口部13a内に露出する半導体素子接続パッド14上に半田ボールB1を載置する際、搭載部20Aの外周部において、半田ボールB1が開口部13aの底まで落ち込まずに半導体素子接続パッド14に接触しないことが起きる。このように半田ボールB1が半導体素子接続パッド14に接触しないままで半田ボールB1を溶融させても、半田ボールB1は半導体素子接続パッド14に溶着することはなく、その結果、その半導体素子接続パッド14には半田バンプBが形成されない。したがって、半導体素子Sの電極Tと半導体素子接続パッド14とを半田バンプBを介して電気的に正常に接続することができなくなってしまう。
そこで、搭載部20Aにおける配線導体12の占有面積比率と、搭載部20Aよりも外側の領域における配線導体12の占有面積比率との差が小さくなるように、導体パターン12aと12bとを設計することが考えられる。計算上では、搭載部20Aにおける配線導体12の占有面積比率と、搭載部20Aよりも外側の領域における配線導体12の占有面積比率との差が例えば30%以内であると、配線導体12の上からのソルダーレジスト層13の厚みの差を搭載部20Aとその外側とで5μm以下に抑えることができる。したがって、搭載部20Aの外周部にその外側からソルダーレジスト用のドライフィルムレジストの一部が流動してきたとしても、搭載部20Aにおける配線導体12上からのソルダーレジスト層13の厚みの差を5μm以内とすることが可能である。
しかしながら、搭載部20Aにおける各半導体素子接続パッド14を形成する導体パターン12aは、それぞれが電気的に独立しており、各々の間に20〜50μm程度の絶縁間隔を設ける必要がある。そのため、搭載部20Aにおいては、配線導体2の占有面積比率をせいぜい60%程度までにしか高められない。他方、搭載部20Aよりも外側の領域に配置された導体パターン12bは、その中に形成された開口部Pの数を増やすことにより、占有面積比率を60%程度に下げることは可能であるものの、開口部Pの数を増やし過ぎると、導体パターン12bと下層の配線導体12との接続が制限されて接地用や電源用の導体として必要な機能が大きく阻害されてしまう。
本発明は、かかる従来の問題点に鑑み案出されたものであり、その課題は、搭載部における配線導体上からのソルダーレジスト層の厚みのバラツキが小さく、それにより全ての半導体素子接続パッド上に半田ボールを溶融させた半田バンプを良好に形成することができ、その結果、半導体素子の電極と半導体素子接続パッドとを半田バンプを介して電気的に正常に接続することが可能であるとともに搭載部の周囲に接地用や電源用の導体として必要な機能を有する導体パターンを有する配線基板を提供することにある。
本発明の配線基板は、上面中央部に半導体素子が搭載される搭載部を有する絶縁基板と、該絶縁基板の上面に形成されており、前記搭載部に格子状の配列で形成された複数の半導体素子接続パッドおよび前記搭載部の周囲から前記絶縁基板の外周部にかけて延在する導体パターンを有する配線導体と、前記絶縁基板上および前記配線導体上に形成されており、前記半導体素子接続パッドを個別に露出させる複数の開口部を有するとともに前記導体パターンを被覆するソルダーレジスト層とを具備して成る配線基板であって、前記配線導体は、前記搭載部の外側に隣接する位置に、前記搭載部における占有面積比率との差が30%以内である第1の領域を有するとともに、該第1の領域の外側に隣接する位置に、第1の領域における占有面積比率よりも大きな占有面積比率を有する第2の領域を有することを特徴とするものである。
本発明の配線基板によれば、配線導体は、搭載部の外側に隣接する位置に、搭載部における占有面積比率との差が30%以下である第1の領域を有することから、配線導体上におけるソルダーレジスト層の厚みの差を、搭載部と第1の領域とで小さいものとすることができる。その結果、搭載部においても、配線導体上におけるソルダーレジスト層の厚みの差がその中央部と外周部とで小さいものとなる。したがって、全ての半導体素子接続パッド上に半田ボールを溶融させた半田バンプを良好に形成することができ、その結果、半導体素子の電極と半導体素子接続パッドとを半田バンプを介して電気的に正常に接続することが可能な配線基板を提供することができる。また、第1の領域における占有面積比率よりも大きな占有面積比率を有する第2の領域を第1の領域の外側に隣接して設けることから、この第2の領域において接地用や電源用の導体として必要な機能を確保することができる。
次に、本発明の配線基板の実施形態の一例を図1〜図4を基にして詳細に説明する。図1は本発明の配線基板10の実施形態の一例を示す断面模式図であり、図2は図1に示す配線基板10の上面図である。これらの図中、1は絶縁基板、2は配線導体、3はソルダーレジスト層、4は半導体素子接続パッドである。
本例の配線基板10は、コアとなる絶縁板1aの上下面に絶縁層1bを2層ずつ積層して成る絶縁基板1と、絶縁板1aの上下面および各絶縁層1b上に一部がこれらの絶縁板1aおよび絶縁層1bを貫通するようにして被着された配線導体2と、最表層の絶縁層1bおよび配線導体2の上に被着されたソルダーレジスト層3とを有している。
配線基板10の上面中央部には半導体素子Sが搭載される搭載部10Aが形成されており、この搭載部10Aにはそれぞれ半導体素子Sの電極Tが電気的に接続される半導体素子接続パッド4が配線導体2の一部により形成されている。また、配線基板10の下面には外部電気回路基板に電気的に接続される外部接続パッド6が配線導体2の一部により形成されている。さらに、半導体素子接続パッド4には半田バンプBが溶着されており、半導体素子Sをその各電極Tがそれぞれ対応する半田バンプBに当接するようにして配線基板10の搭載部10Aに載置するとともに、これらを例えば電気炉等の加熱装置で約260℃程度に加熱して半田バンプBを溶融させて、半田バンプBと半導体素子Sの電極Tとを接合させることによって、半導体素子Sが配線基板10上に実装される。
絶縁基板1を構成する絶縁板1aは、本例の配線基板10におけるコア部材であり、例えばガラス繊維束を縦横に織り込んだガラス織物にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させて成る。この絶縁板1aは、例えば厚みが0.3〜1.5mm程度であり、その上面から下面にかけて直径が0.1〜1mm程度の複数のスルーホール1cを有している。そして、その上下面および各スルーホール1cの内面には配線導体2の一部が被着されており、上下面の配線導体2同士がスルーホール1cを介して電気的に接続されている。
このような絶縁板1aは、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、これに上面から下面にかけてドリル加工を施すことにより製作される。なお、絶縁板1a上下面の配線導体2は、絶縁板1a用の絶縁シートの上下全面に厚みが3〜50μm程度の銅箔を貼着しておくとともにこの銅箔をシートの硬化後にエッチング加工することにより所定のパターンに形成される。また、スルーホール1c内面の配線導体2は、絶縁板1aにスルーホール1cを設けた後に、このスルーホール1c内面に無電解めっき法および電解めっき法により厚みが3〜50μm程度の銅めっき膜を析出させることにより形成される。
さらに、絶縁板1aは、そのスルーホール1cの内部にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成る孔埋め樹脂1dが充填されている。孔埋め樹脂1dは、スルーホール1cを塞ぐことによりスルーホール1cの直上および直下に配線導体2および各絶縁層1bを形成可能とするためのものであり、未硬化のペースト状の熱硬化性樹脂をスルーホール1c内にスクリーン印刷法により充填し、それを熱硬化させた後、その上下面を略平坦に研磨することにより形成される。そして、この孔埋め樹脂1dを含む絶縁板1aの上下面に絶縁層1bがそれぞれ2層ずつ積層されている。
絶縁板1aの上下面に積層された各絶縁層1bは、エポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂から成り、それぞれの厚みが20〜60μm程度であり、各層の上面から下面にかけて直径が30〜100μm程度の複数のビアホール1eを有している。これらの各絶縁層1bは、配線導体2を高密度に配線するための絶縁間隔を提供するためのものである。そして、上層の配線導体2と下層の配線導体2とをビアホール1eを介して電気的に接続することにより高密度配線が立体的に形成可能となっている。このような各絶縁層1bは、厚みが20〜60μm程度の未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁板1aの上下面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール1eを穿孔し、さらにその上に同様にして次の絶縁層1bを順次積み重ねることによって形成される。なお、各絶縁層1bの表面およびビアホール1e内に被着された配線導体2は、各絶縁層1bを形成する毎に各絶縁層1bの表面およびビアホール1e内に5〜50μm程度の厚みの銅めっき膜を周知のセミアディティブ法等のパターン形成法により所定のパターンに被着させることによって形成される。
半導体素子接続パッド4は、上面側の最表層の配線導体2の一部をソルダーレジスト層3に設けた開口部3a内に露出させることにより形成されている。開口部3aから露出する半導体素子接続パッド4は、直径が50〜150μm程度の円形であり、搭載部10Aにピッチが100〜250μm程度の格子状の並びに多数配列形成されている。このような半導体素子接続パッド4は、半導体素子Sの電極Tを配線導体2に電気的に接続するための端子部として機能する。
また、絶縁基板1の下面に形成された外部接続パッド6は、下面側の最表層の配線導体2の一部をソルダーレジスト層3に設けた開口部3b内に露出させることにより形成されている。開口部3bから露出する外部接続パッド6は、直径が300〜500μm程度の円形であり、絶縁基板1下面の略全領域にピッチが600〜1000μm程度の格子状の並びに多数配列形成されている。外部接続パッド6は、配線導体2を外部電気回路基板に電気的に接続するための端子部として機能し、最下層の絶縁層1b上に形成された配線導体2の一部を、ソルダーレジスト層3に設けた直径が300〜500μmの円形の開口部3b内に露出させることにより形成されている。
ソルダーレジスト層3は、アクリル変性エポキシ樹脂等の感光性を有する熱硬化性の樹脂から成り、その厚みが10〜30μm程度であり、上述したように半導体素子接続パッド4を露出させる開口部3aや外部接続パッド6を露出させる開口部3bを有している。それにより最表層における配線導体2を保護するとともに、開口部3aや3bを介して半導体素子接続パッド4や外部接続パッド6と半導体素子Sや外部電気回路基板との接続を可能としている。
図2は、本例の配線基板10における上面図である。図2において、破線は、上面側の最表層の配線導体2を示しており、実線はその上に設けられたソルダーレジスト層3を示している。
上面側の最表層の配線導体2は、搭載部10Aにおいて、半導体素子接続パッド4を形成するための多数の導体パターン2aを有している。導体パターン2aは、直径が60〜200μm程度の円形パターンであり、その上面中央部が半導体素子接続パッド4としてソルダーレジスト層3の開口部3aから露出している。さらに、上面側の最表層の配線導体2は、搭載部10Aの周囲から絶縁基板1の外周部にかけて延在する接地用または電源用の導体パターン2bを有している。この導体パターン2bは、多数の開口部Pを有しており、ソルダーレジスト層3により完全に覆われている。
さらに、導体パターン2bが形成された搭載部10Aの周囲から絶縁基板1の外周部にかけての領域は、搭載部10Aの外側に隣接する第1の領域10Bと、この第1の領域10Bの外側に隣接する第2の領域10Cとを有している。
第1の領域10Bは、この第1の領域10Bにおける導体パターン2bの占有面積比率と搭載部10Aにおける導体パターン2aの占有面積比率との差が30%以下となっている。また、第2の領域10Cは、この第2の領域10Cにおける導体パターン2bの占有面積比率が第1の領域10Bにおける導体パターン2bの占有面積比率よりも大きくなっている。この例では、導体パターン2bにおける単位面積当たりの開口部Pの数や開口部Pの大きさを第1の領域10Bと第2の領域10Cとで異なるものとすることにより、第1の領域10Bおよび第2の領域10Cにおける導体パターン2bの占有面積比率を調整している。具体的には、導体パターン2bにおける単位面積当たりの開口部Pの数を第1の領域10Bで多くしているとともに開口部Pの大きさを第1の領域で大きくしている。また、搭載部10Aにおける導体パターン2aの直径をできる限り大きくすることにより、搭載部10Aにおける配線導体2の占有面積比率と第1の領域10Bにおける配線導体2の占有面積比率との差が30%以下となるようにしている。
ここで、ソルダーレジスト層3を形成する方法を説明する。まず、図3(a)に示すように、最表層の配線導体2が形成された絶縁基板1を準備する。次に、図3(b)に示すように、最表層の配線導体2が形成された絶縁基板1の上下面にソルダーレジスト3用のドライフィルムレジスト3Pを積層する。積層には真空積層装置を用いる。次に、図3(c)に示すように、絶縁基板1に貼着されたドライフィルムレジスト3Pを加熱しながら、図示しないプレス機により上下から加圧する。これにより、ドライフィルムレジスト3Pがある程度の流動性を得て配線導体2同士の間に十分に入り込むとともにドライフィルムレジスト3Pの表面が平坦となる。次に、図3(d)に示すように、ドライフィルムレジスト3Pに露光および現像工程を施して開口部3aおよび3bを形成した後、ドライフィルムレジスト3Pを熱硬化させることによりソルダーレジスト層3が形成される。
このとき、上面側の最表層の配線導体2は、図2に示したように、搭載部10Aの外側に隣接する位置に、搭載部10Aにおける占有面積比率との差が30%以下である第1の領域10Bを有することから、ドライフィルムレジスト3Pを加圧した後の配線導体2上におけるソルダーレジスト層3の厚みの差を、搭載部10Aと第1の領域10Bとで5μm以下の小さいものとすることができる。したがって、ドライフィルムレジスト3Pを加圧する際に、第1の領域10B上のドライフィルムレジスト3Pの一部が搭載部10Aに流動したとしても、あるいは逆に搭載部10A上のドライフィルムレジスト3Pの一部が第1の領域10Bに流動したとしても、搭載部10Aにおけるドライフィルムレジスト3Pの加圧後の厚みのバラツキは5μm以下の小さなものとすることができる。さらに、ドライフィルムレジスト3Pを加圧する際に第2の領域10Cからドライフィルムレジスト3Pの一部がその内側の領域に流動したとしても、その流動の殆どは、第2の領域10Cの内側に隣接する第1の領域10Bで止まり、搭載部10Aにおけるドライフィルムレジストの加圧後の厚みに大きな影響を及ぼすことはない。したがって、搭載部10Aにおける配線導体2上のソルダーレジスト層3の厚みを略均一なものとすることができる。
次に、半導体素子接続パッド4上に半田バンプBを形成する方法を説明する。まず、図4(a)に示すように、上述のようにしてソルダーレジスト層3が形成された配線基板10の半導体素子接続パッド4上に図示しないフラックスを塗布する。フラックスの塗布は、例えば周知のスクリーン印刷法を採用することにより行なう。次に、図4(b)に示すように、フラックスが塗布された半導体素子接続パッド4上に半田ボールB1を載置する。半田ボールB1の載置は、例えば、半導体素子接続パッド4の配列に対応する位置に半田ボールB1より若干大きな直径の開口部を有するメタルマスクを用いて、半田ボールB1を半導体素子接続パッド4上に落とし込む方法が採用される。このとき、上述したように、搭載部10Aにおける配線導体2上のソルダーレジスト層3の厚みは略均一なものとなっていることから、全ての半田ボールB1を半導体素子接続パッド4上に良好に落とし込むことができる。次に、半田ボールB1が載置された配線基板10を半田ボールB1の溶融温度以上の温度に加熱して半田ボールB1を溶融させることにより、図4(c)に示すように、半導体素子接続パッド4に半田バンプBを溶着する。このとき、半田バンプBを形成するための全ての半田ボールB1が半導体素子接続パッド4に良好に接触した状態で溶融されることから、全ての半導体素子接続パッド4に半田バンプBが良好に形成される。したがって、半導体素子Sの電極Tと半導体素子接続パッド4とを半田バンプBを介して電気的に正常に接続することが可能な配線基板10を提供することができる。
また、第1の領域10Bにおける占有面積比率よりも大きな占有面積比率を有する第2の領域10Cを第1の領域10Bの外側に隣接して設けることから、この第2の領域10Cにおいて接地用や電源用の導体として必要な機能を確保することができる。具体的には、この第2の領域10Cにおいて、配線パターン2bと下層の配線導体2と接続するためのビアホール1eを多数設けることにより、それらの多数のビアホール1eを介して導体パターン2bに接地用や電源用の導体として必要な電流を供給することができる。
なお、本発明は、上述した実施形態の一例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば、種々の変更は可能である。例えば、図5に示すように、配線導体2の占有面積比率が、第2の領域10Cよりも小さな第3の領域10Dを、第2の領域10Cの外側に隣接して形成してもよい。この場合、ソルダーレジスト層3用のドライフィルムレジスト3Pを加圧する際に、ドライフィルムレジスト3Pの一部が第2の領域10Cから流動したとしても、その流動は、第2の領域10Cの内側に隣接する第1の領域10Bと第2の領域10Cの外側に隣接する第3の領域10Dとに分かれる。したがって、この流動による搭載部10Aにおけるドライフィルムレジスト3Pの加圧後の厚みへの影響を更に小さいものとすることができる。
また、図6に示すように、第1の領域10Bの幅を、搭載部10Aの角部近傍で広くなるように形成してもよい。この場合、ソルダーレジスト層3用のドライフィルムレジスト3Pを加圧する際に、第2の領域10Cからのドライフィルム3Pの流動による影響を最も受けやすい搭載部10Aの角部におけるドライフィルムレジスト3Pの加圧後の厚みへの影響を更に小さいものとすることができる。
さらに、図7に示すように、搭載部10Aにおける配線導体2の占有面積比率を搭載部10Aの外周部で小さいものとしてもよい。具体的には、搭載部10Aの外周部に配置された導体パターン2aの直径を搭載部10Aの中央部に配置された導体パターン2aの直径よりも小さなものとする。この場合、ソルダーレジスト層3用のドライフィルムレジスト3Pを加圧する際に、第1の領域10Bや第2の領域10Cから搭載部10Aへのドライフィルム3Pの流動があったとしても、搭載部10Aの外周部では配線導体2の占有面積比率が小さい分、配線導体2上のドライフィルムレジスト3Pの厚みが元々薄くなるため、流動してきた分と相殺されて搭載部10Aにおける配線導体2上のソルダーレジスト層3の厚み均一なものとすることが可能である。
1 絶縁基板
2 配線導体
2b 導体パターン
3 ソルダーレジスト層
3a ソルダーレジスト層の開口部
4 半導体素子接続パッド
10 配線基板
10A 搭載部
10B 第1の領域
10C 第2の領域
S 半導体素子
2 配線導体
2b 導体パターン
3 ソルダーレジスト層
3a ソルダーレジスト層の開口部
4 半導体素子接続パッド
10 配線基板
10A 搭載部
10B 第1の領域
10C 第2の領域
S 半導体素子
Claims (4)
- 上面中央部に半導体素子が搭載される搭載部を有する絶縁基板と、該絶縁基板の上面に形成されており、前記搭載部に格子状の配列で形成された複数の半導体素子接続パッドおよび前記搭載部の周囲から前記絶縁基板の外周部にかけて延在する導体パターンを有する配線導体と、前記絶縁基板上および前記配線導体上に形成されており、前記半導体素子接続パッドを個別に露出させる複数の開口部を有するとともに前記導体パターンを被覆するソルダーレジスト層とを具備して成る配線基板であって、前記配線導体は、前記搭載部の外側に隣接する位置に、前記搭載部における占有面積比率との差が30%以内である第1の領域を有するとともに、該第1の領域の外側に隣接する位置に、第1の領域における占有面積比率よりも大きな占有面積比率を有する第2の領域を有することを特徴とする配線基板。
- 前記配線導体は、前記第2の領域における占有面積比率よりも小さな占有面積比率を有する第3の領域を、前記第2の領域の外側に隣接して有することを特徴とする請求項1に記載の配線基板。
- 前記第1の領域は、前記搭載部と前記第2の領域との間の幅が前記搭載部の角部近傍に対応する位置で広くなっていることを特徴とする請求項1記載の配線基板。
- 前記配線導体は、前記搭載部の外周部における占有面積比率が前記搭載部の中央部における占有面積比率よりも小さいことを特徴とする請求項1記載の配線基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012037883A JP2013175518A (ja) | 2012-02-23 | 2012-02-23 | 配線基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2012037883A JP2013175518A (ja) | 2012-02-23 | 2012-02-23 | 配線基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2013175518A true JP2013175518A (ja) | 2013-09-05 |
Family
ID=49268194
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2012037883A Pending JP2013175518A (ja) | 2012-02-23 | 2012-02-23 | 配線基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2013175518A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022000976A (ja) * | 2018-04-25 | 2022-01-04 | 株式会社村田製作所 | 基板 |
-
2012
- 2012-02-23 JP JP2012037883A patent/JP2013175518A/ja active Pending
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2022000976A (ja) * | 2018-04-25 | 2022-01-04 | 株式会社村田製作所 | 基板 |
JP7136302B2 (ja) | 2018-04-25 | 2022-09-13 | 株式会社村田製作所 | 基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8304663B2 (en) | Wiring board and manufacturing method thereof | |
TWI573229B (zh) | 配線基板 | |
CN103681365B (zh) | 层叠封装结构及其制作方法 | |
JP2013149948A (ja) | 配線基板及びその製造方法 | |
JP5860246B2 (ja) | 配線基板 | |
TWI618199B (zh) | 佈線基板 | |
JP2012054295A (ja) | 配線基板およびその製造方法 | |
JP2018082084A (ja) | プリント配線板およびプリント配線板の製造方法 | |
JP2009267149A (ja) | 部品内蔵配線板、部品内蔵配線板の製造方法 | |
JP2018032661A (ja) | プリント配線板およびその製造方法 | |
JP2007059588A (ja) | 配線基板の製造方法および配線基板 | |
JP5709309B2 (ja) | 配線基板 | |
JP2013175518A (ja) | 配線基板 | |
JP5959395B2 (ja) | 配線基板 | |
JP5586328B2 (ja) | 配線基板 | |
JP2016127134A (ja) | 配線基板 | |
JP2016051747A (ja) | 配線基板 | |
JP5808055B2 (ja) | 配線基板 | |
JP2014192363A (ja) | 配線基板およびその製造方法 | |
JP6466722B2 (ja) | 配線基板 | |
JP6626781B2 (ja) | 配線基板 | |
JP5430002B2 (ja) | 配線基板およびその製造方法 | |
JP2012119361A (ja) | 配線基板 | |
JP2007150358A (ja) | 半田バンプ付き配線基板および電子装置 | |
JP5686702B2 (ja) | 配線基板 |