JP2016051747A

JP2016051747A - 配線基板

Info

Publication number: JP2016051747A
Application number: JP2014174924A
Authority: JP
Inventors: 啓之福島; Noriyuki Fukushima; 健太郎木場; Kentaro Koba
Original assignee: Kyocera Circuit Solutions Inc
Current assignee: Kyocera Circuit Solutions Inc
Priority date: 2014-08-29
Filing date: 2014-08-29
Publication date: 2016-04-11

Abstract

【課題】
半導体素子の電極端子と半導体素子接続パッドとを半田バンプを介して良好に接続することが可能な配線基板を提供すること
【解決手段】
絶縁基板１と、この絶縁基板１上に高さばらつきを有して形成された多数の半導体素子接続パッド３と、絶縁基板１上に半導体素子接続パッド３を個別に露出させる多数の開口部を有するように形成されたソルダーレジスト層４と、半導体素子接続パッド３上にそれぞれ均一な体積で溶着された半田バンプ５と、を具備して成る配線基板１０であって、ソルダーレジスト層４の開口部の開口径は、半田バンプ５の溶着後の高さが均一となるように、高さの高い半導体素子接続パッド３では大きく、高さの低い半導体素子接続パッド３では小さい。
【選択図】図１

Description

本発明は、半導体素子をフリップチップ技術で接続して搭載する配線基板に関するものである。

近年、携帯電話や音楽プレーヤー等に代表される電子機器の小型、軽量、高機能化が進む中で、それらに使用される半導体素子等の電子部品にも小型、軽量、高機能化が要求されている。

これらの要求に応える技術の一つにフリップチップ技術がある。フリップチップ技術とは、半導体素子の回路面に形成された電極端子を、配線基板上に形成された半導体素子接続パッド上に対面させて半導体素子の電極端子と半導体素子接続パッドとを半田バンプを介して接続する技術である。

このようなフリップチップ技術に用いられる配線基板は、配線導体を形成する複数の導体層が絶縁層を介して多層に積層されている。また、最表層の絶縁層上および導体層上にはソルダーレジスト層が被着されている。

導体層間に介在する絶縁層には多数のビアホールが形成されている。これらのビアホール内には、ビア導体が充填されている。そして、これらのビア導体を介して絶縁層の上下に位置する配線導体同士の導通がとられている。

上面側の表層の絶縁層上には多数の半導体素子接続パッドが配列されている。この半導体素子接続パッドは、上面側のソルダーレジスト層に設けられた円形の開口部から表層の配線導体の一部を露出させることにより形成されている。なお、半導体素子接続パッドを露出させる開口部は、全て同じ開口径となっている。

さらに、この半導体素子接続パッド上には、半田バンプが溶着されている。この半田バンプを介して半導体素子の電極端子と半導体素子接続パッドとが接続される。なお、半導体素子の電極端子を半導体素子接続パッドに接続するときは、半田バンプの頂部に半導体素子の電極端子を載せてリフロー処理を行う方法が採用されている。さらに、半田バンプ上に半導体素子の電極端子を載せやすくするために、半田バンプの頂部をコイニングにより平坦化することも行われている。

ところで、これらの半導体素子接続パッドの多くは、その下に設けられたビア導体を介して下層の配線導体に接続されている。これらの半導体素子接続パッドは、その下のビア導体と一体となっている。また、半導体素子接続パッドのいくつかは、ビア導体と一体となることなく、絶縁層上の配線導体のみで形成されている。

半導体素子接続パッドおよびその下のビア導体は、セミアディティブ法により形成されている。具体的には、まず、ビアホールが形成された絶縁層の表面およびビアホール内に無電解銅めっき層等から成る下地金属層を全面的に被着させる。次に、絶縁層表面の下地金属層の上に、半導体素子接続パッドを含む表層の配線導体に対応した開口パターンを有するめっきレジスト層を形成する。次に、開口パターン内の下地金属層上に電解銅めっき層等から成る主導体層を形成する。最後に、下地金属層上からめっきレジスト層を除去するとともに、めっきレジスト層で覆われていた部分の下地金属層をエッチング除去することにより形成される。

しかしながら、ビア導体と一体となった半導体素子接続パッドと絶縁層上の配線導体のみで形成された半導体素子接続パッドとでは、絶縁層の上面からの高さが互いに異なったものとなる。これは、ビアホール内と絶縁層上とでは、電解銅めっき等から成る主導体層の析出のしかたに差異があるために発生する。このように半導体素子接続パッドの高さに違いがある場合、その上に溶着された半田バンプの高さも異なったものとなる。

半田バンプの高さに違いがあると、その状態の半田バンプ上に半導体素子の電極端子を載せた場合、半導体素子の電極端子に接触しない半田バンプが出てくる。そのような半田バンプにおいては、リフロー後にも半導体素子の電極端子に良好に接続されずに、半導体素子の電極端子と半導体素子接続パッドとが完全に接続されない危険性が高くなる。

また、半田バンプの頂部をコイニングにより平坦化した後、その上に半導体素子の電極端子を載せる場合には、平坦化された頂面の大きさにばらつきが発生する。この場合も、半導体素子の電極端子を半導体素子接続パッドに良好に接続することが困難となる。コイニングされた半田バンプの頂面が小さすぎると、半導体素子の電極端子と半田バンプの頂面とを良好に接触させることが困難となる。逆に、半田バンプの頂面が大きすぎると、半田バンプが横に潰れすぎて隣接する半田バンプ同士の間に電気的な短絡が発生する危険性が高くなる。したがって、コイニングされた半田バンプの頂面の大きさは、適当な大きさで均一であることが好ましい。

特許第４７３１５７４号公報

本発明は、半導体素子接続パッドに絶縁層上からの高さの違いがある場合に、これらの半導体素子接続パッドに溶着された半田バンプの高さを均一なものとして、溶着されたままの状態の半田バンプ上に半導体素子の電極端子を載置してリフローする場合であっても、溶着後にコイニングにより平坦化された半田バンプ上に半導体素子の電極端子を載置してリフローする場合であっても、半導体素子の電極端子と半導体素子接続パッドとを半田バンプを介して良好に接続することが可能な配線基板を提供することにある。

本発明の配線基板は、絶縁基板と、この絶縁基板上に高さばらつきを有して形成された多数の半導体素子接続パッドと、絶縁基板上に半導体素子接続パッドを個別に露出させる多数の開口部を有するように形成されたソルダーレジスト層と、半導体素子接続パッド上にそれぞれ均一な体積で溶着された半田バンプと、を具備して成る配線基板であって、ソルダーレジスト層の開口部の開口径は、半田バンプの溶着後の高さが均一となるように、高さの高い半導体素子接続パッドでは大きく、高さの低い半導体素子接続パッドでは小さいことを特徴とするものである。

本発明の配線基板によれば、半導体素子接続パッドを個別に露出させるソルダーレジスト層の開口部の開口径を、絶縁基板上からの高さが高い半導体素子接続パッドでは大きく、絶縁基板上からの高さが低い半導体素子接続パッドでは小さくすることにより、各半導体素子接続パッドに溶着後の半田バンプの高さが均一なものとなるようにしている。したがって、溶着されたままの状態の半田バンプ上に半導体素子の電極端子を載せてリフローする場合であっても、半導体素子の電極端子と半田バンプとが全て接触して半導体素子の電極端子と半導体素子接続パッドとを半田バンプを介して良好に接続することができる。さらに、半導体素子接続パッドに溶着された半田バンプの頂部をコイニングにより平坦化してその上に半導体素子の電極端子を載せてリフローする場合であっても、溶着後の半田バンプの高さが均一なものとなっているので、コイニング後の半田バンプの頂面の大きさが均一なものとなる。その結果、半導体素子の電極端子と半導体素子接続パッドとを良好に接続することが可能となる。

図１（ａ）は、本発明の配線基板の実施形態の一例を示す概略断面図である。図１（ｂ）は、その要部拡大断面図である。図２（ａ）は、本発明の配線基板の実施形態の一例を示す概略断面図である。図２（ｂ）は、その要部拡大断面図である。図３は、本発明の配線基板の実施形態の他の例を示す要部拡大断面図である。図４は、本発明の配線基板の実施形態の他の例を示す要部拡大断面図である。

次に、本発明の配線基板の実施形態の一例を図１および図２を基にして詳細に説明する。これらの図中、１は絶縁基板、２は配線導体、３は半導体素子接続パッド、４はソルダーレジスト層、５は半田バンプであり、主としてこれらにより半導体素子Ｓを搭載するための本例の配線基板１０が構成される。

図１（ａ）に示すように、配線基板１０は、絶縁基板１の内部および表面に配線導体２が配設されている。絶縁基板１は、コア用の絶縁板６の上下にビルドアップ用の絶縁層７を積層して成る。絶縁板６には複数のスルーホール６ａが形成されている。各絶縁層７には複数のビアホール７ａが形成されている。配線導体２は、絶縁板６の表面およびスルーホール６ａの内部ならびに絶縁層７の表面およびビアホール７ａの内部に被着されている。

最表層の絶縁層７およびその上の配線導体２上には、配線導体２の一部を露出させる開口部を有するソルダーレジスト層４が被着されている。上面側のソルダーレジスト層４の開口部から露出する配線導体２の一部は、半導体素子接続パッド３を形成している。下面側のソルダーレジスト層４の開口部から露出する配線導体２の一部は外部接続パッド８を形成している。

さらに、ソルダーレジスト層４の開口部から露出する半導体素子接続パッド３上には半田バンプ５が溶着されている。そして、この半田バンプ５の上に半導体素子Ｓの電極端子Ｔを載置するとともにリフロー処理することで、半導体素子Ｓの電極端子Ｔと半導体素子接続パッド３とが半田バンプ５を介して電気的に接続される。

絶縁板６は、ガラス繊維にエポキシ樹脂やビスマレイミドトリアジン樹脂等の熱硬化性樹脂を含浸させた電気絶縁材料から成る。このような絶縁板６は、ガラス織物に未硬化の熱硬化性樹脂を含浸させた絶縁シートを熱硬化させた後、その上面から下面にかけてドリル加工によりスルーホール６ａを形成することにより製作される。

絶縁層７は、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る。このような絶縁層７は、未硬化の熱硬化性樹脂から成る絶縁フィルムを絶縁板６または下層の絶縁層７の表面に貼着し、これを熱硬化させるとともにレーザ加工によりビアホール7ａを穿孔することによって形成される。

絶縁板６の上下面の配線導体２は、銅箔およびその上の銅めっき層から成る。またスルーホール６ａ内の配線導体２は、銅めっき層から成る。これらの配線導体２は、例えば次のようにして形成される。まず、絶縁板６用の絶縁シートの両面に予め銅箔を張着しておく。次に、この銅箔に絶縁板６とともにスルーホール６ａを形成する。次に、スルーホール６ａ内および銅箔の表面に無電解銅めっき層および電解銅めっき層を順次被着する。次に、銅めっき層が被着されたスルーホール内を穴埋め樹脂で充填する。次に、穴埋め樹脂の上下端を、絶縁板６の上下面の銅めっき層あるいはその下の銅箔とともに研磨して平坦にする。次に研磨された穴埋め樹脂上および絶縁板６の上下面の銅めっき層あるいは銅箔の上に無電解銅めっき層および電解銅めっき層を順次被着する。最後に、絶縁板６上下面銅箔およびその上の銅めっき層を周知のサブトラクティブ法により所定のパターンにエッチングすることにより形成される。

絶縁層７の表面およびビアホール７ａ内の配線導体２は、銅めっき層から成る。この配線導体２は、次のようにして形成される。まず、ビアホール７ａが形成された絶縁層７の表面およびビアホール７ａ内に無電解銅めっき層等から成る下地金属層を全面的に被着させる。次に、絶縁層７表面の下地金属層の上に、配線導体２に対応した開口パターンを有するめっきレジスト層を形成する。次に、開口パターン内の下地金属層上に電解銅めっき層等から成る主導体層を形成する。最後に、下地金属層上からめっきレジスト層を除去するとともに、めっきレジスト層で覆われていた部分の下地金属層をエッチング除去することにより形成される。

ソルダーレジスト層４は、エポキシ樹脂やポリイミド樹脂等の熱硬化性樹脂を含有する電気絶縁材料から成る。上面側のソルダーレジスト層４は、半導体素子接続パッド３を露出させる開口部を有している。下面側のソルダーレジスト層４は、外部接続パッド８を露出させる開口部を有している。ソルダーレジスト層４は、例えばアクリル変性エポキシ樹脂等の感光性を有する熱硬化性樹脂を含むペーストまたはフィルムを最表層の絶縁層7上に積層するとともに、そのペーストまたはフィルムを所定のパターンに露光および現像した後、熱硬化させることにより形成される。

半導体素子接続パッド３は、上面視で円形であり、例えば格子状の並びに配列されている。半導体素子接続パッド３の直径は、５０〜１００μｍ程度である。半導体素子接続パッド３の配列ピッチは、１００〜２００μｍである。この半導体素子接続パッド３は、最上層の絶縁層７上に形成された配線導体２の一部を、ソルダーレジスト層４に設けた直径が５０〜１００μｍの円形の開口部内にそれぞれ個別に露出させることにより形成されている。

他方、絶縁基板１の下面に形成された外部接続パッド８は、直径が２００〜５００μｍ程度の円形である。外部接続パッド８は、絶縁基板１下面の略全領域にわたり４００〜１０００μｍの配列ピッチで例えば格子状の並びに形成されている。外部接続パッド８は、最下層の絶縁層７上に形成された配線導体２の一部を、ソルダーレジスト層４に設けた直径が２００〜５００μｍの円形の開口部内にそれぞれ個別に露出させることにより形成されている。

半田バンプ５は、錫と鉛、あるいは錫と銀と銅等を含有する低融点半田から成る。半田バンプ５は、半導体素子接続パッド３の上に半田ペースト、あるいは半田ボールを載せておよそ２２０〜２６０℃の条件でリフロー処理を行うことで形成される。各半導体素子接続パッド３上に乗せられる半田ペーストあるいは半田ボールの体積は均一なものとする。そして、半導体素子Ｓの電極端子Ｔを半導体素子接続パッド３に接続するには、半導体素子Ｓの電極端子Ｔを半田バンプ５上に載せて、これらを約２２０℃〜２６０℃の条件でリフロー処理する方法が採用される。

ところで、本例の配線基板１０においては、半導体素子接続パッド３の多くは、その下に設けられたビアホール７ａ内に充填されためっき導体層からビア導体２ａを介して下層の配線導体２に接続されている。これらの半導体素子接続パッド３は、その下のビア導体２ａと一体となっている。また、半導体素子接続パッド３のいくつかは、ビア導体２ａと一体となることなく、絶縁層７上の配線導体２のみで形成されている。

この場合、ビア導体２ａと一体となった半導体素子接続パッド３と絶縁層７上の配線導体２のみで形成された半導体素子接続パッド３とでは、絶縁層７の上面からの高さが互いに異なったものとなっている。これは、ビアホール７ａ内と絶縁層７上とでは、電解銅めっき等から成る主導体層の析出のしかたに差異があるために発生する。本例の配線基板１０の場合、図１（ｂ）に示すように、ビア導体２ａと一体となった半導体素子接続パッド３の絶縁層７上面からの高さＨ１が、絶縁層７上の配線導体２のみで形成された半導体素子接続パッド３の絶縁層７上面からの高さＨ２よりも低くなっている。

そして、本例の配線基板１０においては、ビア導体２ａと一体となった半導体素子接続パッド３を露出させるソルダーレジスト層４の開口部の開口径φ１が、絶縁層７上の配線導体２のみで形成された半導体素子接続パッド３を露出させるソルダーレジスト層４の開口部の開口径φ２よりも小さいものとなっている。これにより、表層の絶縁層７の上面からの高さＨ１，Ｈ２が異なる半導体素子接続パッド３を有する配線基板１０であっても、各半導体素子接続パッド３に溶着された半田バンプ５の高さを均一なものとすることができる。

したがって、本例の配線基板１０においては、溶着されたままの状態の半田バンプ５上に半導体素子Ｓの電極端子Ｔを載せてリフローする場合であっても、半導体素子Ｓの電極端子Ｔと半田バンプ５とが全て接触して半導体素子Ｓの電極端子Ｔと半導体素子接続パッド３とを半田バンプ５を介して良好に接続することができる。

さらに、本例の配線基板１０においては、図２（ａ），（ｂ）に示すように、半田バンプ５の頂部をコイニングにより平坦化しても良い。この場合、上述したように、溶着された後の半田バンプ５の高さが均一なものとなっていることから、これをコイニングした場合、コイニング後の半田バンプ５の頂面の大きさが均一なものとなる。その結果、平坦化された半田バンプ５の頂面の上に半導体素子Ｓの電極端子Ｔを載せてリフローする場合であっても、半導体素子Ｓの電極端子Ｔと半導体素子接続パッド３とを良好に接続することが可能となる。

なお、本発明は、上述の実施形態例に限定されるものではなく、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上述の配線基板１０では、ビア導体２ａと一体となった半導体素子接続パッド３の高さＨ１が、絶縁層３上の配線導体２のみから成る半導体素子接続パッド３の高さＨ２よりも低いものであったが、図３示すように、ビア導体２ａと一体となった半導体素子接続パッド３の高さＨ１が絶縁層３上の配線導体２のみから成る半導体素子接続パッド３の高さＨ２よりも高いものであってもよい。この場合、ビア導体２ａと一体となった半導体素子接続パッド３を露出させるソルダーレジスト層４の開口部の開口径φ１を、絶縁層７上の配線導体２のみで形成された半導体素子接続パッド３を露出させるソルダーレジスト層４の開口部の開口径φ２よりも大きいものとする。これにより、各半導体素子接続パッド３に溶着された半田バンプ５の高さを均一なものとすることができる。さらにこの場合も、図４に示すように、半田バンプ５の頂部をコイニングにより平坦化しても良いことは言うまでもない。

１・・・絶縁基板
３・・・半導体素子接続パッド
４・・・ソルダーレジスト層
５・・・半田バンプ
１０・・・配線基板

Claims

絶縁基板と、該絶縁基板上に高さばらつきを有して形成された多数の半導体素子接続パッドと、前記絶縁基板上に前記半導体素子接続パッドを個別に露出させる多数の開口部を有するように形成されたソルダーレジスト層と、前記半導体素子接続パッド上にそれぞれ均一な体積で溶着された半田バンプと、を具備して成る配線基板であって、前記開口部の開口径は、前記半田バンプの溶着後の高さが均一となるように、高さの高い前記半導体素子接続パッドでは大きく、高さの低い前記半導体素子接続パッドでは小さいことを特徴とする配線基板。
前記半田バンプは、溶着後にコイニングされた平坦な頂面を有しており、該頂面の大きさが均一であることを特徴とする請求項１記載の配線基板。