JP2008227355A - 電子装置及びその製造方法 - Google Patents
電子装置及びその製造方法 Download PDFInfo
- Publication number
- JP2008227355A JP2008227355A JP2007066502A JP2007066502A JP2008227355A JP 2008227355 A JP2008227355 A JP 2008227355A JP 2007066502 A JP2007066502 A JP 2007066502A JP 2007066502 A JP2007066502 A JP 2007066502A JP 2008227355 A JP2008227355 A JP 2008227355A
- Authority
- JP
- Japan
- Prior art keywords
- electrode
- solder
- diameter
- holes
- electronic device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
- H01L2224/061—Disposition
- H01L2224/06102—Disposition the bonding areas being at different heights
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
Abstract
【解決手段】電子装置100は、絶縁層110に大きさの異なる電極120,130が形成されている。絶縁層110及び電極120,130の表面には、ソルダレジスト140が被覆形成されている。ソルダレジスト140には、電極120,130に連通された孔142,144が形成されており、孔142,144内において、電極120,130の上面には、Ni/Au電極層122,132が形成されている。小径な孔142の電極120は、1層の電極層124により形成されているのに対して、大径な孔144の電極130は、2層の電極層134,136を積層したものであり、電極130の厚さT2が小径な孔142の電極120の厚さT1よりほぼ2倍厚く(高く)なるように形成されている(T2>T1)。
【選択図】図2
Description
図1Bに示されるように、絶縁材からなる基板11上には、直径の異なる電極12,14が形成されている。尚、Cuからなる電極12,14の上面には、はんだと接合を良好するため、Ni層とAu層からなるNi/Au電極層17,19が形成されている。そして、Ni/Au電極層17,19には、はんだボール20を接合させるためのフラックス18(図1B中、梨地模様で示す)が塗布された後、はんだボール20が載置される。はんだボール20はフラックス18により濡れ性が良好になる。
該電極が形成された基板上に、前記電極との対向位置に直径が異なる複数の孔を有したソルダレジストを形成するソルダレジスト形成工程と、
複数の前記孔に同一直径を有するはんだボールを装填し、その後に加熱処理することにより該はんだボールを前記孔を介して前記電極に接合しはんだバンプを形成するバンプ形成工程とを有する電子装置の製造方法であって、
前記バンプ形成工程の実施後における前記はんだバンプの前記ソルダレジスト表面からの高さが等しくなるよう、前記電極形成工程において前記孔の内径に応じて異なる厚さの前記電極を形成することを特徴とする電子装置の製造方法である。
該基板上に形成されており、前記電極との対向位置に直径が異なる複数の孔を有したソルダレジストと、
前記孔を介して前記電極に接合したはんだバンプとを有しており、
前記はんだバンプの前記ソルダレジスト表面からの高さが等しくなるよう、前記孔の直径に応じて前記電極の厚さを異ならせたことを特徴とする電子装置である。
また、ソルダレジスト140には、電極120,130に連通された孔142,144が形成されており、孔142,144内において、電極120,130の上面には、Ni層とAu層からなるNi/Au電極層122,132が形成されている。
孔142,144の内径D1,D2は、電極120,130の大きさに応じてD1<D2となるように設定されている。例えば、一方の電極120は、信号用電極であり、他方の電極130は電源用電極またはGND用電極である。
さらに、Ni/Au電極層122,132には、はんだボール150(図2中、一点鎖線で示す)を加熱処理(リフロー)された孔142,144内に流入されたはんだバンプ152,154が接合される。はんだボール150は、孔142,144の容積に応じた直径D3が選択されており、夫々同一の直径D3を有する(D1<D2<D3)。
図3Fにおいて、Cu給電層160をめっき電極として電解Cuめっきを施す。電解めっき法により開口172,174内に露出するCu給電層160の表面にCuを析出させ、Cuを上方に成長させることで厚さt1、外径D4,D5を有する電極層124,134が形成される。
上記大径な電極130を2層の電極層134,136を積層した構成とすることにより、大径な孔144の深さ(距離L2)を小さくして小径な孔142の容積と大径な孔144の容積とがほぼ同じになるように設定している。これにより、直径の異なる孔142,144に同じ直径を有するはんだボール150を実装してもソルダレジスト140の表面から突出するはんだバンプ152,154の体積がほぼ同じになるため、ソルダレジスト140の表面から突出するはんだバンプ152,154の高さH3,H4がほぼ等しい高さになる(H3≒H4)。
そのため、孔144の内径D2を上記実施例1,2のものよりも大径にできる。よって、電極層136の上面に積層されるNi/Au電極層132の表面積が増大されるため、はんだバンプ154とNi/Au電極層132との結合強度が強化されている。
上記大径な電極130を2層の電極層134,136を積層した構成とすることにより、大径な孔144の深さ(距離L2)を小さくして小径な孔142の容積と大径な孔144の容積とがほぼ同じになるように設定している。これにより、直径の異なる孔142,144に同じ直径を有するはんだボール150を実装してもソルダレジスト140の表面から突出するはんだバンプ152,154の体積がほぼ同じになるため、ソルダレジスト140の表面から突出するはんだバンプ152,154の高さH3,H4がほぼ等しい高さになる(H3≒H4)。
図7Bにおいて、Cu給電層160をめっき電極として電解Cuめっきを施す。電解めっき法により開口172,174内に連通するCu給電層160の表面にCuを析出させ、Cuを上方に成長させることで厚さt1、外径がほぼ同径とされた電極層124,134が形成される。
図7Fにおいて、Cu給電層160をめっき電極として電解Cuめっきを施す。電解めっき法により開口182内に露出する電極層134の上面及び外周、及び電極層134の外側に露出するCu給電層160の表面にCuを析出させ、Cuを上方に成長させることで電極層134の上面及び外周に直径D6を有する電極層136が積層される。このように、Cu給電層160をめっき電極として電解Cuめっきを2回行なうことで電極層134の上面及び外周に電極層136を積層することが可能になる。
110 絶縁層
120,130 電極
122,132 Ni/Au電極層
140 ソルダレジスト
142,144 孔
124,134,136 電極層
150 はんだボール
152,154 はんだバンプ
170,180 レジスト
172,174,182 開口
184,210 隙間
Claims (7)
- 基板に電極を形成する電極形成工程と、
該電極が形成された基板上に、前記電極との対向位置に直径が異なる複数の孔を有したソルダレジストを形成するソルダレジスト形成工程と、
複数の前記孔に同一直径を有するはんだボールを装填し、その後に加熱処理することにより該はんだボールを前記孔を介して前記電極に接合しはんだバンプを形成するバンプ形成工程とを有する電子装置の製造方法であって、
前記バンプ形成工程の実施後における前記はんだバンプの前記ソルダレジスト表面からの高さが等しくなるよう、前記電極形成工程において前記孔の内径に応じて異なる厚さの前記電極を形成することを特徴とする電子装置の製造方法。 - 前記複数の孔のうち大径の孔では、前記電極が小径の孔よりも厚くなるように形成されたことを特徴とする請求項1に記載の電子装置の製造方法。
- 前記電極は、前記孔の内径の大きさに応じて電極層を積層することにより高さを変更することを特徴とする請求項1または2に記載の電子装置の製造方法。
- 前記孔の内径の大きさに応じて前記電極層の積層数を変更すると共に、前記ソルダレジスト層の厚さを選定することを特徴とする請求項3に記載の電子装置の製造方法。
- 前記電極層は、セミアディティブ法により形成されることを特徴とする請求項1乃至4の何れかに記載の電子装置の製造方法。
- 複数の電極が形成された基板と、
該基板上に形成されており、前記電極との対向位置に直径が異なる複数の孔を有したソルダレジストと、
前記孔を介して前記電極に接合したはんだバンプとを有しており、
前記はんだバンプの前記ソルダレジスト表面からの高さが等しくなるよう、前記孔の直径に応じて前記電極の厚さを異ならせたことを特徴とする電子装置。 - 前記電極は、電極層の積層数によって厚さを異ならせたことを特徴とする請求項6に記載の電子装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007066502A JP4842864B2 (ja) | 2007-03-15 | 2007-03-15 | 電子装置及びその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2007066502A JP4842864B2 (ja) | 2007-03-15 | 2007-03-15 | 電子装置及びその製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2008227355A true JP2008227355A (ja) | 2008-09-25 |
JP4842864B2 JP4842864B2 (ja) | 2011-12-21 |
Family
ID=39845580
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2007066502A Active JP4842864B2 (ja) | 2007-03-15 | 2007-03-15 | 電子装置及びその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4842864B2 (ja) |
Cited By (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010093232A (ja) * | 2008-10-09 | 2010-04-22 | Nan Ya Printed Circuit Board Corp | 単一プリント回路板のはんだバンプ印刷方法 |
JP2010225678A (ja) * | 2009-03-19 | 2010-10-07 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2010272716A (ja) * | 2009-05-22 | 2010-12-02 | Fujitsu Ten Ltd | 回路部品 |
JP2010283035A (ja) * | 2009-06-02 | 2010-12-16 | Toshiba Corp | 電子部品とその製造方法 |
CN101964334A (zh) * | 2009-07-24 | 2011-02-02 | 株式会社村田制作所 | 半导体封装体及半导体封装模块 |
JP2011171428A (ja) * | 2010-02-17 | 2011-09-01 | Canon Inc | 半導体装置 |
JP2011204966A (ja) * | 2010-03-26 | 2011-10-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
JP2012009602A (ja) * | 2010-06-24 | 2012-01-12 | Nec Corp | 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子 |
CN103094234A (zh) * | 2012-12-14 | 2013-05-08 | 华天科技(西安)有限公司 | 一种扩展引脚的Fan-out Panel Level BGA封装件及其制作工艺 |
JP2013229523A (ja) * | 2012-04-26 | 2013-11-07 | Shinko Electric Ind Co Ltd | パッド形成方法及び配線基板 |
TWI492677B (zh) * | 2010-12-15 | 2015-07-11 | 日本特殊陶業股份有限公司 | 配線基板及其製造方法 |
JP2016032171A (ja) * | 2014-07-28 | 2016-03-07 | 太陽誘電株式会社 | 弾性波デバイス |
JP2016051747A (ja) * | 2014-08-29 | 2016-04-11 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
US9343360B2 (en) | 2012-12-05 | 2016-05-17 | Murata Manufacturing Co., Ltd. | Bump-equipped electronic component and method for manufacturing bump-equipped electronic component |
JP2020021796A (ja) * | 2018-07-31 | 2020-02-06 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP2020167314A (ja) * | 2019-03-29 | 2020-10-08 | 大日本印刷株式会社 | 配線基板および素子付配線基板 |
CN112885806A (zh) * | 2019-11-29 | 2021-06-01 | 长鑫存储技术有限公司 | 基板及其制备方法、芯片封装结构及其封装方法 |
CN113784537A (zh) * | 2020-06-10 | 2021-12-10 | 南亚电路板股份有限公司 | 电路板结构及其形成方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50119568A (ja) * | 1974-03-04 | 1975-09-19 | ||
JP2004319830A (ja) * | 2003-04-17 | 2004-11-11 | Sony Corp | 電子部品、その実装基材、電子部品装置及び電子部品の製造方法 |
JP2007096198A (ja) * | 2005-09-30 | 2007-04-12 | Fujikura Ltd | 半導体装置及びその製造方法並びに電子装置 |
JP2007242783A (ja) * | 2006-03-07 | 2007-09-20 | Fujikura Ltd | 半導体装置及び電子装置 |
-
2007
- 2007-03-15 JP JP2007066502A patent/JP4842864B2/ja active Active
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS50119568A (ja) * | 1974-03-04 | 1975-09-19 | ||
JP2004319830A (ja) * | 2003-04-17 | 2004-11-11 | Sony Corp | 電子部品、その実装基材、電子部品装置及び電子部品の製造方法 |
JP2007096198A (ja) * | 2005-09-30 | 2007-04-12 | Fujikura Ltd | 半導体装置及びその製造方法並びに電子装置 |
JP2007242783A (ja) * | 2006-03-07 | 2007-09-20 | Fujikura Ltd | 半導体装置及び電子装置 |
Cited By (25)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010093232A (ja) * | 2008-10-09 | 2010-04-22 | Nan Ya Printed Circuit Board Corp | 単一プリント回路板のはんだバンプ印刷方法 |
JP2010225678A (ja) * | 2009-03-19 | 2010-10-07 | Panasonic Corp | 半導体装置及びその製造方法 |
JP2010272716A (ja) * | 2009-05-22 | 2010-12-02 | Fujitsu Ten Ltd | 回路部品 |
JP2010283035A (ja) * | 2009-06-02 | 2010-12-16 | Toshiba Corp | 電子部品とその製造方法 |
US8703600B2 (en) | 2009-06-02 | 2014-04-22 | Kabushiki Kaisha Toshiba | Electronic component and method of connecting with multi-profile bumps |
US8378501B2 (en) | 2009-07-24 | 2013-02-19 | Murata Manufacturing Co., Ltd. | Semiconductor package and semiconductor package module |
CN101964334A (zh) * | 2009-07-24 | 2011-02-02 | 株式会社村田制作所 | 半导体封装体及半导体封装模块 |
JP2011029374A (ja) * | 2009-07-24 | 2011-02-10 | Murata Mfg Co Ltd | 半導体パッケージおよび半導体パッケージモジュール |
JP2011171428A (ja) * | 2010-02-17 | 2011-09-01 | Canon Inc | 半導体装置 |
JP2011204966A (ja) * | 2010-03-26 | 2011-10-13 | Fujitsu Ltd | 半導体装置及びその製造方法 |
US9318426B2 (en) | 2010-03-26 | 2016-04-19 | Fujitsu Limited | Semiconductor device and method of manufacturing the same |
JP2012009602A (ja) * | 2010-06-24 | 2012-01-12 | Nec Corp | 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子 |
TWI492677B (zh) * | 2010-12-15 | 2015-07-11 | 日本特殊陶業股份有限公司 | 配線基板及其製造方法 |
JP2013229523A (ja) * | 2012-04-26 | 2013-11-07 | Shinko Electric Ind Co Ltd | パッド形成方法及び配線基板 |
US9084339B2 (en) | 2012-04-26 | 2015-07-14 | Shinko Electric Industries Co., Ltd. | Wiring substrate and method of manufacturing the same |
US9343360B2 (en) | 2012-12-05 | 2016-05-17 | Murata Manufacturing Co., Ltd. | Bump-equipped electronic component and method for manufacturing bump-equipped electronic component |
CN103094234A (zh) * | 2012-12-14 | 2013-05-08 | 华天科技(西安)有限公司 | 一种扩展引脚的Fan-out Panel Level BGA封装件及其制作工艺 |
JP2016032171A (ja) * | 2014-07-28 | 2016-03-07 | 太陽誘電株式会社 | 弾性波デバイス |
JP2016051747A (ja) * | 2014-08-29 | 2016-04-11 | 京セラサーキットソリューションズ株式会社 | 配線基板 |
JP2020021796A (ja) * | 2018-07-31 | 2020-02-06 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP7068957B2 (ja) | 2018-07-31 | 2022-05-17 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP2020167314A (ja) * | 2019-03-29 | 2020-10-08 | 大日本印刷株式会社 | 配線基板および素子付配線基板 |
JP7287064B2 (ja) | 2019-03-29 | 2023-06-06 | 大日本印刷株式会社 | 配線基板および素子付配線基板 |
CN112885806A (zh) * | 2019-11-29 | 2021-06-01 | 长鑫存储技术有限公司 | 基板及其制备方法、芯片封装结构及其封装方法 |
CN113784537A (zh) * | 2020-06-10 | 2021-12-10 | 南亚电路板股份有限公司 | 电路板结构及其形成方法 |
Also Published As
Publication number | Publication date |
---|---|
JP4842864B2 (ja) | 2011-12-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4842864B2 (ja) | 電子装置及びその製造方法 | |
JP5639368B2 (ja) | スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法 | |
JP5421254B2 (ja) | ピン・インタフェースを有する多層配線エレメント | |
JP4619223B2 (ja) | 半導体パッケージ及びその製造方法 | |
JP6358431B2 (ja) | 電子部品装置及びその製造方法 | |
JP2010537403A (ja) | メッキによって形成されたポストを有する相互接続要素 | |
JP2013118255A (ja) | 配線基板及びその製造方法、半導体パッケージ | |
TWI713427B (zh) | 封裝體的接著結構及其製造方法 | |
TWI741250B (zh) | 封裝體的接著結構及其製造方法 | |
TWI455268B (zh) | 封裝載板及其製造方法 | |
US7325301B2 (en) | Method of manufacturing a wiring board | |
JP5157455B2 (ja) | 半導体装置 | |
JP2018107349A (ja) | 配線基板、配線基板の製造方法 | |
US11171081B2 (en) | Wiring substrate, semiconductor package and method of manufacturing wiring substrate | |
TW201505492A (zh) | 印刷電路板及其製造方法 | |
KR20140086531A (ko) | 패키지 기판 및 그 제조방법, 그리고 패키지 온 패키지 기판 | |
JP2006237337A (ja) | 半導体装置及びその製造方法 | |
JP2000315706A (ja) | 回路基板の製造方法並びに回路基板 | |
TWI524442B (zh) | 具有焊料凸塊的配線基板之製造方法、焊球搭載用遮罩 | |
JP2007081150A (ja) | 半導体装置及び基板 | |
JP2015173156A (ja) | プリント配線板の製造方法と金属ポストを搭載するためのマスク | |
JP5653144B2 (ja) | 半導体パッケージの製造方法 | |
TWI550738B (zh) | 表面安裝積體電路組件 | |
JP5115241B2 (ja) | 電子部品の実装方法 | |
TWI420996B (zh) | 印刷電路板及其製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20091218 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20110427 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20110517 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20110630 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20111004 |
|
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20111006 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 4842864 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20141014 Year of fee payment: 3 |