JP2008227355A - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP2008227355A
JP2008227355A JP2007066502A JP2007066502A JP2008227355A JP 2008227355 A JP2008227355 A JP 2008227355A JP 2007066502 A JP2007066502 A JP 2007066502A JP 2007066502 A JP2007066502 A JP 2007066502A JP 2008227355 A JP2008227355 A JP 2008227355A
Authority
JP
Japan
Prior art keywords
electrode
solder
diameter
holes
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007066502A
Other languages
English (en)
Other versions
JP4842864B2 (ja
Inventor
Hiroaki Satou
広陽 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007066502A priority Critical patent/JP4842864B2/ja
Publication of JP2008227355A publication Critical patent/JP2008227355A/ja
Application granted granted Critical
Publication of JP4842864B2 publication Critical patent/JP4842864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/06102—Disposition the bonding areas being at different heights
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

【課題】本発明は電極に連通される孔の径が異なる場合、同一の直径を有するはんだボールを加熱処理した後のはんだバンプの突出高さがほぼ同じになることを課題とする。
【解決手段】電子装置１００は、絶縁層１１０に大きさの異なる電極１２０，１３０が形成されている。絶縁層１１０及び電極１２０，１３０の表面には、ソルダレジスト１４０が被覆形成されている。ソルダレジスト１４０には、電極１２０，１３０に連通された孔１４２，１４４が形成されており、孔１４２，１４４内において、電極１２０，１３０の上面には、Ni/Au電極層１２２，１３２が形成されている。小径な孔１４２の電極１２０は、１層の電極層１２４により形成されているのに対して、大径な孔１４４の電極１３０は、２層の電極層１３４，１３６を積層したものであり、電極１３０の厚さＴ２が小径な孔１４２の電極１２０の厚さＴ１よりほぼ２倍厚く（高く）なるように形成されている（Ｔ２>Ｔ１）。
【選択図】図２

Description

本発明は、電子装置及びその製造方法に係り、特に複数の孔に同一直径を有するはんだボールを装填し、その後に加熱処理することによりはんだボールを孔内に流入させて孔内の電極に接合しはんだバンプを形成するよう構成された電子装置及びその製造方法に関する。
例えば、ベアチップと基板との接続、或いはパッケージ基板とマザーボードとの接続に用いられるＢＧＡ（ball grid array）のボール形成方法の一つとして、基板上に複数の電極を形成し、その後電極に連通する孔を有するソルダレジストを形成し、各孔の開口にはんだボールを搭載させた状態で加熱処理(リフロー)によってはんだボールを溶融させて孔内の電極に接合すると共に、ソルダレジストの表面にはんだバンプを突出形成させる製造方法が知られている（例えば、特許文献１参照）。
通常、基板に形成される複数の電極に連通される孔の内径は、同一径となるように形成されており、且つはんだボールの直径も同一径のものが使用される。
ところが、近年、複数の電極の直径を異なる寸法に設定することが検討されており、例えば、電極が格子状に配置される電極形成領域の中心部分には、比較的大径な電源用或いはＧＮＤ用電極（以下、両電極をまとめて電源用電極という）を配置し、その周囲には電源用電極よりも小径な信号用電極を狭い間隔で配置するような電極配置パターンが考えられている。これにより、信号用電極を電源用電極と同径に形成する場合よりもより多くの信号用電極を配置することが可能になると共に、電源用電極のインピーダンス低減を図ることができる。
特開平７−１７６５６７号公報
基板に形成された電極にはんだバンプを形成する際、実装性の観点より形成されたはんだバンプの基板表面からの高さは全て等しくする必要がある。直径が異なる複数の電極に対してはんだバンプを形成する場合においても、形成される各はんだバンプの基板表面からの高さは等しくする必要がある。
そこで、直径が異なる複数の電極に対して基板表面からの高さが等しいはんだバンプを形成する方法としては、各孔の内径に応じた異なる直径を有する各はんだボールを各孔の開口に搭載させて加熱処理を行なう方法と、同じ直径を有するはんだボールを異なる内径を有する各孔に搭載させる方法とが考えられる。
まず、前者の場合の課題について述べる。各孔の内径に応じて直径の異なるはんだボールの加熱処理を行なうと、溶融状態となったはんだが孔内に流入して孔の底部に形成された電極表面に接合され、孔の容積より余った体積分のはんだがはんだバンプとしてソルダレジストの表面に突出形成される。この場合、各孔の内径に応じて直径の異なるはんだボールを選択することで、はんだバンプの突出高さをほぼ一定にすることができる。
しかしながら、各孔の内径に応じて直径の異なるはんだボールを複数種用意する場合、はんだボールの直径が数十μｍといった微細であるため、各はんだボールの差違を識別することが難しい。そのため、各孔の内径に応じた直径を有するはんだボールを搭載する工程では、はんだボールを表面実装する際にはんだボールの直径が孔の内径に合ったものか否かを確認することが困難であり、直径の異なるはんだボールを対応する内径の孔に搭載させるには、多くの手間を要するという問題がある。
一方、内径の異なる複数の電極の孔に同じ直径を有するはんだボールを搭載させる後者の場合は、上記のような直径の異なるはんだボールを用意する前者の場合の問題を解消することが可能になるが、以下のような問題が生じる。
次に、図１Ａ〜図１Ｃを参照して後者の電子装置の製造方法について説明する。図１Ａに示されるように、基板の電極形成面をソルダレジスト１０により被覆し、ソルダレジスト１０に各電極１２，１４に連通された孔１６，１８が形成される。この電極形成領域には、中央部分に比較的大径な電極１２(例えば、電源用電極)が形成され、その周囲を囲むように比較的小径な電極１４（例えば、信号用配線用の電極）が形成されている。
図１Ｂに示されるように、絶縁材からなる基板１１上には、直径の異なる電極１２，１４が形成されている。尚、Ｃｕからなる電極１２，１４の上面には、はんだと接合を良好するため、Ｎｉ層とＡｕ層からなるNi/Au電極層１７，１９が形成されている。そして、Ni/Au電極層１７，１９には、はんだボール２０を接合させるためのフラックス１８（図１Ｂ中、梨地模様で示す）が塗布された後、はんだボール２０が載置される。はんだボール２０はフラックス１８により濡れ性が良好になる。
ところで、はんだボール２０を各孔１６，１８に搭載させる工程においては、直径が同一のはんだボール２０を内径の異なる各孔１６，１８に搭載することで、直径の異なるはんだボールを各孔の開口に搭載させる方法に比べて作業効率を高められている。
しかしながら、直径が同一のはんだボール２０を内径の異なる各孔１６，１８に加熱処理する場合、図１Ｃに示されるように、孔径１６，１８の差違によって孔１６，１８の容積が異なるため、はんだバンプ２２，２４の突出高さが孔径によって異なることになる。例えば、孔１６のように大径の場合には、孔内の容積が大きいので、ソルダレジスト１０上に余るはんだ量が減少し、その分はんだバンプ２２の突出高さＨ１が低くなる。一方、孔１８のように小径の場合には、孔内の容積が小さいので、ソルダレジスト１０上に余るはんだ量が多くなり、はんだバンプ２４の突出高さＨ２が高くなる。
このように、はんだバンプ２２，２４の突出高さが一定でない場合、高さの低いはんだバンプ２２が高いはんだバンプ２４間で接続不良になるおそれがあるので、加熱処理工程の後にレベリング処理を行なう必要があり、その分手間がかかり生産効率を上げることが難しかった。
そこで、本発明は上記事情に鑑み、上記課題を解決した電子装置及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は以下のような手段を有する。
本発明は、基板に電極を形成する電極形成工程と、
該電極が形成された基板上に、前記電極との対向位置に直径が異なる複数の孔を有したソルダレジストを形成するソルダレジスト形成工程と、
複数の前記孔に同一直径を有するはんだボールを装填し、その後に加熱処理することにより該はんだボールを前記孔を介して前記電極に接合しはんだバンプを形成するバンプ形成工程とを有する電子装置の製造方法であって、
前記バンプ形成工程の実施後における前記はんだバンプの前記ソルダレジスト表面からの高さが等しくなるよう、前記電極形成工程において前記孔の内径に応じて異なる厚さの前記電極を形成することを特徴とする電子装置の製造方法である。
また、前記複数の孔のうち大径の孔では、前記電極が小径の孔よりも厚くなるように形成されることが望ましい。
前記電極は、前記孔の内径の大きさに応じて電極層を積層することにより高さを変更することが望ましい。
また、本発明は、前記孔の内径の大きさに応じて前記電極層の積層数を変更すると共に、前記ソルダレジスト層の厚さを選定することを特徴とする。
前記電極層は、セミアディティブ法により形成されることが望ましい。
また、本発明は、複数の電極が形成された基板と、
該基板上に形成されており、前記電極との対向位置に直径が異なる複数の孔を有したソルダレジストと、
前記孔を介して前記電極に接合したはんだバンプとを有しており、
前記はんだバンプの前記ソルダレジスト表面からの高さが等しくなるよう、前記孔の直径に応じて前記電極の厚さを異ならせたことを特徴とする電子装置である。
前記電極は、電極層の積層数によって厚さを異ならせることが望ましい。
本発明によれば、バンプ形成工程の実施後におけるはんだバンプのソルダレジスト表面からの高さが等しくなるよう、電極形成工程において孔の内径に応じて異なる厚さの電極を形成することにより、電極と対向する内径が異なる複数の孔に同一直径を有するはんだボールを装填しても、孔の内径に拘わらず孔内に流入されるはんだ量はほぼ同量となる。このため、ソルダレジストから突出するはんだバンプの高さを孔の内径の差違に関係なくほぼ同じ高さにすることができ、さらには従来行なっていたレベリング処理を不用にしてはんだバンプの信頼性をより高めることができる。
以下、図面を参照して本発明を実施するための最良の形態について説明する。
図２は本発明による電子装置の実施例１を示す縦断面図である。図２に示されるように、電子装置１００は、例えば、ＢＧＡ（ball grid array）構造を有した半導体装置であり、基板としての絶縁層１１０の電極形成面にＣｕめっきにより大きさの異なる電極１２０，１３０が形成されている。絶縁層１１０及び電極１２０，１３０の表面には、ソルダレジスト１４０が被覆形成されている。
また、ソルダレジスト１４０には、電極１２０，１３０に連通された孔１４２，１４４が形成されており、孔１４２，１４４内において、電極１２０，１３０の上面には、Ｎｉ層とＡｕ層からなるNi/Au電極層１２２，１３２が形成されている。
孔１４２，１４４の内径Ｄ１，Ｄ２は、電極１２０，１３０の大きさに応じてＤ１<Ｄ２となるように設定されている。例えば、一方の電極１２０は、信号用電極であり、他方の電極１３０は電源用電極またはＧＮＤ用電極である。
小径な孔１４２の電極１２０は、１層の電極層１２４により形成されているのに対して、大径な孔１４４の電極１３０は、２層の電極層１３４，１３６を積層したものであり、電極１３０の厚さＴ２が小径な孔１４２の電極１２０の厚さＴ１よりほぼ２倍厚く（高く）なるように形成されている（Ｔ２>Ｔ１）。
さらに、Ni/Au電極層１２２，１３２には、はんだボール１５０（図２中、一点鎖線で示す）を加熱処理（リフロー）された孔１４２，１４４内に流入されたはんだバンプ１５２，１５４が接合される。はんだボール１５０は、孔１４２，１４４の容積に応じた直径Ｄ３が選択されており、夫々同一の直径Ｄ３を有する（Ｄ１<Ｄ２<Ｄ３）。
小径な孔１４２の容積は、内径Ｄ１とNi/Au電極層１２２の表面からソルダレジスト１４０の上面までの距離Ｌ１（例えば、１５μｍ〜２５μｍ）によって決まる。同様に、大径な孔１４４の容積は、内径Ｄ２とNi/Au電極層１３２の表面からソルダレジスト１４０の上面までの距離Ｌ２（例えば、５μｍ〜１５μｍ）によって決まる。本実施例では、上記大径な電極１３０を２層の電極層１３４，１３６を積層した構成とすることにより、大径な孔１４４の深さ（距離Ｌ２）を小さくして小径な孔１４２の容積と大径な孔１４４の容積とがほぼ同じになるように設定している。これにより、ソルダレジスト１４０の表面から突出するはんだバンプ１５２，１５４の体積がほぼ同じになる。
実際には、はんだバンプ１５２，１５４の曲率半径が孔１４２，１４４の内径によって異なるため、内径差に基づいて大径な孔１４４の容積を小径な孔１４２の容積よりも若干小さくすることになる。また、大径な電極１３０は、２層に限らず、孔１４２，１４４の内径差に応じて３層以上の電極層を積層する構成として良い。
これにより、ソルダレジスト１４０の表面から突出するはんだバンプ１５２，１５４の高さＨ３，Ｈ４がほぼ等しい高さになる（Ｈ３≒Ｈ４）。そのため、電子装置１００によれば、孔１４２，１４４の内径に応じた直径を有する複数のはんだボールを用意した場合に比べて直径の異なるはんだボールを確認するといった面倒な作業が不用になって生産効率が高められると共に、直径が異なる孔に同じ直径を有するはんだボールを搭載する場合に必要となるはんだバンプの突出高さを揃えるためのレベリング処理工程を不用にすることもできるので、実装時の信頼性も高めることが可能になる。
ここで、電子装置１００の製造方法について図３Ａ〜図３Ｎを参照して説明する。図３Ａ〜図３Ｎは実施例１の電子装置の製造方法（その１〜その１４）を説明するための図である。
本実施例１における、電子装置の製造方法は、（ａ）絶縁層（基板）１１０に電極１２０，１３０を形成する電極形成工程と、（ｂ）電極１２０，１３０が形成された絶縁層１１０上に、電極１２０，１３０との対向位置に直径が異なる複数の孔１４２，１４４を有したソルダレジスト１４０を形成するソルダレジスト形成工程と、（ｃ）複数の孔１４２，１４４に同一直径を有するはんだボール１５０を装填し、その後に加熱処理することによりはんだボール１５０を孔１４２，１４４を介して電極１２０，１３０に接合しはんだバンプ１５２，１５４を形成するバンプ形成工程とを有する。
また、本実施例１では、バンプ形成工程の実施後におけるはんだバンプ１５２，１５４のソルダレジスト１４０の表面からの高さが等しくなるよう、電極形成工程において孔１４２，１４４の内径に応じて異なる厚さの電極１２０，１３０を形成する。すなわち、小径な電極１２０を１層の電極層１２４のみにより形成し、大径な電極１３０を複数層（本実施例では２層）の電極層１３４，１３６を積層した構成とすることで、孔１４２，１４４の内径に応じて電極１２０，１３０の厚さを異なるように設定する。
本実施例における電極形成方法としては、例えば、セミアディティブ法が用いられ、以下の手順で行なわれる。電極形成工程は、以下の図３Ａ〜図３Ｋに示す各工程によって行なわれる。
図３Ａにおいて、まず、所定の厚さを有する平板状の絶縁層１１０を形成する。
図３Ｂにおいて、無電解Ｃｕめっきの際の還元反応を促進させるため、絶縁層１１０の表面（電極形成面）にパラジウムＰｄを吸着させてＣｕの析出を促進させる触媒処理を施す。
図３Ｃにおいて、無電解Ｃｕめっきにより絶縁層１１０の表面にＣｕ給電層１６０を形成する。
図３Ｄにおいて、Ｃｕ給電層１６０の表面にレジスト層１７０を積層する。このレジスト層１７０の厚さｔ１は、電極層１２４，１３４の厚さとなる。
図３Ｅにおいて、レジスト層１７０にパターニング（露光、現像）を行なって、電極形成部分に対応する領域からレジスト層を削除して直径の異なる開口１７２，１７４を形成する。開口１７２，１７４の底部には、Ｃｕ給電層１６０の表面が露出された状態になる。開口１７２，１７４は、内径Ｄ４，Ｄ５が夫々電極層１２４，１３４の外径に対応する大きさに設定されており、Ｄ４<Ｄ５となるように形成される。
図３Ｆにおいて、Ｃｕ給電層１６０をめっき電極として電解Ｃｕめっきを施す。電解めっき法により開口１７２，１７４内に露出するＣｕ給電層１６０の表面にＣｕを析出させ、Ｃｕを上方に成長させることで厚さｔ１、外径Ｄ４，Ｄ５を有する電極層１２４，１３４が形成される。
図３Ｇにおいて、Ｃｕ給電層１６０上に残ったレジスト層１７０を剥離させて除去する。これで、絶縁層１１０上には、厚さｔ１の電極層１２４，１３４が残る。
図３Ｈにおいて、電極層１２４，１３４及びＣｕ給電層１６０の表面にレジスト層１８０を積層する。このレジスト層１８０の厚さｔ２は、孔１４２，１４４の内径差(または容積差)によって設定される値であり、２層に積層される電極層１３４，１３６の厚さとなる。従って、電極層１３６の厚さｔ３は、ｔ２−ｔ１となる。
図３Ｉにおいて、レジスト層１８０にパターニング（露光、現像）を行なって、大径な電極１３０に対応する領域からレジスト層を削除して開口１８２を形成する。開口１８２の内径Ｄ６は、電極層１３６の直径に対応する大きさに設定されている（Ｄ５>Ｄ６>Ｄ２）。開口１８２の底部には、電極層１３４の表面が露出された状態になる。
図３Ｊにおいて、Ｃｕ給電層１６０をめっき電極として電解Ｃｕめっきを施す。電解めっき法により開口１８２内に露出する電極層１３４の表面にＣｕを析出させ、Ｃｕを上方に成長させることで電極層１３４の上面に厚さｔ３，直径Ｄ６を有する電極層１３６が積層される。このように、Ｃｕ給電層１６０をめっき電極として電解Ｃｕめっきを２回行なうことで電極層１３４の上面に電極層１３６を積層することが可能になる。
図３Ｋにおいて、Ｃｕ給電層１６０上に残ったレジスト層１８０を剥離させて除去する。さらに、電極層１２４，１３４が形成された電極部分を除く部分のＣｕ給電層１６０をエッチングにより除去する。本実施例では、大径な電極１３０が電極層１３４，１３６を階段状に積層した構成であり、下側の電極層１３４の外径Ｄ５が上側の電極層１３６の外径Ｄ６よりも大径に形成されるため、大きさの異なる２層の電極層１２４，１３４が安定した状態に積層される。
次に、ソルダレジスト形成工程について説明する。ソルダレジスト形成工程は、図３Ｌ〜図３Ｎに示す各工程を有する。
図３Ｌにおいて、電極層１２４，１３４，１３６及び絶縁層１１０の表面にソルダレジスト１４０を形成する。ソルダレジスト１４０の厚さは、電極層１２４，１３４，１３６の厚さ及び孔１４２，１４４の内径とはんだボール１５０の直径との関係などから選定される。すなわち、孔１４２，１４４の直径と深さ（容積）によってはんだバンプ１５２，１５４の突出高さを所望の高さに規定することが可能になる。
図３Ｍにおいて、ソルダレジスト１４０にパターニングを行なって、電極形成部分に対応する領域からソルダレジスト層を削除して孔１４２，１４４を形成する。孔１４２，１４４の底部には、電極層１２４，１３６の表面が露出された状態になる。
図３Ｎにおいて、電極層１２４，１３６の表面にめっき等の薄膜形成法によりＮｉ層とＡｕ層からなるNi/Au電極層１２２，１３２を形成する。Ni/Au電極層１２２，１３２は、Ｎｉ層が電極層１２４，１３６の表面に接合され、Ａｕ層が孔１４２，１４４の底部に露出される。そのため、Ni/Au電極層１２２，１３２によって、はんだバンプ１５２，１５４との接合強度が強化される。
次にバンプ形成工程について説明する。バンプ形成工程は、図３Ｏ〜図３Ｐに示す各工程を有する。
図３Ｏにおいて、孔１４２，１４４内にフラックス１４６を注入してNi/Au電極層１２２，１３２にフラックス１４６（図３Ｏ中、梨地模様で示す）を塗布する。その後、ソルダレジスト１４０に形成された異なる内径を有する孔１４２，１４４の開口に同じ直径を有するはんだボール１５０を搭載する。はんだボール１５０はフラックス１４６により濡れ性が良好になる。内径の異なる孔１４２，１４４の容積は、電極層１２４，１３４，１３６の厚さの差によりほぼ同じ容積に設定されており、これにより、ソルダレジスト１４０の表面からはんだバンプ１５２，１５４の突出高さがほぼ同じになる。
図３Ｐにおいて、各孔１４２，１４４の開口に同じ直径を有するはんだボール１５０を搭載させた状態で加熱処理（リフロー）を施す。はんだボール１５０は、融点以上に加熱されると、液状化されて孔１４２，１４４内に流入し、孔１４２，１４４内の底部に露出するNi/Au電極層１２２，１３２に接合される。一方、孔１４２，１４４より上方に突出した溶融はんだは表面張力により球面形状になる。そして、ソルダレジスト１４０の表面から上方に突出するはんだバンプ１５２，１５４の高さＨ３，Ｈ４は、ほぼ同じ高さになる（Ｈ３≒Ｈ４）。
はんだボール１５０は、孔１４２，１４４の内径に拘わらず直径が同じで良いので、１種類のものが使用される。そのため、はんだボール１５０を各孔１４２，１４４の内径に応じて２種類用意する必要がなくなり、実装工程で複数種のはんだボールの直径を確認するといった面倒な作業を行なわずに済む。
尚、バンプ形成工程が終了した後は、要求される電子装置１００の大きさに応じてダイシング工程により個片化することもある。
図４は電子装置の実施例２の構成を示す縦断面図である。尚、図４において、上記実施例１と同一部分には、同一符号を付してその説明を省略する。
図４に示されるように、実施例２の電子装置２００では、電極層１３４の上面に積層された電極層１３６に対して、ソルダレジスト１４０の孔１４４の内径Ｄ２が大径に形成されている。すなわち、電極層１３６の表面（上面及び外周）に積層されたNi/Au電極層１３２の外径Ｄ７は、孔１４４の内径Ｄ２よりも小径に形成されている（Ｄ２>Ｄ７）。
そのため、Ni/Au電極層１３２の外周と孔１４４の内壁との間には、微小な隙間２１０が環状に形成されている。この隙間２１０には、加熱処理により溶融されたはんだバンプ１５４が流入する。よって、はんだバンプ１５４は、電極層１３６の上面及び外周に積層されたNi/Au電極層１３２に接合されるため、実施例１の場合よりも接合面積が増大しており、その分Ni/Au電極層１３２との結合強度が強化されている。
また、電子装置２００では、前述した実施例１の場合と同様に、小径な孔１４２の電極１２０は、１層の電極層１２４により形成されているのに対して、大径な孔１４４の電極１３０は、２層の電極層１３４，１３６を積層したものであり、電極１３０の厚さＴ２が小径な孔１４２の電極１２０の厚さＴ１よりほぼ２倍厚く（高く）なるように形成されている（Ｔ２>Ｔ１）。
上記大径な電極１３０を２層の電極層１３４，１３６を積層した構成とすることにより、大径な孔１４４の深さ（距離Ｌ２）を小さくして小径な孔１４２の容積と大径な孔１４４の容積とがほぼ同じになるように設定している。これにより、直径の異なる孔１４２，１４４に同じ直径を有するはんだボール１５０を実装してもソルダレジスト１４０の表面から突出するはんだバンプ１５２，１５４の体積がほぼ同じになるため、ソルダレジスト１４０の表面から突出するはんだバンプ１５２，１５４の高さＨ３，Ｈ４がほぼ等しい高さになる（Ｈ３≒Ｈ４）。
そのため、電子装置２００によれば、はんだバンプ１５２，１５４をレベリング処理する必要がないので、実装時の信頼性も高めることが可能になる。
ここで、電子装置２００の製造方法について図５Ａ〜図５Ｄを参照して説明する。図５Ａ〜図５Ｄは実施例２の電子装置の製造方法（その１〜その４）を説明するための図である。尚、実施例２の製造方法における電極形成工程は、前述した実施例１の図３Ａ〜図３Ｌ（その１〜その１２）に示す工程の後に図５Ａ〜図５Ｄに示す各工程が実施される。図５Ａ〜図５Ｄに示す工程の前に実施される各工程は、図３Ａ〜図３Ｌ（その１〜その１２）に示す工程と共通であるので、その説明を省略する。
図５Ａにおいて、前述した図３Ｌの工程で電極層１２４，１３４，１３６及び絶縁層１１０の表面に積層されたソルダレジスト１４０にパターニングを行なって、電極形成部分に対応する領域からソルダレジスト層を削除して孔１４２，１４４を形成する。孔１４２，１４４の底部には、電極層１２４，１３６及び電極層１３４の一部（孔１４４の内壁と電極層１３６の外周との間）の表面が露出された状態になる。
図５Ｂにおいて、電極層１２４，１３６の表面にめっき等の薄膜形成法によりＮｉ層とＡｕ層からなるNi/Au電極層１２２，１３２を形成する。Ni/Au電極層１２２，１３２は、Ｎｉ層が電極層１２４，１３６の表面に接合され、Ａｕ層が孔１４２，１４４の底部に露出される。
電極層１３６は、外径が孔１４４の内径Ｄ２よりも小径に形成されているため、上面だけでなく外周にもNi/Au電極層１３２が形成される。また、電極層１３６の周囲に露出する電極層１３４の上面（孔１４４の内壁と電極層１３６の外周との間で露出する部分）にもNi/Au電極層１３２が形成される。
次にバンプ形成工程について説明する。バンプ形成工程は、図５Ｃ〜図５Ｄに示す各工程を有する。
図５Ｃにおいて、孔１４２，１４４内にフラックス１４６を注入してNi/Au電極層１２２，１３２にフラックス１４６（図５Ｃ中、梨地模様で示す）を塗布する。その後、ソルダレジスト１４０に形成された異なる内径を有する孔１４２，１４４の開口に同じ直径を有するはんだボール１５０を搭載する。はんだボール１５０はフラックス１４６により濡れ性が良好になる。内径の異なる孔１４２，１４４の容積は、電極層１２４，１３４，１３６の厚さの差によりほぼ同じ容積に設定されているので、ソルダレジスト１４０の表面からはんだバンプ１５２，１５４の突出高さがほぼ同じになる。
図５Ｄにおいて、各孔１４２，１４４の開口に同じ直径を有するはんだボール１５０を搭載させた状態で加熱処理（リフロー）を施す。はんだボール１５０は、融点以上に加熱されると、液状化されて孔１４２，１４４内に流入し、孔１４２，１４４内の底部に露出するNi/Au電極層１２２，１３２に接合される。その際、溶融されたはんだは、Ni/Au電極層１３２の外周と孔１４４の内壁との間に形成された微小な隙間２１０にも流入してNi/Au電極層１３２の上面及び隙間２１０に露出する外周に接合される。これで、はんだバンプ１５４は、孔１４４内のNi/Au電極層１３２に強固に結合される。また、ソルダレジスト１４０の表面から上方に突出するはんだバンプ１５２，１５４の高さＨ３，Ｈ４は、ほぼ同じ高さになる（Ｈ３≒Ｈ４）。
図６は電子装置の実施例３の構成を示す縦断面図である。尚、図６において、上記実施例１、２と同一部分には、同一符号を付してその説明を省略する。
図６に示されるように、実施例３の電子装置３００では、絶縁層１１０上に形成される下側の電極層１３４の外径Ｄ８が小径に形成され、電極層１３４の上側に積層された電極層１３６の外径Ｄ９が大径に形成されている（Ｄ８<Ｄ９）。また、上側の電極層１３６は、下側の電極層１３４の上面及び外周面を覆うように形成されており、電極層１３６の上面が孔１４４の内径Ｄ２よりも大径に形成されている。
そのため、孔１４４の内径Ｄ２を上記実施例１，２のものよりも大径にできる。よって、電極層１３６の上面に積層されるNi/Au電極層１３２の表面積が増大されるため、はんだバンプ１５４とNi/Au電極層１３２との結合強度が強化されている。
また、電子装置３００では、前述した実施例１、２の場合と同様に、小径な孔１４２の電極１２０は、１層の電極層１２４により形成されているのに対して、大径な孔１４４の電極１３０は、２層の電極層１３４，１３６を積層したものであり、電極１３０の厚さＴ２が小径な孔１４２の電極１２０の厚さＴ１よりほぼ２倍厚く（高く）なるように形成されている（Ｔ２>Ｔ１）。
上記大径な電極１３０を２層の電極層１３４，１３６を積層した構成とすることにより、大径な孔１４４の深さ（距離Ｌ２）を小さくして小径な孔１４２の容積と大径な孔１４４の容積とがほぼ同じになるように設定している。これにより、直径の異なる孔１４２，１４４に同じ直径を有するはんだボール１５０を実装してもソルダレジスト１４０の表面から突出するはんだバンプ１５２，１５４の体積がほぼ同じになるため、ソルダレジスト１４０の表面から突出するはんだバンプ１５２，１５４の高さＨ３，Ｈ４がほぼ等しい高さになる（Ｈ３≒Ｈ４）。
そのため、電子装置３００によれば、はんだバンプ１５２，１５４をレベリング処理する必要がないので、実装時の信頼性も高めることが可能になる。
ここで、電子装置３００の製造方法について図７Ａ〜図７Ｌを参照して説明する。図７Ａ〜図７Ｌは実施例３の電子装置の製造方法（その１〜その１２）を説明するための図である。尚、実施例３の製造方法における電極形成工程は、前述した実施例１の図３Ａ〜図３Ｄ（その１〜その４）に示す工程の後に図７Ａ〜図７Ｌに示す各工程が実施される。図７Ａ〜図７Ｌに示す工程の前に実施される各工程は、図３Ａ〜図３Ｄ（その１〜その４）に示す工程と共通であるので、その説明を省略する。
図７Ａにおいて、レジスト層１７０にパターニング（露光、現像）を行なって、電極形成部分に対応する領域からレジスト層を削除して直径の異なる開口１７２，１７４を形成する。開口１７２，１７４の底部には、Ｃｕ給電層１６０の表面が露出された状態になる。開口１７２，１７４は、内径Ｄ４，Ｄ５が夫々電極層１２４，１３４の直径に対応する大きさに設定されており、本実施例ではＤ４≒Ｄ５となるように形成される。
図７Ｂにおいて、Ｃｕ給電層１６０をめっき電極として電解Ｃｕめっきを施す。電解めっき法により開口１７２，１７４内に連通するＣｕ給電層１６０の表面にＣｕを析出させ、Ｃｕを上方に成長させることで厚さｔ１、外径がほぼ同径とされた電極層１２４，１３４が形成される。
図７Ｃにおいて、Ｃｕ給電層１６０上に残ったレジスト層１７０を剥離させて除去する。これで、絶縁層１１０上には、厚さｔ１の電極層１２４，１３４が残る。
図７Ｄにおいて、電極層１２４，１３４及びＣｕ給電層１６０の表面にレジスト層１８０を積層する。このレジスト層１８０の厚さｔ２は、孔１４２，１４４の内径差(または容積差)によって設定される値であり、２層に積層される電極層１３４，１３６の厚さとなる。従って、電極層１３６の厚さｔ３は、ｔ２−ｔ１となる。
図７Ｅにおいて、レジスト層１８０にパターニング（露光、現像）を行なって、大径な電極１３０に対応する領域からレジスト層を削除して開口１８２を形成する。開口１８２の内径Ｄ６は、下側の電極層１３４の直径Ｄ５よりも大径であり、電極層１３６の直径に対応する大きさに設定されている（Ｄ６>Ｄ５）。そして、開口１８２の底部には、電極層１３４の外周と開口１８２の内壁との間に環状の隙間１８４が形成される。
図７Ｆにおいて、Ｃｕ給電層１６０をめっき電極として電解Ｃｕめっきを施す。電解めっき法により開口１８２内に露出する電極層１３４の上面及び外周、及び電極層１３４の外側に露出するＣｕ給電層１６０の表面にＣｕを析出させ、Ｃｕを上方に成長させることで電極層１３４の上面及び外周に直径Ｄ６を有する電極層１３６が積層される。このように、Ｃｕ給電層１６０をめっき電極として電解Ｃｕめっきを２回行なうことで電極層１３４の上面及び外周に電極層１３６を積層することが可能になる。
図７Ｇにおいて、Ｃｕ給電層１６０上に残ったレジスト層１８０を剥離させて除去する。さらに、電極層１２４，１３４，１３６が形成された電極部分を除く部分のＣｕ給電層１６０をエッチングにより除去する。本実施例では、小径（Ｄ５）な電極層１３４の上面及び外周を囲むように大径（Ｄ６）な電極層１３６を積層することにより電極１３０を形成する構成であるので、電極層１３６の上面を大面積化することができる。また、電極層１３６は、電極層１３４の上面及び外周を覆うように接合されるため、電極層１３４と一体化されて厚さＴ２、直径Ｄ６を有する電極１３０を形成する。
次に、ソルダレジスト形成工程について説明する。ソルダレジスト形成工程は、図７Ｈ〜図７Ｊに示す各工程を有する。
図７Ｈにおいて、電極層１２４，１３６及び絶縁層１１０の表面にソルダレジスト１４０を形成する。ソルダレジスト１４０の厚さは、電極層１２４，１３６の厚さ及び孔１４２，１４４の内径とはんだボール１５０の直径との関係などから選定される。すなわち、孔１４２，１４４の直径と深さ（容積）によってはんだバンプ１５２，１５４の突出高さを所望の高さに規定することが可能になる。
図７Ｉにおいて、ソルダレジスト１４０にパターニング（露光、現像）を行なって、電極形成部分に対応する領域からソルダレジスト層を削除して孔１４２，１４４を形成する。孔１４２，１４４の底部には、電極層１２４，１３６の表面が露出された状態になる。また、孔１４４では、大径な電極層１３６の上面に連通されるため、上記実施例１，２よりも内径Ｄ６を大径に形成することができる。そのため、本実施例は、孔１４２，１４４の内径差を大きくしたい場合に有効である。
図７Ｊにおいて、電極層１２４，１３６の表面にめっき等の薄膜形成法によりＮｉ層とＡｕ層からなるNi/Au電極層１２２，１３２を形成する。Ni/Au電極層１２２，１３２は、Ｎｉ層が電極層１２４，１３６の表面に接合され、Ａｕ層が孔１４２，１４４の底部に露出される。また、本実施例では、大径な電極層１３６に応じて孔１４４の大径化を図ることができるので、Ni/Au電極層１３２の接合面積をより大きく設定することが可能になる。
次にバンプ形成工程について説明する。バンプ形成工程は、図７Ｋ〜図７Ｌに示す各工程を有する。
図７Ｋにおいて、孔１４２，１４４内にフラックス１４６を注入してNi/Au電極層１２２，１３２にフラックス１４６（図７Ｋ中、梨地模様で示す）を塗布する。その後、ソルダレジスト１４０に形成された異なる内径を有する孔１４２，１４４の開口に同じ直径を有するはんだボール１５０を搭載する。はんだボール１５０はフラックス１４６により濡れ性が良好になる。
図７Ｌにおいて、各孔１４２，１４４の開口に同じ直径を有するはんだボール１５０を搭載させた状態で加熱処理（リフロー）を施す。はんだボール１５０は、融点以上に加熱されると、液状化されて孔１４２，１４４内に流入し、孔１４２，１４４内の底部に露出するNi/Au電極層１２２，１３２に接合される。
内径の異なる孔１４２，１４４の容積は、電極層１２４，１３６の高さの差によりほぼ同じ容積に設定されており、これにより、ソルダレジスト１４０の表面からはんだバンプ１５２，１５４の突出高さＨ３，Ｈ４は、ほぼ同じ高さになる（Ｈ３≒Ｈ４）。
本発明は、上記はんだボールを加熱処理して基板にはんだバンプを形成するＢＧＡ（ball grid array）構造の半導体装置に限らず、例えばはんだバンプを介して基板上に接合されるフリップチップ、あるいははんだバンプを介して回路基板を接合させる多層基板やインターポーザにも適用することができるのは勿論である。
従来の電子装置の製造方法（その１）を説明するための図である。 従来の電子装置の製造方法（その２）を説明するための図である。 従来の電子装置の製造方法（その３）を説明するための図である。 本発明による電子装置の実施例１を示す縦断面図である。 実施例１の電子装置の製造方法（その１）を説明するための図である。 実施例１の電子装置の製造方法（その２）を説明するための図である。 実施例１の電子装置の製造方法（その３）を説明するための図である。 実施例１の電子装置の製造方法（その４）を説明するための図である。 実施例１の電子装置の製造方法（その５）を説明するための図である。 実施例１の電子装置の製造方法（その６）を説明するための図である。 実施例１の電子装置の製造方法（その７）を説明するための図である。 実施例１の電子装置の製造方法（その８）を説明するための図である。 実施例１の電子装置の製造方法（その９）を説明するための図である。 実施例１の電子装置の製造方法（その１０）を説明するための図である。 実施例１の電子装置の製造方法（その１１）を説明するための図である。 実施例１の電子装置の製造方法（その１２）を説明するための図である。 実施例１の電子装置の製造方法（その１３）を説明するための図である。 実施例１の電子装置の製造方法（その１４）を説明するための図である。 実施例１の電子装置の製造方法（その１５）を説明するための図である。 実施例１の電子装置の製造方法（その１６）を説明するための図である。 本発明による電子装置の実施例２を示す縦断面図である。 実施例２の電子装置の製造方法（その１）を説明するための図である。 実施例２の電子装置の製造方法（その２）を説明するための図である。 実施例２の電子装置の製造方法（その３）を説明するための図である。 実施例２の電子装置の製造方法（その４）を説明するための図である。 本発明による電子装置の実施例３を示す縦断面図である。 実施例３の電子装置の製造方法（その１）を説明するための図である。 実施例３の電子装置の製造方法（その２）を説明するための図である。 実施例３の電子装置の製造方法（その３）を説明するための図である。 実施例３の電子装置の製造方法（その４）を説明するための図である。 実施例３の電子装置の製造方法（その５）を説明するための図である。 実施例３の電子装置の製造方法（その６）を説明するための図である。 実施例３の電子装置の製造方法（その７）を説明するための図である。 実施例３の電子装置の製造方法（その８）を説明するための図である。 実施例３の電子装置の製造方法（その９）を説明するための図である。 実施例３の電子装置の製造方法（その１０）を説明するための図である。 実施例３の電子装置の製造方法（その１１）を説明するための図である。 実施例３の電子装置の製造方法（その１２）を説明するための図である。
符号の説明
１００，２００，３００ 電子装置
１１０ 絶縁層
１２０，１３０ 電極
１２２，１３２ Ni/Au電極層
１４０ ソルダレジスト
１４２，１４４ 孔
１２４，１３４，１３６ 電極層
１５０ はんだボール
１５２，１５４ はんだバンプ
１７０，１８０ レジスト
１７２，１７４，１８２ 開口
１８４，２１０ 隙間

Claims (7)

  1. 基板に電極を形成する電極形成工程と、
    該電極が形成された基板上に、前記電極との対向位置に直径が異なる複数の孔を有したソルダレジストを形成するソルダレジスト形成工程と、
    複数の前記孔に同一直径を有するはんだボールを装填し、その後に加熱処理することにより該はんだボールを前記孔を介して前記電極に接合しはんだバンプを形成するバンプ形成工程とを有する電子装置の製造方法であって、
    前記バンプ形成工程の実施後における前記はんだバンプの前記ソルダレジスト表面からの高さが等しくなるよう、前記電極形成工程において前記孔の内径に応じて異なる厚さの前記電極を形成することを特徴とする電子装置の製造方法。
  2. 前記複数の孔のうち大径の孔では、前記電極が小径の孔よりも厚くなるように形成されたことを特徴とする請求項１に記載の電子装置の製造方法。
  3. 前記電極は、前記孔の内径の大きさに応じて電極層を積層することにより高さを変更することを特徴とする請求項１または２に記載の電子装置の製造方法。
  4. 前記孔の内径の大きさに応じて前記電極層の積層数を変更すると共に、前記ソルダレジスト層の厚さを選定することを特徴とする請求項３に記載の電子装置の製造方法。
  5. 前記電極層は、セミアディティブ法により形成されることを特徴とする請求項１乃至４の何れかに記載の電子装置の製造方法。
  6. 複数の電極が形成された基板と、
    該基板上に形成されており、前記電極との対向位置に直径が異なる複数の孔を有したソルダレジストと、
    前記孔を介して前記電極に接合したはんだバンプとを有しており、
    前記はんだバンプの前記ソルダレジスト表面からの高さが等しくなるよう、前記孔の直径に応じて前記電極の厚さを異ならせたことを特徴とする電子装置。
  7. 前記電極は、電極層の積層数によって厚さを異ならせたことを特徴とする請求項６に記載の電子装置。
JP2007066502A 2007-03-15 2007-03-15 電子装置及びその製造方法 Active JP4842864B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007066502A JP4842864B2 (ja) 2007-03-15 2007-03-15 電子装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007066502A JP4842864B2 (ja) 2007-03-15 2007-03-15 電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008227355A true JP2008227355A (ja) 2008-09-25
JP4842864B2 JP4842864B2 (ja) 2011-12-21

Family

ID=39845580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007066502A Active JP4842864B2 (ja) 2007-03-15 2007-03-15 電子装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4842864B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093232A (ja) * 2008-10-09 2010-04-22 Nan Ya Printed Circuit Board Corp 単一プリント回路板のはんだバンプ印刷方法
JP2010225678A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 半導体装置及びその製造方法
JP2010272716A (ja) * 2009-05-22 2010-12-02 Fujitsu Ten Ltd 回路部品
JP2010283035A (ja) * 2009-06-02 2010-12-16 Toshiba Corp 電子部品とその製造方法
CN101964334A (zh) * 2009-07-24 2011-02-02 株式会社村田制作所 半导体封装体及半导体封装模块
JP2011171428A (ja) * 2010-02-17 2011-09-01 Canon Inc 半導体装置
JP2011204966A (ja) * 2010-03-26 2011-10-13 Fujitsu Ltd 半導体装置及びその製造方法
JP2012009602A (ja) * 2010-06-24 2012-01-12 Nec Corp 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子
CN103094234A (zh) * 2012-12-14 2013-05-08 华天科技（西安）有限公司 一种扩展引脚的Fan-out Panel Level BGA封装件及其制作工艺
JP2013229523A (ja) * 2012-04-26 2013-11-07 Shinko Electric Ind Co Ltd パッド形成方法及び配線基板
TWI492677B (zh) * 2010-12-15 2015-07-11 日本特殊陶業股份有限公司 配線基板及其製造方法
JP2016032171A (ja) * 2014-07-28 2016-03-07 太陽誘電株式会社 弾性波デバイス
JP2016051747A (ja) * 2014-08-29 2016-04-11 京セラサーキットソリューションズ株式会社 配線基板
US9343360B2 (en) 2012-12-05 2016-05-17 Murata Manufacturing Co., Ltd. Bump-equipped electronic component and method for manufacturing bump-equipped electronic component
JP2020021796A (ja) * 2018-07-31 2020-02-06 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2020167314A (ja) * 2019-03-29 2020-10-08 大日本印刷株式会社 配線基板および素子付配線基板
CN112885806A (zh) * 2019-11-29 2021-06-01 长鑫存储技术有限公司 基板及其制备方法、芯片封装结构及其封装方法
CN113784537A (zh) * 2020-06-10 2021-12-10 南亚电路板股份有限公司 电路板结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50119568A (ja) * 1974-03-04 1975-09-19
JP2004319830A (ja) * 2003-04-17 2004-11-11 Sony Corp 電子部品、その実装基材、電子部品装置及び電子部品の製造方法
JP2007096198A (ja) * 2005-09-30 2007-04-12 Fujikura Ltd 半導体装置及びその製造方法並びに電子装置
JP2007242783A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50119568A (ja) * 1974-03-04 1975-09-19
JP2004319830A (ja) * 2003-04-17 2004-11-11 Sony Corp 電子部品、その実装基材、電子部品装置及び電子部品の製造方法
JP2007096198A (ja) * 2005-09-30 2007-04-12 Fujikura Ltd 半導体装置及びその製造方法並びに電子装置
JP2007242783A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093232A (ja) * 2008-10-09 2010-04-22 Nan Ya Printed Circuit Board Corp 単一プリント回路板のはんだバンプ印刷方法
JP2010225678A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 半導体装置及びその製造方法
JP2010272716A (ja) * 2009-05-22 2010-12-02 Fujitsu Ten Ltd 回路部品
JP2010283035A (ja) * 2009-06-02 2010-12-16 Toshiba Corp 電子部品とその製造方法
US8703600B2 (en) 2009-06-02 2014-04-22 Kabushiki Kaisha Toshiba Electronic component and method of connecting with multi-profile bumps
US8378501B2 (en) 2009-07-24 2013-02-19 Murata Manufacturing Co., Ltd. Semiconductor package and semiconductor package module
CN101964334A (zh) * 2009-07-24 2011-02-02 株式会社村田制作所 半导体封装体及半导体封装模块
JP2011029374A (ja) * 2009-07-24 2011-02-10 Murata Mfg Co Ltd 半導体パッケージおよび半導体パッケージモジュール
JP2011171428A (ja) * 2010-02-17 2011-09-01 Canon Inc 半導体装置
JP2011204966A (ja) * 2010-03-26 2011-10-13 Fujitsu Ltd 半導体装置及びその製造方法
US9318426B2 (en) 2010-03-26 2016-04-19 Fujitsu Limited Semiconductor device and method of manufacturing the same
JP2012009602A (ja) * 2010-06-24 2012-01-12 Nec Corp 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子
TWI492677B (zh) * 2010-12-15 2015-07-11 日本特殊陶業股份有限公司 配線基板及其製造方法
JP2013229523A (ja) * 2012-04-26 2013-11-07 Shinko Electric Ind Co Ltd パッド形成方法及び配線基板
US9084339B2 (en) 2012-04-26 2015-07-14 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
US9343360B2 (en) 2012-12-05 2016-05-17 Murata Manufacturing Co., Ltd. Bump-equipped electronic component and method for manufacturing bump-equipped electronic component
CN103094234A (zh) * 2012-12-14 2013-05-08 华天科技（西安）有限公司 一种扩展引脚的Fan-out Panel Level BGA封装件及其制作工艺
JP2016032171A (ja) * 2014-07-28 2016-03-07 太陽誘電株式会社 弾性波デバイス
JP2016051747A (ja) * 2014-08-29 2016-04-11 京セラサーキットソリューションズ株式会社 配線基板
JP2020021796A (ja) * 2018-07-31 2020-02-06 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP7068957B2 (ja) 2018-07-31 2022-05-17 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2020167314A (ja) * 2019-03-29 2020-10-08 大日本印刷株式会社 配線基板および素子付配線基板
JP7287064B2 (ja) 2019-03-29 2023-06-06 大日本印刷株式会社 配線基板および素子付配線基板
CN112885806A (zh) * 2019-11-29 2021-06-01 长鑫存储技术有限公司 基板及其制备方法、芯片封装结构及其封装方法
CN113784537A (zh) * 2020-06-10 2021-12-10 南亚电路板股份有限公司 电路板结构及其形成方法

Also Published As

Publication number Publication date
JP4842864B2 (ja) 2011-12-21

Similar Documents

Publication Publication Date Title
JP4842864B2 (ja) 電子装置及びその製造方法
JP5639368B2 (ja) スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法
JP5421254B2 (ja) ピン・インタフェースを有する多層配線エレメント
JP4619223B2 (ja) 半導体パッケージ及びその製造方法
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP6358431B2 (ja) 電子部品装置及びその製造方法
JP2010537403A (ja) メッキによって形成されたポストを有する相互接続要素
TWI713427B (zh) 封裝體的接著結構及其製造方法
TWI741250B (zh) 封裝體的接著結構及其製造方法
TWI455268B (zh) 封裝載板及其製造方法
US7325301B2 (en) Method of manufacturing a wiring board
JP5157455B2 (ja) 半導体装置
JP2018107349A (ja) 配線基板、配線基板の製造方法
US11171081B2 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
TW201505492A (zh) 印刷電路板及其製造方法
KR20140086531A (ko) 패키지 기판 및 그 제조방법, 그리고 패키지 온 패키지 기판
JP2006237337A (ja) 半導体装置及びその製造方法
JP2000315706A (ja) 回路基板の製造方法並びに回路基板
TWI524442B (zh) 具有焊料凸塊的配線基板之製造方法、焊球搭載用遮罩
JP2007081150A (ja) 半導体装置及び基板
JP2015173156A (ja) プリント配線板の製造方法と金属ポストを搭載するためのマスク
JP5653144B2 (ja) 半導体パッケージの製造方法
TWI550738B (zh) 表面安裝積體電路組件
JP5115241B2 (ja) 電子部品の実装方法
TWI420996B (zh) 印刷電路板及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111006

R150 Certificate of patent or registration of utility model

Ref document number: 4842864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3