JP2008227355A - 電子装置及びその製造方法 - Google Patents

電子装置及びその製造方法 Download PDF

Info

Publication number
JP2008227355A
JP2008227355A JP2007066502A JP2007066502A JP2008227355A JP 2008227355 A JP2008227355 A JP 2008227355A JP 2007066502 A JP2007066502 A JP 2007066502A JP 2007066502 A JP2007066502 A JP 2007066502A JP 2008227355 A JP2008227355 A JP 2008227355A
Authority
JP
Japan
Prior art keywords
electrode
solder
diameter
holes
electronic device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2007066502A
Other languages
English (en)
Other versions
JP4842864B2 (ja
Inventor
Hiroaki Satou
広陽 佐藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007066502A priority Critical patent/JP4842864B2/ja
Publication of JP2008227355A publication Critical patent/JP2008227355A/ja
Application granted granted Critical
Publication of JP4842864B2 publication Critical patent/JP4842864B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/06102Disposition the bonding areas being at different heights
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/14Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)

Abstract

【課題】本発明は電極に連通される孔の径が異なる場合、同一の直径を有するはんだボールを加熱処理した後のはんだバンプの突出高さがほぼ同じになることを課題とする。
【解決手段】電子装置100は、絶縁層110に大きさの異なる電極120,130が形成されている。絶縁層110及び電極120,130の表面には、ソルダレジスト140が被覆形成されている。ソルダレジスト140には、電極120,130に連通された孔142,144が形成されており、孔142,144内において、電極120,130の上面には、Ni/Au電極層122,132が形成されている。小径な孔142の電極120は、1層の電極層124により形成されているのに対して、大径な孔144の電極130は、2層の電極層134,136を積層したものであり、電極130の厚さT2が小径な孔142の電極120の厚さT1よりほぼ2倍厚く(高く)なるように形成されている(T2>T1)。
【選択図】図2

Description

本発明は、電子装置及びその製造方法に係り、特に複数の孔に同一直径を有するはんだボールを装填し、その後に加熱処理することによりはんだボールを孔内に流入させて孔内の電極に接合しはんだバンプを形成するよう構成された電子装置及びその製造方法に関する。
例えば、ベアチップと基板との接続、或いはパッケージ基板とマザーボードとの接続に用いられるBGA(ball grid array)のボール形成方法の一つとして、基板上に複数の電極を形成し、その後電極に連通する孔を有するソルダレジストを形成し、各孔の開口にはんだボールを搭載させた状態で加熱処理(リフロー)によってはんだボールを溶融させて孔内の電極に接合すると共に、ソルダレジストの表面にはんだバンプを突出形成させる製造方法が知られている(例えば、特許文献1参照)。
通常、基板に形成される複数の電極に連通される孔の内径は、同一径となるように形成されており、且つはんだボールの直径も同一径のものが使用される。
ところが、近年、複数の電極の直径を異なる寸法に設定することが検討されており、例えば、電極が格子状に配置される電極形成領域の中心部分には、比較的大径な電源用或いはGND用電極(以下、両電極をまとめて電源用電極という)を配置し、その周囲には電源用電極よりも小径な信号用電極を狭い間隔で配置するような電極配置パターンが考えられている。これにより、信号用電極を電源用電極と同径に形成する場合よりもより多くの信号用電極を配置することが可能になると共に、電源用電極のインピーダンス低減を図ることができる。
特開平7−176567号公報
基板に形成された電極にはんだバンプを形成する際、実装性の観点より形成されたはんだバンプの基板表面からの高さは全て等しくする必要がある。直径が異なる複数の電極に対してはんだバンプを形成する場合においても、形成される各はんだバンプの基板表面からの高さは等しくする必要がある。
そこで、直径が異なる複数の電極に対して基板表面からの高さが等しいはんだバンプを形成する方法としては、各孔の内径に応じた異なる直径を有する各はんだボールを各孔の開口に搭載させて加熱処理を行なう方法と、同じ直径を有するはんだボールを異なる内径を有する各孔に搭載させる方法とが考えられる。
まず、前者の場合の課題について述べる。各孔の内径に応じて直径の異なるはんだボールの加熱処理を行なうと、溶融状態となったはんだが孔内に流入して孔の底部に形成された電極表面に接合され、孔の容積より余った体積分のはんだがはんだバンプとしてソルダレジストの表面に突出形成される。この場合、各孔の内径に応じて直径の異なるはんだボールを選択することで、はんだバンプの突出高さをほぼ一定にすることができる。
しかしながら、各孔の内径に応じて直径の異なるはんだボールを複数種用意する場合、はんだボールの直径が数十μmといった微細であるため、各はんだボールの差違を識別することが難しい。そのため、各孔の内径に応じた直径を有するはんだボールを搭載する工程では、はんだボールを表面実装する際にはんだボールの直径が孔の内径に合ったものか否かを確認することが困難であり、直径の異なるはんだボールを対応する内径の孔に搭載させるには、多くの手間を要するという問題がある。
一方、内径の異なる複数の電極の孔に同じ直径を有するはんだボールを搭載させる後者の場合は、上記のような直径の異なるはんだボールを用意する前者の場合の問題を解消することが可能になるが、以下のような問題が生じる。
次に、図1A〜図1Cを参照して後者の電子装置の製造方法について説明する。図1Aに示されるように、基板の電極形成面をソルダレジスト10により被覆し、ソルダレジスト10に各電極12,14に連通された孔16,18が形成される。この電極形成領域には、中央部分に比較的大径な電極12(例えば、電源用電極)が形成され、その周囲を囲むように比較的小径な電極14(例えば、信号用配線用の電極)が形成されている。
図1Bに示されるように、絶縁材からなる基板11上には、直径の異なる電極12,14が形成されている。尚、Cuからなる電極12,14の上面には、はんだと接合を良好するため、Ni層とAu層からなるNi/Au電極層17,19が形成されている。そして、Ni/Au電極層17,19には、はんだボール20を接合させるためのフラックス18(図1B中、梨地模様で示す)が塗布された後、はんだボール20が載置される。はんだボール20はフラックス18により濡れ性が良好になる。
ところで、はんだボール20を各孔16,18に搭載させる工程においては、直径が同一のはんだボール20を内径の異なる各孔16,18に搭載することで、直径の異なるはんだボールを各孔の開口に搭載させる方法に比べて作業効率を高められている。
しかしながら、直径が同一のはんだボール20を内径の異なる各孔16,18に加熱処理する場合、図1Cに示されるように、孔径16,18の差違によって孔16,18の容積が異なるため、はんだバンプ22,24の突出高さが孔径によって異なることになる。例えば、孔16のように大径の場合には、孔内の容積が大きいので、ソルダレジスト10上に余るはんだ量が減少し、その分はんだバンプ22の突出高さH1が低くなる。一方、孔18のように小径の場合には、孔内の容積が小さいので、ソルダレジスト10上に余るはんだ量が多くなり、はんだバンプ24の突出高さH2が高くなる。
このように、はんだバンプ22,24の突出高さが一定でない場合、高さの低いはんだバンプ22が高いはんだバンプ24間で接続不良になるおそれがあるので、加熱処理工程の後にレベリング処理を行なう必要があり、その分手間がかかり生産効率を上げることが難しかった。
そこで、本発明は上記事情に鑑み、上記課題を解決した電子装置及びその製造方法を提供することを目的とする。
上記課題を解決するため、本発明は以下のような手段を有する。
本発明は、基板に電極を形成する電極形成工程と、
該電極が形成された基板上に、前記電極との対向位置に直径が異なる複数の孔を有したソルダレジストを形成するソルダレジスト形成工程と、
複数の前記孔に同一直径を有するはんだボールを装填し、その後に加熱処理することにより該はんだボールを前記孔を介して前記電極に接合しはんだバンプを形成するバンプ形成工程とを有する電子装置の製造方法であって、
前記バンプ形成工程の実施後における前記はんだバンプの前記ソルダレジスト表面からの高さが等しくなるよう、前記電極形成工程において前記孔の内径に応じて異なる厚さの前記電極を形成することを特徴とする電子装置の製造方法である。
また、前記複数の孔のうち大径の孔では、前記電極が小径の孔よりも厚くなるように形成されることが望ましい。
前記電極は、前記孔の内径の大きさに応じて電極層を積層することにより高さを変更することが望ましい。
また、本発明は、前記孔の内径の大きさに応じて前記電極層の積層数を変更すると共に、前記ソルダレジスト層の厚さを選定することを特徴とする。
前記電極層は、セミアディティブ法により形成されることが望ましい。
また、本発明は、複数の電極が形成された基板と、
該基板上に形成されており、前記電極との対向位置に直径が異なる複数の孔を有したソルダレジストと、
前記孔を介して前記電極に接合したはんだバンプとを有しており、
前記はんだバンプの前記ソルダレジスト表面からの高さが等しくなるよう、前記孔の直径に応じて前記電極の厚さを異ならせたことを特徴とする電子装置である。
前記電極は、電極層の積層数によって厚さを異ならせることが望ましい。
本発明によれば、バンプ形成工程の実施後におけるはんだバンプのソルダレジスト表面からの高さが等しくなるよう、電極形成工程において孔の内径に応じて異なる厚さの電極を形成することにより、電極と対向する内径が異なる複数の孔に同一直径を有するはんだボールを装填しても、孔の内径に拘わらず孔内に流入されるはんだ量はほぼ同量となる。このため、ソルダレジストから突出するはんだバンプの高さを孔の内径の差違に関係なくほぼ同じ高さにすることができ、さらには従来行なっていたレベリング処理を不用にしてはんだバンプの信頼性をより高めることができる。
以下、図面を参照して本発明を実施するための最良の形態について説明する。
図2は本発明による電子装置の実施例1を示す縦断面図である。図2に示されるように、電子装置100は、例えば、BGA(ball grid array)構造を有した半導体装置であり、基板としての絶縁層110の電極形成面にCuめっきにより大きさの異なる電極120,130が形成されている。絶縁層110及び電極120,130の表面には、ソルダレジスト140が被覆形成されている。
また、ソルダレジスト140には、電極120,130に連通された孔142,144が形成されており、孔142,144内において、電極120,130の上面には、Ni層とAu層からなるNi/Au電極層122,132が形成されている。
孔142,144の内径D1,D2は、電極120,130の大きさに応じてD1<D2となるように設定されている。例えば、一方の電極120は、信号用電極であり、他方の電極130は電源用電極またはGND用電極である。
小径な孔142の電極120は、1層の電極層124により形成されているのに対して、大径な孔144の電極130は、2層の電極層134,136を積層したものであり、電極130の厚さT2が小径な孔142の電極120の厚さT1よりほぼ2倍厚く(高く)なるように形成されている(T2>T1)。
さらに、Ni/Au電極層122,132には、はんだボール150(図2中、一点鎖線で示す)を加熱処理(リフロー)された孔142,144内に流入されたはんだバンプ152,154が接合される。はんだボール150は、孔142,144の容積に応じた直径D3が選択されており、夫々同一の直径D3を有する(D1<D2<D3)。
小径な孔142の容積は、内径D1とNi/Au電極層122の表面からソルダレジスト140の上面までの距離L1(例えば、15μm〜25μm)によって決まる。同様に、大径な孔144の容積は、内径D2とNi/Au電極層132の表面からソルダレジスト140の上面までの距離L2(例えば、5μm〜15μm)によって決まる。本実施例では、上記大径な電極130を2層の電極層134,136を積層した構成とすることにより、大径な孔144の深さ(距離L2)を小さくして小径な孔142の容積と大径な孔144の容積とがほぼ同じになるように設定している。これにより、ソルダレジスト140の表面から突出するはんだバンプ152,154の体積がほぼ同じになる。
実際には、はんだバンプ152,154の曲率半径が孔142,144の内径によって異なるため、内径差に基づいて大径な孔144の容積を小径な孔142の容積よりも若干小さくすることになる。また、大径な電極130は、2層に限らず、孔142,144の内径差に応じて3層以上の電極層を積層する構成として良い。
これにより、ソルダレジスト140の表面から突出するはんだバンプ152,154の高さH3,H4がほぼ等しい高さになる(H3≒H4)。そのため、電子装置100によれば、孔142,144の内径に応じた直径を有する複数のはんだボールを用意した場合に比べて直径の異なるはんだボールを確認するといった面倒な作業が不用になって生産効率が高められると共に、直径が異なる孔に同じ直径を有するはんだボールを搭載する場合に必要となるはんだバンプの突出高さを揃えるためのレベリング処理工程を不用にすることもできるので、実装時の信頼性も高めることが可能になる。
ここで、電子装置100の製造方法について図3A〜図3Nを参照して説明する。図3A〜図3Nは実施例1の電子装置の製造方法(その1〜その14)を説明するための図である。
本実施例1における、電子装置の製造方法は、(a)絶縁層(基板)110に電極120,130を形成する電極形成工程と、(b)電極120,130が形成された絶縁層110上に、電極120,130との対向位置に直径が異なる複数の孔142,144を有したソルダレジスト140を形成するソルダレジスト形成工程と、(c)複数の孔142,144に同一直径を有するはんだボール150を装填し、その後に加熱処理することによりはんだボール150を孔142,144を介して電極120,130に接合しはんだバンプ152,154を形成するバンプ形成工程とを有する。
また、本実施例1では、バンプ形成工程の実施後におけるはんだバンプ152,154のソルダレジスト140の表面からの高さが等しくなるよう、電極形成工程において孔142,144の内径に応じて異なる厚さの電極120,130を形成する。すなわち、小径な電極120を1層の電極層124のみにより形成し、大径な電極130を複数層(本実施例では2層)の電極層134,136を積層した構成とすることで、孔142,144の内径に応じて電極120,130の厚さを異なるように設定する。
本実施例における電極形成方法としては、例えば、セミアディティブ法が用いられ、以下の手順で行なわれる。電極形成工程は、以下の図3A〜図3Kに示す各工程によって行なわれる。
図3Aにおいて、まず、所定の厚さを有する平板状の絶縁層110を形成する。
図3Bにおいて、無電解Cuめっきの際の還元反応を促進させるため、絶縁層110の表面(電極形成面)にパラジウムPdを吸着させてCuの析出を促進させる触媒処理を施す。
図3Cにおいて、無電解Cuめっきにより絶縁層110の表面にCu給電層160を形成する。
図3Dにおいて、Cu給電層160の表面にレジスト層170を積層する。このレジスト層170の厚さt1は、電極層124,134の厚さとなる。
図3Eにおいて、レジスト層170にパターニング(露光、現像)を行なって、電極形成部分に対応する領域からレジスト層を削除して直径の異なる開口172,174を形成する。開口172,174の底部には、Cu給電層160の表面が露出された状態になる。開口172,174は、内径D4,D5が夫々電極層124,134の外径に対応する大きさに設定されており、D4<D5となるように形成される。
図3Fにおいて、Cu給電層160をめっき電極として電解Cuめっきを施す。電解めっき法により開口172,174内に露出するCu給電層160の表面にCuを析出させ、Cuを上方に成長させることで厚さt1、外径D4,D5を有する電極層124,134が形成される。
図3Gにおいて、Cu給電層160上に残ったレジスト層170を剥離させて除去する。これで、絶縁層110上には、厚さt1の電極層124,134が残る。
図3Hにおいて、電極層124,134及びCu給電層160の表面にレジスト層180を積層する。このレジスト層180の厚さt2は、孔142,144の内径差(または容積差)によって設定される値であり、2層に積層される電極層134,136の厚さとなる。従って、電極層136の厚さt3は、t2−t1となる。
図3Iにおいて、レジスト層180にパターニング(露光、現像)を行なって、大径な電極130に対応する領域からレジスト層を削除して開口182を形成する。開口182の内径D6は、電極層136の直径に対応する大きさに設定されている(D5>D6>D2)。開口182の底部には、電極層134の表面が露出された状態になる。
図3Jにおいて、Cu給電層160をめっき電極として電解Cuめっきを施す。電解めっき法により開口182内に露出する電極層134の表面にCuを析出させ、Cuを上方に成長させることで電極層134の上面に厚さt3,直径D6を有する電極層136が積層される。このように、Cu給電層160をめっき電極として電解Cuめっきを2回行なうことで電極層134の上面に電極層136を積層することが可能になる。
図3Kにおいて、Cu給電層160上に残ったレジスト層180を剥離させて除去する。さらに、電極層124,134が形成された電極部分を除く部分のCu給電層160をエッチングにより除去する。本実施例では、大径な電極130が電極層134,136を階段状に積層した構成であり、下側の電極層134の外径D5が上側の電極層136の外径D6よりも大径に形成されるため、大きさの異なる2層の電極層124,134が安定した状態に積層される。
次に、ソルダレジスト形成工程について説明する。ソルダレジスト形成工程は、図3L〜図3Nに示す各工程を有する。
図3Lにおいて、電極層124,134,136及び絶縁層110の表面にソルダレジスト140を形成する。ソルダレジスト140の厚さは、電極層124,134,136の厚さ及び孔142,144の内径とはんだボール150の直径との関係などから選定される。すなわち、孔142,144の直径と深さ(容積)によってはんだバンプ152,154の突出高さを所望の高さに規定することが可能になる。
図3Mにおいて、ソルダレジスト140にパターニングを行なって、電極形成部分に対応する領域からソルダレジスト層を削除して孔142,144を形成する。孔142,144の底部には、電極層124,136の表面が露出された状態になる。
図3Nにおいて、電極層124,136の表面にめっき等の薄膜形成法によりNi層とAu層からなるNi/Au電極層122,132を形成する。Ni/Au電極層122,132は、Ni層が電極層124,136の表面に接合され、Au層が孔142,144の底部に露出される。そのため、Ni/Au電極層122,132によって、はんだバンプ152,154との接合強度が強化される。
次にバンプ形成工程について説明する。バンプ形成工程は、図3O〜図3Pに示す各工程を有する。
図3Oにおいて、孔142,144内にフラックス146を注入してNi/Au電極層122,132にフラックス146(図3O中、梨地模様で示す)を塗布する。その後、ソルダレジスト140に形成された異なる内径を有する孔142,144の開口に同じ直径を有するはんだボール150を搭載する。はんだボール150はフラックス146により濡れ性が良好になる。内径の異なる孔142,144の容積は、電極層124,134,136の厚さの差によりほぼ同じ容積に設定されており、これにより、ソルダレジスト140の表面からはんだバンプ152,154の突出高さがほぼ同じになる。
図3Pにおいて、各孔142,144の開口に同じ直径を有するはんだボール150を搭載させた状態で加熱処理(リフロー)を施す。はんだボール150は、融点以上に加熱されると、液状化されて孔142,144内に流入し、孔142,144内の底部に露出するNi/Au電極層122,132に接合される。一方、孔142,144より上方に突出した溶融はんだは表面張力により球面形状になる。そして、ソルダレジスト140の表面から上方に突出するはんだバンプ152,154の高さH3,H4は、ほぼ同じ高さになる(H3≒H4)。
はんだボール150は、孔142,144の内径に拘わらず直径が同じで良いので、1種類のものが使用される。そのため、はんだボール150を各孔142,144の内径に応じて2種類用意する必要がなくなり、実装工程で複数種のはんだボールの直径を確認するといった面倒な作業を行なわずに済む。
尚、バンプ形成工程が終了した後は、要求される電子装置100の大きさに応じてダイシング工程により個片化することもある。
図4は電子装置の実施例2の構成を示す縦断面図である。尚、図4において、上記実施例1と同一部分には、同一符号を付してその説明を省略する。
図4に示されるように、実施例2の電子装置200では、電極層134の上面に積層された電極層136に対して、ソルダレジスト140の孔144の内径D2が大径に形成されている。すなわち、電極層136の表面(上面及び外周)に積層されたNi/Au電極層132の外径D7は、孔144の内径D2よりも小径に形成されている(D2>D7)。
そのため、Ni/Au電極層132の外周と孔144の内壁との間には、微小な隙間210が環状に形成されている。この隙間210には、加熱処理により溶融されたはんだバンプ154が流入する。よって、はんだバンプ154は、電極層136の上面及び外周に積層されたNi/Au電極層132に接合されるため、実施例1の場合よりも接合面積が増大しており、その分Ni/Au電極層132との結合強度が強化されている。
また、電子装置200では、前述した実施例1の場合と同様に、小径な孔142の電極120は、1層の電極層124により形成されているのに対して、大径な孔144の電極130は、2層の電極層134,136を積層したものであり、電極130の厚さT2が小径な孔142の電極120の厚さT1よりほぼ2倍厚く(高く)なるように形成されている(T2>T1)。
上記大径な電極130を2層の電極層134,136を積層した構成とすることにより、大径な孔144の深さ(距離L2)を小さくして小径な孔142の容積と大径な孔144の容積とがほぼ同じになるように設定している。これにより、直径の異なる孔142,144に同じ直径を有するはんだボール150を実装してもソルダレジスト140の表面から突出するはんだバンプ152,154の体積がほぼ同じになるため、ソルダレジスト140の表面から突出するはんだバンプ152,154の高さH3,H4がほぼ等しい高さになる(H3≒H4)。
そのため、電子装置200によれば、はんだバンプ152,154をレベリング処理する必要がないので、実装時の信頼性も高めることが可能になる。
ここで、電子装置200の製造方法について図5A〜図5Dを参照して説明する。図5A〜図5Dは実施例2の電子装置の製造方法(その1〜その4)を説明するための図である。尚、実施例2の製造方法における電極形成工程は、前述した実施例1の図3A〜図3L(その1〜その12)に示す工程の後に図5A〜図5Dに示す各工程が実施される。図5A〜図5Dに示す工程の前に実施される各工程は、図3A〜図3L(その1〜その12)に示す工程と共通であるので、その説明を省略する。
図5Aにおいて、前述した図3Lの工程で電極層124,134,136及び絶縁層110の表面に積層されたソルダレジスト140にパターニングを行なって、電極形成部分に対応する領域からソルダレジスト層を削除して孔142,144を形成する。孔142,144の底部には、電極層124,136及び電極層134の一部(孔144の内壁と電極層136の外周との間)の表面が露出された状態になる。
図5Bにおいて、電極層124,136の表面にめっき等の薄膜形成法によりNi層とAu層からなるNi/Au電極層122,132を形成する。Ni/Au電極層122,132は、Ni層が電極層124,136の表面に接合され、Au層が孔142,144の底部に露出される。
電極層136は、外径が孔144の内径D2よりも小径に形成されているため、上面だけでなく外周にもNi/Au電極層132が形成される。また、電極層136の周囲に露出する電極層134の上面(孔144の内壁と電極層136の外周との間で露出する部分)にもNi/Au電極層132が形成される。
次にバンプ形成工程について説明する。バンプ形成工程は、図5C〜図5Dに示す各工程を有する。
図5Cにおいて、孔142,144内にフラックス146を注入してNi/Au電極層122,132にフラックス146(図5C中、梨地模様で示す)を塗布する。その後、ソルダレジスト140に形成された異なる内径を有する孔142,144の開口に同じ直径を有するはんだボール150を搭載する。はんだボール150はフラックス146により濡れ性が良好になる。内径の異なる孔142,144の容積は、電極層124,134,136の厚さの差によりほぼ同じ容積に設定されているので、ソルダレジスト140の表面からはんだバンプ152,154の突出高さがほぼ同じになる。
図5Dにおいて、各孔142,144の開口に同じ直径を有するはんだボール150を搭載させた状態で加熱処理(リフロー)を施す。はんだボール150は、融点以上に加熱されると、液状化されて孔142,144内に流入し、孔142,144内の底部に露出するNi/Au電極層122,132に接合される。その際、溶融されたはんだは、Ni/Au電極層132の外周と孔144の内壁との間に形成された微小な隙間210にも流入してNi/Au電極層132の上面及び隙間210に露出する外周に接合される。これで、はんだバンプ154は、孔144内のNi/Au電極層132に強固に結合される。また、ソルダレジスト140の表面から上方に突出するはんだバンプ152,154の高さH3,H4は、ほぼ同じ高さになる(H3≒H4)。
図6は電子装置の実施例3の構成を示す縦断面図である。尚、図6において、上記実施例1、2と同一部分には、同一符号を付してその説明を省略する。
図6に示されるように、実施例3の電子装置300では、絶縁層110上に形成される下側の電極層134の外径D8が小径に形成され、電極層134の上側に積層された電極層136の外径D9が大径に形成されている(D8<D9)。また、上側の電極層136は、下側の電極層134の上面及び外周面を覆うように形成されており、電極層136の上面が孔144の内径D2よりも大径に形成されている。
そのため、孔144の内径D2を上記実施例1,2のものよりも大径にできる。よって、電極層136の上面に積層されるNi/Au電極層132の表面積が増大されるため、はんだバンプ154とNi/Au電極層132との結合強度が強化されている。
また、電子装置300では、前述した実施例1、2の場合と同様に、小径な孔142の電極120は、1層の電極層124により形成されているのに対して、大径な孔144の電極130は、2層の電極層134,136を積層したものであり、電極130の厚さT2が小径な孔142の電極120の厚さT1よりほぼ2倍厚く(高く)なるように形成されている(T2>T1)。
上記大径な電極130を2層の電極層134,136を積層した構成とすることにより、大径な孔144の深さ(距離L2)を小さくして小径な孔142の容積と大径な孔144の容積とがほぼ同じになるように設定している。これにより、直径の異なる孔142,144に同じ直径を有するはんだボール150を実装してもソルダレジスト140の表面から突出するはんだバンプ152,154の体積がほぼ同じになるため、ソルダレジスト140の表面から突出するはんだバンプ152,154の高さH3,H4がほぼ等しい高さになる(H3≒H4)。
そのため、電子装置300によれば、はんだバンプ152,154をレベリング処理する必要がないので、実装時の信頼性も高めることが可能になる。
ここで、電子装置300の製造方法について図7A〜図7Lを参照して説明する。図7A〜図7Lは実施例3の電子装置の製造方法(その1〜その12)を説明するための図である。尚、実施例3の製造方法における電極形成工程は、前述した実施例1の図3A〜図3D(その1〜その4)に示す工程の後に図7A〜図7Lに示す各工程が実施される。図7A〜図7Lに示す工程の前に実施される各工程は、図3A〜図3D(その1〜その4)に示す工程と共通であるので、その説明を省略する。
図7Aにおいて、レジスト層170にパターニング(露光、現像)を行なって、電極形成部分に対応する領域からレジスト層を削除して直径の異なる開口172,174を形成する。開口172,174の底部には、Cu給電層160の表面が露出された状態になる。開口172,174は、内径D4,D5が夫々電極層124,134の直径に対応する大きさに設定されており、本実施例ではD4≒D5となるように形成される。
図7Bにおいて、Cu給電層160をめっき電極として電解Cuめっきを施す。電解めっき法により開口172,174内に連通するCu給電層160の表面にCuを析出させ、Cuを上方に成長させることで厚さt1、外径がほぼ同径とされた電極層124,134が形成される。
図7Cにおいて、Cu給電層160上に残ったレジスト層170を剥離させて除去する。これで、絶縁層110上には、厚さt1の電極層124,134が残る。
図7Dにおいて、電極層124,134及びCu給電層160の表面にレジスト層180を積層する。このレジスト層180の厚さt2は、孔142,144の内径差(または容積差)によって設定される値であり、2層に積層される電極層134,136の厚さとなる。従って、電極層136の厚さt3は、t2−t1となる。
図7Eにおいて、レジスト層180にパターニング(露光、現像)を行なって、大径な電極130に対応する領域からレジスト層を削除して開口182を形成する。開口182の内径D6は、下側の電極層134の直径D5よりも大径であり、電極層136の直径に対応する大きさに設定されている(D6>D5)。そして、開口182の底部には、電極層134の外周と開口182の内壁との間に環状の隙間184が形成される。
図7Fにおいて、Cu給電層160をめっき電極として電解Cuめっきを施す。電解めっき法により開口182内に露出する電極層134の上面及び外周、及び電極層134の外側に露出するCu給電層160の表面にCuを析出させ、Cuを上方に成長させることで電極層134の上面及び外周に直径D6を有する電極層136が積層される。このように、Cu給電層160をめっき電極として電解Cuめっきを2回行なうことで電極層134の上面及び外周に電極層136を積層することが可能になる。
図7Gにおいて、Cu給電層160上に残ったレジスト層180を剥離させて除去する。さらに、電極層124,134,136が形成された電極部分を除く部分のCu給電層160をエッチングにより除去する。本実施例では、小径(D5)な電極層134の上面及び外周を囲むように大径(D6)な電極層136を積層することにより電極130を形成する構成であるので、電極層136の上面を大面積化することができる。また、電極層136は、電極層134の上面及び外周を覆うように接合されるため、電極層134と一体化されて厚さT2、直径D6を有する電極130を形成する。
次に、ソルダレジスト形成工程について説明する。ソルダレジスト形成工程は、図7H〜図7Jに示す各工程を有する。
図7Hにおいて、電極層124,136及び絶縁層110の表面にソルダレジスト140を形成する。ソルダレジスト140の厚さは、電極層124,136の厚さ及び孔142,144の内径とはんだボール150の直径との関係などから選定される。すなわち、孔142,144の直径と深さ(容積)によってはんだバンプ152,154の突出高さを所望の高さに規定することが可能になる。
図7Iにおいて、ソルダレジスト140にパターニング(露光、現像)を行なって、電極形成部分に対応する領域からソルダレジスト層を削除して孔142,144を形成する。孔142,144の底部には、電極層124,136の表面が露出された状態になる。また、孔144では、大径な電極層136の上面に連通されるため、上記実施例1,2よりも内径D6を大径に形成することができる。そのため、本実施例は、孔142,144の内径差を大きくしたい場合に有効である。
図7Jにおいて、電極層124,136の表面にめっき等の薄膜形成法によりNi層とAu層からなるNi/Au電極層122,132を形成する。Ni/Au電極層122,132は、Ni層が電極層124,136の表面に接合され、Au層が孔142,144の底部に露出される。また、本実施例では、大径な電極層136に応じて孔144の大径化を図ることができるので、Ni/Au電極層132の接合面積をより大きく設定することが可能になる。
次にバンプ形成工程について説明する。バンプ形成工程は、図7K〜図7Lに示す各工程を有する。
図7Kにおいて、孔142,144内にフラックス146を注入してNi/Au電極層122,132にフラックス146(図7K中、梨地模様で示す)を塗布する。その後、ソルダレジスト140に形成された異なる内径を有する孔142,144の開口に同じ直径を有するはんだボール150を搭載する。はんだボール150はフラックス146により濡れ性が良好になる。
図7Lにおいて、各孔142,144の開口に同じ直径を有するはんだボール150を搭載させた状態で加熱処理(リフロー)を施す。はんだボール150は、融点以上に加熱されると、液状化されて孔142,144内に流入し、孔142,144内の底部に露出するNi/Au電極層122,132に接合される。
内径の異なる孔142,144の容積は、電極層124,136の高さの差によりほぼ同じ容積に設定されており、これにより、ソルダレジスト140の表面からはんだバンプ152,154の突出高さH3,H4は、ほぼ同じ高さになる(H3≒H4)。
本発明は、上記はんだボールを加熱処理して基板にはんだバンプを形成するBGA(ball grid array)構造の半導体装置に限らず、例えばはんだバンプを介して基板上に接合されるフリップチップ、あるいははんだバンプを介して回路基板を接合させる多層基板やインターポーザにも適用することができるのは勿論である。
従来の電子装置の製造方法(その1)を説明するための図である。 従来の電子装置の製造方法(その2)を説明するための図である。 従来の電子装置の製造方法(その3)を説明するための図である。 本発明による電子装置の実施例1を示す縦断面図である。 実施例1の電子装置の製造方法(その1)を説明するための図である。 実施例1の電子装置の製造方法(その2)を説明するための図である。 実施例1の電子装置の製造方法(その3)を説明するための図である。 実施例1の電子装置の製造方法(その4)を説明するための図である。 実施例1の電子装置の製造方法(その5)を説明するための図である。 実施例1の電子装置の製造方法(その6)を説明するための図である。 実施例1の電子装置の製造方法(その7)を説明するための図である。 実施例1の電子装置の製造方法(その8)を説明するための図である。 実施例1の電子装置の製造方法(その9)を説明するための図である。 実施例1の電子装置の製造方法(その10)を説明するための図である。 実施例1の電子装置の製造方法(その11)を説明するための図である。 実施例1の電子装置の製造方法(その12)を説明するための図である。 実施例1の電子装置の製造方法(その13)を説明するための図である。 実施例1の電子装置の製造方法(その14)を説明するための図である。 実施例1の電子装置の製造方法(その15)を説明するための図である。 実施例1の電子装置の製造方法(その16)を説明するための図である。 本発明による電子装置の実施例2を示す縦断面図である。 実施例2の電子装置の製造方法(その1)を説明するための図である。 実施例2の電子装置の製造方法(その2)を説明するための図である。 実施例2の電子装置の製造方法(その3)を説明するための図である。 実施例2の電子装置の製造方法(その4)を説明するための図である。 本発明による電子装置の実施例3を示す縦断面図である。 実施例3の電子装置の製造方法(その1)を説明するための図である。 実施例3の電子装置の製造方法(その2)を説明するための図である。 実施例3の電子装置の製造方法(その3)を説明するための図である。 実施例3の電子装置の製造方法(その4)を説明するための図である。 実施例3の電子装置の製造方法(その5)を説明するための図である。 実施例3の電子装置の製造方法(その6)を説明するための図である。 実施例3の電子装置の製造方法(その7)を説明するための図である。 実施例3の電子装置の製造方法(その8)を説明するための図である。 実施例3の電子装置の製造方法(その9)を説明するための図である。 実施例3の電子装置の製造方法(その10)を説明するための図である。 実施例3の電子装置の製造方法(その11)を説明するための図である。 実施例3の電子装置の製造方法(その12)を説明するための図である。
符号の説明
100,200,300 電子装置
110 絶縁層
120,130 電極
122,132 Ni/Au電極層
140 ソルダレジスト
142,144 孔
124,134,136 電極層
150 はんだボール
152,154 はんだバンプ
170,180 レジスト
172,174,182 開口
184,210 隙間

Claims (7)

  1. 基板に電極を形成する電極形成工程と、
    該電極が形成された基板上に、前記電極との対向位置に直径が異なる複数の孔を有したソルダレジストを形成するソルダレジスト形成工程と、
    複数の前記孔に同一直径を有するはんだボールを装填し、その後に加熱処理することにより該はんだボールを前記孔を介して前記電極に接合しはんだバンプを形成するバンプ形成工程とを有する電子装置の製造方法であって、
    前記バンプ形成工程の実施後における前記はんだバンプの前記ソルダレジスト表面からの高さが等しくなるよう、前記電極形成工程において前記孔の内径に応じて異なる厚さの前記電極を形成することを特徴とする電子装置の製造方法。
  2. 前記複数の孔のうち大径の孔では、前記電極が小径の孔よりも厚くなるように形成されたことを特徴とする請求項1に記載の電子装置の製造方法。
  3. 前記電極は、前記孔の内径の大きさに応じて電極層を積層することにより高さを変更することを特徴とする請求項1または2に記載の電子装置の製造方法。
  4. 前記孔の内径の大きさに応じて前記電極層の積層数を変更すると共に、前記ソルダレジスト層の厚さを選定することを特徴とする請求項3に記載の電子装置の製造方法。
  5. 前記電極層は、セミアディティブ法により形成されることを特徴とする請求項1乃至4の何れかに記載の電子装置の製造方法。
  6. 複数の電極が形成された基板と、
    該基板上に形成されており、前記電極との対向位置に直径が異なる複数の孔を有したソルダレジストと、
    前記孔を介して前記電極に接合したはんだバンプとを有しており、
    前記はんだバンプの前記ソルダレジスト表面からの高さが等しくなるよう、前記孔の直径に応じて前記電極の厚さを異ならせたことを特徴とする電子装置。
  7. 前記電極は、電極層の積層数によって厚さを異ならせたことを特徴とする請求項6に記載の電子装置。
JP2007066502A 2007-03-15 2007-03-15 電子装置及びその製造方法 Active JP4842864B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2007066502A JP4842864B2 (ja) 2007-03-15 2007-03-15 電子装置及びその製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007066502A JP4842864B2 (ja) 2007-03-15 2007-03-15 電子装置及びその製造方法

Publications (2)

Publication Number Publication Date
JP2008227355A true JP2008227355A (ja) 2008-09-25
JP4842864B2 JP4842864B2 (ja) 2011-12-21

Family

ID=39845580

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007066502A Active JP4842864B2 (ja) 2007-03-15 2007-03-15 電子装置及びその製造方法

Country Status (1)

Country Link
JP (1) JP4842864B2 (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093232A (ja) * 2008-10-09 2010-04-22 Nan Ya Printed Circuit Board Corp 単一プリント回路板のはんだバンプ印刷方法
JP2010225678A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 半導体装置及びその製造方法
JP2010272716A (ja) * 2009-05-22 2010-12-02 Fujitsu Ten Ltd 回路部品
JP2010283035A (ja) * 2009-06-02 2010-12-16 Toshiba Corp 電子部品とその製造方法
CN101964334A (zh) * 2009-07-24 2011-02-02 株式会社村田制作所 半导体封装体及半导体封装模块
JP2011171428A (ja) * 2010-02-17 2011-09-01 Canon Inc 半導体装置
JP2011204966A (ja) * 2010-03-26 2011-10-13 Fujitsu Ltd 半導体装置及びその製造方法
JP2012009602A (ja) * 2010-06-24 2012-01-12 Nec Corp 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子
CN103094234A (zh) * 2012-12-14 2013-05-08 华天科技(西安)有限公司 一种扩展引脚的Fan-out Panel Level BGA封装件及其制作工艺
JP2013229523A (ja) * 2012-04-26 2013-11-07 Shinko Electric Ind Co Ltd パッド形成方法及び配線基板
TWI492677B (zh) * 2010-12-15 2015-07-11 日本特殊陶業股份有限公司 配線基板及其製造方法
JP2016032171A (ja) * 2014-07-28 2016-03-07 太陽誘電株式会社 弾性波デバイス
JP2016051747A (ja) * 2014-08-29 2016-04-11 京セラサーキットソリューションズ株式会社 配線基板
US9343360B2 (en) 2012-12-05 2016-05-17 Murata Manufacturing Co., Ltd. Bump-equipped electronic component and method for manufacturing bump-equipped electronic component
JP2020021796A (ja) * 2018-07-31 2020-02-06 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2020167314A (ja) * 2019-03-29 2020-10-08 大日本印刷株式会社 配線基板および素子付配線基板
CN112885806A (zh) * 2019-11-29 2021-06-01 长鑫存储技术有限公司 基板及其制备方法、芯片封装结构及其封装方法
CN113784537A (zh) * 2020-06-10 2021-12-10 南亚电路板股份有限公司 电路板结构及其形成方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50119568A (ja) * 1974-03-04 1975-09-19
JP2004319830A (ja) * 2003-04-17 2004-11-11 Sony Corp 電子部品、その実装基材、電子部品装置及び電子部品の製造方法
JP2007096198A (ja) * 2005-09-30 2007-04-12 Fujikura Ltd 半導体装置及びその製造方法並びに電子装置
JP2007242783A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS50119568A (ja) * 1974-03-04 1975-09-19
JP2004319830A (ja) * 2003-04-17 2004-11-11 Sony Corp 電子部品、その実装基材、電子部品装置及び電子部品の製造方法
JP2007096198A (ja) * 2005-09-30 2007-04-12 Fujikura Ltd 半導体装置及びその製造方法並びに電子装置
JP2007242783A (ja) * 2006-03-07 2007-09-20 Fujikura Ltd 半導体装置及び電子装置

Cited By (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2010093232A (ja) * 2008-10-09 2010-04-22 Nan Ya Printed Circuit Board Corp 単一プリント回路板のはんだバンプ印刷方法
JP2010225678A (ja) * 2009-03-19 2010-10-07 Panasonic Corp 半導体装置及びその製造方法
JP2010272716A (ja) * 2009-05-22 2010-12-02 Fujitsu Ten Ltd 回路部品
JP2010283035A (ja) * 2009-06-02 2010-12-16 Toshiba Corp 電子部品とその製造方法
US8703600B2 (en) 2009-06-02 2014-04-22 Kabushiki Kaisha Toshiba Electronic component and method of connecting with multi-profile bumps
US8378501B2 (en) 2009-07-24 2013-02-19 Murata Manufacturing Co., Ltd. Semiconductor package and semiconductor package module
CN101964334A (zh) * 2009-07-24 2011-02-02 株式会社村田制作所 半导体封装体及半导体封装模块
JP2011029374A (ja) * 2009-07-24 2011-02-10 Murata Mfg Co Ltd 半導体パッケージおよび半導体パッケージモジュール
JP2011171428A (ja) * 2010-02-17 2011-09-01 Canon Inc 半導体装置
JP2011204966A (ja) * 2010-03-26 2011-10-13 Fujitsu Ltd 半導体装置及びその製造方法
US9318426B2 (en) 2010-03-26 2016-04-19 Fujitsu Limited Semiconductor device and method of manufacturing the same
JP2012009602A (ja) * 2010-06-24 2012-01-12 Nec Corp 集積回路素子内蔵基板及び該集積回路素子内蔵基板に内蔵される集積回路素子
TWI492677B (zh) * 2010-12-15 2015-07-11 日本特殊陶業股份有限公司 配線基板及其製造方法
JP2013229523A (ja) * 2012-04-26 2013-11-07 Shinko Electric Ind Co Ltd パッド形成方法及び配線基板
US9084339B2 (en) 2012-04-26 2015-07-14 Shinko Electric Industries Co., Ltd. Wiring substrate and method of manufacturing the same
US9343360B2 (en) 2012-12-05 2016-05-17 Murata Manufacturing Co., Ltd. Bump-equipped electronic component and method for manufacturing bump-equipped electronic component
CN103094234A (zh) * 2012-12-14 2013-05-08 华天科技(西安)有限公司 一种扩展引脚的Fan-out Panel Level BGA封装件及其制作工艺
JP2016032171A (ja) * 2014-07-28 2016-03-07 太陽誘電株式会社 弾性波デバイス
JP2016051747A (ja) * 2014-08-29 2016-04-11 京セラサーキットソリューションズ株式会社 配線基板
JP2020021796A (ja) * 2018-07-31 2020-02-06 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP7068957B2 (ja) 2018-07-31 2022-05-17 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP2020167314A (ja) * 2019-03-29 2020-10-08 大日本印刷株式会社 配線基板および素子付配線基板
JP7287064B2 (ja) 2019-03-29 2023-06-06 大日本印刷株式会社 配線基板および素子付配線基板
CN112885806A (zh) * 2019-11-29 2021-06-01 长鑫存储技术有限公司 基板及其制备方法、芯片封装结构及其封装方法
CN113784537A (zh) * 2020-06-10 2021-12-10 南亚电路板股份有限公司 电路板结构及其形成方法

Also Published As

Publication number Publication date
JP4842864B2 (ja) 2011-12-21

Similar Documents

Publication Publication Date Title
JP4842864B2 (ja) 電子装置及びその製造方法
JP5639368B2 (ja) スタック式ダイ埋め込み型チップビルドアップのためのシステム及び方法
JP5421254B2 (ja) ピン・インタフェースを有する多層配線エレメント
JP4619223B2 (ja) 半導体パッケージ及びその製造方法
JP6358431B2 (ja) 電子部品装置及びその製造方法
JP2010537403A (ja) メッキによって形成されたポストを有する相互接続要素
JP2013118255A (ja) 配線基板及びその製造方法、半導体パッケージ
TWI713427B (zh) 封裝體的接著結構及其製造方法
TWI741250B (zh) 封裝體的接著結構及其製造方法
TWI455268B (zh) 封裝載板及其製造方法
US7325301B2 (en) Method of manufacturing a wiring board
JP5157455B2 (ja) 半導体装置
JP2018107349A (ja) 配線基板、配線基板の製造方法
US11171081B2 (en) Wiring substrate, semiconductor package and method of manufacturing wiring substrate
TW201505492A (zh) 印刷電路板及其製造方法
KR20140086531A (ko) 패키지 기판 및 그 제조방법, 그리고 패키지 온 패키지 기판
JP2006237337A (ja) 半導体装置及びその製造方法
JP2000315706A (ja) 回路基板の製造方法並びに回路基板
TWI524442B (zh) 具有焊料凸塊的配線基板之製造方法、焊球搭載用遮罩
JP2007081150A (ja) 半導体装置及び基板
JP2015173156A (ja) プリント配線板の製造方法と金属ポストを搭載するためのマスク
JP5653144B2 (ja) 半導体パッケージの製造方法
TWI550738B (zh) 表面安裝積體電路組件
JP5115241B2 (ja) 電子部品の実装方法
TWI420996B (zh) 印刷電路板及其製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20091218

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110427

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110517

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110630

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111006

R150 Certificate of patent or registration of utility model

Ref document number: 4842864

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141014

Year of fee payment: 3