TWI492677B - 配線基板及其製造方法 - Google Patents

配線基板及其製造方法 Download PDF

Info

Publication number
TWI492677B
TWI492677B TW100146488A TW100146488A TWI492677B TW I492677 B TWI492677 B TW I492677B TW 100146488 A TW100146488 A TW 100146488A TW 100146488 A TW100146488 A TW 100146488A TW I492677 B TWI492677 B TW I492677B
Authority
TW
Taiwan
Prior art keywords
layer
conductor
conductor post
solder resist
resist layer
Prior art date
Application number
TW100146488A
Other languages
English (en)
Other versions
TW201247048A (en
Inventor
山田艾莉奈
肥後一詠
佐藤裕紀
Original Assignee
日本特殊陶業股份有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 日本特殊陶業股份有限公司 filed Critical 日本特殊陶業股份有限公司
Publication of TW201247048A publication Critical patent/TW201247048A/zh
Application granted granted Critical
Publication of TWI492677B publication Critical patent/TWI492677B/zh

Links

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K1/00—Soldering, e.g. brazing, or unsoldering
    • B23K1/0008—Soldering, e.g. brazing, or unsoldering specially adapted for particular articles or work
    • B23K1/0016—Brazing of electronic components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3473—Plating of solder
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
    • B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
    • B23K2101/00—Articles made by soldering, welding or cutting
    • B23K2101/36—Electric or electronic devices
    • B23K2101/42—Printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0341—Intermediate metal, e.g. before reinforcing of conductors by plating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/05—Patterning and lithography; Masks; Details of resist
    • H05K2203/0502—Patterning and lithography
    • H05K2203/054—Continuous temporary metal layer over resist, e.g. for selective electroplating
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/24—Reinforcing the conductive pattern
    • H05K3/244—Finish plating of conductors, especially of copper conductors, e.g. for pads or lands

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Mechanical Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

配線基板及其製造方法 [相關申請案的交互參考]
本發明依據2010年12月15日提出申請之日本專利申請案第2010-279706號，並主張其優先權，其所有內容透過參照方式併入於此。
本案發明係關於一種配線基板及其製造方法。更詳細地，本案發明的實施例係關於具有導電柱的配線基板及製造這種配線基板的方法。
近年來，作為高密度封裝的技術，例如已採用C4法(控制的崩潰晶片連接；controlled collapse chip connection)。使用C4法的配線基板具有以阻焊層覆蓋的表面，且其中凸塊(導體柱)係垂直配置在視需要穿設於阻焊層的開口，並電性連接至配線基板中的導體層。隨著高密度封裝的發展，這種使用C4法且具有這種具備凸塊之連接部的配線基板可達到凸塊間距低至145μm。然而，預期未來將朝更高密度化進行，可能需要較窄的凸塊間距(例如100μm)。這些較窄的凸塊間距需要將被穿設於阻焊層之較小直徑的開口。另一方面，在未來凸塊所需高度可被保持固定。即，對凸塊而言，具有更大的高寬比(aspect ratios)可能是必需的。
現有習知技術已揭示於日本專利公開第H9-205096號、日本專利公開第JP-2009-164442號、日本專利申請第JP-2006-279062號、美國專利第7216424號、美國專利第6229220號及美國專利公開號第2005/0029110號中。
具有上述高密度封裝所需之大的高寬比之凸塊的形成係相當困難。這些一般凸塊形成方法包含焊料印刷法(solder printing)和球安裝法(ball mounting)。
焊料印刷法係利用網板遮罩22的一種方法，且使用塗刷器(squeegee)21印刷膏狀焊料(paste solder)30，藉此形成凸塊。如第10圖所示，在阻焊層13的厚度薄且開孔於阻焊層13的穿孔131之大小為充分的情況，該膏狀焊料30可經常被印刷在導體層12a上。
然而，在阻焊層13係厚度厚或形成在阻焊層13的穿孔131之直徑係小的情況，遮罩22本身的製造係困難的，且亦難以充分確保其精度。又，即使當遮罩22可被形成時，開孔於阻焊層13的穿孔131的直徑係小，這將造成諸如在遮罩22內發生堵塞(clogging)、且難以印刷膏狀焊料30的問題。又如第11圖所示，即使當膏狀焊料30可被印刷時，印刷的膏狀焊料30可能有難以成為與導體層12a接觸的困難。
另一方面，球安裝法係一種將預先形成的焊球40接合在導出目標的導體層12a上並使用作為凸塊的方法。如第12圖所示，在阻焊層13的厚度薄且開孔在阻焊層13的的穿孔131大小為充分時，焊球40能與導體層12a連接。
然而，在阻焊層13的厚度厚或形成於阻焊層13之穿孔131直徑係小的情況，且當使用具有與穿孔131直徑相符的焊球40時，無法確保充分的凸塊高度。另一方面，如第13圖所示，當為了確保凸塊高度而將焊球40的直徑作大時，焊球40的曲率減小，使得焊球40無法與在阻焊層13下方之導體層12a接觸的問題(即「收縮(cissing)」)。又，有鄰接的焊球40互相連接的疑慮(即「橋接」)。
作為這些習知一般常用方法的替代方法，可考慮使用鍍凸塊的方法。然而，一般由於鍍液對樹脂層有侵蝕性，所以藉採用光刻法形成的阻焊層無法展現充分的抗蝕性。又，雖然當鍍凸塊時必須使用框架層以決定凸塊的輪廓，但是充分得到形成於此框架層的開口以便與形成在阻焊層的開口一致是困難的。
本發明的目的係提供能解決上述揭示長期問題之所需之配線基板。
有鑑於上述情形而完成本發明，且其目的係提供一種包括對應於高密度封裝之導體柱的配線基板及其製造方法，如下述：
(1)一種配線基板，包括：導體層；積層於該導體層上的阻焊層；以及，電性連接至導體層的導體柱，該導體層係配置在設置於該阻焊層穿孔的下部，其中該導體柱層包括熱固性樹脂；該導體柱包括錫、銅或焊料；該導體柱包含位在該穿孔中並包含外側表面與下端表面的下導體柱；以及位在該下導體柱的上方並突出於該阻焊層的外側的上導體柱；以及該上導體柱之下端表面的至少一部份係與該阻焊層的外部表面緊密接觸。
(2)如(1)所述之配線基板，其中，與該阻焊層的外部表面緊密接觸的上導體的下端表面包括鈀。
(3)如(1)所述之配線基板，其中，與該阻焊層之穿孔的內側表面緊密接觸的下導體柱的外側表面包括鈀。
(4)如(1)所述之配線基板，其中，與該導體層緊密接觸的該下導體柱之下端表面的至少一部份包括鎳和金。
(5)如(1)所述之配線基板，其中，該導體柱包括錫；以及該導體柱的下導體柱之該外側表面與該下端表面分別具有包括銅與錫的外部合金層與下端合金層。
(6)如(5)所述之配線基板，其中，該外部合金層係較該下端合金層厚。
(7)一種配線基板的製造方法，其依序包括以下製程：阻焊層形成製程，係將包含熱固性樹脂的阻焊層形成於材料基板的表面，該材料基板具備設置於該表面的導體層；第一穿孔穿設製程，係在該阻焊層穿設第一穿孔；光阻層形成製程，係形成覆蓋該材料基板的光阻層；第二穿孔穿設製程，係使用光刻法在該光阻層穿設第二穿孔，該第二穿孔與該第一穿孔連通並具有比該第一穿孔之直徑大的直徑；導體柱形成製程，係在該第一穿孔與該第二穿孔中鍍覆形成包括錫、銅或焊料的導體柱；以及光阻層移除製程，係移除該光阻層。
(8)如(7)所述之配線基板的製造方法，更包括無電鍍鍍層形成製程，係將含鈀觸媒塗佈於該阻焊層的外部表面以形成包含銅的無電鍍鍍層；以及其中，在該第一穿孔穿設製程後且在該光阻層形成製程前，進行該無電鍍鍍層形成製程。
(9)如(8)所述之配線基板的製造方法，其中，該無電鍍鍍層形成製程更包括在該阻焊層的第一穿孔中塗佈該含鈀觸媒。
(10)如(9)所述之配線基板的製造方法，更包括中介層形成製程，係將包含鎳與金的導電中介層形成於該導體層曝露於該第一穿孔中的表面；以及其中在該無電鍍鍍層形成製程前進行該中介層形成製程。
(11)如(7)所述之配線基板的製造方法，更包含導體柱加熱製程，係在該第一穿孔與該第二穿孔中鍍覆形成該導體柱，並在該光阻層形成製程後加熱該導體柱；以及其中該導體柱包含錫。
本發明之配線基板的實施例考量到導體柱16的高密度封裝。即，配線基板10可具備導體柱16，其具有比相關技藝中之高寬比(寬度對高度的比例)還大之高寬比。因此，即使對具有小間隙的導體柱16，可達成自阻焊層之表面充分的高度。再且，藉使用導體柱16，可達成在配線基板10與封裝於此配線基板10的零件之間高信賴性的連接。
在與阻焊層13之外表面132緊密接觸的上導體柱162的下端表面162b包含鈀的情況，配線基板10展現在阻焊層13之外表面132與導體柱16之間優異的接合強度。
在與阻焊層13之穿孔131的內側表面131c緊密接觸的下導體柱161之外側表面161c包含鈀的情況，配線基板10展現在阻焊層13之內側與導體柱16之間優異的接合強度及而更優異的導體柱16接合強度。
在與導體層12a(例如，下導體柱的下端表面之至少一部分)緊密接觸的下導體柱161之位置，即下端表面161b，包含鎳與金的情況，配線基板10展現在導體柱161與導體層12a之間優異的接合強度。
在導體柱16由錫構成的情況，導體柱16之下導體柱161的外側表面161c與下端表面161b的每一者具有包含銅與錫的合金層165(例如外部合金層165c及下端合金層165b)，配線基板10展現在導體柱161與形成在阻焊層13及導體層12中穿孔131之內側表面131c之間優異的接合強度。
在位於下導體柱161的外側表面161c之合金層165的外部合金層165c係比位於下導體柱161的下端表面161b之合金層165的下端合金層165b還厚的情況，配線基板10展現在導體柱161與形成在阻焊層13及導體層12中穿孔131之內側表面131c之間優異的接合強度。
根據本案發明之配線基板的製造方法，其可達成導體柱16的高密度封裝。即，可獲得配線基板10，其中導體柱16具有比相關技藝中的高寬比之還大的高寬比(高度對寬度之比例)。又，即使配線基板10具備具有小間距的導體柱16，仍可得到自阻焊層表面的足夠高度。所以，配線基板10的實施例係能夠達成配線基板10與將被封裝的零件之間高度可靠的連接。
在第一穿孔穿設製程PR2後且在光阻層形成製程PR5前，使用無電鍍鍍層形成製程PR4，其包含將含鈀觸媒塗布在阻焊層13之外表面132，以形成含銅無電鍍鍍層14，所獲得之配線基板10展現在阻焊層13之表面132及導體柱16之間優異的接合強度。
在無電鍍鍍層形成製程PR4中，且含鈀觸媒亦可被使用以塗布在阻焊層13之第一穿孔131內的情況，除在阻焊層13之外表面132及導體柱16之間的接合強度外，配線基板10再次展現在穿孔131之內側表面131c與導體柱16之間優異的接合強度。
在無電鍍鍍層形成製程PR4前，在中介層形成製程PR3將包含鎳與金的導電中介層17形成在於第一穿孔131內曝露的導體層12a的表面的情況，配線基板10展現在導體柱161及導體層12a之間更優異的接合強度。
在導體柱形成製程PR7中，導體柱16由錫構成並被鍍在第一穿孔131及第二穿孔151兩者內，且在光阻層移除製程PR8後包括加熱導體柱16的導體柱加熱製程PR10的情況，配線基板10具有高度精確導體柱16的位置及在導體柱161與導體層12a之間優異的接合強度。
參照以下圖式詳細說明本發明之例示的樣態。
下文中將參照第1~8圖而詳細說明本案發明的實施例。
本發明之配線基板10係一種配線基板，包括導體層12、積層於該導體層12上的阻焊層13以及電性連接至導體層12a的導體柱16，導體層12係配置在設置於阻焊層13的穿孔131下部，其中阻焊層13包含熱固性樹脂，且該導體柱16主要由錫、銅或焊料構成；該導體柱16包括位在該穿孔131中的下導體柱161與位在該下導體柱161上方並突出於該阻焊層13外側的上導體柱162，及上導體柱162的下端表面162b之一部分與阻焊層13的外表面132緊密接觸。
上述的「配線基板(10)」包括導體層12、阻焊層13及導體柱16。
尤其，上述的「導體層(12)」在配線基板10中係作用為導體電路等的層。導體層12可由一連串(意即連續的單一片)的導體，或可由配置在相同平面中的複數個導體構成。又，在導體12中，配置在穿設於後述之阻焊層13的穿孔131下部的導體層係導體層12a。此導體層12a可為導體層12內獨立的單一導體，或可為連續導體的一部分。而且，導體層12的形狀等未特別限定。又，導體層12的材料未特別限定，較佳為銅、銅合金、鋁或鋁合金等。銅可被使用。
上述的「阻焊層(13)」係積層於導體層12上的層。一般而言，在將零件封裝於配線基板中的期間所使用的回焊(reflow)製程期間，阻焊層13係作用成防止焊料附著於非意欲的部位之層。其他如絕緣層的諸層可介於阻焊層13與導體層12之間。
雖然阻焊層13的厚度未特別限定，但較佳係1μm以上100μm以下。當阻焊層13的厚度落於此範圍內且採取本發明的構成時，可更易得到上述的各種效果。然而，此阻焊層13的厚度更佳係5μm以上50μm以下，特佳係10μm以上40μm以下。
再且，在本發明之配線基板中的阻焊層13包含熱固性樹脂。當阻焊層13包含熱固性樹脂時，其能賦予對鍍液的抗性(特別是抗鹼性)，且防止在回焊製程期間不要的焊料附著。因此，可在阻焊層13下的導體層12a之表面上形成無電鍍鍍覆或電鍍中之至少一者。
雖然熱固性樹脂的種類未特別限定，但是其範例包括環氧樹脂、聚醯亞胺樹脂、酚樹脂、雙馬來醯亞胺-三樹脂(bismaleimide-triazine resin)、氰酸鹽樹脂及聚醯胺樹脂等。其中，環氧樹脂特別佳。環氧樹脂的範例包括如苯酚醛型、甲酚醛型之酚醛樹脂、及雙環戊二烯變成的脂環式環氧樹脂(dicyclopentadiene-modified alicyclic epoxy resins)。這些樹脂可被單獨使用或以結合這些樹脂中兩種以上方式而被使用。
雖然阻焊層13所包含熱固性樹脂的量未特別限定，但是一般而言，熱固性樹脂以最大量(在體積方面)包含於構成阻焊層13的有機材料中。即，在構成阻焊層13的有機材料中熱固性樹脂係主要成分。更具體而言，當構成阻焊層13的有機材料界定為100體積%時，較佳係熱固性樹脂的含量係超過50體積%、且最高達100體積%。雖然在構成阻焊層13的有機材料中熱固性樹脂的含量未特別限定，但較佳為50體積%以上100體積%以下，更佳為80體積%以上100體積%以下。又，熱固性樹脂以外可包含於阻焊層13的有機材料之範例包括橡膠及熱塑性樹脂。
而且，除包含上述熱固性樹脂的有機材料外，填充物等(例如，氧化矽、氧化鋁等的各種填充物，一般是無機材料)可被包含在阻焊層13。在包含填充物的情況，當將阻焊層13全體界定為100質量%時，填充物的含量可低於70質量%。
又，阻焊層13包括穿孔131，且導體層12a位在此穿孔131的下部。導體層12a經由穿孔131連接至導體柱16並可電性連接至阻焊層13的外側
穿孔131的平面形狀未特別限定，可為圓形、如四邊形的多邊形或任何其他形狀。較佳為圓形。而且，穿孔131的大小未特別限定，一般而言，其大小係設定成使導體層12a僅部分露出的大小(即，較佳係非使整個導體層12a露出)。再者，一般而言，穿孔131的開口大小係等於下導體柱161的大小，且穿孔131的深度可等於阻焊層13的深度。而且，減少穿孔131的直徑可增加從本發明之實施例所獲得的效果。更具體地，在穿孔131的平面形狀係圓形形狀的情況，較佳係不僅其直徑d161為10μm以上300μm以下，且其深度(阻焊層13的厚度)為1μm以上100μm以下。在包括這種穿孔131之配線基板10中，可更容易得到有利的效果。較佳係此直徑d161為30μm以上150μm以下，深度為5μm以上50μm以下；且特佳係直徑為40μm以上100μm以下，深度為10μm以上40μm以下。
上述的「導體柱(16)」係一電性連接至導體層12a的導體，該導體層12a係配置在設置於阻焊層13的穿孔131之下部。然後，導體柱16作用成配置在阻焊層13中穿孔131之下部的導體層12a用之導體。
而且，導體柱16為包含錫、銅或焊料的導體。當導體柱16主要由錫構成且整個導體柱16界定為100質量%時，錫的含量為95質量%以上(較佳係97質量%以上；Sn的含量亦可為100質量%)。又，導體柱16可具有Sn以外的其他金屬元素，包括Cu、Ag、Zn、In、Bi、Sb及Pb。這些金屬元素可被單獨含有或以結合這些金屬元素中兩種以上的方式而被含有。然而，如後述沒有外部合金層165c與下端合金層165b的導體柱16一般未包含Pb。
同樣地，若導體柱16的整體界定為100質量%，當Cu的含量為95質量%以上(較佳係97質量%以上；Cu的含量亦可為100質量%)時，導體柱16主要由銅構成。而且，當導體柱16可包含銅以外的金屬元素時，例如Sn。這些金屬元素可被單獨含有或以結合這些金屬元素中兩種以上的方式而被含有。然而，如後述沒有外部合金層165c與下端合金層165b之導體柱16一般未包含Pb。
再且，若導體柱16的整體界定為100質量%時，當選自於由Sn、Ag、Cu、Zn、Al、Ni、Ge、Bi、In及Pb所構成的群組中兩者以上金屬元素的總含量係95質量%以上(較佳係97質量%以上；總含量亦可為100質量%)時，導體柱16主要由焊料構成。更具體地，可使用在導體柱16的焊料的範例包含SnPb焊料、SnBi焊料、SnAgCu焊料、SnZnBi焊料、SnCu焊料、SnAgInBi焊料、SnZnAl焊料及SnCuNiGe焊料。然而，在如後述沒有外部合金層163c與下端合金163b層之導體柱16中，Pb通常未被包含。而且，導體柱16的熔點一般係180℃以上且可為250℃以下。
而且，導體柱16包括位在穿孔13內的下導體柱161與位在下導體柱161上方並突出於阻焊層13外側的上導體柱162。換言之，上導體柱162係突出於阻焊層13外側，意指上導體柱162係朝向阻焊層13外側突出。據此，導體柱16係構造成其從配線基板10的表面突出並可封裝零件於其中。
雖然上導體柱162的形狀(包含平面形狀與側面形狀)未特別限制，但是例如平面形狀可為圓形、四邊形等。而且，側面形狀(側剖面形狀)可為大致圓形、半圓形(傘型、碗形等)、四邊形等。
再者，上導體柱162的下端表面162b的至少一部份係與阻焊層13的外表面132緊密接觸。即，換言之，藉由將上導體柱162的下端表面162b形成比下導體柱161的上端表面161a大，而使上導體柱162的下端表面162b的至少一部份係與阻焊層13的外表面132緊密接觸。由於這樣的結構，導體柱16直接或經由另一層間接與導體層12a連接，且導體柱16與阻焊層13緊密接觸。此外，導體柱16相對配線基板牢固地配置。
對於將上導體柱162的下端表面162b形成為大於下導體柱161的上端表面161a未特別限制。然而，較佳係上導體柱162的下端表面162b之面積為大於下導體柱161的上端表面161a之面積的1.0倍且為25.0倍以下。在此範圍內，將導體柱16之間的間距作小，可得到上導體柱162的下端表面162b與阻焊層13的外表面132之間充分的緊密接觸。再且，此值較佳係大於1.0倍且為9.0倍以下，及特佳係大於1.0倍且為4倍以下。在這些範圍，可獲得特別優異的效果。
更具體地，在如第2圖所示下導體柱161與上導體柱162兩者的平面形狀係圓形，且上導體柱162的下端表面162b之直徑定義為d162，下導體柱161的上端表面161a之直徑定義為d161的情況，d162/d161較佳係大於1.0且為5.0以下，更佳係大於1.0且為3.0以下，及特佳係大於1.0且為2.0以下。
再者，在配線基板10的實施例中，與阻焊層13的外表面132緊密接觸的上導體柱162的下端表面162b可包含鈀。在此情況，導體柱16能展現出對阻焊層13的外表面132優異的接合強度。
為形成無電鍍鍍層14，這種鈀可被預先施加。一般而言，鈀係作為包含鈀的觸媒而被塗布且在形成於阻焊層13之外表面132上的無電鍍鍍層14中(請參照在第6圖中PR9後的形成等)。然後，由於此無電鍍鍍層14成為導體柱16的一部分，鈀被包含在上導體柱162之下端表面162b中且能增強阻焊層13對導體柱16的接合強度。而且，當在配線基板10的製程中加熱時，無電鍍鍍層14與導體柱16在其間之界面形成合金(例如形成合金層165)。加熱可在250℃以上執行。無電鍍鍍層14可不存在於配線基板10內，且鈀可被包含在構成導體柱16之外表面的合金層165內(參照第3圖)。
再者，在配線基板10的某些實施例，與阻焊層13的穿孔131之內側表面131c緊密接觸的下導體柱161之外側表面161c可包含鈀。在外側表面161c包含鈀的情況，導體柱16展現對阻焊層13的穿孔131之內側表面131c(內壁表面)特別優異的接合強度。
相似於當鈀係在上導體柱162之下端表面162b時，為形成無電鍍鍍層14，此鈀可被預先施加。一般而言，鈀係作為包含鈀的觸媒塗布。然後，無電鍍鍍層14中的此鈀形成於阻焊層13之內側表面131c上(請參照在第6圖中PR9後的形成等)。之後，由於此無電鍍鍍層14成為導體柱16的一部分，鈀被包含在下導體柱161之外側表面161c且能幫助增強阻焊層13與導體柱161之間的接合強度。而且，當施加熱以便製作配線基板10時，無電鍍鍍層14與導體柱16在其間的界面形成合金(例如形成合金層165)。加熱可在250℃以上執行。無電鍍鍍層14可不存在於配線基板10內，且鈀可被包含在構成導體柱16之外表面的合金層165內(參照第3圖)。
當導體柱16包含鈀時，即鈀被包含在與阻焊層13之外表面132緊密接觸的上導體柱162之下端表面162b，或當鈀被包含在與阻焊層13的穿孔131之內側表面131c緊密接觸的下導體柱161之外側表面161c時，一般而言，鈀係被包含在導體柱16之外表面的5μm內。此寬度可包含無電鍍鍍層14(請參照在第6圖中PR9後的形成)，或可包含在導體柱16中的合金層165(參照第3圖)。
再且，在與導體層12a緊密接觸之下導體柱161的緊密接觸位置，即下端表面161b，可包含鎳與金。當鎳與金包含在此緊密接觸位置(下端表面161b)時，下導體柱161與導體層12a之間的接合強度被增強。藉由如下述當製造配線基板時形成中介層17，鎳與金可被包含在緊密接觸位置(下端表面161b)。
在此緊密接觸位置(下端表面161b)，除鎳與金外，亦可包含其他成分。其他成分的範例包含鈀。
特別是，在導體柱16主要以錫或焊料構成的情況，當鎳與金同時被包含在緊密接觸位置(下端表面161b)中時，可有效地抑制使緊密接觸位置(下端表面161b)之接合強度降低的成份的形成(例如其中以6/5的Cu：Sn之成分比率包含各個金屬元素之成分)。結果，導體柱16可 具有增加的接合強度。
當鎳與金包含在該緊密接觸位置(下端表面161b)時，一般而言，鎳與金被包含在下導體柱161之外表面的100μm內。
又，當導體柱16由錫做成，含銅及錫的合金層165可被包含在下導體柱161之外側表面161c及下端表面161b(請參照第3圖)。當加熱使得無電鍍鍍層14及導體柱16在其間的界面形成合金(即，形成合金層165)(溫度可為導體柱16的熔點以上，例如加熱可在250℃以上執行)，形成合金層165。在具合金層165的實施例中，整體導體柱16對阻焊層13之接合強度係特別增強，使得導體柱16具有優異的接合強度。
再且，較佳係位在下導體柱161之外側表面161c的合金層165之外部合金層165c係比位在下導體柱161之下端表面161b的合金層165之下端合金層165b厚。此可形成具有優異接合強度的導體柱16。該外部合金層165c可比下端外部合金層165b厚。
附帶一提，外部合金層165c的厚度係為在下導體柱161之中央部份(三個相同尺寸部份之中央部)中五個點的厚度平均值。又，下端合金層165b之厚度係在下導體柱161以平面觀看時之中央部測量。
而且，配線基板可具備阻焊層、導體層及導體柱以外的其他構成。例如其他構成包含核心基板、絕緣層及內部零件。
其中，核心基板為絕緣材料且一般係板狀材料。而且，核心基板可在配線基板10的厚度方向形成中央部。構成核心基板的絕緣材料較佳係絕緣性樹脂，其範例包含環氧樹脂與雙馬來醯亞胺-三樹脂(bismaleimide-triazine resin)。而且，強化材料(例如諸如玻璃纖維的強化纖維)、填充物(例如諸如氧化矽及氧化鋁的各種填充物)等可被包含在核心基板中。例如，如玻璃纖維強化環氧樹脂板的纖維強化樹脂板、如雙馬來醯亞胺-三樹脂板的耐熱性樹脂板等可被用作為核心基板。而且，此核心基板可由複數層構成，及再且，其可在其內側具有導體層(內層圖案)。而且，絕緣層作用成將積層在核心基板上之諸導體層之間的空間絕緣。此絕緣層可由與構成核心基板的絕緣材料相同的絕緣材料構成。
再且，在配線基板包含在其內側中的收容部的情況，配線基板可具有在收容部中的內部零件。
收容部的平面形狀未特別限定。例如，其可為大致四邊形(包含四邊形、所有角被削去的四邊形)、大致圓形(包含正圓形與橢圓形)等。而且，內部零件的範例包括電容器、電感器、濾波器、電阻器與電晶體。這些材料可被單獨使用或以結合這些材料中兩種以上的方式而被使用。其中，電容器係較佳，且特別的是積層的陶瓷電容器係合適。又，在內裝於收容部內的內部零件與收容部之間的間隙可具備充填部，其中絕緣材料具有緩和內部零件與核心基板之熱膨脹特性係數之功能。一般而言，充填部係包含諸如環氧樹脂、聚矽氧樹脂、聚醯亞胺樹脂、雙馬來醯亞胺-三樹脂、氨基甲酸乙酯樹脂及酚樹脂的樹脂，或其可包含這種樹脂與無機充填物的混合物，上述無機充填物諸如具低熱膨脹的陶瓷(例如氧化矽、氧化鋁等)、介電陶瓷(例如鋇鈦酸鹽、鍶鈦酸鹽及鉛鈦酸鹽等)、耐熱陶瓷(例如氮氧化鋁、氮化硼、碳化矽、氮化矽等)、及玻璃(例如硼矽基的玻璃等)。
以下描述一種用於製造根據本發明之實施例的配線基板之方法。
製造配線基板10的方法依序包含以下製程：阻焊層形成製程PR1、第一穿孔穿設製程PR2、光阻層形成製程PR5、第二穿孔穿設製程PR 6、導體柱形成製程PR7及光阻層移除製程PR8。
上述的「阻焊層形成製程(PR1)」係將包含熱固性樹脂的阻焊層13形成在材料基板(plain substrate)20的表面之製程，材料基板20具有設置在該表面的導體層12(雖然導體層12可形成於材料基板20的整個表面，但是一般導體層12係形成於材料基板20的一部分表面)。雖然材料基板20的構成未特別限定，除導體層12外其可包括核心基板、絕緣層等。即，例如包括導體層12的基板20可為具有環氧玻璃核心11的兩側覆銅板件，其係受到圖案化並能用作為材料基板20。又，例如由作為核心的環氧玻璃構成之兩側覆銅板件的材料基板20係使用作為核心基板，而使絕緣層可連續增建。可設置連接於在各絕緣層之間的導體層。又，圖案化的導體層12可曝露在其最上頂端表面。
將阻焊層13形成在材料基板20上的方法係未特別限定，且阻焊層13可藉方法(1)得到，在方法(1)中將液狀的阻焊組成物在材料基板20表面上塗布成膜，之後如有需要，則進行乾燥及/或硬化(半硬化)。又，該阻焊層13可藉方法(2)得到，在方法(2)中作用成阻焊層13的乾膜係貼附於材料基板20之表面，之後如有需要，則進行乾燥、硬化(半硬化)。而且，當利用前述之方法(1)時，液狀的阻焊組成物可藉如旋轉塗布、流延塗布或滾輪塗布等適合的塗布方法而塗布於材料基板20上。另外，阻焊層13的厚度係與上述者相同。
上述的「第一穿孔穿設製程(PR2)」係將第一穿孔131穿設在阻焊層13的製程。在此製程中，第一穿孔131可藉採用光刻法形成或雷射穿設法形成。而且，至於第一穿孔131，可適用在前述阻焊層13中形成穿孔131的方法之相關說明。
上述之「光阻層型成製程(PR5)」係形成光阻層15以覆蓋在此階段前所得之材料基板20的製程。即，此製程係將光阻層15直接或經另一層間接地形成於穿設有至少第一穿孔131於其中的阻焊層13上之製程。
形成光阻層15的方法未特別限定，且光阻層15可藉方法(1)得到，在方法(1)中將液狀的光阻組成物直接或透過另一層間接地塗布於阻焊層13的表面上，之後如有需要，則進行乾燥、硬化(半硬化)。又，光阻層15可藉方法(2)得到，在方法(2)中作用成光阻層15的乾膜係直接或透過另一層間接地貼附於阻焊層13之表面，之後如有需要，則進行乾燥、硬化(半硬化)。當利用前述方法(1)時，液狀的光阻組成物可藉如旋轉塗布、流延塗布或滾輪塗布等適合的塗布方法而塗布於阻焊層13上。另一方面，在利用前述方法(2)的情況，可將乾膜被按壓時而與阻焊層13緊密接觸。在此情況，雖然可藉使用批次式壓機而執行按壓，但亦可在使乾膜通過製造線時能執行按壓，故可使用滾輪式壓機等。
雖然光阻層15的厚度未特別限定，但較佳係1μm以上500μm以下。在光阻層15的厚度落在此範圍內的情況，上導體柱162可大致突出於阻焊層13的外側並透過導體柱16與外側良好地連接。此光阻層15的厚度更佳係5μm以上300μm以下，且特佳為10μm以上100μm以下。
上述之「第二穿孔穿設製程(PR6)」係將第二穿孔151穿設於光阻層15中的製程，該第二穿孔151係與第一穿孔131連通並具有大於第一穿孔131之直徑的直徑。可使用光刻法。第二穿孔151係一穿設於光阻層15的穿孔且貫穿至阻焊層13。又，第二穿孔151具有大於第一穿孔131直徑的直徑。此第二穿孔151作用成用於形成上導體柱162用的模型，該上導體柱162係位在導體柱16的下導體柱161上方並朝阻焊層13的外側突出。由於穿設此穿孔151以便具有大於第一穿孔131直徑的直徑，而上導體柱162的下端表面162b可形成為大於下導體柱161的上端表面161a，且上導體柱162的下端表面162b的至少一部分可與阻焊層13的外表面132緊密接觸。
因此，第二穿孔151的下端直徑可大於第一穿孔131的上端直徑。雖然此直徑的差值未特別限定，較佳係穿孔151的下端面積(對應於上導體柱162的下端表面162b之面積)係大於穿孔131的面積(對應於下導體柱161的上端表面161a之面積)1.0倍且為25.0倍以下。在此範圍，在將導體柱16之間的間距做小時，可得到上導體柱162的下端表面162b與阻焊層13之外表面132之間足夠的緊密接觸。再者，此值較佳係大於1.0倍且為9.0倍以下，且特佳係大於1.0倍且為4倍以下。在這些範圍，可獲得特別優異的效果。
更具體地，在如第2圖所示穿孔131(對應於下導體柱161)與穿孔151(對應於上導體柱162)兩者的平面形狀為圓形，且穿孔151的直徑(對應於上導體柱162的下端表面162b之直徑)被定義為d162，穿孔131的直徑(對應於下導體柱161的上端表面161a之直徑)被定義為d161的情況，d162/d161較佳係大於1.0且為5.0以下，更佳係大於1.0且為3.0以下，及特佳係大於1.0且為2.0以下。
在本發明的實施例中，由於第二穿孔151可形成以便具有大於第一穿孔131之直徑的直徑，故有對第一穿孔131與第二穿孔151之間位置有較大的容許度，且與第一穿孔131與第二穿孔151形成為相同直徑的情況相比，製造將更容易。
即，如第9圖所示，在第一穿孔131及第二穿孔151具有相同孔徑的情況，當第二穿孔151的穿設位置偏移時，在第二穿孔151下會產生第一穿孔131之隱藏部U，因此這並非較佳。
另一方面，如第7至8圖所示，在第二穿孔151的孔徑大於第一穿孔131的孔徑的情況，即使當第二穿孔151的穿設位置偏移時，仍能獲得上導體柱162之下端表面162b與阻焊層13之緊密接觸。又，偏移的容許度更大，則缺陷的發生率可被顯著地降低。
附帶地，一般整個第一穿孔131之上端開口表面被包含在第二穿孔151之下端開口表面內。
上述之「導體柱形成製程(PR7)」係將含錫、銅或焊料的導體柱16鍍覆於第一穿孔131及第二穿孔151之兩孔內的製程。在此製程PR7，可採用任何鍍覆手段。即，例如，導體柱16可藉電鍍形成，或導體柱16可藉無電鍍覆形成(特別是，高速無電鍍覆)。在此導體柱形成製程PR7，由於如上所述鍍覆導體柱16，導體柱16成為含錫、銅或焊料的導體。當錫、銅或焊料為主要成分時，亦可適用關於導體柱16的上述說明。
上述之「光阻層移除製程(PR8)」係移除光阻層15的製程。即，製程PR8係移除光阻層15且將導體柱16曝露於基板上的製程。光阻層15的移除可藉任何方法執行。例如，光阻層15可藉施加雷射或熱等燒盡(燒成灰)，或其可藉使用溶劑等溶解或移除。特別是，在使用正型光阻作為光阻的情況，光阻層15能以溶劑簡單且容易地移除。
在某些配線基板之製造方法的實施例中，除了上述各個製程外還可包含其他製程。其他製程的範例包含無電鍍鍍層形成製程PR4、中介層形成製程PR3及導體柱加熱製程PR10。這些製程可被單獨採用或以結合這些製程中兩種以上的方式而實施。
上述之「無電鍍鍍層形成製程(PR4)」係在第一穿孔穿設製程PR2後且在光阻層形成製程PR5前，將含鈀的觸媒塗布於阻焊層13之外表面132上，以形成含銅之無電鍍鍍層14的製程。據此，在上導體柱162之下端表面162b中包含鈀的配線基板10係與阻焊層13之外表面132緊密接觸。
再且，在此製程PR4中，在同樣地塗布含鈀觸媒後，含銅之無電鍍鍍層14除在阻焊層13之外表面132外亦可形成在第一穿孔131內。據此，配線基板10可在與阻焊層13之外表面132緊密接觸之上導體柱162之下端表面162b中及在與阻焊層13之第一穿孔131之內側表面131c緊密接觸之下導體柱161之外側表面161c中包含鈀。即，藉形成無電鍍鍍層14，含鈀之層可被形成在導體柱16的周面。
上述含鈀的觸媒可藉塗佈如PdCl2水溶液或Sn-Pd膠體溶液之液體在所需表面或將基板浸在其中，藉此使這些溶液附著後然乾燥表面或基板而形成，PdCl2水溶液係藉由將鹼與氯化鈀及氯化氫之混合溶液結合而獲得，Sn-Pd膠體溶液可藉結合氯化鈀、氯化錫及氯化氫而獲得。
而且，無電鍍鍍層14可包含一具有銅、鎳與錫中至少一者的導電金屬。此無電鍍鍍層14較佳係為由銅製成的無電鍍銅鍍層14。無電鍍鍍層14可藉浸在包含銅鹽(例如CuSO4等)、還原劑(例如甲醛等)、錯合劑(例如酒石酸鉀鈉、EDTA等)、pH改性劑(例如NaOH、KOH等)及添加劑(例如聚乙二醇、聯吡啶等)等之無電鍍銅鍍溶液中而形成。
上述之「中介層形成製程(PR3)」係在無電鍍鍍層形成製程PR4前，將包含鎳及金的導電性中介層17形成在曝露於第一穿孔131內的導體層12a之表面的製程。在形成無電鍍鍍層14前，藉由使此中介層17介於無電鍍鍍層14與導體層12a之間作為主要鍍層，而能有效地抑制在無電鍍鍍層14成為合金層165時之會降低接合強度之成份(例如以6/5的Cu：Sn的組成比率包含各金屬元素的成分等)之形成。結果，具有導體柱16的配線基板10展現優異接合強度。
例如，藉由施加無電鍍鍍鎳以形成無電鍍鎳鍍層且然後施加無電鍍鍍金，無電鍍金鍍層係形成在無電鍍鎳鍍層上，而形成中介層17。
在此製程PR3中形成的中介層17可由包含鎳與金的導電性材料做成，且未特別限定其組成等。例如，在中介層17由無電鍍鎳鍍層與無電鍍金鍍層形成的情況，當在無電鍍鎳鍍層整體界定為100質量%時，鎳的含量較佳係從90質量%以上95質量%以下；且當無電鍍金鍍層整體界定為100質量%時，金的含量較佳係從95質量以上且100質量%以下。在每個鎳與金的含量落在此範圍中的情況，可有效抑制可能降低接合強度之成份的形成。
而且，雖然中介層17的厚度未特別限定，但是較佳係1μm以上50μm以下。在中介層17的厚度落在此範圍中的情況，可更有效抑制可能降低接合強度之成份的形成。中介層17的厚度更佳係2μm以上30μm以下，且特佳係3μm以上20μm以下。
上述之「導體柱加熱製程(PR10)」係在光阻層移除製程PR8後，加熱導體柱16的製程。此導體柱加熱製程PR10係用於當在導體柱形成製程PR7時，導體柱16係由錫等作成且於第一穿孔131及第二穿孔151的兩孔內被鍍覆。
藉由執行此導體柱加熱製程PR10，在導體柱形成製程PR7前，將無電鍍鍍層14、中介層17等預先形成的情況，合金層165可被形成，其中這些層的成分已被結合在導體柱16的表面。當合金層165被形成時，可獲得具有更牢固配置的導體柱16之配線基板10。
再者，藉由執行此導體柱加熱製程PR10，可修正在製程PR10前已經形成的導體柱16的形狀。即，藉由此加熱，不只可適度溶解導體柱16，而且上導體柱162之形狀因表面張力造成的歪曲可被圓化且修正。此外，上導體柱162的位置可被修正，以便使其軸中心由於自對準效應而與導體層12a對準。據此，所得之配線基板10可具備有優異可靠性的導體柱16。
而且，如在第6圖之製程PR9後所例示的階段，在上導體柱162的下端表面162b與阻焊層13的表面132之間形成無電鍍鍍層14的情況，特別是可增加其等之間的附著性。
在導體柱加熱製程PR10等的加熱條件等未特別限定，較佳係到達最高的溫度為導體柱16的熔點或更高即可。然而，例如，較佳係在氮氣氣體環境中，使導體柱16於100℃以上400℃以下進行回焊，藉此有效地加熱並溶化。當溫度落在此範圍中時，適度地促進合金層165的形成，可得到前述自對準效應。此溫度較佳係120℃以上350℃以下，且特佳係150℃以上300℃以下。
在根據本發明之實施例的方法中，除上述各個製程外可具備其他製程。其他製程的範例包括去污製程。此去污製程可在形成第一穿孔131、及/或形成第二穿孔151等後執行。藉由執行此去污製程，穿孔中的殘渣可被移除。
再者，如在第6圖中製程PR9的例示，可列舉移除無電鍍鍍層14之不要的位置的無電鍍鍍層移除製程PR9。
這些製程可被單獨採用或以結合這些製程中兩種以上的方式而被採用。
[實施例]
下文中將以下列的具體實施例係更詳細說明本發明之配線基板10，但不應解釋本發明是限於此實施例。
(1)配線基板10：
根據此實施例所製造的配基板10(參照第1圖)包括積層在核心基板11之一個表面側的導體層12、積層在此導體層12的阻焊層13及可電性連接至導體層12a的導體柱16，該導體層12a係配置在設置於阻焊層13之穿孔131的下部。
核心基板11係由具有厚度0.8mm的環氧玻璃(包含作為核心材料的玻璃纖維之環氧樹脂)構成。又，導體層12係可藉由圖案化在核心基板11的一個表面上且具有厚度12μm之銅箔而獲得。
再且，阻焊層13具有厚度21μm且包含熱固性樹脂的環氧樹脂(阻焊層13包含40質量%之由氧化矽作成的填料及60質量%的有機材料，且再者，有機材料相對於其全體100體積%，包含80體積%的環氧樹脂)。穿設在阻焊層13的穿孔131具有孔徑64μm的圓形狀，且貫穿阻焊層13的後與前側至到達在阻焊層13下的導體層12a。
導體柱16至少充填穿孔131且包含具有直徑(d161)64μm且高度21μm的下導體柱161、及位在此下導體柱161上並具有直徑(d162)74μm且高度(在最高位置)58μm的上導體柱162。
又，下導體柱161包含在外側表面161c上具有平均厚度2μm的外部合金層165c、及在下端表面161b上具有平均厚度1μm的下端合金層165b。即，外部合金層165c係下端合金層165b的兩倍厚。
再者，導體柱(包含合金層165)在其整體為100質量%時，包含95質量%的錫。其餘係包含鈀、銅、鎳與金，可為合金層165的成分。
然後，上導體柱162之下端表面162b係於未設置有下導體柱161的位置處與阻焊層13之外表面132緊密接觸。
下文中藉由參照第4至6圖說明此配線基板10的製造方法的具體實施例。因使用不同的用語是複雜的，所以將在每一製程的製造途中的基板及在各製程中的基板在成為配線基板10前全部稱為材料基板20(plain substrate)。
在製程PR1使用材料基板20(第4圖)包括由具厚度0.8mm的環氧玻璃(包括作為核心材料的玻璃纖維之環氧樹脂)構成纖維的核心基板11、及藉由圖案化貼附在核心基板11的一個表面上且厚度12μm的銅箔而得的導體層12。
(2)阻焊層形成製程PR1：
含熱固性樹脂的環氧樹脂之膜狀阻焊層形成用組成物係貼附在設有前述(1)之材料基板20的導體層12之側的表面，然後加熱以便硬化，藉此獲得具有厚度21μm的包含熱固性樹脂之阻焊層13。
(3)第一穿孔穿設製程PR2：
從表面側將雷射照射於在前述(2)所獲得之阻焊層13，藉此穿設具有直徑60μm的第一穿孔131。據此，露出在阻焊層13下的導體層12a，對導體層12a而言，連續性是必要的。又，然後為了移除穿孔131內汙垢，執行去汙(desmearing)處理。
(4)中介層形成製程PR3：
藉由無電鍍鍍鎳，將無電鍍鎳鍍層形成於在前述(1)-(3)所得到之已進行去污處理之材料基板20之阻焊層13下被曝露的導體層12a表面，之後藉由無電鍍鍍金，形成無電鍍金鍍層，藉此形成包含鎳與金之導電的中介層17。所獲得的中介層17分別在無電鍍鎳鍍層全體界定為100質量%的情況具有93質量%的鎳，在無電鍍金鍍層全體界定為100質量%的情況具有100質量%的金，且具有厚度10μm。
(5)無電鍍鍍層製程PR4：
將材料基板20浸在包含鈀等的鈀觸媒溶液中然後乾燥，藉此將含鈀觸媒核形成在如前述(1)-(4)所得到之包含中介層17的材料基板20之表面(設置有阻焊層13之側)。隨後，將已形成觸媒核的材料基板20浸在無電鍍銅鍍溶液中然後乾燥，藉此形成無電鍍銅鍍14。所得之無電鍍銅鍍層14具有0.7μm之厚度。
(6)無電鍍鍍層形成製程PR5：
如在前述(1)-(5)所得到材料基板20之形成有無電鍍銅鍍層14的表面，接觸接合具有厚度75μm之乾膜式光阻層15。
(7)第二穿孔穿設製程PR6：
第二穿孔151與第一穿孔131連通且其具有大於第一穿孔131直徑的直徑，該第二穿孔151係被穿設在具有於如前述(1)-(6)所得到材料基板20之表面積層有光阻層15的積層體。即，經由曝光製程與顯影製成等形成第二穿孔151。第二穿孔151具有74μm之直徑且被穿設為具有大於第一穿孔131之直徑的直徑，且在該光阻層15下的無電鍍銅鍍層14之表面(部分表面)係曝露於第二穿孔151內。
(8)導體柱形成製程PR7：
將在前述(1)-(7)所得到之於光阻層15形成有第二穿孔151的積層體浸在無電鍍銅鍍溶液中以有效電鍍，並於第一穿孔131與第二穿孔151兩者內側以鍍錫填充，藉此形成導體柱16。
(9)光阻層移除製程PR8：
藉由浸在胺基的剥離溶液，從在前述(1)-(8)所得到之形成有導體柱16的積層體之表面移除光阻層15。
(10)無電鍍鍍層移除製程PR9：
在前述(1)-(9)所得到之具備導體柱16的材料基板20中，藉由噴硫酸/過氧化氫基的溶液並蝕刻，將形成於阻焊層13表面的無電鍍銅鍍層14之不要部分移除。
(11)導體柱加熱製程PR10：
在前述(1)-(10)所得到之從材料基板20已移除無電鍍銅鍍層14之不要部分的材料基板20，在預定爐中進行回焊，以便以導體柱熔點以上的溫度進行加熱熔融。關於詳細的回焊條件，以最高溫度240℃且在熔點以上的溫度保持50秒。藉此，如第6圖所示，在每一個中介層17、無電鍍銅鍍層14及錫鍍覆的界面促進合金化(金屬元素之擴散)，藉此導體柱16不僅成為整合為一體的單一導體，而且形成外部合金層165c及下端合金層165b。再者，由於自對準效應導體柱16靠近導體層12a的中心軸且亦由於熔融態錫的表面張力而模製成圓形。
本發明可廣泛應用於電子零件相關領域。本發明之配線基板的實施例係被利用於常見如母板的配線基板；諸如覆晶用配線基板、SCPs用配線基板及MCPs用配線基板的用於安裝半導體裝置的配線基板；諸如天線開關模組用配線基板、混合器模組用配線基板、PLL模組用配線基板及MCMs用配線基板等之模組用配線基板等。
10．．．配線基板
11．．．核心基板
12．．．導體層
12a．．．配置於穿孔下方的導體層
13．．．阻焊層
131．．．第一穿孔
132．．．阻焊層的外表面
131c．．．穿孔的內側面
14．．．無電鍍鍍層
15．．．光阻層
151．．．第二穿孔
16．．．導體柱
161．．．下導體柱
162．．．上導體柱
162b‧‧‧上導體柱的下端表面
161b‧‧‧下端表面
161c‧‧‧下導體柱的外側表面
165‧‧‧合金層
165b‧‧‧下端合金層
165c‧‧‧外部合金層
d161‧‧‧下導體柱的直徑
d162‧‧‧上導體柱的直徑
U‧‧‧潛入部分
17‧‧‧中介層
20‧‧‧材料基板
30‧‧‧膏狀焊料
40‧‧‧焊球
PR1‧‧‧阻焊層形成製程
PR2‧‧‧第一穿孔穿設製程
PR3‧‧‧中介層形成製程
PR4‧‧‧無電鍍鍍層形成製程
PR5‧‧‧光阻層形成製程
PR6‧‧‧第一穿孔穿設製程
PR7‧‧‧導體柱形成製程
PR8‧‧‧光阻層移除製程
PR9‧‧‧無電鍍鍍層移除製程
PR10‧‧‧導體柱加熱製程
第1圖係本發明之配線基板的剖面圖。
第2圖係配置在本發明之配線基板的導體柱之剖面圖。
第3圖係配置在本發明之配線基板的導體柱之剖面圖。
第4圖係本發明之配線基板的製造方法之流程方塊圖。
第5圖係接續第4圖之本發明之配線基板的製造方法流程方塊圖。
第6圖係接續第5圖之本發明之配線基板的製造方法流程方塊圖。
第7圖係本發明之配線基板的製造方法中第一穿孔與第二穿孔之間的關連性。
第8圖係本發明之配線基板的製造方法中第一穿孔與第二穿孔之間的關連性。
第9圖係在第一穿孔與第二穿孔具有相同直徑的情況下潛在問題。
第10圖係顯示習知的製造方法。
第11圖係顯示在第10圖所示之習知製造方法中潛在問題。
第12圖係顯示另一習知的製造方法。
第13圖係顯示另一在第12圖所示之習知製造方法中潛在問題。
10‧‧‧配線基板
11‧‧‧核心基板
12‧‧‧導體層
12a‧‧‧配置於穿孔下方的導體層
13‧‧‧阻焊層
131‧‧‧第一穿孔
131c‧‧‧穿孔的內側面
132‧‧‧阻焊層的外表面
16‧‧‧導體柱
161‧‧‧下導體柱
162‧‧‧上導體柱
161b‧‧‧下端表面

Claims (9)

  1. 一種配線基板，包括：導體層；積層於該導體層上的阻焊層；以及導體柱，與配置在設置於該阻焊層之穿孔下部的導體層電性連接，其中該阻焊層包括熱固性樹脂；該導體柱包括錫、銅或焊料；該導體柱包含位在該穿孔中並包含外側表面與下端表面的下導體柱；以及位在該下導體柱的上方並突出於該阻焊層的外側的上導體柱；以及該上導體柱之下端表面的至少一部份係與該阻焊層的外部表面緊密接觸；其中，與該阻焊層的外部表面緊密接觸之上導體柱的下端表面包括鈀。
  2. 如申請專利範圍第1項之配線基板，其中，與該阻焊層之穿孔的內側表面緊密接觸之該下導體柱的外側表面包括鈀。
  3. 如申請專利範圍第1項之配線基板，其中，與該導體層緊密接觸的該下導體柱之下端表面的至少一部份包括鎳和金。
  4. 如申請專利範圍第1項之配線基板，其中，該導體柱包括錫；以及該導體柱的下導體柱之該外側表面與該下端表面分別具有包括銅與錫的外部合金層與下端合金層。
  5. 如申請專利範圍第4項之配線基板，其中，該外部合金層係較該下端合金層厚。
  6. 一種配線基板的製造方法，其依序包括以下製程：阻焊層形成製程，係將包含熱固性樹脂的阻焊層形成於材料基板的表面，該材料基板具備設置於該表面的導體層；第一穿孔穿設製程，係在該阻焊層穿設第一穿孔；光阻層形成製程，係形成覆蓋該材料基板的光阻層；第二穿孔穿設製程，係使用光刻法在該光阻層穿設第二穿孔，該第二穿孔與該第一穿孔連通並具有比該第一穿孔之直徑大的直徑；導體柱形成製程，係在該第一穿孔與該第二穿孔中鍍覆形成包括錫、銅或焊料的導體柱；以及光阻層移除製程，係移除該光阻層；更包括無電鍍鍍層形成製程，係將含鈀觸媒塗佈於該阻焊層的外部表面以形成包含銅的無電鍍鍍層；以及其中在該第一穿孔穿設步驟後且在該光阻層形成製程前，進行該無電鍍鍍層形成製程。
  7. 如申請專利範圍第6項之配線基板的製造方法，其中，該無電鍍鍍層形成製程更包括在該阻焊層的第一穿孔中塗佈該含鈀觸媒。
  8. 如申請專利範圍第7項之配線基板的製造方法，更包括中介層形成製程，係將包含鎳與金的導電中介層形成於曝露於該第一穿孔中的該導體層的表面；以及其中在該無電鍍鍍層形成前進行該中介層形成製程。
  9. 如申請專利範圍第6項之配線基板的製造方法，更包含導體柱加熱製程，係在該第一穿孔與該第二穿孔中鍍覆形成該導體柱，並在該光阻層形成製程後加熱該導體柱；以及其中該導體柱包含錫。
TW100146488A 2010-12-15 2011-12-15 配線基板及其製造方法 TWI492677B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010279706A JP5559023B2 (ja) 2010-12-15 2010-12-15 配線基板及びその製造方法

Publications (2)

Publication Number Publication Date
TW201247048A TW201247048A (en) 2012-11-16
TWI492677B true TWI492677B (zh) 2015-07-11

Family

ID=46232891

Family Applications (1)

Application Number Title Priority Date Filing Date
TW100146488A TWI492677B (zh) 2010-12-15 2011-12-15 配線基板及其製造方法

Country Status (4)

Country Link
US (1) US8785786B2 (zh)
JP (1) JP5559023B2 (zh)
KR (1) KR20120067311A (zh)
TW (1) TWI492677B (zh)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2012129369A (ja) * 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd 配線基板
JP5899517B2 (ja) * 2012-08-10 2016-04-06 パナソニックＩｐマネジメント株式会社 部品実装基板の製造方法及び製造システム
JP2014078551A (ja) * 2012-10-09 2014-05-01 Ngk Spark Plug Co Ltd 配線基板、配線基板の製造方法
JP2014192177A (ja) * 2013-03-26 2014-10-06 Ngk Spark Plug Co Ltd 配線基板
JP6442722B2 (ja) * 2014-10-08 2018-12-26 石原ケミカル株式会社 電気メッキ式の突起電極形成方法
US9699914B2 (en) * 2014-10-20 2017-07-04 Averatek Corporation Patterning of electroless metals by selective deactivation of catalysts
DE112016003205B9 (de) * 2015-07-16 2019-08-29 Ngk Insulators, Ltd. Poröse keramische struktur
US10763031B2 (en) 2016-08-30 2020-09-01 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing an inductor
US10695875B2 (en) * 2018-03-19 2020-06-30 Asia Vital Components Co., Ltd. Soldering method of soldering jig

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227355A (ja) * 2007-03-15 2008-09-25 Shinko Electric Ind Co Ltd 電子装置及びその製造方法
US20090032294A1 (en) * 2007-08-03 2009-02-05 Phoenix Precision Technology Corporation Circuit board
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device

Family Cites Families (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH02198141A (ja) * 1989-01-27 1990-08-06 Nec Corp 半導体装置のバンプ電極の製造方法
JPH0997791A (ja) 1995-09-27 1997-04-08 Internatl Business Mach Corp <Ibm> バンプ構造、バンプの形成方法、実装接続体
JPH09205096A (ja) 1996-01-24 1997-08-05 Toshiba Corp 半導体素子およびその製造方法および半導体装置およびその製造方法
JP3071723B2 (ja) * 1997-05-23 2000-07-31 京セラ株式会社 多層配線基板の製造方法
JP2000068626A (ja) * 1998-08-19 2000-03-03 Ibiden Co Ltd プリント配線板の製造方法
JP4869461B2 (ja) 1999-05-17 2012-02-08 イビデン株式会社 プリント配線板
JP2002050647A (ja) * 2000-08-01 2002-02-15 Sharp Corp 半導体装置及びその製造方法
JP3829325B2 (ja) 2002-02-07 2006-10-04 日本電気株式会社 半導体素子およびその製造方法並びに半導体装置の製造方法
JP2004119464A (ja) * 2002-09-24 2004-04-15 Kyocera Corp 半田バンプ付き配線基板およびその製造方法
TWI268012B (en) 2003-08-07 2006-12-01 Phoenix Prec Technology Corp Electrically conductive structure formed between neighboring layers of circuit board and method for fabricating the same
TWI255158B (en) 2004-09-01 2006-05-11 Phoenix Prec Technology Corp Method for fabricating electrical connecting member of circuit board
JP4769056B2 (ja) * 2005-10-07 2011-09-07 日本特殊陶業株式会社 配線基板及びその製法方法
JP2006279062A (ja) 2006-05-25 2006-10-12 Nec Corp 半導体素子および半導体装置
KR100762354B1 (ko) * 2006-09-11 2007-10-12 주식회사 네패스 플립칩 반도체 패키지 및 그 제조방법
US8492263B2 (en) * 2007-11-16 2013-07-23 Taiwan Semiconductor Manufacturing Company, Ltd. Protected solder ball joints in wafer level chip-scale packaging
JP2009164442A (ja) 2008-01-09 2009-07-23 Nec Electronics Corp 半導体装置
KR20100060968A (ko) 2008-11-28 2010-06-07 삼성전기주식회사 메탈 포스트를 구비한 기판 및 그 제조방법
US8324738B2 (en) * 2009-09-01 2012-12-04 Taiwan Semiconductor Manufacturing Company, Ltd. Self-aligned protection layer for copper post structure
US8299616B2 (en) * 2010-01-29 2012-10-30 Taiwan Semiconductor Manufacturing Company, Ltd. T-shaped post for semiconductor devices
US8318596B2 (en) * 2010-02-11 2012-11-27 Taiwan Semiconductor Manufacturing Company, Ltd. Pillar structure having a non-planar surface for semiconductor devices
JP2012142557A (ja) * 2010-12-15 2012-07-26 Ngk Spark Plug Co Ltd 配線基板及びその製造方法
JP2012129369A (ja) * 2010-12-15 2012-07-05 Ngk Spark Plug Co Ltd 配線基板
US8450203B2 (en) * 2011-07-20 2013-05-28 Chipbond Technology Corporation Bumping process and structure thereof
US20130214408A1 (en) * 2012-02-21 2013-08-22 Broadcom Corporation Interposer Having Conductive Posts

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008227355A (ja) * 2007-03-15 2008-09-25 Shinko Electric Ind Co Ltd 電子装置及びその製造方法
US20090032294A1 (en) * 2007-08-03 2009-02-05 Phoenix Precision Technology Corporation Circuit board
US20100032194A1 (en) * 2008-08-08 2010-02-11 Ibiden Co., Ltd. Printed wiring board, manufacturing method for printed wiring board and electronic device

Also Published As

Publication number Publication date
JP2012129368A (ja) 2012-07-05
JP5559023B2 (ja) 2014-07-23
KR20120067311A (ko) 2012-06-25
US8785786B2 (en) 2014-07-22
US20120152597A1 (en) 2012-06-21
TW201247048A (en) 2012-11-16

Similar Documents

Publication Publication Date Title
TWI492677B (zh) 配線基板及其製造方法
US9293406B2 (en) Semiconductor package and manufacturing method thereof
CN101180727B (zh) 印刷线路板及其制造方法
JP5886617B2 (ja) 配線基板及びその製造方法、半導体パッケージ
JP5113114B2 (ja) 配線基板の製造方法及び配線基板
US8525356B2 (en) Wiring substrate, manufacturing method thereof, and semiconductor package
US8022530B2 (en) Package substrate having electrically connecting structure
US8809692B2 (en) Wiring board
US20160351543A1 (en) Printed circuit board, package substrate and production method for same
WO2014155455A1 (ja) 配線基板
US20090135574A1 (en) Wiring board, semiconductor device having wiring board, and method of manufacturing wiring board
TWI495026B (zh) 晶片封裝基板和結構及其製作方法
JP4993754B2 (ja) Ｐｇａ型配線基板及びその製造方法
KR20040100949A (ko) 반도체 패키지의 제조 방법, 및 반도체 장치의 제조 방법
JP2012142557A (ja) 配線基板及びその製造方法
US7325301B2 (en) Method of manufacturing a wiring board
JP2005150417A (ja) 半導体装置用基板及びその製造方法並びに半導体装置
JP2005108940A (ja) 印刷配線板、半導体装置、及びそれらの製造方法
TWI495405B (zh) 配線基板及其製造方法
JP2013077726A (ja) 半導体パッケージの製造方法
JP2004200608A (ja) プリント配線基板およびその製造方法
CN110634752A (zh) 印刷电路板、包括该印刷电路板的封装基板及其制造方法
JP5824837B2 (ja) インターポーザ基板の製造方法
KR20110073312A (ko) 접적 회로 구성요소를 표면 탑재하는 방법 및 장치
TWI498068B (zh) A surface mounting method for an electronic component, and a printed circuit board produced by the method

Legal Events

Date Code Title Description
MM4A Annulment or lapse of patent due to non-payment of fees