CN110634752A - 印刷电路板、包括该印刷电路板的封装基板及其制造方法 - Google Patents

印刷电路板、包括该印刷电路板的封装基板及其制造方法 Download PDF

Info

Publication number
CN110634752A
CN110634752A CN201910959609.4A CN201910959609A CN110634752A CN 110634752 A CN110634752 A CN 110634752A CN 201910959609 A CN201910959609 A CN 201910959609A CN 110634752 A CN110634752 A CN 110634752A
Authority
CN
China
Prior art keywords
solder bump
solder
protective layer
substrate
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201910959609.4A
Other languages
English (en)
Inventor
金东先
柳盛旭
李知行
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
LG Innotek Co Ltd
Original Assignee
LG Innotek Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by LG Innotek Co Ltd filed Critical LG Innotek Co Ltd
Publication of CN110634752A publication Critical patent/CN110634752A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3457—Solder materials or compositions; Methods of application thereof
    • H05K3/3463—Solder compositions in relation to features of the printed circuit board or the mounting process
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06568—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking the devices decreasing in size, e.g. pyramidical stack
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H01L23/3128—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation the substrate having spherical bumps for external connection
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0335—Layered conductors or foils
    • H05K2201/0338—Layered conductor, e.g. layered metal substrate, layered finish layer, layered thin film adhesion layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/041—Stacked PCBs, i.e. having neither an empty space nor mounted components in between
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Abstract

根据一个实施例的印刷电路板包括：绝缘基板；焊盘，形成在绝缘基板的至少一个侧面上；保护层，形成在绝缘基板上并露出该焊盘的上表面；以及凸块，形成在被保护层露出的焊盘上，其中该凸块包括熔点彼此不同的多个焊料层。

Description

印刷电路板、包括该印刷电路板的封装基板及其制造方法
本申请是申请日为2015年1月28日、申请号为2015800177714、发明名称为“印刷电路板、包括该印刷电路板的封装基板及其制造方法”的发明专利申请的分案申请。
技术领域
本发明涉及一种印刷电路板、包括该印刷电路板的封装基板及其制造方法。
背景技术
一般情况下，封装基板的形式如下：附着有存储芯片的第一基板和附着有处理器芯片的第二基板连接成为一封装基板。
封装基板的优点在于：当处理器芯片和存储芯片制造为一个封装时，可以降低芯片的安装面积，并且可以通过短路径高速传输信号。
由于这种优点，封装基板被广泛应用于移动设备等。
图1是示出根据一相关技术的封装基板的截面图。
参考图1，封装基板包括第一基板20和贴附在第一基板20上的第二基板20。
第一基板20包括：第一绝缘层1；电路图案4，形成在第一绝缘层1的至少一个表面上；第二绝缘层2，形成在第一绝缘层1上；第三绝缘层3，形成在第一绝缘层1的下面；导电通路5，形成在第一绝缘层1、第二绝缘层2和第三绝缘层3中的至少一个的内部；焊盘6，形成在第二绝缘层2的上表面上；多个接合膏7，形成在焊盘6上；存储芯片8，形成在该多个接合膏7中的至少一个接合膏7上；第一保护层10，露出焊盘6的部分上表面；以及第二保护层9，形成在第一保护层10上，以覆盖存储芯片8。
此外，第二基板30包括：第四绝缘层11；电路图案12，形成在第四绝缘层11的至少一个表面上；焊盘13，形成在第四绝缘层11的至少一个表面上；导电通路14，形成在第四绝缘层11内；处理器芯片15，形成在第四绝缘层11上；电极16，形成在处理器芯片15上；以及连接部件S，将电极16连接到焊盘13。
图1所示的根据相关技术的封装基板示出应用基于激光技术的穿塑孔(ThroughMold Via,TMV)技术的叠层封装(POP)的示意图。
根据TMV技术，在第一基板20成型后，连接到焊盘的导电通路通过激光工艺形成，并且焊料球(接合膏)据此被印入导电通路中。
此外，第二基板30通过印刷的焊料球贴附到第一基板20上。
然而，在相关技术中，由于第一基板是使用焊料球连接到第二基板，因而在形成细间距时存在限制。
发明内容
本发明解决的技术问题
实施例提供一种具有新颖结构的印刷电路板。
实施例还提供一种印刷电路板，在该印刷电路板上可以容易地形成细间距。
实施例还提供一种封装基板，具有能够吸收在上基板中产生的应力和在下基板中产生的应力的凸块结构。
本发明所要实现的技术目的不限于上述技术目的，并且本领域技术人员可以从本发明的以下描述中清楚地理解另一未提及的技术目的。
技术方案
根据本发明的一实施例，提供了一种印刷电路板，包括：绝缘基板；焊盘，形成在所述绝缘基板的至少一个表面上；保护层，形成在所述绝缘基板上，所述保护层具有开口，经由所述开口露出所述焊盘的上表面；以及凸块，形成在被所述保护层露出的所述焊盘上；其中所述凸块包括具有不同熔点的多个焊料层。
此外，所述凸块从所述保护层的表面向上突出。
进一步地，所述凸块包括：第一焊料层，形成在所述焊盘上；金属层，形成在所述第一焊料层上；以及第二焊料层，形成在所述金属层上。
此外，第一焊料层的熔点比第二焊料层的高。
此外，所述第一焊料层由包含在焊料中的具有异质元素的材料形成，所述具有异质元素的材料包括选自由Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd和Fe构成的组中的至少一种，所述焊料包括SnCu、SnPb和SnAgCu中的至少一种。
此外，所述第二焊料层由包含在焊料中的具有异质元素的材料形成，所述具有异质元素的材料选自由Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd和Fe构成的组中的至少一种，所述焊料包括SnCu、SnPb和SnAgCu中的至少一种。
此外，该凸块还包括：第一表面处理层，形成在所述第一焊料层和所述金属层之间；第二表面处理层，形成在所述金属层和所述第二焊料层之间。
同时，根据本发明的一个实施例，提供了一种封装基板，包括：下基板，具有安装在其上的第一芯片；以及上基板，形成在所述下基板上，所述上基板具有安装在其上的第二芯片；其中所述下基板和所述上基板中的至少一个包括：焊盘；第一焊料层，形成在所述焊盘上；金属层，形成在所述第一焊料层上；以及第二焊料层，形成在所述金属层上。
此外，第一焊料层的熔点比第二焊料层的高。
进一步地，所述第一焊料层由包含在焊料中的具有异质元素的材料形成，所述具有异质元素的材料包括选自由Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd和Fe构成的组中的至少一种，所述焊料包括SnCu、SnPb和SnAgCu中的至少一种。
此外，所述第二焊料层由包含在焊料中的具有异质元素的材料形成，所述具有异质元素的材料选自由Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd和Fe构成的组中的至少一种，所述焊料包括SnCu、SnPb和SnAgCu中的至少一种。
此外，该封装基板还包括：第一表面处理层，形成在所述第一焊料层和所述金属层之间；第二表面处理层，形成在所述金属层和所述第二焊料层之间。
与此同时，根据本发明的一个实施例，提供了一种封装基板的制造方法，该方法包括：制备基底基板；在所制备的基底基板的至少一个表面上形成焊盘；在所述基底基板上形成保护层，所述保护层具有开口，经由所述开口露出所形成的焊盘的表面；在所述保护层上形成具有窗口的掩模，所述窗口露出所形成的焊盘的表面；以及在所述焊盘上形成埋在所述开口和窗口中的凸块；其中所形成的凸块包括具有不同熔点的多个焊料层。
此外，在该焊盘上形成凸块包括：在该焊盘上形成第一焊料层；在第一焊料层上形成金属层；以及在金属层上形成第二焊料层。
进一步地，第一焊料层的熔点比第二焊料层的高。
此外，所述第一焊料层由包含在焊料中的具有异质元素的材料形成，所述具有异质元素的材料包括选自由Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd和Fe构成的组中的至少一种，所述焊料包括SnCu、SnPb和SnAgCu中的至少一种。
此外，所述第二焊料层由包含在焊料中的具有异质元素的材料形成，所述具有异质元素的材料选自由Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd和Fe构成的组中的至少一种，所述焊料包括SnCu、SnPb和SnAgCu中的至少一种。
该凸块的形成还包括：在第一焊料层和金属层之间形成第一表面处理层；以及在金属层和第二焊料层之间形成第二表面处理层。
此外，该方法还包括基于第二焊料层的熔点执行回流工艺，从而将上基板贴附到第二焊料层上。在回流工艺中，第一焊料层的形状保持不变。
有益效果
根据本发明的实施例，在下基板的上端设置包括具有不同熔化特性的多个焊料的凸块，使得对于上基板而言不需要任何另外的(单独的)焊料。因此，可以简化装配工艺，同时增加基板制造商的附加值。
此外，根据本发明的实施例，焊料在上基板和下基板(金属层插入上下基板之间)的焊接(接合)部分处形成，使得施加到整个封装基板上的应力可以由焊料吸收。因此，可以防止封装基板的损坏。
此外，根据本发明的实施例，提供了具有金属柱结构的凸块，以便形成细间距。
附图说明
图1示出根据相关技术的一封装基板的截面图。
图2示出根据本发明一实施例的印刷电路板的图。
图3至12示出根据本发明第一实施例的按照工艺顺序制造印刷电路板的方法的截面图。
图13示出根据本发明第二实施例的凸块114的结构。
图14示出根据本发明第二实施例的凸块的结构。
图15示出根据本发明一实施例的封装基板的截面图。
具体实施方式
现在将参考附图更全面地描述示例实施方式，以使本领域技术人员更易于理解。然而，示例实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例。
在下面的描述中，当预定部分“包括”预定组件时，该预定部分不排除其他组件，而是可以进一步包括其他组件，除非另有说明。
图中所示的每一层的厚度和尺寸可能会为了方便和清晰的目的而被夸大、省略或示意性地绘制。此外，元件的大小并没有完全反映实际大小。贯穿整个附图，相同的附图标记指代相同的元件。
在实施例的描述中，应当理解，当一层(或膜)、区域，或板被称为“在”另一部分“上”时，它可以是“直接”或“间接”位于另一部分上，或一个或多个中间层也可能存在。相反，应当理解，当某一部分被称为“直接在”另一部分“上”时，一个或多个中间层可能不存在。
图2示出根据本发明一实施例的印刷电路板的图。
在下文中，印刷电路板是指下基板(贴附有存储芯片的基板)，它位于封装基板的下部。然而，这仅仅是本发明的一个实施例，该封装基板的上基板可以在以下结构中形成。
参照图2，根据实施例的印刷电路板100包括第一绝缘层101、电路图案102、导电通路103、第二绝缘层104、第三绝缘层105、第一焊盘106、第二焊盘107、保护层108、焊料球109、存储器芯片110以及凸块114。
在这种情况下，凸块114包括第一焊料凸块113、金属层112以及第二焊料凸块111。
第一绝缘层101可以是芯基板。
尽管第一绝缘层101可以是用于支撑印刷电路板(在印刷电路板上形成有单个电路图案)的支撑基板，但第一绝缘层101也可以是指其中在具有多个叠层结构的基板上形成任一电路图案的区域。
第一至第三绝缘层101、104和105形成一绝缘板，可以是一热固性或热塑性聚合物基板、陶瓷基板、有机-无机复合材料的基板、或玻璃纤维浸渍基板。当所述绝缘层包括聚合物树脂时，这些绝缘层可以包括环氧基绝缘树脂、如FR-4、双马来酰亚胺三嗪(BT)、或ajinomoto建立膜(Ajinomoto Build up Filem,ABF)。可选地，绝缘层可以包括聚酰亚胺基树脂，但本发明并不特别限制于此。
第一至第三绝缘层101、104和105可以由不同的材料形成。例如，第一绝缘层101可以是玻璃纤维浸渍基板，第二和第三绝缘层104和105可以包括仅由树脂形成的绝缘片。
第一绝缘层101为中心绝缘层，并可以做得比第二和第三绝缘层104和105厚。
电路图案102形成在第一绝缘层101的上下表面中的至少一个上。
电路图案102可以通过典型的印制电路板制造工艺形成，如加成工艺(additiveprocess)、减成工艺(subtractive process)、改进的半加成工艺(MSAP)、和半加成工艺(SAP)，其细节在此略过。
此外，导电通路103形成于第一绝缘层101内以将形成在不同层中的电路图案彼此连接。
外部电路图案(未显示)也形成在于第一绝缘层101上形成的第二绝缘层104和于第一绝缘层101下形成的第三绝缘层105上。
外部电路图案可以是如图所示的焊盘106和107。也就是说，外部电路图案是通过与焊盘106和107相同的工艺而形成的，并根据它们的功能将其分为图案和焊盘。
换言之，金属图案形成于第二绝缘层104和第三绝缘层105的表面上。根据金属图案的功能，一些电路图案可以是外部电路图案，而其他电路图案可以是连接到一芯片或另一基板的焊盘106和107。
此外，导电通路也在第二和第三绝缘层104和105内形成。
通过借助激光工艺形成贯穿第一、第二和第三绝缘层101、104和105中至少一层的通孔并在所形成的通孔中填充金属膏体，可以形成导电通路103。
在这种情况下，构成导电通路103的金属材料可以是选自Cu、Ag、Sn、Au、Ni和Pd构成的组中的任意一种材料。金属材料的填充可以通过化学镀、电解电镀、丝印、溅射、蒸发、喷墨、和点胶中的任何一种或它们的组合进行。
同时，通孔可以通过机械加工工艺、激光工艺、和化学工艺中的任何一个而形成。
通过机械加工工艺形成通孔时，可使用铣削工艺、钻进工艺和刨槽工艺，通过激光工艺形成通孔时，可使用紫外激光方案或CO2激光方案，通过化学工艺形成通孔时，可使用包括胺基硅烷或酮类的化学品，从而打通第一、第二、和第三绝缘层101、104和105。
同时，激光工艺是一种将光能集中到一个表面上来熔化和蒸发材料的一部分以使材料形成所需的形状的切削方案。根据激光工艺，即使是复杂的形状也可以很容易地用计算机程序进行加工，并且可以加工通过其他方案可能无法切割的复合材料。
此外，激光工艺能实现0.005毫米或更大的切削直径，并有一个宽的加工厚度范围。
优选地，YAG(钇铝石榴石)激光、CO2激光或紫外激光可用于激光钻进工艺。YAG激光是一种能够加工铜层和绝缘层的激光，而CO2激光是一种仅能处理绝缘层的激光。
保护层108形成在第二和第三绝缘层104和105的表面(向外部露出的表面或其上形成有焊盘的表面)上。
保护层108具有一露出第一焊盘106的上表面的开口。
也就是说，保护层108用于保护第二和第三绝缘层105和104的表面。保护层108形成在第二和第三绝缘层104和105的整个表面上。保护层108具有露出第一焊盘106的叠层结构的上表面的开口。
保护层108可以包括使用阻焊剂(SR)、氧化物和Au中的至少一种形成的至少一层。
经由保护层108的开口露出的第一焊盘106根据其功能分为不同的焊盘。
也就是说，第一焊盘106分为连接到一贴附到内部的芯片的焊盘和连接到外部基板的焊盘。
因此，焊料球109形成在连接到一贴附到内部的芯片的焊盘上，而存储芯片110形成在焊料球109上。
此外，凸块114形成在连接到第一焊盘106间的外部基板的焊盘(以下称为第一焊盘)上。
凸块114形成在第一焊盘106上，从保护层108的上表面突出。
凸块114可以以圆柱形柱、方形柱等形状形成。可选地，凸块114可以形成为多边形柱的形状。
凸块114包括第一焊料凸块113、金属层112、和第二焊料凸块111。
第一焊料凸块113形成在第一焊盘106上。第一焊料凸块113可以形成为使得第一焊料凸块113的上表面和下表面的面积不同。
也就是说，第一焊料凸块113的上表面形成为延伸到保护层108的上表面。
第一焊料凸块113由包含在焊料中的具有异质元素(heterogeneous element)的材料形成。在这种情况下，第一焊料凸块113的熔点是根据异质元素的含量来确定的。
在本实施例中，调整异质元素的含量，使得第一焊料凸块113具有第一熔点。
同时，焊料可包括SnCu、SnPb和SnAgCu中的至少一种。此外，具有异质元素的材料可以包括选自由Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd、和Fe构成的组的任何一种。
金属层112形成在第一焊料凸块113上。
金属层112可由包括铜的金属材料形成。金属层112可以形成为使得金属层112的上表面和下表面具有相同的面积。
第二焊料凸块111形成在金属层112上。
在金属层112上形成第二焊料凸块111，以便之后再印刷电路板和上基板之间提供粘合性。
第二焊料凸块111的形状可以形成为：第二焊料凸块111的上表面和下表面具有相同的面积。
像第一焊料凸块113一样，由于含有异质元素(heterogeneous element)的材料包含在焊料中，从而形成第二焊料凸块111。在这种情况下，第二焊料凸块111的熔点被形成为与第一焊料凸块113的不同。根据异质元素的含量确定第二焊料凸块111的熔点。
也就是说，在本实施例中，调整异质元素的含量，使得第二焊料凸块111的熔点是与第一焊料凸块113的第一熔点不同的第二熔点。
同时，焊料可包括SnCu、SnPb和SnAgCu中的至少一种。此外，具有异质元素的材料可以包括选自由Al、Sb、、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd和Fe构成的组的任何一种。
在这种情况下，第一熔点高于第二熔点。
也就是说，在形成凸块114后，在将上基板贴附至凸块114的工艺中，将通过第二焊料凸块111的回流工艺执行焊接工艺。
在这种情况下，如果第一和第二焊料凸块113和111的熔点彼此相等或者如果第一焊料凸块113的熔点低于第二焊料凸块111，那将会发生第一焊料凸块113与第二焊料凸块111在第二焊料凸块111的回流工艺中一起熔化的现象。
因此，在本发明中，由于第一焊料凸块113的熔点高于第二焊料凸块111，所以在第二焊料凸块111的回流工艺中，第一焊料凸块113能够保持原来的形状。
此外，上述的凸块结构包括多个焊料凸块，因此，在封装基板中产生的应力可以被容易地吸收。
也就是说，第一焊料凸块113基本上形成在下基板上，第二焊料凸块111形成在上基板下。
因此，第一焊料凸块113吸收在封装基板中产生的应力当中向下基板施加的应力，第二焊料凸块111吸收在封装基板中产生的应力当中向上基板施加的应力。
如上所述，根据本发明的实施例，在下基板的上端设置包括具有不同熔化特性的多个焊料的凸块，使得对于上基板而言不需要任何另外的(单独的)焊料。因此，可以简化装配工艺，同时增加基板制造商的附加值。
此外，根据本发明的实施例，焊料在上基板和下基板(金属层插入上下基板之间)的焊接(接合)部分处形成，使得施加到整个封装基板上的应力可以由焊料吸收。因此，可以防止封装基板的损坏。
此外，根据本发明的实施例，提供了具有金属柱结构的凸块，以便形成细间距。
在下文中，将参照附图描述根据本发明的一个实施例的制造印刷电路板的方法。
图3至12示出根据本发明第一实施例的按照工艺顺序制造印刷电路板的方法的截面图。
首先，参照图3，制备基底基板100，基底基板100具有形成在基底基板100的至少一个表面上的第一焊盘106。
在这种情况下，基底基板100是指形成在如图2所示的印刷电路板中的第一焊盘106下的基板。
也就是说，该基底基板100包括第一绝缘层101、电路图案102、导电通路103、第二绝缘层104和第三绝缘层105。
基底基板100的制备可以通过以下工艺进行。
首先，制备第一绝缘层101。然后，在所制备的第一绝缘层101中形成通孔后，形成埋在通孔中的导电通路103。
此外，在第一绝缘层101的至少一个表面上形成电路图案102，以连接到导电通路103。
之后，在第一绝缘层101上形成第二绝缘层104，在第一绝缘层101下形成第三绝缘层105。此外，导电通路也可形成在第二绝缘层104和第三绝缘层105中。
接下来，参照图4，在基底基板100上形成保护层108，基底基板100上形成有第一焊盘106的。
保护层108用于保护基底基板100的表面、电路图案和第一焊盘106。保护层108可以使用阻焊剂、氧化物和金中的至少一种而形成为一层或多层。
接下来，参照图5，处理保护层108，从而露出形成在基底基板100上的第一焊盘106的上表面。
也就是说，对形成在基底基板100上的保护层108进行激光加工，从而形成开口120，通过该开口露出形成在基底基板100上的第一焊盘106的表面。
激光工艺具有较高的加工灵活性，可加工复杂形状或小量的产品，而无需高模具成本。此外，激光加工适用于近年来小批量生产的市场情况。因此，激光工艺经常被应用于测试产品的处理。
激光工艺是一种将光能集中到一个表面上来熔化和蒸发材料的一部分以使材料形成所需的形状的切削方案。根据激光工艺，即使是复杂的形状也可以很容易地用计算机程序进行加工，并且可以加工通过其他方案可能无法切割的复合材料。激光工艺能实现0.005毫米或更大的切削直径，并有一个宽的加工厚度范围。
优选地，YAG(钇铝石榴石)激光，CO2激光，或紫外(UV)激光可用于激光钻进工艺。YAG激光是一种能够处理铜层和绝缘层的激光，而CO2激光是一种仅能处理绝缘层的激光。
在这种情况下，优选地使用紫外(UV)激光器来进行激光加工，以便形成一个小直径的开口120。
所形成的开口120的位置是由在基底基板100上形成的第一焊盘106的位置确定的。
也就是说，开口120对应于第一焊盘106形成位置而形成。在这种情况下，开口120可以形成为通过开口120仅露出第一焊盘106的一部分。
换句话说，开口120可以形成为具有一小于第一焊盘106的宽度。因此，第一焊盘106的边缘可以被保护层108保护。
接下来，参照图6，在保护层108的上表面和侧表面上形成电镀层121。该电镀层121是电镀种子层，并且可以通过化学镀铜形成。
化学镀铜可以按去油工艺、软刻蚀工艺、预催化剂工艺、催化剂处理工艺、促进剂工艺、化学镀工艺和抗氧化处理工艺的顺序进行。
此外，根据待电镀的铜的厚度，铜电镀分为重铜电镀(2μm或以上)、中等铜电镀(1至2μm)、和轻铜电镀(1μm或更少)。在这里，电镀层121具有用中等铜电镀或轻铜电镀形成的0.5μm到1.5μm的厚度。
同时，在形成电镀层121之前，以干湿工艺进行去污工艺，可为保护层108的上表面提供粗糙度。
接下来，参照图7，在具有形成在其上的电镀层121的保护层108上形成掩模122。掩模122可以是干膜。
在这种情况下，如同保护层108的开口120，掩模122可具有窗口123，通过该窗口123露出第一焊盘106的表面。
在这种情况下，窗口123形成的宽度比开口120的宽度更窄。
接下来，参照图8，第一个焊料凸块113形成在第一焊盘106上以被埋在保护层108的开口120和掩模122的窗口123的一部分中。
第一焊料凸块113可以通过使用电镀层121作为种子层来电镀第一金属材料而形成。
在这种情况下，由于第一焊料凸块113也形成于窗口123的一部分处，因此第一焊料凸块113的上表面形成为延伸到保护层108的上表面。
用于形成第一焊料凸块113的第一金属材料包括包含在焊料和焊料膏中的具有异质元素的材料。在这种情况下，第一焊料凸块113的熔点是根据异质元素的含量来确定的。
在本实施例中，调整异质元素的含量，使得第一焊料凸块113具有第一熔点。
同时，焊料可包括SnCu、SnPb和SnAgCu中的至少一种。此外，具有异质元素的材料可以包括选自由Al、Sb、Bi、Cu、Ni、、In、Pb、Ag、Sn、Zn、Ga、Cd、和Fe构成的组的任何一种。
接下来，参照图9，在第一焊料凸块113上形成埋在窗口123的一部分中的金属层112。
金属层112可由铜和其合金形成。
接下来，参照图10，在金属层112上形成第二焊料凸块111。
在金属层112上形成第二焊料凸块111，以便后面再印刷电路板和上基板之间提供粘合性。
第二焊料凸块111的形状可以形成为：第二焊料凸块111的上表面和下表面的面积相同。
像第一焊料凸块113一样，第二焊料凸块111由包含在焊料中的具有异质元素的材料形成。在这种情况下，第二焊料凸块111的熔点被形成而与第一焊料凸块113的不同。根据异质元素的含量确定第二焊料凸块111的熔点。
也就是说，在本实施例中，调整异质元素的含量，使得第二焊料凸块111的熔点是与第一焊料凸块113的第一熔点不同的第二熔点。
同时，焊料可包括SnCu、SnPb和SnAgCu的至少一种。此外，具有异质元素的材料可以包括选自由Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd、和Fe构成的组的任何一种。
在这种情况下，第一熔点高于第二熔点。
也就是说，在形成凸块114后，在将上基板贴附至凸块114的工艺中，将通过第二焊料凸块111的回流工艺执行焊接工艺。
在这种情况下，如果第一和第二焊料凸块113和111的熔点彼此相等或者如果第一焊料凸块113的熔点低于第二焊料凸块111，那将会发生第一焊料凸块113与第二焊料凸块111在第二焊料凸块111的回流工艺中一起熔化的现象。
因此，在本发明中，由于第一焊料凸块113的熔点高于第二焊料凸块111，所以在第二焊料凸块111的回流工艺中，第一焊料凸块113能够保持原来的形状。
此外，上述的凸块结构包括多个焊料凸块，因此，在封装基板中产生的应力可以很容易被吸收。
也就是说，第一焊料凸块113基本上形成在下基板上，第二焊料凸块111形成在上基板下。
因此，第一焊料凸块113吸收在封装基板中产生的应力当中向下基板施加的应力，第二焊料凸块111吸收在封装基板中产生的应力当中向上基板施加的应力。
接下来，参照图11，移除在保护层108上形成的掩模122。
接下来，如图12所示，移除在保护层108的上表面上形成的电镀层121。
图13示出根据本发明的第二实施例的凸块114的结构。
如图13所示的凸块114具有一与如图2至13所示的凸块稍微不同的形状。
也就是说，根据本发明的第一实施例的第一凸块113被形成为使得第一凸块113的上表面和下表面的面积不同。
然而，根据本发明的第二实施例的第一凸块113被形成为使得使得第一凸块113的上表面和下表面的面积相同。
这是通过使得在掩模中形成的窗口的大小形成为等于在上面描述的形成掩模的工艺中的开口的大小来实现的。
图14示出根据本发明的第二实施例的凸块的结构。
参照图14，该凸块包括第一凸块113、金属层112和第二凸块111。同时，该凸块还包括形成在第一凸块113和金属层112之间的第一表面处理层130和形成在金属层112和第二凸块111之间的第二表面处理层131。
形成第一和第二表面处理层130和131，用以改善第一凸块113、金属层112和第二凸块111之间的连通性。
第一和第二表面处理层130和131可由选自由Si、Ti、Al、Mg、Zr、Mo、P、W、V、Ni、Ag、Au、和Cu、以及其中的两种或多种的合金构成的组的至少一种金属材料形成。
图15是示出根据本发明的一实施例的封装基板的截面图。
参照图15，封装基板包括下基板300和贴附到下基板300的上基板400。
在这种情况下，下基板300包括用于将下基板300接合到上基板400的凸块。
该凸块包括第一焊料凸块310、金属层320和第二焊料凸块330。
第一焊料凸块310由包含在焊料中的具有异质元素(heterogeneous element)的材料形成。在这种情况下，第一焊料凸块310的熔点是根据异质元素的含量来确定的。在本实施例中，调整异质元素的含量，使得第一焊料凸块310具有第一熔点。
同时，焊料可包括SnCu、SnPb和SnAgCu中的至少一种。此外，具有异质元素的材料可以包括选自由Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd、和Fe构成的组的任何一种。
金属层320形成在第一焊料凸块310上。金属层320可以由包括铜的金属材料形成。金属层320可以形成为使得金属层320的上表面和下表面具的面积相同。
第二焊料凸块330形成在金属层320上。
第二焊料凸块330形成在金属层320上。该第二焊料凸块330的形状可以形成为：第二焊料凸块330的上表面和下表面的面积相同。
像第一焊料凸块310一样，第二焊料凸块310由包含在焊料中的具有异质元素(heterogeneous element)的材料形成。在这种情况下，第二焊料凸块330的熔点被形成为与第一焊料凸块310的不同。根据异质元素的含量确定第二焊料凸块330的熔点。
也就是说，在本实施例中，调整异质元素的含量，使得第二焊料凸块330的熔点是与第一焊料凸块310的第一熔点不同的第二熔点。
同时，焊料可包括SnCu、SnPb和SnAgCu中的至少一种。此外，具有异质元素的材料可以包括选自由Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd、和Fe构成的组的任何一种。
在这种情况下，第一熔点高于第二熔点。
也就是说，通过第二焊料凸块330的回流工艺进行焊接工艺，从而将上基板贴附到下基板上。
在这种情况下，如果第一和第二焊料凸块310和330的熔点彼此相等或者如果第一焊料凸块310的熔点低于第二焊料凸块330，那将会发生第一焊料凸块310与第二焊料凸块330在第二焊料凸块330的回流工艺中一起熔化的现象。
因此，在本发明中，由于第一焊料凸块310的熔点高于第二焊料凸块330，所以在第二焊料凸块330的回流工艺中，第一焊料凸块310能够保持原来的形状。
此外，上述的凸块结构包括多个焊料凸块，因此，在封装基板中产生的应力可以很容易被吸收。
也就是说，第一焊料凸块310基本上形成在下基板上，第二焊料凸块330形成在上基板下。
因此，第一焊料凸块310吸收在封装基板中产生的应力当中向下基板施加的应力，第二焊料凸块330吸收在封装基板中产生的应力当中向上基板施加的应力。
根据本发明的实施例，在下基板的上端设置包括具有不同熔化特性的多个焊料的凸块，使得对于上基板而言不需要任何另外的(单独的)焊料。因此，可以简化装配工艺，同时增加基板制造商的附加值。
此外，根据本发明的实施例，焊料在上基板和下基板(金属层插入上下基板之间)的焊接(接合)部分处形成，使得施加到整个封装基板上的应力可以由焊料吸收。因此，可以防止封装基板的损坏。
此外，根据本发明的实施例，提供了具有金属柱结构的凸块，以便形成细间距。
虽然已经描述了本发明的实施例，然而这些描述并没有限制本发明，而是解释了本发明的实施例。此外，本领域技术人员应当理解，可在不脱离本发明的技术思想和范围的情况下可以对本发明进行更动和修改，而这些改型的实施例不应当脱离本发明的精神或预期而单独地理解。

Claims (17)

1.一种印刷电路板，包括：
绝缘基板；
焊盘，布置在所述绝缘基板的至少一个表面上；
第一保护层，布置在所述绝缘基板上，所述第一保护层具有开口，经由所述开口露出所述焊盘的上表面；
第一焊料凸块，布置在被所述第一保护层露出的所述焊盘上，并且包括焊料，所述第一焊料凸块从所述第一保护层的顶表面向上突出；
金属层，布置在所述第一焊料凸块上；
第二焊料凸块，布置在所述金属层上，并且包括焊料；
电子器件，被贴附在所述绝缘基板上；以及
第二保护层，被设置为封装所述电子器件，所述第一焊料凸块和一部分金属层被埋在所述第二保护层中。
2.如权利要求1所述的印刷电路板，其中所述第一焊料凸块的熔点与所述第二焊料凸块的熔点不同，并且所述第二焊料凸块用于与上基板贴附以吸收封装基板中产生的应力当中向上基板施加的应力，以及
其中所述第一焊料凸块的熔点比所述第二焊料凸块的高。
3.如权利要求1所述的印刷电路板，其中所述第一焊料凸块由包含在焊料中的具有异质元素的材料形成，所述具有异质元素的材料包括选自由Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd和Fe构成的组中的至少一种，所述焊料包括SnCu、SnPb和SnAgCu中的至少一种，
其中，所述第二焊料凸块由包含在焊料中的具有异质元素的材料形成，所述具有异质元素的材料选自由Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd和Fe构成的组中的至少一种，所述焊料包括SnCu、SnPb和SnAgCu中的至少一种，以及
其中，调整所述第一焊料凸块的异质元素的含量和所述第二焊料凸块的异质元素的含量使得所述第二焊料凸块的熔点与所述第一焊料凸块的熔点不同。
4.如权利要求1所述的印刷电路板，其中，所述第二焊料凸块的整个顶表面与所述上基板的第三保护层的下表面直接物理接触，
其中，所述第一焊料凸块的顶表面被设置在比所述第二保护层的顶表面低的水平面，
其中，所述金属层的底表面被设置在比所述第二保护层的顶表面低的水平面，以及
其中，所述第二保护层的顶表面被设置在比所述金属层的顶表面低的水平面。
5.如权利要求1所述的印刷电路板，还包括：
第一表面处理层，布置在所述第一焊料凸块和所述金属层之间；以及
第二表面处理层，形成在所述金属层和所述第二焊料凸块之间。
6.如权利要求1所述的印刷电路板，其中所述第一焊料凸块还包括布置在所述开口的内壁和所述第一保护层的部分上表面上的电镀种子层。
7.一种封装基板包括：
下基板，具有安装在其上的第一芯片；
上基板，布置在所述下基板上，所述上基板具有安装在其上的第二芯片；
第二保护层，被布置在所述下基板和上基板之间，所述第二保护层允许所述下基板的第一芯片被埋在其中，
其中所述下基板包括：
绝缘基板；
焊盘，被布置在所述绝缘基板的至少一个表面上；
第一保护层，布置在所述绝缘基板上，所述第一保护层具有开口，经由所述开口露出所述焊盘的上表面；
第一焊料凸块，布置在所述第一保护层露出的所述焊盘上；
金属层，布置在所述第一焊料凸块上；以及
第二焊料凸块，布置在所述金属层上，
其中，所述第二焊料凸块的整个顶表面与所述上基板的第三保护层的下表面直接物理接触，
其中，所述第一焊料凸块的顶表面被设置在比所述第二保护层的顶表面低的水平面，
其中，所述金属层的底表面被设置在比所述第二保护层的顶表面低的水平面，以及
其中，所述第二保护层的顶表面被设置在比所述金属层的顶表面低的水平面。
8.如权利要求7所述的封装基板，其中所述第二焊料凸块被构造成耦接至所述上基板的第三保护层的下表面，并且与所述上基板贴附以吸收封装基板中产生的应力当中向上基板施加的应力，以及
其中所述第一焊料凸块的熔点比所述第二焊料凸块的高。
9.如权利要求8所述的封装基板，其中所述第一焊料凸块由包含在焊料中的具有异质元素的材料形成，所述具有异质元素的材料包括选自由Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd和Fe构成的组中的至少一种，所述焊料包括SnCu、SnPb和SnAgCu中的至少一种，
其中，所述第二焊料凸块由包含在焊料中的具有异质元素的材料形成，所述具有异质元素的材料选自由Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd和Fe构成的组中的至少一种，所述焊料包括SnCu、SnPb和SnAgCu中的至少一种，以及
其中，调整所述第一焊料凸块的异质元素的含量和所述第二焊料凸块的异质元素的含量使得所述第二焊料凸块的熔点与所述第一焊料凸块的熔点不同。
10.如权利要求7所述的封装基板，还包括：
第一表面处理层，布置在所述第一焊料凸块和所述金属层之间；
第二表面处理层，形成在所述金属层和所述第二焊料凸块之间。
11.一种封装基板的制造方法、该方法包括：
制备基底基板；
在所制备的基底基板的至少一个表面上形成焊盘；
在所述基底基板上形成第一保护层，第一保护层具有开口，经由所述开口露出所形成的焊盘的表面；
在所述第一保护层上形成具有窗口的掩模，所述窗口露出所述焊盘的表面；
在所述焊盘上形成埋在所述开口中以及所述窗口的一部分中的第一焊料凸块；
在所述第一焊料凸块上形成埋在所述窗口中的第二焊料凸块；以及
在所述基底基板上形成第二保护层，所述第二保护层被设置为封装被埋在所述第二保护层中的所述第一焊料凸块和一部分金属层，
其中，所述第一焊料凸块的熔点与所述第二焊料凸块的熔点不同，以及
其中，所述方法还包括：基于所述第二焊料凸块的熔点执行回流工艺，从而将上基板贴附至所述第二焊料凸块上，以便吸收封装基板中产生的应力当中向上基板施加的应力。
12.如权利要求11所述的方法，还包括：
在所述第一焊料凸块上形成金属层；
其中，所述第二焊料凸块布置在所述金属层上。
13.如权利要求12所述的方法，其中所述第一焊料凸块的熔点比所述第二焊料凸块的高。
14.如权利要求12所述的方法，其中所述第一焊料凸块由包含在焊料中的具有异质元素的材料形成，所述具有异质元素的材料包括选自由Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd和Fe构成的组中的至少一种，所述焊料包括SnCu、SnPb和SnAgCu中的至少一种，
其中，所述第二焊料凸块由包含在焊料中的具有异质元素的材料形成，所述具有异质元素的材料选自由Al、Sb、Bi、Cu、Ni、In、Pb、Ag、Sn、Zn、Ga、Cd和Fe构成的组中的至少一种，所述焊料包括SnCu、SnPb和SnAgCu中的至少一种，以及
其中，调整所述第一焊料凸块的异质元素的含量和所述第二焊料凸块的异质元素的含量使得所述第二焊料凸块的熔点与所述第一焊料凸块的熔点不同。
15.如权利要求12所述的方法，其中，所述第二焊料凸块被构造成耦接到所述上基板的第三保护层的下表面，
其中，所述第二焊料凸块的整个顶表面与所述第三保护层的下表面直接物理接触，
其中，所述第一焊料凸块的顶表面被设置在比所述第二保护层的顶表面低的水平面，
其中，所述金属层的底表面被设置在比所述第二保护层的顶表面低的水平面，以及
其中，所述第二保护层的顶表面被设置在比所述金属层的顶表面低的水平面。
16.如权利要求12所述的方法，还包括：在所述第一焊料凸块和所述金属层之间形成第一表面处理层；以及
在所述金属层和所述第二焊料凸块之间形成第二表面处理层。
17.如权利要求12所述的方法，
其中，在所述回流工艺中，所述第一焊料凸块的形状保持不变。
CN201910959609.4A 2014-02-06 2015-01-28 印刷电路板、包括该印刷电路板的封装基板及其制造方法 Pending CN110634752A (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
KR1020140013469A KR102152865B1 (ko) 2014-02-06 2014-02-06 인쇄회로기판, 이를 포함하는 패키지 기판 및 이의 제조 방법
KR10-2014-0013469 2014-02-06
CN201580017771.4A CN106165553B (zh) 2014-02-06 2015-01-28 印刷电路板、包括该印刷电路板的封装基板及其制造方法

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
CN201580017771.4A Division CN106165553B (zh) 2014-02-06 2015-01-28 印刷电路板、包括该印刷电路板的封装基板及其制造方法

Publications (1)

Publication Number Publication Date
CN110634752A true CN110634752A (zh) 2019-12-31

Family

ID=53778160

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201580017771.4A Active CN106165553B (zh) 2014-02-06 2015-01-28 印刷电路板、包括该印刷电路板的封装基板及其制造方法
CN201910959609.4A Pending CN110634752A (zh) 2014-02-06 2015-01-28 印刷电路板、包括该印刷电路板的封装基板及其制造方法

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201580017771.4A Active CN106165553B (zh) 2014-02-06 2015-01-28 印刷电路板、包括该印刷电路板的封装基板及其制造方法

Country Status (4)

Country Link
US (1) US10134679B2 (zh)
KR (1) KR102152865B1 (zh)
CN (2) CN106165553B (zh)
WO (1) WO2015119397A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871369A (zh) * 2021-09-17 2021-12-31 合肥维信诺科技有限公司 芯片封装结构及其制备方法

Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322010A (zh) * 2000-05-01 2001-11-14 精工爱普生株式会社 凸起的形成方法、半导体器件及其制造方法、电路板及电子机器
TW200532824A (en) * 2004-03-26 2005-10-01 Advanced Semiconductor Eng Bumping process, bump structure, packaging process and package structure
CN101428375A (zh) * 2008-12-12 2009-05-13 邓大贵 锡铅稀土合金软焊料
CN101510515A (zh) * 2008-12-24 2009-08-19 威盛电子股份有限公司 线路板及其制作方法及芯片封装结构
CN102357697A (zh) * 2011-09-29 2012-02-22 北京时代民芯科技有限公司 一种提高cbga/ccga封装植球/柱回流焊后焊点熔点的方法
CN102543908A (zh) * 2012-01-05 2012-07-04 三星半导体(中国)研究开发有限公司 倒装芯片封装件及其制造方法
CN103416108A (zh) * 2010-12-24 2013-11-27 Lg伊诺特有限公司 印刷电路板及其制造方法
CN104023902A (zh) * 2011-12-27 2014-09-03 千住金属工业株式会社 Sn-Cu系无铅焊料合金

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5439162A (en) * 1993-06-28 1995-08-08 Motorola, Inc. Direct chip attachment structure and method
DE10045534B4 (de) * 2000-09-13 2005-03-17 Infineon Technologies Ag Elektronisches Bauteil mit Außenanschlußelementen ausgebildet als Kapillarelement, Verfahren zur Herstellung und Anordnung
JP2007194436A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
KR100699807B1 (ko) 2006-01-26 2007-03-28 삼성전자주식회사 적층 칩 및 그를 갖는 적층 칩 패키지
JP5003260B2 (ja) * 2007-04-13 2012-08-15 日本電気株式会社 半導体装置およびその製造方法
JP2009099749A (ja) * 2007-10-17 2009-05-07 Powertech Technology Inc 半導体パッケージ
US8299595B2 (en) * 2010-03-18 2012-10-30 Stats Chippac Ltd. Integrated circuit package system with package stacking and method of manufacture thereof
KR102007780B1 (ko) * 2012-07-31 2019-10-21 삼성전자주식회사 멀티 범프 구조의 전기적 연결부를 포함하는 반도체 소자의 제조방법
US9368438B2 (en) * 2012-12-28 2016-06-14 Taiwan Semiconductor Manufacturing Company, Ltd. Package on package (PoP) bonding structures
GB201312388D0 (en) * 2013-07-10 2013-08-21 Cambridge Entpr Ltd Materials and methods for soldering and soldered products
EP2849226B1 (en) * 2013-09-16 2018-08-22 LG Innotek Co., Ltd. Semiconductor package
TWI517269B (zh) * 2013-09-27 2016-01-11 矽品精密工業股份有限公司 層疊式封裝結構及其製法

Patent Citations (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1322010A (zh) * 2000-05-01 2001-11-14 精工爱普生株式会社 凸起的形成方法、半导体器件及其制造方法、电路板及电子机器
TW200532824A (en) * 2004-03-26 2005-10-01 Advanced Semiconductor Eng Bumping process, bump structure, packaging process and package structure
CN101428375A (zh) * 2008-12-12 2009-05-13 邓大贵 锡铅稀土合金软焊料
CN101510515A (zh) * 2008-12-24 2009-08-19 威盛电子股份有限公司 线路板及其制作方法及芯片封装结构
CN103416108A (zh) * 2010-12-24 2013-11-27 Lg伊诺特有限公司 印刷电路板及其制造方法
CN102357697A (zh) * 2011-09-29 2012-02-22 北京时代民芯科技有限公司 一种提高cbga/ccga封装植球/柱回流焊后焊点熔点的方法
CN104023902A (zh) * 2011-12-27 2014-09-03 千住金属工业株式会社 Sn-Cu系无铅焊料合金
CN102543908A (zh) * 2012-01-05 2012-07-04 三星半导体(中国)研究开发有限公司 倒装芯片封装件及其制造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113871369A (zh) * 2021-09-17 2021-12-31 合肥维信诺科技有限公司 芯片封装结构及其制备方法

Also Published As

Publication number Publication date
WO2015119397A1 (ko) 2015-08-13
KR20150092882A (ko) 2015-08-17
CN106165553B (zh) 2019-11-05
US20160351506A1 (en) 2016-12-01
CN106165553A (zh) 2016-11-23
US10134679B2 (en) 2018-11-20
KR102152865B1 (ko) 2020-09-07

Similar Documents

Publication Publication Date Title
CN106165554B (zh) 印刷电路板、封装基板及其制造方法
KR102212827B1 (ko) 인쇄회로기판, 패키지 기판 및 이의 제조 방법
US8035035B2 (en) Multi-layer wiring board and method of manufacturing the same
US5994773A (en) Ball grid array semiconductor package
JP6687343B2 (ja) 埋め込み型半導体デバイスパッケージのための電気的相互接続構造体およびその製造方法
US20080315412A1 (en) Package Structure with Flat Bumps for Integrate Circuit or Discrete Device and Method of Manufacture the Same
US9165790B2 (en) Packaging substrate, method for manufacturing same, and chip packaging body having same
US20120138337A1 (en) Printed circuit board and method of manufacturing the same
TWI492677B (zh) 配線基板及其製造方法
TWI463582B (zh) 具有焊接凸塊之配線基板的製造方法
JP2008294330A (ja) チップ内蔵基板
JPH098175A (ja) 多層プリント基板のボンディング用棚形成方法
US20140183726A1 (en) Package substrate, method for manufacturing the same, and package on package substrate
KR20210024870A (ko) 인쇄회로기판 및 이를 포함하는 패키지 기판
US10134679B2 (en) Printed circuit board, package substrate comprising same, and method for manufacturing same
KR101197514B1 (ko) 반도체 패키지 및 그 제조방법
US20220338346A1 (en) Printed circuit board
TWI524442B (zh) 具有焊料凸塊的配線基板之製造方法、焊球搭載用遮罩
KR100348126B1 (ko) 반도체장치, 외부접속단자 구조체 및 반도체장치의 제조방법
KR20210024849A (ko) 인쇄회로기판 및 이의 제조 방법
US20080245551A1 (en) Circuit board structure for embedding semiconductor chip therein and method for fabricating the same
JP2014195124A (ja) 部品内蔵配線板の製造方法
US20230411264A1 (en) Laminated wiring board
KR101154562B1 (ko) 솔더, 반도체 패키지 및 그의 제조 방법
KR101836218B1 (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination