JP5824837B2

JP5824837B2 - インターポーザ基板の製造方法

Info

Publication number: JP5824837B2
Application number: JP2011069025A
Authority: JP
Inventors: 浩三清水; 今泉　延弘; 延弘今泉
Original assignee: Fujitsu Ltd
Current assignee: Fujitsu Ltd
Priority date: 2011-03-26
Filing date: 2011-03-26
Publication date: 2015-12-02
Anticipated expiration: 2031-03-26
Also published as: JP2012204700A

Description

開示の技術は、半導体素子などの電子部品を搭載するためのインターポーザ基板の製造方法に関する。

半導体素子などの電子装置の小型化、薄型化、高密度化の要求から、電子部品又はインターポーザ基板の何れかに形成された突起状の電極（バンプ）により、電子部品及びインターポーザ基板を電気的に接続する、所謂フリップチップ実装が採用されることがある。

フリップチップ実装は、電子部品及びインターポーザ基板を直接バンプで接続するため、例えば電子装置を加熱したときに、電子部品及びインターポーザ基板の熱膨張率差に起因して、バンプ接続部に大きな負荷が生じる。このため、電子部品及びインターポーザ基板の隙間にアンダーフィル材を充填して、バンプ接続部に生じる応力を緩和することがある。

アンダーフィル材の充填法としては、例えば、電子部品をインターポーザ基板にフリップチップ実装した後、電子部品及びインターポーザ基板の隙間に、流動性のあるアンダーフィル材を供給する、所謂アンダーフィル材後入れ法が用いられることがある。

特開２００５−０５７２４５号公報

ところで、電子部品の端子ピッチを狭小化するために、端子自身を小型化することがある。端子自身を小型化すると、電子部品及びインターポーザ基板の隙間が必然的に狭小化する。これにより、電子部品及びインターポーザ基板の隙間に於いて、インターポーザ基板の表面に形成されるソルダーレジストの厚さが相対的に増加している。このため、電子部品及びインターポーザ基板の隙間に充分な分量のアンダーフィル材を充填できず、電子部品及びインターポーザ基板の接合強度を低下させることがある。

開示の技術は、電子部品及びインターポーザ基板の隙間を狭小化しても、電子部品及びインターポーザ基板の隙間を充分に確保することが出来るインターポーザ基板の製造方法を提供する。

開示の技術の一観点によれば、基板本体の表面に、電子部品の端子を接続するための電極を有する配線パターンを、パターニングされた半田濡れ性の高い金属を、半田濡れ性の低い金属で被覆して形成する工程と、前記電極の表面に形成された前記半田濡れ性の低い金属を、所定の波長を有するレーザ光を照射することにより溶融し、前記半田濡れ性の高い金属を露出させることにより、前記配線パターンの前記電極の周囲に形成された前記半田濡れ性の低い金属からなる被覆膜領域と、前記半田濡れ性の高い金属が露出した露出領域を選択的に形成する工程と、を備えるインターポーザ基板の製造方法が提供される。

開示の技術によれば、電子部品及びインターポーザ基板の隙間を狭小化しても、電子部品及びインターポーザ基板の隙間を充分に確保することが出来る。

第１の実施形態にかかる回路基板の平面図である。第１の実施形態にかかる回路基板の断面図である。第１の実施形態にかかる配線パターンの断面図である。第１の実施形態にかかる回路基板の製造工程の説明図である。第１の実施形態にかかる回路基板の製造工程の説明図である。第１の実施形態にかかる回路基板の製造工程の説明図である。第１の実施形態にかかる回路基板の製造工程の説明図である。第１の実施形態にかかる回路基板の製造工程の説明図である。第１の実施形態にかかる回路基板の製造工程の説明図である。第１の実施形態にかかる回路基板の製造工程の説明図である。第１の実施形態にかかる回路基板の製造工程の説明図である。第１の実施形態にかかる回路基板の製造工程の説明図である。第１の実施形態にかかる金属膜の材料ごとの光反射率のグラフである。第２の実施形態にかかる電子装置の断面図である。第２の実施形態にかかる電子装置の製造工程の説明図である。

［第１の実施形態］
先ず、図１−図１３を参照しながら、第１の実施形態を説明する。
［回路基板１０の構成］
図１は、第１の実施形態にかかる回路基板１０の平面図であって、複数の配線パターン１２のうち、４つの配線パターン１２だけを輪郭を示し、残りの配線パターン１２を１点鎖線で示している。図２は、第１の実施形態にかかる回路基板１０の断面図であって、図１中のII−II線に於ける断面を示している。図３は、第１の実施形態にかかる配線パターン１２の拡大図であって、（ａ）は配線パターン１２の平面図、（ｂ）は（ａ）のｂ−ｂ線に於ける断面図、（ｃ）は（ａ）のｃ−ｃ線に於ける断面図である。

図１、図２に示すように、第１の実施形態にかかる回路基板１０は、基板本体１１と、基板本体１１の第１の搭載面Ｐ１に形成される複数の配線パターン１２と、配線パターン１２を個別に被覆する金属膜１３と、基板本体１１の第２の搭載面Ｐ２に形成される複数の外部接続パッド１４と、を備える。

基板本体１１は、例えば平面視で矩形状に形成されていて、基板本体１１の内部には、配線パターン１２及び外部接続パッド１４を電気的に接続する内部積層配線１１ａを備えている。基板本体１１の種類は、特に限定されるものではないが、本実施形態では、例えばビスマレイミド・トリアジン樹脂製基板を用いている。

配線パターン１２は、それぞれ、基板本体１１の各辺の近傍から基板本体１１の中央に近づくように延在していて、配線パターン１２の延在方向の所定位置に於いて、基板本体１１の内部に配置された内部積層配線１１ａに電気的に接続されている。

図３に示すように、配線パターン１２は、基板本体１１の第１の搭載面Ｐ１から突出していて、第１の搭載面Ｐ１と平行な表面１２ａと、第１の搭載面Ｐ１と交差する側面１２ｂと、を有している。配線パターン１２の材料は、特に限定されるものではないが、本実施形態では、例えばＣｕなどの金属を用いている。

金属膜１３は、配線パターン１２の表面１２ａ及び側面１２ｂを被覆していて、配線パターン１２に於ける、基板本体１１の各辺の近傍には、配線パターン１２の表面１２ａを部分的に露出させるパッド開口１３ａが形成されている。パッド開口１３ａは、平面視で矩形状に形成されていて、該パッド開口１３ａから露出する配線パターン１２の表面１２ａを、例えば半導体素子などの電子部品３０の突起端子３２を接続させるための電極パッド１５として規定している。従って、回路基板１０は、基板本体１１の第１の搭載面Ｐ１に、該基板本体１１の各辺と平行に配列される複数の電極パッド１５を備えている。電極パッド１５の配列ピッチは、電子部品３０の突起端子３２の配列ピッチに応じて決めれば良いが、本実施形態では、約２５μｍとしている。電極パッド１５の、配列ピッチ方向に於ける幅寸法は、特に限定されるものではないが、本実施形態では、約２５μｍとしている。電極パッド１５の個数、即ち配線パターン１２の個数は、電子部品３０の突起端子３２の個数に応じて決めれば良いが、本実施形態では、例えば４００個としている。

金属膜１３の材料としては、配線パターン１２の材料よりもＳｎ（半田）の濡れ性が低い金属、即ち配線パターン１２の材料に比べて、Ｓｎと化合物を形成しにくい金属が用いられる。例えば、配線パターン１２の材料として、Ｃｕを使用する場合、金属膜１３の材料として、ＣｕよりもＳｎの濡れ性が低い、例えばＣｒ、Ｆｅ、Ｃｏなどを使用しても良い。Ｃｒ、Ｆｅ、Ｃｏの少なくとも２種類を含有する合金を使用しても良い。Ｃｒ、Ｆｅ、Ｃｏなどの金属は、Ｓｎの濡れ性が非常に低いので、Ｓｎが溶融しても、Ｃｒ、Ｆｅ、Ｃｏなどの金属に接続されることはない。金属膜１３の厚さは、約５０ｎｍ以上であれば良いが、本実施形態では、約１００ｎｍ〜２００ｎｍ、即ち約０．１μｍ〜０．２μｍとしている。金属膜１３は、後述するように、電解鍍金により堆積されるので、ほぼ均一な厚さとなるが、図３に示すように、電極パッド１５の近傍の領域Ｒａでは、それ以外の領域Ｒｂよりも約１〜１０ｎｍだけ厚くなる。

外部接続パッド１４は、基板本体１１の第２の搭載面Ｐ２に配列されている。外部接続パッド１４は、本実施形態にかかる回路基板１０を、例えばマザーボードなどの外部回路基板４０に接続するときに使用される。外部接続パッド１４の材料は、特に限定されるものではないが、本実施形態では、例えばＣｕなどの金属を用いている。
［回路基板１０の製造工程］
図４−図１２は、第１の実施形態にかかる回路基板１０の製造工程の説明図であって、（ａ）は図１中のII−II線に於ける断面図、（ｂ）は１つの配線パターン１２及びその周囲領域の平面図である。図面の簡単化のため、図４−図１２は、基板本体１１に埋め込まれた内部積層配線１１ａを省略している。

先ず、図４に示すように、基板本体１１の第１の搭載面Ｐ１にシードメタル（図示しない）を形成して、該シードメタル上に、第１の感光性フィルム２１を貼り付ける。シードメタルは、特に限定されるものではないが、本実施形態では、例えばＣｕなどの金属を用いている。第１の感光性フィルム２１の厚さは、特に限定されるものではないが、本実施形態では、約５μｍ〜１０μｍとしている。続いて、第１の露光マスク（図示しない）を用いて、第１の感光性フィルム２１に、配線パターン１２に対応する露光パターン領域を形成する。続いて、第１の感光性フィルム２１に現像液を供給して、第１の感光性フィルム２１に形成された露光パターン領域を除去する。こうして、第１の感光性フィルム２１に、配線パターン１２に対応する第１の開口２１ａを形成する。

次に、図５に示すように、シードメタルを給電層とする電解鍍金により、第１の感光性フィルム２１の第１の開口２１ａ内に、例えばＣｕなどの金属を堆積させ、基板本体１１の第１の搭載面Ｐ１に、複数の配線パターン１２を形成する。電解鍍金は、堆積した金属の厚さが第１の感光性フィルム２１の厚さと同等になるまで実施される。配線パターン１２を形成する前もしくは後に、基板本体１１の第２の搭載面Ｐ２に、外部接続パッド１４を形成しても良い。外部接続パッド１４は、配線パターン１２と同様に、感光性フィルムを鍍金レジストとして、電解鍍金により製造しても良い。

次に、図６に示すように、第１の感光性フィルム２１に薬液を供給して、第１の感光性フィルム２１を基板本体１１から剥離する。薬液の種類は、第１の感光性フィルム２１の種類に応じて決めれば良い。第１の感光性フィルム２１を剥離した後、薬液を除去するための洗浄を実施しても良い。

次に、図７に示すように、基板本体１１の第１の搭載面Ｐ１に、第２の感光性フィルム２２を貼り付ける。第２の感光性フィルム２２の厚さは、特に限定されるものではないが、本実施形態では、例えば配線パターン１２の厚さより、少なくとも１００ｎｍ〜２００ｎｍ、即ち０．１μｍ〜０．２μｍだけ厚くしている。続いて、第２の露光マスク（図示しない）を用いて、第２の感光性フィルム２２に、金属膜１３に対応する露光パターン領域を形成する。金属膜１３は、配線パターン１２の表面１２ａ及び側面１２ｂに形成され、約０．１μｍの厚さを有していることから、本実施形態では、配線パターン１２に対応する領域と、配線パターン１２の周囲の約０．１μｍの領域に、露光パターン領域を形成する。従って、第１の露光マスクの設計データを流用すれば、第２の露光マスクを簡単に製造することができる。続いて、第２の感光性フィルム２２に現像液を供給して、感光性フィルム２２に形成された露光パターン領域を除去する。こうして、第２の感光性フィルム２２に、配線パターン１２を個別に露出させる、配線パターン１２より幅広の第２の開口２２ａを形成する。

次に、図８に示すように、シードメタル及び配線パターン１２を給電層とする電解鍍金により、第２の感光性フィルム２２の第２の開口２２ａ内に、例えばＣｒ、Ｆｅ、Ｃｏなどの金属を堆積させ、配線パターン１２の表面１２ａ及び側面１２ｂに金属膜１３を形成する。このように、第２の感光性フィルム２２を鍍金レジストとし、かつ、配線パターン１２を給電層とすることで、配線パターン１２の表面１２ａ及び側面１２ｂに選択的に金属を堆積させることが出来る。電解鍍金は、堆積した金属が第２の感光性フィルム２２の第２の開口２２ａを充填するまで実施される。このため、金属膜１３の厚さは、配線パターン１２及び第２の開口２２ａの隙間と同等、即ち約０．１μｍ〜０．２μｍとなる。

次に、図９に示すように、第２の感光性フィルム２２に薬液を供給して、第２の感光性フィルム２２を基板本体１１から剥離する。薬液の種類は、第２の感光性フィルム２２の種類に応じて決めれば良い。第２の感光性フィルム２２を剥離した後、薬液を除去するための洗浄を実施しても良い。続いて、基板本体１１の第１の搭載面Ｐ１に形成されていたシードメタルを、例えばフラッシュエッチングにより除去する。エッチャントとしては、例えば硫酸及び過酸化水素の混合溶液を用いても良い。

次に、図１０に示すように、配線パターン１２の表面１２ａに形成された金属膜１３に於ける、基板本体１１の各辺の近傍位置、即ち電極パッド１５に対応する位置に、例えばパルス状のレーザ光を照射して、金属膜１３を部分的に溶融させる。レーザとしては、例えばＹＡＧレーザなどが採用される。レーザ光の条件は、特に限定されるものではないが、本実施形態では、パルスエネルギーを約２〜４Ｊ、パルス幅を約２〜４ｍｓ、パルス照射の繰り返し数を約２０ｐｐｓ〜５０ｐｐｓとしている。レーザ光の波長は、後述するように、配線パターン１２及び金属膜１３の材料に応じて決定される。

溶融した金属膜１３は、レーザ光の照射領域から周辺領域に流動してゆき、当該周辺領域の金属膜１３上で自然冷却により硬化する。このため、溶融した金属膜１３は、電極パッド１５に戻ることはない。従って、レーザ光の照射領域では、下地の配線パターン１２の表面１２ａが部分的に露出する。こうして、回路基板１０の第１の搭載面Ｐ１に、配線パターン１２の露出領域からなる電極パッド１５が形成される。

本実施形態では、金属膜１３を溶融させて、レーザ光の照射領域から周辺領域に流動させるため、レーザ光の照射領域の近傍領域Ｒａは、それ以外の領域Ｒｂに比べて、金属膜１３が約０．１ｎｍ〜１０ｎｍだけ厚くなる。

本実施形態では、金属膜１３を選択的に除去するために、レーザ光を使用しているが、例えばサンドブラスト又はバイトなどの除去加工を使用しても良い。サンドブラスト又はバイトなどの除去加工を使用する場合、例えば、金属膜１３の除去領域を選択的に開口させるメタルマスクを用いれば、金属膜１３の除去作業を容易に行うことができる。

次に、図１１に示すように、例えば無電解置換鍍金により、電極パッド１５の表面に、Ｓｎ膜１６を堆積させる。Ｓｎ膜１６の厚さは、特に限定されるものではないが、本実施形態では、約１μｍ〜２μｍとしている。無電解置換鍍金は、鍍金液中のＳｎを電極パッド１５のＣｕと置換させ、電極パッド１５にＳｎを堆積させる。しかし、Ｓｎは、Ｃｒ又はＦｅとの置換性が悪いので、Ｃｒ又はＦｅを材料とする金属膜１３の表面にＳｎが堆積することはない。従って、金属膜１３のパッド開口１３ａから露出する配線パターン１２の表面１２ａ、即ち電極パッド１５の表面にのみ、選択的にＳｎ膜１６が堆積される。無電解置換鍍金の各種条件は、特に限定されるものではないが、本実施形態では、鍍金温度を約６０℃、鍍金時間を約６０分としている。本実施形態にかかるＳｎ膜１６は、例えばＢｉ、Ｉｎ、Ｚｎ、Ａｇ、Ｓｂ、Ｃｕの少なくとも１つを含むＳｎ系合金でも良い。

次に、図１２に示すように、必要に応じて、Ｓｎ膜１６を加熱により溶融して、ボール状の予備半田１７としても良い。電極パッド１５の周囲には、Ｓｎの濡れ性が低い金属膜１３が形成されているため、Ｓｎ膜１６を溶融しても、電極パッド１５の周囲に予備半田１７が濡れ広がることがない。従って、予備半田１７は、配線パターン１２の表面１２ａに於ける、電極パッド１５以外の領域に流出することがない。さらに、予備半田１７は、配線パターン１２の側面１２ｂに流出することもない。以上の工程を経て、本実施形態にかかる回路基板１０が製造される。

ここで、金属膜１３に照射するレーザ光の波長について説明する。

図１３は、第１の実施形態にかかる金属膜１３の材料ごとの光反射率のグラフである。

図１３に示すように、０．５μｍ〜１０μｍの波長範囲では、Ｃｕの光反射率がＣｒ又はＦｅの光反射率よりも大きい。従って、０．５μｍ〜１０μｍの波長のレーザ光を照射すると、Ｃｒ又はＦｅを材料とする金属膜１３は、Ｃｕを材料とする配線パターン１２よりも多くの光エネルギーを吸収する。このため、配線パターン１２を溶融することなく、金属膜１３だけを選択的に溶融することができる。

０．６μｍ〜４．０μｍの波長範囲では、Ｃｕの反射率と、Ｃｒ又はＦｅの反射率との差異が拡大するので、さらに高い選択性で金属膜１３だけを溶融することができる。０．８μｍ〜２．０μｍの波長範囲では、Ｃｕの反射率と、Ｃｒ又はＦｅの反射率との差異が、さらに拡大するので、より高い選択性で金属膜１３だけを溶融することができる。１．０μｍ〜２．０μｍの波長領域では、Ｃｕの反射率と、Ｃｒ又はＦｅの反射率との差異がさらに拡大するので、より高い選択性で金属膜１３だけを溶融することができる。

Ｃｒ又はＦｅ以外の金属、例えばＣｒと類似の性質のＣｏを使用する場合も、レーザ光の波長を、例えば０．５μｍ〜１０μｍ、好ましくは０．６μｍ〜４．０μｍ、より好ましくは０．８μｍ〜２．０μｍ、さらに好ましくは１．０μｍ〜２．０μｍとすれば良い。

本実施形態のように、レーザとして、例えばＹＡＧレーザを採用するなら、ＹＡＧ２倍波を利用することで、０．５３２μｍの波長を、ＹＡＧ１倍波を利用することで、１．０６４μｍの波長を実現しても良い。

但し、Ｆｅ又はＣｏは、５００℃以上に加熱すると、Ｓｎと金属間化合物を形成して、Ｓｎの濡れ性が高くなる可能性があるため、加熱温度が５００℃未満となるように、レーザ光の条件、例えばパルスエネルギー、パルス幅、パルス照射の繰り返し数の少なくとも１つを調整することが好ましい。

本実施形態では、配線パターン１２の表面１２ａに規定される電極パッド１５の周囲に、配線パターン１２の材料よりもＳｎの濡れ性が低い金属膜１３を形成することで、電極パッド１５に供給されるＳｎ膜１６の濡れ広がりを防止している。このため、回路基板１０の第１の搭載面Ｐ１に、ソルダーレジストを形成する必要がない。従って、電子部品３０の突起端子３２の小型化に付随して、回路基板１０及び電子部品３０の隙間が狭化しても、回路基板１０及び電子部品３０の接続がソルダーレジストにより阻害されることがない。

しかも、配線パターン１２の側面１２ｂを、配線パターン１２の材料よりもＳｎの濡れ性が低い金属膜１３で被覆しているので、予備半田１７の材料であるＳｎが配線パターン１２の側面１２ｂに接触することがない。このため、予備半田１７のＳｎが配線パターン１２の側面１２ｂのＣｕ、特に側面１２ｂの基板本体１１近傍のＣｕと化合物を形成して、基板本体１１から電極パターン１２を浮き上がらせることがない。

本実施形態では、配線パターン１２を給電層とする電解鍍金を実施することで、配線パターン１２の表面１２ａ及び側面１２ｂに、金属膜１３となるＣｒ、Ｆｅ、Ｃｏなどの金属を堆積させている。このため、配線パターン１２の表面１２ａ及び側面１２ｂだけに、選択的に金属膜１３を形成することができる。即ち、配線パターン１２と配線パターン１２との隙間から露出する第１の搭載面Ｐ１に金属膜１３が存在しない。従って、電子部品３０の突起端子３２の小型化に付随して、回路基板１０及び電子部品３０の隙間が狭化しても、回路基板１０及び電子装置３０の接続が金属膜１３により阻害されることもない。

しかも、配線パターン１２を給電層とする電解鍍金を実施して、配線パターン１２の表面１２ａ及び側面１２ｂに、金属膜１３となるＣｒ、Ｆｅ、Ｃｏなどの金属を堆積させているので、金属膜１３の厚さを均一にすることができる。即ち、金属膜１３に、配線パターン１２を露出させるピンホールなどが発生することがない。従って、金属膜１３を非常に薄くしても、配線パターン１２の被覆を確実に実現することができる。

本実施形態では、金属膜１３を部分的に溶融して、電極パッド１５の周辺領域に金属膜１５を流動させている。このため、電極パッド１５の周辺領域では、電気鍍金の直後よりも金属膜１３が厚くなる。従って、電解鍍金により堆積させるべき金属膜１３の厚さを小さくすることができ、結果として、回路基板１０の製造時間を短縮することができる。

なお、本実施形態にかかる回路基板１０は、ソルダーレジストを形成する必要はないが、ソルダーレジストの追加することを排除するものではない。
［第２の実施形態］
次に、図１４、１５を参照しながら、第２の実施形態を説明する。
［電子装置１００の構成］
図１４は、第２の実施形態にかかる電子装置１００の断面図である。図面の簡単化のため、図１４は、基板本体１１に埋め込まれた内部積層配線１１ａを省略している。

図１４に示すように、第２の実施形態にかかる電子装置１００は、第１の実施形態にかかる回路基板１０と、回路基板１０の第１の搭載面Ｐ１に搭載される、例えば半導体素子などの電子部品３０と、を備える。さらに、電子装置１００は、回路基板１０の第２の搭載面Ｐ２に搭載される、例えばマザーボードなどの外部回路基板４０と、回路基板１０及び電子部品３０の隙間に充填されるアンダーフィル樹脂５０と、を備えることもある。

電子部品３０は、部品本体３１と、部品本体３１の回路面３１ａに形成された複数の突起端子３２と、を有する。突起端子３２は、それぞれ予備半田１７を介して、回路基板１０の電極パッド１５に接続されている。突起端子３２としては、例えば金ボールバンプを用いても良い。突起端子３２の配置及び個数は、それぞれ回路基板１０の電極パッド１５の配置及び個数に対応している。

外部回路基板４０は、基板本体４１と、基板本体４１に形成された複数の電極パッド４２と、を備える。電極パッド４２は、半田材１８を介して、回路基板１０の外部接続パッド１４に接続されている。電極パッド４２の配置及び個数は、それぞれ回路基板１０の外部接続パッド１４の配置及び個数に対応している。

アンダーフィル樹脂５０は、金属膜１３、予備半田１７、突起端子３２、回路基板１０の第１の搭載面Ｐ１、及び電子部品３０の回路面３１ａを被覆していて、回路基板１０及び電子部品３０間に、充分な接合強度を確保している。アンダーフィル樹脂５０の材料としては、例えばエポキシ系の熱硬化性樹脂などの樹脂材料が用いられる。
［電子装置１００の製造工程］
図１５は、第２の実施形態にかかる電子装置１００の製造工程の説明図である。

先ず、図１５（ａ）に示すように、ボンディングヘッド６０のノズル６１により、電子部品３０を吸着面６２に保持する。続いて、ボンディングヘッド６０を駆動して、電子部品３０の突起端子３２を、それぞれ回路基板１０の電極パッド１５に位置決めする。

次に、図１５（ｂ）に示すように、ボンディングヘッド６０を降下させて、電子部品３０の突起端子３２を、回路基板１０の電極パッド１５に形成された予備半田１７に押圧する。このとき、ボンディングヘッド６０に埋め込まれた加熱ヒータ（図示しない）を作動させて、電極パッド１５に形成された予備半田２４を溶融させる。こうして、回路基板１０の電極パッド１５に電子部品３０の突起端子３２を接続させる。ボンディングヘッド６０による荷重は、特に限定されるものではないが、本実施形態では、電子部品３０の突起端子３２ごとに約３ｇとしている。

次に、図１５（ｃ）に示すように、回路基板１０及び電子部品３０の隙間に、例えば熱硬化性を有するエポキシ系の液状樹脂を注入する。このとき、回路基板１０の第１の搭載面Ｐ１には、ソルダーレジストが存在しないので、液状樹脂は、回路基板１０及び電子部品３０の隙間を円滑に流動することができる。このため、例えば空気の巻き込みに起因して、樹脂中にボイドが発生することが抑制される。さらに、ソルダーレジストが存在しないことで、回路基板１０及び電子部品３０の隙間が大きくなるので、より多くの樹脂を注入することが出来る。樹脂としては、特に限定されるものではないが、本実施形態では、例えばエポキシ系の熱硬化性樹脂を用いている。回路基板１０及び電子部品３０の隙間が樹脂で充填されたら、例えば恒温槽内で樹脂を加熱して、該樹脂を硬化させることで、回路基板１０及び電子部品３０の隙間に、アンダーフィル樹脂６０を形成する。樹脂の硬化条件は、特に限定されるものではないが、本実施形態では、加熱温度を約１５０℃とし、加熱時間を約１２０分としている。続いて、必要に応じて、回路基板１０の第２の搭載面Ｐ２に配列された外部接続パッド１４に、半田ボール１８を取り付けても良い。以上のプロセスを経て、電子装置１００が製造される。

さらに、回路基板１０に電子部品３０を搭載した後、該回路基板１０を、外部回路基板４０に搭載しても良い。例えば、回路基板１０の外部接続パッド１４に取り付けられた半田ボール１８を、それぞれ外部回路基板４０の電極パッド４２に搭載して、例えば炉内で加熱することにより、半田ボール１８を溶融して、回路基板１０の外部接続パッド１４及び外部回路基板４０の電極パッド４２を電気的に接続すれば良い。

本実施形態では、第１の実施形態にかかる回路基板１０の第１の搭載面Ｐ１に、例えば半導体素子などの電子部品３０を搭載している。第１の実施形態にかかる回路基板１０は、電極パッド１５の周囲に配置された、配線パターン１２の材料よりもＳｎの濡れ性が低い金属膜１３により、電極パッド１５に配置される予備半田１７の濡れ広がりを防止する。このため、回路基板１０の第１の搭載面Ｐ１にソルダーレジストを形成する必要がない。しかも、配線パターン１２と配線パターン１２との隙間に、金属膜１３が形成されることもない。このため、電子部品３０の突起端子３２の小型化に付随して、回路基板１０及び電子部品３０の隙間が狭小化しても、回路基板１０及び電子部品３０間に、より大きな隙間を確保することができる。これにより、回路基板１０及び電子部品３０の隙間に充填されるアンダーフィル樹脂５０の体積が増加するので、電子部品３０の突起端子３２の小型化に付随する、回路基板１０及び電子部品３０の接合強度の低下を防止することができる。

さらに、回路基板１０及び電子部品３０の隙間にソルダーレジストが存在しないこと、及び配線パターン１２と配線パターン１２の隙間に金属膜１２が存在しないことから、回路基板１０及び電子部品３０の隙間への液状樹脂の注入性が高まり、空気などの巻き込みによるボイドの発生も抑制することができる。

第１、第２の実施形態につき、以下に付記を開示する。
（付記１）
基板本体と、
前記基板本体の表面に設けられ、電子部品の端子を接続するための電極が規定される配線パターンと、
前記配線パターンの前記電極の周囲に選択的に形成され、前記電極より半田の濡れ性が低い被覆膜と、
を備える回路基板。
（付記２）
付記１に記載の回路基板に於いて、
前記被覆膜は金属膜である回路基板。
（付記３）
付記２に記載の回路基板に於いて、
前記金属膜は、少なくともＣｒ、Ｆｅ、Ｃｏのいずれかを含む回路基板。
（付記４）
付記１乃至３のいずれかに記載の回路基板に於いて、
前記被覆膜の厚さは、５０ｎｍ以上である回路基板。
（付記５）
基板本体の表面に、電子部品の端子を接続するための電極が規定される配線パターンを形成する工程と、
前記配線パターンの前記電極の周囲に、前記電極より半田の濡れ性が低い被覆膜を選択的に形成する工程と、
を備える回路基板の製造方法。
（付記６）
付記５に記載の回路基板の製造方法に於いて、
前記被覆膜を選択的に形成する工程は、
前記配線パターンの表面及び側面に、前記電極より半田の濡れ性が低い金属を成膜する工程と、
前記配線パターンの表面に成膜された金属を選択的に除去して、前記電極を露出させる工程と、
を備える回路基板の製造方法。
（付記７）
付記６に記載の回路基板の製造方法に於いて、
前記配線パターンの表面及び側面に前記金属を成膜する工程は、
前記配線パターンを給電層とする電解鍍金により、前記配線パターンの表面及び側面に前記金属を堆積させる工程を備える回路基板の製造方法。
（付記８）
付記６又は７に記載の回路基板の製造方法に於いて、
前記電極を露出させる工程は、
前記配線パターンの表面に成膜された金属にレーザ光を照射して、前記金属を部分的に溶融させる工程を備える回路基板の製造方法。
（付記９）
付記６乃至８のいずれかに記載の回路基板の製造方法に於いて、
前記配線パターンの表面及び側面に金属を成膜する工程は、
前記配線パターンの表面及び側面に、少なくともＣｒ、Ｆｅ、Ｃｏのいずれかを成膜する工程を備える回路基板の製造方法。
（付記１０）
付記５乃至９のいずれかに記載の回路基板の製造方法に於いて、さらに、
前記被覆膜を選択的に形成する工程の後、置換鍍金法により、前記電極の表面にＳｎを含む膜を形成する工程を備える回路基板の製造方法。
（付記１１）
付記５乃至１０のいずれかに記載の回路基板の製造方法に於いて、
前記被覆膜の厚さは、５０ｎｍ以上である回路基板の製造方法。
（付記１２）
基板本体と、前記基板本体の表面に設けられ、電極が規定される配線パターンと、前記配線パターンの前記電極の周囲に選択的に形成され、前記電極より半田の濡れ性が低い被覆膜と、を備える回路基板と、
前記電極に接続される端子を有する電子部品と、
前記電極及び前記端子を接合する半田材と、
を備える電子装置。

１０：回路基板
１１：基板本体
１２：配線パターン
１２ａ：表面
１２ｂ：側面
１３：金属膜
１４：外部接続パッド
１５：電極パッド
１６：Ｓｎ膜
１７：予備半田
３０：電子部品
３２：突起端子
４０：外部回路基板
１００：電子装置

Claims

基板本体の表面に、電子部品の端子を接続するための電極を有する配線パターンを、パターニングされた半田濡れ性の高い金属を、半田濡れ性の低い金属で被覆して形成する工程と、
前記電極の表面に形成された前記半田濡れ性の低い金属を、所定の波長を有するレーザ光を照射することにより溶融し、前記半田濡れ性の高い金属を露出させることにより、前記配線パターンの前記電極の周囲に形成された前記半田濡れ性の低い金属からなる被覆膜領域と、前記半田濡れ性の高い金属が露出した露出領域を選択的に形成する工程と、を備えるインターポーザ基板の製造方法。
請求項１に記載のインターポーザ基板の製造方法に於いて、
前記配線パターンの前記電極の周囲に形成された前記半田濡れ性の低い金属からなる被覆膜領域と、前記半田濡れ性の高い金属が露出した露出領域を選択的に形成する工程において、
前記配線パターンの前記電極の周囲に形成された前記半田濡れ性の低い金属からなる被覆膜領域の被覆膜の厚さは、前記電極以外の前記配線パターンを被覆する前記半田濡れ性の低い金属からなる被覆膜よりも厚いことを特徴とするインターポーザ基板の製造方法。
請求項１に記載のインターポーザ基板の製造方法に於いて、
パターニングされた前記半田濡れ性の高い金属を、前記半田濡れ性の低い金属で被覆することは、前記配線パターンを給電層とする電解鍍金により、前記配線パターンの表面及び側面に、前記半田濡れ性の低い金属を堆積させることにより行うこと特徴とするインターポーザ基板の製造方法。
請求項１に記載のインターポーザ基板の製造方法に於いて、
前記電極の表面に形成された前記半田濡れ性の低い金属を、所定の波長を有するレーザ光を照射することにより溶融し、前記半田濡れ性の高い金属を露出させることは、
前記配線パターンの表面に成膜された前記半田濡れ性の低い金属の反射率と、前記半田濡れ性の高い金属の反射率とに応じて決定される波長を有するレーザ光を照射して、前記半田濡れ性の低い金属を部分的に溶融させることにより行うことを特徴とするインターポーザ基板の製造方法。
請求項１乃至４のいずれかに記載のインターポーザ基板の製造方法に於いて、
パターニングされた前記半田濡れ性の高い金属を、前記半田濡れ性の低い金属で被覆することは、前記配線パターンの表面及び側面に、少なくともＣｒ、Ｆｅ、Ｃｏのいずれかを成膜する工程を備えるインターポーザ基板の製造方法。
請求項１乃至５のいずれかに記載のインターポーザ基板の製造方法に於いて、さらに、
前記被覆膜を選択的に形成する前記半田濡れ性の低い被覆膜を選択的に形成する工程の後、置換鍍金法により、前記電極の表面にＳｎを含む膜を形成する工程を備えるインターポーザ基板の製造方法。