JPH09148693A - フリップチップ実装用基板及びその製造方法 - Google Patents
フリップチップ実装用基板及びその製造方法Info
- Publication number
- JPH09148693A JPH09148693A JP7300973A JP30097395A JPH09148693A JP H09148693 A JPH09148693 A JP H09148693A JP 7300973 A JP7300973 A JP 7300973A JP 30097395 A JP30097395 A JP 30097395A JP H09148693 A JPH09148693 A JP H09148693A
- Authority
- JP
- Japan
- Prior art keywords
- metal
- metal layer
- semiconductor element
- layer
- substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L24/10—Bump connectors ; Manufacturing methods related thereto
- H01L24/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3452—Solder masks
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
- H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
- H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
- H05K3/3457—Solder materials or compositions; Methods of application thereof
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
Abstract
(57)【要約】
【課題】 半導体素子を確実にフリップチップ実装可能
とし、半導体素子に対する熱履歴を軽減して信頼性の向
上を実現する。 【解決手段】 半導体素子をフリップチップ実装するフ
リップチップ実装用基板において、基板１の半導体素子
を搭載する実装面に該半導体素子の電極の配列に対応さ
せて形成した第１金属パッド３と、該第１金属パッド３
の周縁部とその周囲を覆う第２金属パッド４と、該第２
金属パッド４の周縁部とその周囲を覆うソルダレジスト
５と、前記第１金属パッド３の露出面を覆って形成した
金属バンプ６とを有し、前記第１金属パッド３は前記金
属バンプ６に対して濡れ性が高く、前記第２金属パッド
４は前記金属バンプ６に対する濡れ性が前記第１金属パ
ッド３に対する濡れ性よりも低いことを特徴とする。
とし、半導体素子に対する熱履歴を軽減して信頼性の向
上を実現する。 【解決手段】 半導体素子をフリップチップ実装するフ
リップチップ実装用基板において、基板１の半導体素子
を搭載する実装面に該半導体素子の電極の配列に対応さ
せて形成した第１金属パッド３と、該第１金属パッド３
の周縁部とその周囲を覆う第２金属パッド４と、該第２
金属パッド４の周縁部とその周囲を覆うソルダレジスト
５と、前記第１金属パッド３の露出面を覆って形成した
金属バンプ６とを有し、前記第１金属パッド３は前記金
属バンプ６に対して濡れ性が高く、前記第２金属パッド
４は前記金属バンプ６に対する濡れ性が前記第１金属パ
ッド３に対する濡れ性よりも低いことを特徴とする。
Description
【０００１】
【産業上の利用分野】本発明は、半導体素子をフリップ
チップ実装するためのフリップチップ実装用基板及びそ
の製造方法に関する。
チップ実装するためのフリップチップ実装用基板及びそ
の製造方法に関する。
【０００２】
【従来の技術】従来、半導体素子を実装基板にフリップ
チップ実装する場合には、一般に半導体素子側に実装基
板に設けた配線パターンとの電気的接続用の金属バンプ
を形成し、実装基板上に形成された配線パターンの一端
のランド部に金属バンプを位置合わせし、はんだ或いは
導電性樹脂等を介して接続している。
チップ実装する場合には、一般に半導体素子側に実装基
板に設けた配線パターンとの電気的接続用の金属バンプ
を形成し、実装基板上に形成された配線パターンの一端
のランド部に金属バンプを位置合わせし、はんだ或いは
導電性樹脂等を介して接続している。
【０００３】上記金属バンプの形成方法には、種々の方
法があるが、一般的な方法の一つにはんだを用いたもの
がある。また、はんだの種類は種々のものがあるが、代
表的なものはＳｎ−Ｐｂ共晶組成（Ｓｎ／Ｐｂ＝６３／
３７）のものや、Ｓｎ／Ｐｂ＝３／９７〜１０／９０組
成のものが多用されている。また、金属バンプの構造と
しては、何らかのコア材を金属バンプ内に挿填したもの
が実装基板に実装後に半導体素子を基板から取り外すと
いったリワーク性の点で望ましく、コア材としては銅ボ
ールやＳｎ／Ｐｂ＝３／９７〜１０／９０組成のものが
用いられる。また、金属バンプの形状としては、マッシ
ュルーム状或いは柱状に近いものが半導体素子と実装基
板との間の熱膨張係数の差に起因する応力を緩和する上
で望ましい。
法があるが、一般的な方法の一つにはんだを用いたもの
がある。また、はんだの種類は種々のものがあるが、代
表的なものはＳｎ−Ｐｂ共晶組成（Ｓｎ／Ｐｂ＝６３／
３７）のものや、Ｓｎ／Ｐｂ＝３／９７〜１０／９０組
成のものが多用されている。また、金属バンプの構造と
しては、何らかのコア材を金属バンプ内に挿填したもの
が実装基板に実装後に半導体素子を基板から取り外すと
いったリワーク性の点で望ましく、コア材としては銅ボ
ールやＳｎ／Ｐｂ＝３／９７〜１０／９０組成のものが
用いられる。また、金属バンプの形状としては、マッシ
ュルーム状或いは柱状に近いものが半導体素子と実装基
板との間の熱膨張係数の差に起因する応力を緩和する上
で望ましい。
【０００４】
【発明が解決しようとする課題】ここでいう、柱状（ｃ
ｏｌｕｍｎ）に近い形状とは、金属バンプの接合面積に
対しバンプの高さが高い形状をいう。このような形状を
得る方法として半導体素子にはんだを接合した後、はん
だがまだ溶融状態にあるうちに、はんだを一定距離引き
上げてバンプを細らせてはんだの高さを高くする方法が
知られている。
ｏｌｕｍｎ）に近い形状とは、金属バンプの接合面積に
対しバンプの高さが高い形状をいう。このような形状を
得る方法として半導体素子にはんだを接合した後、はん
だがまだ溶融状態にあるうちに、はんだを一定距離引き
上げてバンプを細らせてはんだの高さを高くする方法が
知られている。
【０００５】しかしながら、上記のようにして柱状に金
属バンプを形成する方法は、製造プロセスが複雑で、柱
状に成形するため供給するはんだの量を増やす必要があ
る。はんだの量を増やすことは、はんだをボールとして
供給すれば比較的容易であるが、はんだボールを半導体
素子の電極端子に各々供給するにはボールマウンターや
治具といった専用の設備が必要で供給操作が能率的にで
きないという問題がある。
属バンプを形成する方法は、製造プロセスが複雑で、柱
状に成形するため供給するはんだの量を増やす必要があ
る。はんだの量を増やすことは、はんだをボールとして
供給すれば比較的容易であるが、はんだボールを半導体
素子の電極端子に各々供給するにはボールマウンターや
治具といった専用の設備が必要で供給操作が能率的にで
きないという問題がある。
【０００６】はんだを供給する他の方法としては、電解
はんだめっきにより半導体素子の電極端子にはんだを供
給する方法がある。この方法は多数の電極端子に一度に
はんだが供給できるという利点があるが、はんだの量を
増やすにははんだめっきをする個々の電極端子部分の面
積を大きくする必要があり、結果的にこの方法でははん
だの濡れ面積に対する金属バンプの相対的な高さが高く
できない。
はんだめっきにより半導体素子の電極端子にはんだを供
給する方法がある。この方法は多数の電極端子に一度に
はんだが供給できるという利点があるが、はんだの量を
増やすにははんだめっきをする個々の電極端子部分の面
積を大きくする必要があり、結果的にこの方法でははん
だの濡れ面積に対する金属バンプの相対的な高さが高く
できない。
【０００７】また、上記のようにして半導体素子の電極
端子部分にはんだを供給した後、金属バンプを形成する
場合ははんだを溶融するために半導体素子自体も加熱さ
れて高温にさらされる。とくに、コア材入りの金属バン
プを形成する場合は数回にわたって加熱するから、半導
体素子も高温下で何回か処理され、その電気的特性等に
悪影響を及ぼすという問題もあった。また、電解はんだ
めっきによってはんだを供給する場合は半導体素子に電
解めっきするための電源供給パターンを形成しなければ
ならない等、はんだめっきを施すための工程が複雑にな
るという問題があった。
端子部分にはんだを供給した後、金属バンプを形成する
場合ははんだを溶融するために半導体素子自体も加熱さ
れて高温にさらされる。とくに、コア材入りの金属バン
プを形成する場合は数回にわたって加熱するから、半導
体素子も高温下で何回か処理され、その電気的特性等に
悪影響を及ぼすという問題もあった。また、電解はんだ
めっきによってはんだを供給する場合は半導体素子に電
解めっきするための電源供給パターンを形成しなければ
ならない等、はんだめっきを施すための工程が複雑にな
るという問題があった。
【０００８】本発明の目的は、半導体素子を確実にフリ
ップチップ実装することができ、また、実装のための半
導体素子の熱履歴を軽減して半導体素子の信頼性の向上
を図ることができる半導体素子のフリップチップ実装用
基板及びその製造方法を提供するにある。
ップチップ実装することができ、また、実装のための半
導体素子の熱履歴を軽減して半導体素子の信頼性の向上
を図ることができる半導体素子のフリップチップ実装用
基板及びその製造方法を提供するにある。
【０００９】
【課題を解決するための手段】本発明は上記目的を達成
するため次の構成を備える。すなわち、半導体素子をフ
リップチップ実装するフリップチップ実装用基板におい
て、前記基板の半導体素子を搭載する実装面に該半導体
素子の電極の配列に対応させて形成した第１金属層と、
該第１金属層の周縁部とその周囲を覆う第２金属層と、
該第２金属層の周縁部とその周囲を覆う絶縁層と、前記
第１金属層の露出面を覆って形成した金属バンプとを有
し、前記第１金属層は前記金属バンプに対して濡れ性が
高く、前記第２金属層は前記金属バンプに対する濡れ性
が前記第１金属層に対する濡れ性よりも低いことを特徴
とする。また、前記第１金属層は、４００°Ｃ以下の融
点を持つ金属バンプに対して濡れ性の高い金属から成
り、前記第２金属層は、前記金属バンプに対する濡れ性
が前記第１金属層に対する濡れ性よりも低い金属から成
ることを特徴とする。また、前記金属バンプは、金属か
らなる球状のコア部の表面に、該コア部よりも低融点の
金属から成る表面層が被覆されていることを特徴とす
る。また、前記球状のコア部の金属の組成が、Ｓｎ／Ｐ
ｂ＝３／９７〜１０／９０のはんだであり、前記表面層
の金属の組成が、Ｓｎ／Ｐｂ＝６０／４０〜７０／３０
のはんだであることを特徴とする。また、前記第１金属
層は、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）のう
ちのいずれかの金属から成り、前記第２金属層は、クロ
ム（Ｃｒ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）の
うちのいずれかの金属から成ることを特徴とする。
するため次の構成を備える。すなわち、半導体素子をフ
リップチップ実装するフリップチップ実装用基板におい
て、前記基板の半導体素子を搭載する実装面に該半導体
素子の電極の配列に対応させて形成した第１金属層と、
該第１金属層の周縁部とその周囲を覆う第２金属層と、
該第２金属層の周縁部とその周囲を覆う絶縁層と、前記
第１金属層の露出面を覆って形成した金属バンプとを有
し、前記第１金属層は前記金属バンプに対して濡れ性が
高く、前記第２金属層は前記金属バンプに対する濡れ性
が前記第１金属層に対する濡れ性よりも低いことを特徴
とする。また、前記第１金属層は、４００°Ｃ以下の融
点を持つ金属バンプに対して濡れ性の高い金属から成
り、前記第２金属層は、前記金属バンプに対する濡れ性
が前記第１金属層に対する濡れ性よりも低い金属から成
ることを特徴とする。また、前記金属バンプは、金属か
らなる球状のコア部の表面に、該コア部よりも低融点の
金属から成る表面層が被覆されていることを特徴とす
る。また、前記球状のコア部の金属の組成が、Ｓｎ／Ｐ
ｂ＝３／９７〜１０／９０のはんだであり、前記表面層
の金属の組成が、Ｓｎ／Ｐｂ＝６０／４０〜７０／３０
のはんだであることを特徴とする。また、前記第１金属
層は、銅（Ｃｕ）、金（Ａｕ）、ニッケル（Ｎｉ）のう
ちのいずれかの金属から成り、前記第２金属層は、クロ
ム（Ｃｒ）、チタン（Ｔｉ）、アルミニウム（Ａｌ）の
うちのいずれかの金属から成ることを特徴とする。
【００１０】また、半導体素子を搭載する実装面に該半
導体素子の電極の配列に対応させて形成した金属バンプ
を介して半導体素子を搭載するフリップチップ実装用基
板の製造方法において、前記基板の半導体素子を搭載す
る実装面に金属バンプに対して濡れ性の高い第１金属層
を前記半導体素子の電極の配列に対応させて形成し、該
第１金属層の周縁部とその周囲を覆って前記金属バンプ
に対して前記第１金属層に対する濡れ性よりも濡れ性の
低い第２金属層を形成し、該第２金属層の周縁部とその
周囲を覆うように絶縁層を形成した後、電解めっきによ
り前記第１，第２金属層の露出面を覆う第３金属層を形
成し、該第３金属層を加熱溶融させて前記第１金属層表
面に金属バンプを形成することを特徴とする。また、金
属バンプの表面に、該金属バンプを形成する第３金属層
よりも低融点の金属層を形成することを特徴とする。
導体素子の電極の配列に対応させて形成した金属バンプ
を介して半導体素子を搭載するフリップチップ実装用基
板の製造方法において、前記基板の半導体素子を搭載す
る実装面に金属バンプに対して濡れ性の高い第１金属層
を前記半導体素子の電極の配列に対応させて形成し、該
第１金属層の周縁部とその周囲を覆って前記金属バンプ
に対して前記第１金属層に対する濡れ性よりも濡れ性の
低い第２金属層を形成し、該第２金属層の周縁部とその
周囲を覆うように絶縁層を形成した後、電解めっきによ
り前記第１，第２金属層の露出面を覆う第３金属層を形
成し、該第３金属層を加熱溶融させて前記第１金属層表
面に金属バンプを形成することを特徴とする。また、金
属バンプの表面に、該金属バンプを形成する第３金属層
よりも低融点の金属層を形成することを特徴とする。
【００１１】
【発明の実施の形態】以下、本発明の好適な実施形態を
添付図面に基づいて詳細に説明する。図１はフリップチ
ップ実装用基板の全体構成を示す上視図、図２は実装用
基板に形成する金属バンプの製造工程を示す説明図、図
３は実装基板に半導体素子を実装する工程を示す説明図
である。
添付図面に基づいて詳細に説明する。図１はフリップチ
ップ実装用基板の全体構成を示す上視図、図２は実装用
基板に形成する金属バンプの製造工程を示す説明図、図
３は実装基板に半導体素子を実装する工程を示す説明図
である。
【００１２】先ず、図１を参照してフリップチップ実装
用基板の全体構成について説明する。図１において、１
は９２％アルミナセラミックからなる基板であり、該基
板１の半導体素子実装部２には、半導体素子の電極端子
の配列に対応したランド部及び該ランド部に接続する配
線パターン１ａが形成されており、上記ランド部には後
述する金属バンプ６が形成されている。フリップチップ
接続は、一般に半導体素子の能動素子面を基板側に向け
て、半導体素子の電極端子に接合した金属バンプと基板
に設けたランド部とを直接接続する方式である。本実施
例では、半導体素子に金属バンプを設けるかわりに基板
１のランド部に金属バンプ６を設けておき、半導体素子
の電極端子を基板１のランド部に位置合わせした後、前
記金属バンプ６を溶融させて半導体素子の電極端子と接
続する。
用基板の全体構成について説明する。図１において、１
は９２％アルミナセラミックからなる基板であり、該基
板１の半導体素子実装部２には、半導体素子の電極端子
の配列に対応したランド部及び該ランド部に接続する配
線パターン１ａが形成されており、上記ランド部には後
述する金属バンプ６が形成されている。フリップチップ
接続は、一般に半導体素子の能動素子面を基板側に向け
て、半導体素子の電極端子に接合した金属バンプと基板
に設けたランド部とを直接接続する方式である。本実施
例では、半導体素子に金属バンプを設けるかわりに基板
１のランド部に金属バンプ６を設けておき、半導体素子
の電極端子を基板１のランド部に位置合わせした後、前
記金属バンプ６を溶融させて半導体素子の電極端子と接
続する。
【００１３】上記配線パターン１ａは、上記ランド部に
設けられた各金属バンプ６と半導体素子実装部２の周囲
に設けられたビア１ｂとを接続している。ビア１ｂは基
板１の厚さ方向に貫通して設けられ、基板１の表裏面の
配線パターンを電気的に接続する。アルミナセラミック
基板１としては、例えば多層のアルミナセラミック基板
や、薄膜により形成した配線パターンを有するＭＣＭ
（Ｍｕｌｔｉ−ＣｈｉｐＭｏｄｕｌｅ）用基板などが用
いられる。
設けられた各金属バンプ６と半導体素子実装部２の周囲
に設けられたビア１ｂとを接続している。ビア１ｂは基
板１の厚さ方向に貫通して設けられ、基板１の表裏面の
配線パターンを電気的に接続する。アルミナセラミック
基板１としては、例えば多層のアルミナセラミック基板
や、薄膜により形成した配線パターンを有するＭＣＭ
（Ｍｕｌｔｉ−ＣｈｉｐＭｏｄｕｌｅ）用基板などが用
いられる。
【００１４】次に上記半導体素子実装部２の具体的な構
成について図２を参照して説明する。上記９２％アルミ
ナセラミック基板１の半導体素子実装部２には、各配線
パターン１ａの一端に第１金属層としての第１金属パッ
ド３が形成されている。この第１金属パッド３は金属パ
ンプを形成するためのランド部となる。
成について図２を参照して説明する。上記９２％アルミ
ナセラミック基板１の半導体素子実装部２には、各配線
パターン１ａの一端に第１金属層としての第１金属パッ
ド３が形成されている。この第１金属パッド３は金属パ
ンプを形成するためのランド部となる。
【００１５】第１金属パッド３は、図１に示す配線パタ
ーン１ａを形成する際に同時に形成される。配線パター
ン１ａおよび第１金属パッド３を形成するには、たとえ
ばマグネトロンスパッタリング法によりチタン（Ｔｉ）
層０．１μｍおよび銅（Ｃｕ）層０．２μｍを基板１の
表面全体に形成した後、感光性レジストを塗布し、感光
性レジストを露光・現像して、配線パターン１ａおよび
第１金属パッド３を形成する部位の銅層を露出させた
後、銅のアディティブめっき法により銅層を総厚約８μ
ｍまで形成する。
ーン１ａを形成する際に同時に形成される。配線パター
ン１ａおよび第１金属パッド３を形成するには、たとえ
ばマグネトロンスパッタリング法によりチタン（Ｔｉ）
層０．１μｍおよび銅（Ｃｕ）層０．２μｍを基板１の
表面全体に形成した後、感光性レジストを塗布し、感光
性レジストを露光・現像して、配線パターン１ａおよび
第１金属パッド３を形成する部位の銅層を露出させた
後、銅のアディティブめっき法により銅層を総厚約８μ
ｍまで形成する。
【００１６】次いで、前記感光性レジストをいったん除
去した後、上記と同様なフォトリソグラフィー工程によ
り配線パターン１ａおよび第１金属パッド３のみを感光
性レジストで被覆し、上記工程で形成した配線パターン
１ａおよび第１金属パッド３を除いて先のスパッタリン
グによって形成したチタン層と銅層をエッチングにより
除去し、配線パターン１ａと第１金属パッド３のみを基
板１上に形成することができる。実施形態の第１金属パ
ッド３は直径０．１６５ｍｍである。配線パターン１ａ
と第１金属パッド３を形成する金属としては前述したは
んだなどの金属バンプ、特に４００℃以下の融点をもつ
金属バンプに対して濡れ性の高い金属、たとえば銅、
金、ニッケル等が好適に用いられる。金、ニッケル等を
用いる場合も上記例と同様にアディティブめっき法によ
り形成することができる。
去した後、上記と同様なフォトリソグラフィー工程によ
り配線パターン１ａおよび第１金属パッド３のみを感光
性レジストで被覆し、上記工程で形成した配線パターン
１ａおよび第１金属パッド３を除いて先のスパッタリン
グによって形成したチタン層と銅層をエッチングにより
除去し、配線パターン１ａと第１金属パッド３のみを基
板１上に形成することができる。実施形態の第１金属パ
ッド３は直径０．１６５ｍｍである。配線パターン１ａ
と第１金属パッド３を形成する金属としては前述したは
んだなどの金属バンプ、特に４００℃以下の融点をもつ
金属バンプに対して濡れ性の高い金属、たとえば銅、
金、ニッケル等が好適に用いられる。金、ニッケル等を
用いる場合も上記例と同様にアディティブめっき法によ
り形成することができる。
【００１７】上記第１金属パッド３の周縁部には第２金
属層としての第２金属パッド４が第１金属パッド３の周
縁部を覆うように形成されている。この第２金属パッド
４は、マグネトロンスパッタリング法により第１金属パ
ッド３の表面を覆ってクロム（Ｃｒ）層０．１５μｍを
形成し、クロム層の表面に感光性レジストを塗布した
後、第１金属パッド３の周縁部にのみ第２金属パッド４
となる部分を残すように前記感光性レジストを露光・現
像し、パターニングされた感光性レジストをマスクとし
てクロム層をエッチングすることによって第２金属パッ
ド４を形成する。第２金属パッド４はこの実施形態では
開口部が０．１０５ｍｍ、パッド周縁幅０．０４ｍｍで
ある。第２金属パッド４に使用する金属としては、前述
した金属バンプ、特に４００°Ｃ以下の融点を持つ合金
に対して濡れ性の低いもの、例えばクロム（Ｃｒ），チ
タン（Ｔｉ），アルミニウム（Ａｌ）等が好適に用いら
れる。
属層としての第２金属パッド４が第１金属パッド３の周
縁部を覆うように形成されている。この第２金属パッド
４は、マグネトロンスパッタリング法により第１金属パ
ッド３の表面を覆ってクロム（Ｃｒ）層０．１５μｍを
形成し、クロム層の表面に感光性レジストを塗布した
後、第１金属パッド３の周縁部にのみ第２金属パッド４
となる部分を残すように前記感光性レジストを露光・現
像し、パターニングされた感光性レジストをマスクとし
てクロム層をエッチングすることによって第２金属パッ
ド４を形成する。第２金属パッド４はこの実施形態では
開口部が０．１０５ｍｍ、パッド周縁幅０．０４ｍｍで
ある。第２金属パッド４に使用する金属としては、前述
した金属バンプ、特に４００°Ｃ以下の融点を持つ合金
に対して濡れ性の低いもの、例えばクロム（Ｃｒ），チ
タン（Ｔｉ），アルミニウム（Ａｌ）等が好適に用いら
れる。
【００１８】５は絶縁層であるソルダレジストであり、
上記第２金属パッド４の上面に一部かかるようにしてそ
の外周縁部を被覆する。すなわち、ソルダレジスト５は
第２金属パッド４の内周縁を一部露出させて第２金属パ
ッド４を被覆する。なお、ソルダレジスト５は基板１で
第１金属パッド３および第２金属パッド４の露出面を除
いて基板１のほぼ全面を被覆するものである。ソルダレ
ジスト５としては、感光性ポリイミドが好適に用いられ
る。
上記第２金属パッド４の上面に一部かかるようにしてそ
の外周縁部を被覆する。すなわち、ソルダレジスト５は
第２金属パッド４の内周縁を一部露出させて第２金属パ
ッド４を被覆する。なお、ソルダレジスト５は基板１で
第１金属パッド３および第２金属パッド４の露出面を除
いて基板１のほぼ全面を被覆するものである。ソルダレ
ジスト５としては、感光性ポリイミドが好適に用いられ
る。
【００１９】前記第２金属パッド４には、金属バンプ６
を構成する合金に対して濡れ性が低いものを用いるか
ら、金属バンプ６と接する第２金属パッド４の表面には
金層８を形成する。金層８は蒸着法或いはめっき法など
によって形成される。金層８を形成する理由は、第２金
属パッド４がクロム層であり第１金属パッド３の銅層に
くらべてめっきがつきにくいことから、これら第１金属
パッド３および第２金属パッド４の表面に、はんだ等の
バンプ形成材を電解めっき法によって形成する際に、第
２金属パッド４に均一にめっきがつくようにするためで
ある。金層８の厚さは１μｍ程度以下で十分で、本実施
形態では０．１μｍとした。
を構成する合金に対して濡れ性が低いものを用いるか
ら、金属バンプ６と接する第２金属パッド４の表面には
金層８を形成する。金層８は蒸着法或いはめっき法など
によって形成される。金層８を形成する理由は、第２金
属パッド４がクロム層であり第１金属パッド３の銅層に
くらべてめっきがつきにくいことから、これら第１金属
パッド３および第２金属パッド４の表面に、はんだ等の
バンプ形成材を電解めっき法によって形成する際に、第
２金属パッド４に均一にめっきがつくようにするためで
ある。金層８の厚さは１μｍ程度以下で十分で、本実施
形態では０．１μｍとした。
【００２０】金属バンプ６は第３金属層として基板１上
に形成するもので、半導体素子７の能動素子面の電極端
子と位置合わせして接合されるものである。金属バンプ
６は電解めっき法により形成するが、その構造は金属バ
ンプ６のコア部６ａとこのコア部６ａの表面に形成され
る薄肉の表面層６ｂとからなる。表面層６ｂを構成する
金属はコア部６ａを構成する金属の融点に対し低融点の
金属を用いる。
に形成するもので、半導体素子７の能動素子面の電極端
子と位置合わせして接合されるものである。金属バンプ
６は電解めっき法により形成するが、その構造は金属バ
ンプ６のコア部６ａとこのコア部６ａの表面に形成され
る薄肉の表面層６ｂとからなる。表面層６ｂを構成する
金属はコア部６ａを構成する金属の融点に対し低融点の
金属を用いる。
【００２１】本実施形態でコア部６ａを形成する金属は
具体的にはＳｎ／Ｐｂ≒１０／９０組成のはんだであ
る。コア部６ａは配線パターン１ａを電源供給パターン
とし電解めっき法により第１金属パッド３および第２金
属パッド４の露出面上に析出させて形成する（図２
（ａ）参照）。次に、およそ３８０°Ｃに加熱した窒素
ガスのリフロー炉内で基板１を加熱してコア部６ａの合
金を溶融させ、ほぼ球状のバンプが形成される（図２
（ｂ）参照）。コア部６ａの合金が溶融する際には第２
金属パッド４の表面に形成した金層８が合金内に取り込
まれ、第１金属パッド３とコア部６ａの合金との濡れ性
が良好である一方、コア部６ａの合金が第２金属パッド
４とは濡れないことから図２（ｂ）に示すようにほぼ球
状となる。
具体的にはＳｎ／Ｐｂ≒１０／９０組成のはんだであ
る。コア部６ａは配線パターン１ａを電源供給パターン
とし電解めっき法により第１金属パッド３および第２金
属パッド４の露出面上に析出させて形成する（図２
（ａ）参照）。次に、およそ３８０°Ｃに加熱した窒素
ガスのリフロー炉内で基板１を加熱してコア部６ａの合
金を溶融させ、ほぼ球状のバンプが形成される（図２
（ｂ）参照）。コア部６ａの合金が溶融する際には第２
金属パッド４の表面に形成した金層８が合金内に取り込
まれ、第１金属パッド３とコア部６ａの合金との濡れ性
が良好である一方、コア部６ａの合金が第２金属パッド
４とは濡れないことから図２（ｂ）に示すようにほぼ球
状となる。
【００２２】本実施形態で金属パンプ６の表面層６ｂを
形成する合金は具体的にはＳｎ／Ｐｂ≒６３／３７組成
のはんだである。表面層６ｂはコア部６ａを球状に形成
した後、電解めっき法によりコア部６ａの表面に析出さ
せて形成する。次いで、およそ２２０°Ｃに加熱した窒
素ガスのリフロー炉内で基板１を加熱し、コア部６ａの
表面の表面層６ａの合金を溶融して共晶はんだとする
（図２（ｃ）参照）。
形成する合金は具体的にはＳｎ／Ｐｂ≒６３／３７組成
のはんだである。表面層６ｂはコア部６ａを球状に形成
した後、電解めっき法によりコア部６ａの表面に析出さ
せて形成する。次いで、およそ２２０°Ｃに加熱した窒
素ガスのリフロー炉内で基板１を加熱し、コア部６ａの
表面の表面層６ａの合金を溶融して共晶はんだとする
（図２（ｃ）参照）。
【００２３】こうして、球状に形成したコア部６ａの表
面に薄肉状の表面層６ｂが形成された金属バンプ６を有
するフリップチップ実装用の基板１が得られる。なお、
コア部６ａを構成する合金は基板１に半導体素子７を接
合する際の加熱条件で溶融せず、表面層６ｂを構成する
合金はその加熱条件で溶融する条件を満足する必要があ
る。上記実施形態ではコア部６ａ、表面層６ｂを構成す
る金属としてＳｎとＰｂを主体するはんだが一般的に用
いられるが、Ｂｉ（ビスマス），Ｓｂ（アンチモン），
Ａｇ（銀）等を添加したものを用いることができる。
面に薄肉状の表面層６ｂが形成された金属バンプ６を有
するフリップチップ実装用の基板１が得られる。なお、
コア部６ａを構成する合金は基板１に半導体素子７を接
合する際の加熱条件で溶融せず、表面層６ｂを構成する
合金はその加熱条件で溶融する条件を満足する必要があ
る。上記実施形態ではコア部６ａ、表面層６ｂを構成す
る金属としてＳｎとＰｂを主体するはんだが一般的に用
いられるが、Ｂｉ（ビスマス），Ｓｂ（アンチモン），
Ａｇ（銀）等を添加したものを用いることができる。
【００２４】次に上記のフリップチップ実装用の基板１
に半導体素子７を実装する工程について図３を参照して
説明する。図３（ａ）に示すように、まず半導体素子実
装部２に金属バンプ６を形成した基板１上に半導体素子
７をアライメントする。半導体素子７の表面にはアルミ
ニウム等の表面電極７ａが形成され、該表面電極７ａ上
に電極端子７ｂが形成されている。７ｃは能動素子面を
保護するパッシベーション膜である。
に半導体素子７を実装する工程について図３を参照して
説明する。図３（ａ）に示すように、まず半導体素子実
装部２に金属バンプ６を形成した基板１上に半導体素子
７をアライメントする。半導体素子７の表面にはアルミ
ニウム等の表面電極７ａが形成され、該表面電極７ａ上
に電極端子７ｂが形成されている。７ｃは能動素子面を
保護するパッシベーション膜である。
【００２５】次に、半導体素子７の電極端子７ｂを金属
バンプ６に当接させ、その状態でリフロー炉を通過させ
る。リフロー炉中を通過する際、金属バンプ６の表面層
６ｂが溶融し、図３（ｂ）に示すように基板１に半導体
素子７が接合される。リフロー炉は金属パンプ６の表面
層６ｂのみが溶融する温度に加熱するもので、本実施形
態ではおよそ２２０°Ｃに加熱した。こうして、図３
（ｂ）に示すように金属バンプ６のコア部６ａを球状に
保形したまま金属バンプ６の表面層６ｂのみによって半
導体素子７を接合することができる。
バンプ６に当接させ、その状態でリフロー炉を通過させ
る。リフロー炉中を通過する際、金属バンプ６の表面層
６ｂが溶融し、図３（ｂ）に示すように基板１に半導体
素子７が接合される。リフロー炉は金属パンプ６の表面
層６ｂのみが溶融する温度に加熱するもので、本実施形
態ではおよそ２２０°Ｃに加熱した。こうして、図３
（ｂ）に示すように金属バンプ６のコア部６ａを球状に
保形したまま金属バンプ６の表面層６ｂのみによって半
導体素子７を接合することができる。
【００２６】上記のように本実施形態では、半導体素子
７を基板１に接合する場合、半導体素子７に対する加熱
は１回で、しかも金属バンプ６の表面層６ｂの融点温度
（たとえば２２０℃）で加熱すれば足り、熱履歴が生ず
る回数を少なくして、半導体素子７が加熱される温度も
低くて済むことから、半導体素子７に対する熱の影響を
抑えることができてアセンブリ後の半導体素子７の信頼
性を向上させることができる。
７を基板１に接合する場合、半導体素子７に対する加熱
は１回で、しかも金属バンプ６の表面層６ｂの融点温度
（たとえば２２０℃）で加熱すれば足り、熱履歴が生ず
る回数を少なくして、半導体素子７が加熱される温度も
低くて済むことから、半導体素子７に対する熱の影響を
抑えることができてアセンブリ後の半導体素子７の信頼
性を向上させることができる。
【００２７】また、本実施形態のフリップチップ実装用
の基板１を使用することにより、半導体素子７を基板１
に実装した際の応力を低減することができる。すなわ
ち、本実施形態の基板１では金属バンプ６をコア部６ａ
と表面層６ｂによって形成し、半導体素子７を基板１に
接合する際には金属バンプ６の表面層６ｂのみが溶融
し、コア部６ａは元の形状を保持しているから金属バン
プ６の高さが高くでき、基板１に半導体素子７を実装し
た際に基板１と半導体素子７との間で生じる応力を効果
的に緩和することが可能になる。なお、本実施形態の基
板１の場合でも、金属バンプ６の表面層６ｂを溶融した
状態のまま半導体素子７を基板１から若干離間させるこ
とによって金属バンプ６の接合部を柱状に成形すること
が可能である。
の基板１を使用することにより、半導体素子７を基板１
に実装した際の応力を低減することができる。すなわ
ち、本実施形態の基板１では金属バンプ６をコア部６ａ
と表面層６ｂによって形成し、半導体素子７を基板１に
接合する際には金属バンプ６の表面層６ｂのみが溶融
し、コア部６ａは元の形状を保持しているから金属バン
プ６の高さが高くでき、基板１に半導体素子７を実装し
た際に基板１と半導体素子７との間で生じる応力を効果
的に緩和することが可能になる。なお、本実施形態の基
板１の場合でも、金属バンプ６の表面層６ｂを溶融した
状態のまま半導体素子７を基板１から若干離間させるこ
とによって金属バンプ６の接合部を柱状に成形すること
が可能である。
【００２８】本発明では半導体素子７に金属バンプ６を
形成せず、実装用の基板１に金属バンプ６を形成して半
導体素子７を搭載するようにした。したがって、従来の
ように半導体素子７に金属バンプ６を形成するといった
煩雑な工程を省略することができ、フリップチップ実装
工程における材料の歩留りを向上させて製造コストを下
げることができる。
形成せず、実装用の基板１に金属バンプ６を形成して半
導体素子７を搭載するようにした。したがって、従来の
ように半導体素子７に金属バンプ６を形成するといった
煩雑な工程を省略することができ、フリップチップ実装
工程における材料の歩留りを向上させて製造コストを下
げることができる。
【００２９】
【発明の効果】本発明は上述したように、半導体素子を
実装する基板側に金属バンプを形成し、金属バンプをコ
ア部とこのコア部よりも低融点の表面層によって形成し
て、前記表面層のみを溶融することにより半導体素子を
基板に接合する。したがって、基板に半導体素子を接合
するための加熱は１回で、しかも低融点の表面層のみを
溶融して行うから、半導体素子に作用する熱履歴を最小
限にできしかも加熱温度も低くて済むことから半導体素
子の信頼性を向上させることができる。
実装する基板側に金属バンプを形成し、金属バンプをコ
ア部とこのコア部よりも低融点の表面層によって形成し
て、前記表面層のみを溶融することにより半導体素子を
基板に接合する。したがって、基板に半導体素子を接合
するための加熱は１回で、しかも低融点の表面層のみを
溶融して行うから、半導体素子に作用する熱履歴を最小
限にできしかも加熱温度も低くて済むことから半導体素
子の信頼性を向上させることができる。
【００３０】また、金属バンプの表面層のみ溶融して半
導体素子を接合するから、接合後の状態では金属バンプ
との濡れ性の低い第２金属パッド上から金属バンプとの
濡れ性の高い第１金属パッド上に応力が集中し、金属バ
ンプは第１金属パッドのみに溶着して金属バンプの高さ
を高くでき、実装時の半導体素子と基板との間の熱膨張
係数の差に起因する応力を好適に緩和することができ
る。
導体素子を接合するから、接合後の状態では金属バンプ
との濡れ性の低い第２金属パッド上から金属バンプとの
濡れ性の高い第１金属パッド上に応力が集中し、金属バ
ンプは第１金属パッドのみに溶着して金属バンプの高さ
を高くでき、実装時の半導体素子と基板との間の熱膨張
係数の差に起因する応力を好適に緩和することができ
る。
【００３１】また、半導体素子を接合するための金属バ
ンプを基板側に設けることにより、煩雑な半導体素子側
へのバンプ形成工程を省略することができ、フリップチ
ップ実装工程における材料の歩留りを向上させることが
でき、製造コストを削減することができる。
ンプを基板側に設けることにより、煩雑な半導体素子側
へのバンプ形成工程を省略することができ、フリップチ
ップ実装工程における材料の歩留りを向上させることが
でき、製造コストを削減することができる。
【図１】フリップチップ実装用基板の全体構成を示す上
視図である。
視図である。
【図２】基板に成形される金属バンプの製造工程を示す
説明図である。
説明図である。
【図３】基板面への半導体素子の実装工程を示す説明図
である。
である。
１ 基板 １ａ 配線パターン １ｂ ビア ２ 半導体素子実装部 ３ 第１金属パッド ４ 第２金属パッド ５ ソルダレジスト ６ 金属バンプ ６ａ コア部 ６ｂ 表層部 ７ 半導体素子 ７ａ 表面電極 ７ｂ 電極端子 ７ｃ パッシベーション膜 ８ 金層
Claims (7)
- 【請求項１】 半導体素子をフリップチップ実装するフ
リップチップ実装用基板において、 前記基板の半導体素子を搭載する実装面に該半導体素子
の電極の配列に対応させて形成した第１金属層と、 該第１金属層の周縁部とその周囲を覆う第２金属層と、 該第２金属層の周縁部とその周囲を覆う絶縁層と、 前記第１金属層の露出面を覆って形成した金属バンプと
を有し、 前記第１金属層は前記金属バンプに対して濡れ性が高
く、前記第２金属層は前記金属バンプに対する濡れ性が
前記第１金属層に対する濡れ性よりも低いことを特徴と
するフリップチップ実装用基板。 - 【請求項２】 前記第１金属層は、４００°Ｃ以下の融
点を持つ金属バンプに対して濡れ性の高い金属から成
り、前記第２金属層は、前記金属バンプに対する濡れ性
が前記第１金属層に対する濡れ性よりも低い金属から成
ることを特徴とする請求項１記載のフリップチップ実装
用基板。 - 【請求項３】 前記金属バンプは、金属からなる球状の
コア部の表面に、該コア部よりも低融点の金属から成る
表面層が被覆されていることを特徴とする請求項１記載
のフリップチップ実装用基板。 - 【請求項４】 前記球状のコア部の金属の組成が、Ｓｎ
／Ｐｂ＝３／９７〜１０／９０のはんだであり、前記表
面層の金属の組成が、Ｓｎ／Ｐｂ＝６０／４０〜７０／
３０のはんだであることを特徴とする請求項３記載のフ
リップチップ実装用基板。 - 【請求項５】 前記第１金属層は、銅（Ｃｕ），金（Ａ
ｕ），ニッケル（Ｎｉ）のうちのいずれかの金属から成
り、前記第２金属層は、クロム（Ｃｒ），チタン（Ｔ
ｉ），アルミニウム（Ａｌ）のうちのいずれかの金属か
ら成ることを特徴とする請求項１記載のフリップチップ
実装用基板。 - 【請求項６】 半導体素子を搭載する実装面に該半導体
素子の電極の配列に対応させて形成した金属バンプを介
して半導体素子を搭載するフリップチップ実装用基板の
製造方法において、 前記基板の半導体素子を搭載する実装面に金属バンプに
対して濡れ性の高い第１金属層を前記半導体素子の電極
の配列に対応させて形成し、該第１金属層の周縁部とそ
の周囲を覆って前記金属バンプに対して前記第１金属層
に対する濡れ性よりも濡れ性の低い第２金属層を形成
し、該第２金属層の周縁部とその周囲を覆うように絶縁
層を形成した後、電解めっきにより前記第１，第２金属
層の露出面を覆う第３金属層を形成し、該第３金属層を
加熱溶融させて前記第１金属層表面に金属バンプを形成
することを特徴とするフリップチップ実装用基板の製造
方法。 - 【請求項７】 金属バンプの表面に、該金属バンプを形
成する第３金属層よりも低融点の金属層を形成すること
を特徴とする請求項６記載のフリップチップ実装用基板
の製造方法。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7300973A JPH09148693A (ja) | 1995-11-20 | 1995-11-20 | フリップチップ実装用基板及びその製造方法 |
| KR1019960055807A KR100225791B1 (ko) | 1995-11-20 | 1996-11-20 | 플립칩실장용기판 및 그 제조방법 |
| KR1019960057730A KR100350692B1 (ko) | 1995-11-20 | 1996-11-26 | 피검사체를 검사위치에 반송하기 위한 장치 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7300973A JPH09148693A (ja) | 1995-11-20 | 1995-11-20 | フリップチップ実装用基板及びその製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH09148693A true JPH09148693A (ja) | 1997-06-06 |
Family
ID=17891311
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7300973A Pending JPH09148693A (ja) | 1995-11-20 | 1995-11-20 | フリップチップ実装用基板及びその製造方法 |
Country Status (2)
| Country | Link |
|---|---|
| JP (1) | JPH09148693A (ja) |
| KR (1) | KR100225791B1 (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999048145A1 (fr) * | 1998-03-19 | 1999-09-23 | Hitachi, Ltd. | Dispositif a semi-conducteur, procede de fabrication et structure de montage associes |
| JP2012204700A (ja) * | 2011-03-26 | 2012-10-22 | Fujitsu Ltd | インターポーザ基板、インターポーザ基板の製造方法、及び電子装置 |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7749887B2 (en) * | 2007-12-18 | 2010-07-06 | Micron Technology, Inc. | Methods of fluxless micro-piercing of solder balls, and resulting devices |
| KR101019642B1 (ko) * | 2009-04-27 | 2011-03-07 | 삼성전기주식회사 | 인쇄회로기판 제조 방법 |
| JP5692314B2 (ja) * | 2013-09-03 | 2015-04-01 | 千住金属工業株式会社 | バンプ電極、バンプ電極基板及びその製造方法 |
-
1995
- 1995-11-20 JP JP7300973A patent/JPH09148693A/ja active Pending
-
1996
- 1996-11-20 KR KR1019960055807A patent/KR100225791B1/ko not_active IP Right Cessation
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO1999048145A1 (fr) * | 1998-03-19 | 1999-09-23 | Hitachi, Ltd. | Dispositif a semi-conducteur, procede de fabrication et structure de montage associes |
| JP2012204700A (ja) * | 2011-03-26 | 2012-10-22 | Fujitsu Ltd | インターポーザ基板、インターポーザ基板の製造方法、及び電子装置 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100225791B1 (ko) | 1999-10-15 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3262497B2 (ja) | チップ実装回路カード構造 | |
| JP3320979B2 (ja) | デバイスをデバイス・キャリヤ上に直接実装する方法 | |
| JP3063161B2 (ja) | ハンダ・メッキした回路トレースに対するハンダ・バンプ相互接続部を形成する方法 | |
| US7056818B2 (en) | Semiconductor device with under bump metallurgy and method for fabricating the same | |
| JP3300839B2 (ja) | 半導体素子ならびにその製造および使用方法 | |
| KR100344929B1 (ko) | 반도체장치의 제조방법 | |
| JP3393755B2 (ja) | 低融点金属キャップを有するリフローはんだボールによる相互接続構造 | |
| US20070020912A1 (en) | Semiconductor element and a producing method for the same, and a semiconductor device and a producing method for the same | |
| JPH10509278A (ja) | フリップ・チップ技術のコアメタルのハンダ・ノブ | |
| US6774495B2 (en) | Solder terminal and fabricating method thereof | |
| US20040084206A1 (en) | Fine pad pitch organic circuit board for flip chip joints and board to board solder joints and method | |
| JP2007184381A (ja) | フリップチップ実装用回路基板とその製造方法、並びに半導体装置とその製造方法 | |
| JP2001085470A (ja) | 半導体装置及びその製造方法 | |
| JP5562438B2 (ja) | 電子部品実装体、電子部品、基板 | |
| US5877560A (en) | Flip chip microwave module and fabrication method | |
| JP3356649B2 (ja) | 半導体装置及びその製造方法 | |
| JP2003017531A (ja) | 半導体装置 | |
| US6897141B2 (en) | Solder terminal and fabricating method thereof | |
| KR100225791B1 (ko) | 플립칩실장용기판 및 그 제조방법 | |
| EP1039527A2 (en) | Semiconductor device mounting structure | |
| JP3006957B2 (ja) | 半導体装置の実装体 | |
| JP2001094004A (ja) | 半導体装置、外部接続端子構造体及び半導体装置の製造方法 | |
| JPH11135533A (ja) | 電極構造、該電極を備えたシリコン半導体素子、その製造方法及び該素子を実装した回路基板並びにその製造方法 | |
| JPH05136201A (ja) | 半導体装置用電極と実装体 | |
| JP3947436B2 (ja) | 半導体装置 |