CN204481016U - 集成电路封装基板 - Google Patents

集成电路封装基板 Download PDF

Info

Publication number
CN204481016U
CN204481016U CN201520017390.3U CN201520017390U CN204481016U CN 204481016 U CN204481016 U CN 204481016U CN 201520017390 U CN201520017390 U CN 201520017390U CN 204481016 U CN204481016 U CN 204481016U
Authority
CN
China
Prior art keywords
pillar
pad
dielectric layer
matrices
packaging
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201520017390.3U
Other languages
English (en)
Inventor
曾国祥
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Avago Technologies General IP Singapore Pte Ltd
Original Assignee
Zyray Wireless Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zyray Wireless Inc filed Critical Zyray Wireless Inc
Application granted granted Critical
Publication of CN204481016U publication Critical patent/CN204481016U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0361—Stripping a part of an upper metal layer to expose a lower metal layer, e.g. by etching or using a laser
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155—Manufacturing circuit on or in base
    • Y10T29/49156—Manufacturing circuit on or in base with selective destruction of conductive paths

Abstract

本公开涉及集成电路封装基板。提供了一种集成电路(IC)封装基板。在一个实施例中，IC封装基板包括具有第一和第二相对表面的介电层以及设置在介电层中并被布置为接收IC晶片的导电元件矩阵的支柱矩阵。支柱矩阵的每个支柱在介电层的第一表面处被暴露。支柱矩阵的每个支柱延伸穿过介电层以接触附接至介电层的第二表面的金属层。

Description

集成电路封装基板
技术领域
本公开主要涉及用于电子器件的基板，包括在集成电路封装中使用的基板。
背景技术
集成电路(IC)器件可包括被包括在IC封装中的IC晶片。IC晶片可由硅形成并且可以具有形成于其中的电路。IC封装可包括安装IC晶片的IC封装基板。用于将IC晶片安装到IC封装基板的一个配置是倒装芯片配置(flip-chip configuration)，其中，IC晶片的活性表面(active surface)面对IC封装基板。在该配置中，IC晶片的导电元件可用于将IC晶片耦接到IC封装基板上的导电焊盘。例如，导电元件可包括使用回流焊接处理附接到IC封装基板的焊盘的焊料凸块。在回流焊接过处理中，IC晶片可以被压在IC封装基板上并在回流焊炉中被加热使得焊料融化。在焊料冷却后，在IC晶片的导电元件和IC封装基板的焊盘之间形成连接。IC封装基板可进一步包括在相对面上作为IC晶片的焊盘，所述焊盘可用于将IC器件耦接到印制电路板(PCB)，例如，通过引脚或焊料球。
在一个实施方式中，IC晶片可具有沿着其活性表面的外围形成的导电元件。在该实施方式中，IC封装基板可包括以引脚上结合(bond on lead，BoL)配置形成的焊盘。当焊盘为BoL配置，来自IC晶片的连接利用以“扇出”图案或“扇入”图案设置的迹线被布线到IC封装基板上的其它位置。由于内部迹线会与其它迹线交叉，所以BoL配置可能不适于包括遍布其活性表面的以矩阵配置的连接元件的IC晶片。在另一种配置中，IC封装基板包括焊盘矩阵，焊盘矩阵的每个焊盘都通过，例如，过孔，耦接到IC封装基板的另一层。然而，包括焊盘矩阵的传统基板需要昂贵的焊盘上焊接(solder on pad，SOP)处理来将导电元件耦接到IC封装基板的焊盘上，所以传统基板的制造可能会很昂贵。
实用新型内容
根据本公开的一个方面，提供了一种集成电路封装基板，包括：介电层，具有相对的第一表面和第二表面；以及支柱矩阵，设置在介电层中并被布置为接收集成电路晶片的导电元件矩阵，其中，所述支柱矩阵的每个支柱在所述介电层的所述第一表面处被暴露，并且其中，所述支柱矩阵的每个支柱延伸穿过所述介电层以接触附接在所述介电层的所述第二表面的金属层。
其中，所述支柱矩阵的每个支柱的暴露的表面具有为长圆形的形状。
其中，所述支柱矩阵的每个支柱包括铜或铝。
其中，所述支柱矩阵的每个支柱包括有机表面钝化材料。
其中，所述支柱矩阵的每个支柱包括金属镀层。
其中，所述支柱矩阵的每个支柱的暴露的表面在第一方向上比在第二方向上大。
其中，在所述第一方向上的所述支柱矩阵的每个支柱的尺寸至少为在所述第二方向上的支柱的尺寸的两倍大。
其中，所述支柱矩阵的每个支柱接触所述金属层的相应的焊盘。
集成电路封装基板进一步包括：耦接到所述金属层的至少一个焊盘的过孔。
其中，所述过孔是电镀过孔。
根据本公开的另一方面，提供了一种制造集成电路封装基板的方法，包括：形成其上形成有图案的金属层，所述金属层被耦接到介电层的第一表面；形成支柱矩阵，所述支柱矩阵设置在介电层中并被布置为与集成电路晶片的导电元件矩阵匹配，其中，所述支柱矩阵的每个支柱在所述介电层的第二表面处被暴露，其中，所述介电层的所述第一表面与所述介电层的所述第二表面相对，其中，所述支柱矩阵的每个支柱的暴露的表面在第一方向上比在第二方向上大，并且其中，所述支柱矩阵的每个支柱穿过所述介电层延伸到第一介电层的所述第二表面。
其中，所述介电层是第一介电层，并且其中，形成图案化的金属层包括：将第二金属层涂覆到第二介电层；以及蚀刻所述第二金属层以形成所述第一金属层。
所述方法进一步包括：在所述第二介电层中形成过孔。
其中，所述介电层为第一介电层，并且其中，形成所述支柱矩阵包括：将第二金属层涂覆到第二介电层；以及图案化所述第二金属层以形成所述支柱矩阵。
其中，形成所述支柱矩阵进一步包括：将所述第一介电层层叠在所述第二介电层上；以及研磨所述第二介电层以暴露所述支柱矩阵的每个支柱的表面。
其中，所述第二介电层为制造载体。
其中，形成所述支柱矩阵包括：在所述介电层上形成开口矩阵；以及用金属材料填充所述开口矩阵。
其中，形成所述支柱矩阵包括：用保护材料涂覆金属材料。
其中，形成所述支柱矩阵包括：用铜、镍和金中的至少一种电镀金属材料。
附图说明
并入本文并形成本说明书的一部分的附图示出了本公开，并且与说明书一起进一步用于解释本公开的原理并使相关技术领域的技术人员能够制作和使用本公开。
图1示出了具有传统的引脚上结合(BoL)配置的集成电路(IC)封装基板的顶视图。
图2示出了具有传统的焊盘上焊接(SOP)配置的IC封装基板的顶视图。
图3示出了图2中所示的IC封装基板的截面图。
图4示出了根据实施例的具有支柱矩阵的IC封装基板的顶视图。
图5示出了根据实施例的图4中所示的IC封装基板的截面图。
图6示出了根据实施例的支柱的顶视图。
图7和图8示出了根据实施例的图6中所示的支柱的截面图。
图9示出了根据实施例的支柱的顶视图。
图10示出了根据实施例的图9中所示的支柱的截面图。
图11示出了根据实施例的IC晶片和IC封装基板的截面图。
图12示出了根据实施例的提供用于制造IC封装基板的示例性步骤的流程图。
图13示出了根据实施例的提供用于制造IC封装基板的交替的介电层和金属层的示例性步骤的流程图。
图14示出了根据实施例的提供用于制造IC封装基板的支柱矩阵的示例性步骤的流程图。
图15A至15F示出了根据实施例的用于制造IC封装基板的支柱矩阵的方法的制作步骤。
图16示出了根据本实施例的提供用于制造IC封装基板的支柱矩阵的示例性步骤的流程图。
图17A和图17B示出了根据实施例的用于制造IC封装基板的支柱矩阵的方法的制造步骤。
现将结合附图对本公开进行描述。在附图中，相同的参考数字代表相同或功能相似的元件。另外，参考数字最左边的数位标识参考数字首次出现的附图。
具体实施方式
介绍
图1示出了传统基板100的顶视图。基板100包括焊盘102和迹线(trace)104。图1中所示的图案被称为“引脚上凸块”(bump-on-lead，BOL)配置。焊盘102被设置为接收来自集成电路(IC)晶片的导电元件。例如，焊盘102可被设置为接收来自将要被安装到基板100上的IC晶片的凸块或焊线(wire bond)。迹线104将每个相应的焊盘102布线(route，引导)至IC封装基板100的其它位置。例如，迹线104可用于将IC晶片耦接到安装在基板100上的其它组件。在另一个实例中，迹线104可电耦接到过孔，所述过孔可用于将焊盘102耦接到IC封装基板100的底面上，例如，用于耦接到封装级连接元件，例如，引脚或焊球(solder ball)。
焊盘102和/或迹线104可由本领域中的普通技术人员公知的用于IC封装基板制造的各种不同的导电材料形成(例如，铜或铝)。在一个实施方式中，焊盘102可实现为短而窄的迹线。因此，焊盘102和迹线104可通过使用同样的制造处理来形成。例如，焊盘102和迹线104可通过蚀刻金属层(例如，通过使用化学蚀刻剂，机械蚀刻，或光刻蚀刻)来形成。
IC晶片可具有仅形成在IC晶片的活性表面的外围的导电元件。例如，倒装芯片晶片可具有形成在IC晶片的活性表面的外围的焊料凸块。BoL配置可用于具有仅形成在其外围上的导电元件的IC晶片。例如，如图1中所示，焊盘102和迹线104设置为从IC晶片开始的“扇出(fan out，散开)”连接。因为不同的迹线104在这样的“扇出”配置中不相交，所以，可以在单个金属层中进行将IC晶片的连接布线到IC封装基板上的其它位置。
然而，BoL结构不能用于在其活性表面上具有导电元件矩阵的倒装芯片IC晶片。因为焊盘102将必须以矩阵配置被布置，所以扇出配置或扇入配置(fan-in configuration)不能有效地将连接布线到IC封装基板的其它位置。特别是，从焊盘阵列的内焊盘中发出的迹线可能会与IC封装基板的其它迹线相交。例如，从焊盘矩阵中的焊盘中发出的迹线可能会与从相邻焊盘发出的迹线相交。
此外，过孔不能设置在BoL配置的焊盘102下面以允许使用多个层来布线连接。例如，过孔通常需要比BoL配置中可用的焊盘102的尺寸大的焊盘。而且，使得焊盘102尺寸足够大以允许过孔形成在其下面的焊盘102会导致IC晶片的导电元件和焊盘102之间的不太可靠的润湿。特别是，IC晶片的导电元件可以涂覆有足够的焊料以润湿在BoL配置中使用的相对小的焊盘102。然而，较大的焊盘，可能需要比在用于导电元件和焊盘之间的有效润湿导电元件中所提供的焊料更多的焊料，从而会导致导电元件和焊盘之间的连接不可靠。
传统基板100的以上描述参照了“扇出”配置。具有“扇入”配置的传统基板存在类似的缺点。特别是，在扇入配置中，迹线从IC晶片的边缘被布线到IC封装基板的中心。类似于扇出配置，由于耦接到IC晶片的外部导电元件的迹线可能会与耦接到IC晶片的内部导电元件的迹线相交，所以扇入配置不能用于具有导电元件矩阵的IC晶片。
图2示出了IC封装基板200的顶视图。图3示出了沿着IC封装基板200的线A的截面图。如图2中所示，IC封装基板200包括焊盘202的矩阵。每个焊盘202的直径D可大约为105μm。IC封装基板200的间距P可大约为135μm。焊盘202可被设置为接收来自IC晶片的导电元件。例如，焊盘202可配置为接收来自IC晶片的导电凸块。IC晶片的凸块图案可为矩阵图案。
如上所述，当倒装芯片IC晶片在其活性表面具有以矩阵配置设置的导电元件时，IC晶片安装到其上的IC封装基板可能需要多个导电层来布线IC晶片的连接。如图3中所示，每个焊盘202被耦接到相应的焊盘306。焊盘306设置在介电层302中。例如，介电层302可为焊接掩模(soldermask)。焊盘306可为用于布线IC晶片的连接的图案化金属层的一部分。由于焊盘306被包括在IC封装基板200的最上面的金属层内，所以，它们可被称为“L1”焊盘(例如，1级焊盘)。为了提供附加的布线功能使得连接不交叉，IC封装基板200包括第二级布线。例如，如图3中所示，IC封装基板200包括焊盘312。焊盘312可为用于布线来自IC晶片的连接的第二图案化金属层的一部分。由于焊盘312被包括在IC封装基板200的第二高的金属层内，所以它们可被称为“L2”焊盘(例如，2级焊盘)。焊盘306通过过孔310耦接到焊盘312。从而，可提供多级布线使得来自IC晶片的连接可被布线到IC封装基板200上的适当位置。
虽然IC封装基板200的焊盘布局允许对来自具有连接元件矩阵的IC晶片的连接进行布线，但是IC封装基板200的制造可能会相对昂贵。特别是，IC晶片的导电元件通常涂覆有焊料，当焊盘具有相对较小的表面积时，所述焊料足以用于将导电元件润湿附着到IC封装基板上的焊盘。当焊盘具有较大的表面积时，例如，足以允许过孔形成在焊盘下面的表面积，需要将附加焊料以可靠地接合导电元件和焊盘。因此，焊盘202可使用焊盘上焊接(SOP)处理来形成。例如，焊盘202可通过将微小的焊球滴入到介电层302中形成的开口中来形成。然而，微小的焊球不能利用传统的丝网印刷技术来附着。因此，IC封装基板200制造起来是昂贵的。
示例性实施例
在本文所述的实施例中，提供了包括支柱矩阵(matrix of pillar)的IC封装基板。支柱矩阵可用于布线IC晶片的连接而不需要使用昂贵的SOP处理。例如，支柱矩阵的每个支柱可被耦接到IC封装基板的金属层的相应的焊盘，而相应的焊盘可被耦接到相应的过孔。
在一个实例中，每个支柱可具有大致均匀的截面。每个支柱还可以由涂覆或电镀的固体金属材料形成。每个支柱的暴露的表面可具有大致椭圆形或长圆形(oblong)的形状。通过其相对小的表面积，椭圆形或长圆形的形状可便于润湿附着至IC晶片的导电元件而无需通过额外焊接，例如，使用SOP。
支柱矩阵可通过蚀刻金属层以产生图案、用介电材料层叠压支柱矩阵以及研磨层叠的材料以暴露每个支柱的表面来形成。支柱矩阵可从介电材料的顶面延伸到介电材料的底面并且接触图案化金属层的焊盘，例如，L1焊盘。在另一个实施例中，支柱矩阵可通过在介电材料上形成开口(例如，使用激光)、将金属填充到开口中以及蚀刻所述金属材料使得基板的表面大致为平面来形成。
图4示出了根据实施例的IC封装基板400的顶视图。图5示出了沿着线A的IC封装基板400的截面图。如图4中所示，IC封装基板400包括支柱矩阵402。支柱402可被设置为接收IC晶片的对应的导电元件。支柱402之间的间距P可以被定尺寸以与IC晶片的导电元件之间的间距相匹配。每个支柱402可通过使用，例如，回流焊接处理，接合到IC晶片的对应导电元件。
如图4中所示，每个支柱402具有长度L和宽度W。在实施例中，每个支柱402的长度L大约为105μm，并且，每个支柱402的宽度W大约为25-30μm。因此，在每个支柱402的长宽比中，即，每个支柱402的长宽比可近似于3:1。更普遍地说，可使用长宽比x:y，其中x>y。由于相对小的表面积不需要除涂覆到导电元件上以促进导电元件和支柱402之间的润湿的焊料之外的焊料，因此相对高的长宽比可促进接合至IC晶片的导电元件。
如图5中所示，每个支柱402包括涂层502和固态金属部504。支柱402的示例性结构将在下文中参照附图6至图10进行更详细的描述。每个支柱402被电性连接到相应的焊盘506。例如，如图5中所示，每个支柱402可物理地接触相应的焊盘506。焊盘506可包括在IC封装基板400的最上面的金属层内。因此，焊盘506可为L1焊盘。焊盘506可为用于将来自IC晶片的连接布线到基板400上的其它位置的图案化金属层的一部分。
如图5中所示，支柱402设置在介电层508中。在实施例中，介电层508是介电膜叠层。例如，介电层508可为Taiyo Inc.提供的HBI膜。在可选的实施例中，其它类型的介电膜可用于介电层508。例如，介电层508可为焊接掩模，例如，由Taiyo Inc.提供的AUS410焊接掩模，由AjinomotoFine-Techno Co.,Inc.提供的ABF GX13绝缘膜，或由AjinomotoFine-Techno Co.,Inc.提供的ABF GX92绝缘膜。
如图5中所示，介电层508与介电层510接触。介电层510可为传统的基板介电层，例如，传统的预浸材料，或绝缘材料，例如，由AjinomotoFine-Techno Co.,Inc.提供的ABF GX13绝缘膜，或由AjinomotoFine-Techno Co.,Inc.提供的ABF GX92绝缘膜。如图5中所示，每个焊盘506连接到相应的过孔512。过孔512可为填充过孔，例如，填充有诸如铜的导电材料的过孔，或电镀过孔，例如，空心的并电镀有导电材料的过孔。每个过孔512与对应的焊盘514接触。焊盘514可为图案化金属层的一部分。概附加的图案化金属层可提供用于将IC晶片的连接布线到IC封装基板400的其它位置的附加布线资源。如图5中所示，焊盘514被包括在IC封装基板400的第二最高层金属层中并且可为L2焊盘。从而，IC封装基板400可允许多层布线资源将来自IC晶片的连接布线到IC封装基板的其它位置，而不需要昂贵的SOP处理以促进润湿示IC晶片。
图6示出了根据实施例的支柱600的顶视图。如图6中所示，支柱600的暴露的表面具有大致椭圆形或长圆形的形状。图7示出了沿着线B的支柱600的截面图，并且图8示出了沿着线A的支柱600的截面图。如图7所示，支柱600包括涂层702和固态金属部704。固态金属部704物理地接触焊盘708。焊盘708可被包括在IC封装基板的最上金属层内并且因此可以是L1焊盘。支柱600被设置在介电层706中。介电层706可为介电膜，诸如，由Taiyo,Inc.提供的HBI膜。
如图7中所示，介电层706具有第一表面710和第二表面712。第一表面710具有暴露出涂层的微坑(dimple)。微坑714的深度可为，例如，大约3μm或更小。微坑714可促进在回流焊接处理中支柱600和IC晶片的导电元件之间的耦接。在可选的实施例中，表面710可不包括微坑714。在这样的实施例中，介电层706的第一表面710基本上呈平面。
固态金属部704涂覆有涂层702。在实施例中，涂层702可为有机表面钝化(OSP)材料。OSP材料可为防止固态金属部704氧化的水性材料(water-based material)。在可选的实施例中，可省略涂层702。在这样的实施例中，固态金属部704在介电材料706的第一表面710处暴露。
固态金属部704可由用于在基板中形成迹线和其它特征的多种不同类型的金属材料中的一种形成。例如，固态金属部704可由铜或铝形成。如进一步详细描述如下，固态金属部704可通过蚀刻铜层形成。固态金属部704从表面710延伸到焊盘708。因此，固态金属部704将表面710电耦接到焊盘708以允许对来自IC晶片连接进行布线。如图7所示，支柱600具有大致均匀的截面。因此，支柱600可形成为设置在介电层706中的棱柱。
图8示出了沿着图6中所示的线A的支柱600的截面。如图8中所示，支柱600在截面的线A方向上比在截面的线B方向上基本上更长。如上所述，这种高的长宽比可允许增强地湿润附着至IC晶片的导电元件。
图9示出了根据实施例的支柱900的顶视图。如图9中所示，支柱900具有大体上呈长圆形或椭圆形的形状。此外，支柱900镀有电镀材料902。图10示出了沿着图9中的线A的支柱900的截面图。替代了除了涂层，例如，OSP涂层，可以使用电镀材料902。电镀材料902可包括，例如，铜、镍、锡或金中的一种或多种。在另一个实施例中，电镀材料902可以通过利用使用二元合金，诸如锡-金(SnAg)合金或锡-铜(SnCu)合金的二元电镀来实现。电镀材料902可用于增强对IC晶片的导电元件的湿润。
如图10所示，支柱900设置在介电层1002中。支柱900包括与焊盘1004接触的固态金属部1003。焊盘1004可为L1焊盘，其为图案化金属层的一部分。如图10所示，介电层1002的第一表面1006和第二表面1008两者基本上呈平面。另外，在图10的实施例中，支柱900的固态金属部1003在第一表面1006(没有涂层)处被暴露。电镀材料902设置在该暴露的固态金属部的顶部。在可选的实施例中，固态金属部1003可涂覆有，例如，OSP涂层。
图11示出了根据实施例的示出IC晶片1102和IC封装基板1110的截面图。如图11所示，IC晶片1102包括耦接到导电焊盘1105的导电元件1103。导电元件1103包括柱(post)1104和焊接部1106。例如，导电元件1103可为焊接凸块，其中，每个凸块包括涂覆有焊接部1106的柱1104。柱1104可由各种不同类型的导电材料，例如，铜或铝，形成。焊接部1106可用于促进晶片1102和IC封装基板1110之间的润湿。例如，在回流处理中，晶片1102可被压到基板1110上。然后可以将该组合体加热从而使得焊料融化并且在IC晶片1102和IC封装基板1110之间形成连接。
如图11中所示，IC封装基板1110包括支柱矩阵1112，L1焊盘1114，过孔1116，以及L2焊盘1118。支柱矩阵1112以及L1焊盘1114设置在介电层1120中。介电层1120可为介电膜，例如，由Taiyo，Inc.提供的HBI膜，或焊接掩模，诸如，由Taiyo，Inc.提供的焊接掩模AUS 310。过孔1116和焊盘1118设置在介电层1122中。介电层1122可为传统基板介电层，例如，预浸材料。
如图11中所示，IC晶片1102的每个导电元件1103由支柱矩阵1112中的相应一个支柱接收。每个支柱1112将导电元件1103中的相应一个导电元件1103耦接到相应的L1焊盘1114。每个L1焊盘1114通过过孔1116电耦接到对应的一个L2焊盘1118。因此，在图11的实施例中，IC封装基板1110提供两层布线资源以布线来自IC晶片1102的连接。虽然，图11所示的实施例示出了具有两个金属层的IC封装基板1110，但是在可选的实施例中，可以使用具有两个以上金属层(例如，四个金属层)的基板。
图12示出了根据实施例的制造IC封装基板的方法。并不是方法1200的所有步骤都有可能需要，也不是图12中所示的所有步骤都必须按照所示的顺序发生。
在步骤1202中，形成交替的介电层和金属层。步骤1202的实例在下文中参照图13进行更详细的描述。在步骤1204中，形成支柱矩阵。步骤1204在下文中参照图14至图17进行更详细地描述。如下文中详细描述的，步骤1202和1204可以按任何顺序发生。例如，可先形成IC封装基板的交替的介电层和金属层，然后可在该结构上形成支柱矩阵。或者，可在制造载体上形成支柱矩阵，然后可将交替的介电材料和金属层耦接到该支柱矩阵。
图13示出了根据实施例的用于制造IC封装基板的交替的金属层和介电层的方法。并不是方法1300的所有步骤都有可能需要，也不是图13中所示的所有这些步骤都必须按照所示的顺序发生。
在步骤1302中，设置介电层。例如，可以设置用于基板制造中的预浸材料或其它传统介电层。
在步骤1304中，可在介电层中形成一个或多个过孔。如上所述，过孔可以是电镀过孔，例如是空心的且镀有导电材料的过孔，或是填充过孔，例如，填充有介电材料的过孔。如相关领域的技术人员基于本文的公开内容可以理解的，过孔可用于电连接IC封装基板的不同的金属层。过孔可通过，例如，将激光束引导到介电层或在介电层中钻孔，来形成。孔可填充或镀有导电材料(例如，铜或铝)。
在步骤1306中，将金属层涂覆到(apply to，施加到)所述介电层。例如，可将铜层涂覆到所述介电层，例如，通过铜带。在进一步的实施例中，可将金属层涂覆到介电层的顶面和底面。
在步骤1308中，可图案化金属层。例如，可将所述金属层图案化以形成迹线和焊盘。焊盘可用于接收来自IC晶片的连接。迹线可用于将这些连接布线到IC封装基板中的其它位置。可以通过蚀刻金属层，例如，使用化学，机械或光刻蚀刻处理，来图案化金属层。
在步骤1310中，确定IC封装基板的所有层是否完成。例如，IC封装基板可包括多个金属层。在这样的实施例中，流程1300可返回到步骤1302，其中，设置另外一个介电层，并且另外一层金属可涂覆到其上。通过设置多个图案化的金属层，附加布线资源可被包括在最终基板中。
图14示出了根据实施例的形成支柱矩阵的方法。并不是方法1400的所有步骤都有可能需要，也不是图14中所示的所有这些步骤都必须按照所示的顺序发生。参照图15A至图15D中所示的实施例对方法1400进行描述，但并不限于该实施例。
在步骤1402中，将金属层涂覆到平面层上。例如，如图15A所示，将金属层1502涂覆到平面层1504。在实施例中，金属层1502可为铜带。在实施例中，平面层1504可为制造载体。制造载体可为用于构建其它材料的固态的平面元件。制造载体可由例如金属或陶瓷材料形成。当金属层被涂覆到制造载体时，可在金属层和制造载体之间提供阻隔层(barrierlayer)。例如，阻隔层可包括镍并且可用于在处理过程中保护金属材料。例如，当IC封装基板的交替的介电和金属层之前或独立于IC封装基板的交替的介电和金属层形成支柱矩阵时，可使用制造载体。在可选的实施例中，平面层1504可为IC封装基板的一层。例如，平面层1504可为其上形成有图案化金属层的预浸材料(prepreg material)。在进一步的实施例中，平面层可为基板的L1金属层。
在步骤1404中，将光刻胶层涂覆到金属层上。例如，如图15A中所示，将光刻胶层1506涂覆到金属层1502上。
在步骤1406中，光刻胶层被图案化，并且在步骤1408中，蚀刻暴露的区域。例如，如图15B中所示，光刻胶层1506可以被图案化。例如，光刻胶层1506可利用光刻处理被图案化。然后，可蚀刻金属层1502的剩余的暴露区域。蚀刻留下了由光刻胶层1506的剩余部分保护的金属层1502的部分。
在步骤1412中，去除光刻胶层。例如，可使用化学腐蚀剂来去除所述光刻胶层。在另一个实施例中，光刻胶层可通过例如研磨处理机械地去除。
在步骤1414中，用介电材料层叠平面层。例如，如图15C中所示，膜1508层叠在平面层1504上。在用膜1508层叠平面层1504中，金属层1502的剩余部分被设置在膜1508中。介电膜1508可为由Taiyo,Inc.提供的HBI膜，或其它类型的介电膜。例如，介电膜1508可为焊接掩模材料，例如，由Taiyo,Inc.提供的焊接掩模AUS310或焊接掩模AUS320。
在步骤1414中，对介电膜进行了研磨以暴露金属层的剩余图案化的部分。例如，如图15D中所示，介电膜1508被研磨从而使得金属层1502的剩余部分被暴露。在实施例中，可基于其承受机械研磨处理的能力来选择用于介电膜1508的材料。例如，由Taiyo,Inc.制造的HBI电介质可以特别适合于承受机械研磨处理。
在步骤1416中，对所述金属层的暴露部分进行电镀和/或涂覆。例如，如图15D中所示，金属层1502的暴露的部分可涂覆有涂层1510。涂层1510可为防止金属层1502的暴露的部分氧化的OSP涂层。
如上所述，平面层可以为一层基板层或制造载体。在平面层为制造载体的实施例中，在金属层被暴露之后，基板层可设在暴露的金属层上。例如，在图15E中，包括图案化的L1金属层1514、过孔1516和介电材料1518的基板层1512可设置在金属层1502和介电膜1508上。在实施例中，可使用图13的方法形成基板层1512。还可设置附加的基板层(例如，用于2-级基板的两个基板层或用于4-级基板的四个基板层)。然后，可以去除制造载体，并且可对金属层的剩余的暴露部分进行涂覆和/或电镀。例如，在图15F中，去除平面层1504，并且金属层1502的暴露的部分由涂层1510涂覆。
方法1400的步骤提供了使用“减去处理(subtractive process)”，例如，其中金属层的未使用区域被蚀刻掉的处理，形成支柱矩阵的示例性实施例。在另一个实施例中，可使用“加上处理(additive process)”。例如，在加上处理中，可将光刻胶层涂覆到平面层，例如，制造载体或一层IC封装基板。然后，光刻胶可以被图案化(例如，通过使用光刻处理)以在光刻胶层中产生开口矩阵。开口可填充有金属，例如，利用金属电镀处理，以产生支柱矩阵。如果金属电镀处理导致在光刻胶区域上形成平面金属层，可以蚀刻金属层从而仅留下开口中的金属区域以及未暴露的光刻胶区域。然后，可通过尤其适合于光刻胶材料的蚀刻处理(例如，用于特定光刻胶材料的化学蚀刻处理)来去除光刻胶区域。
一旦去除了光刻胶层，然后可用介电膜层叠平面层(例如，制造载体)。可去除支柱矩阵上方的介电膜的部分。例如，可研磨介电膜以暴露支柱矩阵。可选地，然后可形成基板的交替的金属层和介电层(在层叠制造载体之前)，例如，使用方法1300的步骤。在这样的实施例中，然后可以去除制造载体，并且暴露的支柱矩阵的表面可涂覆有OSP涂层和/或包括镍、金或锡中的一种或多种的涂层。然后用介电膜层叠所得的基板。
图16示出了根据本实施例的形成支柱矩阵的方法。并不是方法1600的所有步骤都有可能需要，也不是图16中所示的所有这些步骤都必须按照所示的顺序发生。参照图17A至图17B中所示的实施例描述了方法1600，但并不限于该实施例。
在步骤1602中，用介电膜层叠平面层。在步骤1604中，在膜中形成开口。例如，如图17A所示，介电膜被涂覆到平面层1702。平面层1702可为制造载体或IC封装基板的一部分(例如，基板的L1金属层)。在介电膜1704中形成开口。在实施例中，可利用直接引导到介电膜1704的特定区域的激光形成开口1706。
在步骤1606中，可将导电材料涂覆到膜中的开口。在步骤1608中，膜被研磨成均匀的厚度。例如，如图17B所示，将导电材料层1706,例如，诸如铜或铝的金属，涂覆到开口1708。可使用，例如，金属沉积处理，来涂覆导电材料1706。此外，介电膜1704可被研磨成均匀的厚度。
在可选的实施例中，在步骤1606中，使用电镀处理来涂覆导电材料。因此，导电材料的表面形成平面(导电)表面。然后，可以去除电镀材料的一部分，使得支柱矩阵在介电膜的表面出被暴露。例如，可使用蚀刻处理(例如，机械、光刻或化学蚀刻处理)去除导电材料的一部分。
应当理解的是，在具体实施方式部分而不是实用新型内容和摘要部分，旨在被用来解释权利要求。实用新型内容和摘要部分可用来阐述一个或多个但不是所有如发明人(多个)所设想的本公开的示例性实施例，因此，并不旨在以任何方式限制本公开和所附权利要求。
已经借助于示出特定功能的实施和其关系的功能构造模块在上文中描述本公开。为了方便描述，这些功能构造模块的边界已经在本文中被随意地定义。只要特定功能和其关系能够被适当地执行，可以定义可选的边界。
具体实施例的以上描述将充分揭示本公开的一般性质，使得人们可以无需过度实验而在不脱离本公开的一般概念的情况下通过运用本领域技术范围的知识容易地修改和/或适应这种具体实施例的各种应用。因此，基于本文所呈现的教导和指导，这样的适应和修改意为在所公开的实施例的等同物的含义和范围内。应当理解的是，本文中的措辞或术语是用于描述而非限制的目的，从而本说明书的术语或措辞将由本领域技术人员根据所述教导和指导来解释。
本公开的宽度和范围不应由任何以上描述的示例性实施例来限制，而应当仅根据以下权利要求和它们的等同物来定义。
在本申请中的权利要求不同于母案申请或其它相关申请的权利要求。因此，申请人撤销在母案申请或与本申请相关的任何前任申请中做出的权利要求范围的放弃。因此，建议审查员可能需要重新审查任何撤销的此类先前放弃和引用的参考文献。进一步地，还提醒审查员在本申请中做出的任何放弃都不应被曲解到母案申请或针对母案申请。

Claims (10)

1.一种集成电路封装基板，包括：
介电层，具有相对的第一表面和第二表面；以及
支柱矩阵，设置在介电层中并被布置为接收集成电路晶片的导电元件矩阵，
其中，所述支柱矩阵的每个支柱在所述介电层的所述第一表面处被暴露，并且其中，所述支柱矩阵的每个支柱延伸穿过所述介电层以接触附接在所述介电层的所述第二表面的金属层。
2.根据权利要求1所述的集成电路封装基板，其中，所述支柱矩阵的每个支柱的暴露的表面具有为长圆形的形状。
3.根据权利要求1所述的集成电路封装基板，其中，所述支柱矩阵的每个支柱包括铜或铝。
4.根据权利要求1所述的集成电路封装基板，其中，所述支柱矩阵的每个支柱包括金属镀层。
5.根据权利要求1所述的集成电路封装基板，其中，所述支柱矩阵的每个支柱被物理地连接到所述金属层的相应的焊盘。
6.根据权利要求1所述的集成电路封装基板，其中，所述支柱矩阵的每个支柱的暴露的表面在第一方向上比在第二方向上大。
7.根据权利要求6所述的集成电路封装基板，其中，在所述第一方向上的所述支柱矩阵的每个支柱的尺寸至少为在所述第二方向上的支柱的尺寸的两倍大。
8.根据权利要求1所述的集成电路封装基板，其中，所述支柱矩阵的每个支柱接触所述金属层的相应的焊盘。
9.根据权利要求8所述的集成电路封装基板，进一步包括：耦接到所述金属层的至少一个焊盘的过孔。
10.根据权利要求9所述的集成电路封装基板，其中，所述过孔是电镀过孔。
CN201520017390.3U 2014-01-09 2015-01-09 集成电路封装基板 Active CN204481016U (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/151,506 US9373576B2 (en) 2014-01-09 2014-01-09 Flip chip pad geometry for an IC package substrate
US14/151,506 2014-01-09

Publications (1)

Publication Number Publication Date
CN204481016U true CN204481016U (zh) 2015-07-15

Family

ID=52133779

Family Applications (2)

Application Number Title Priority Date Filing Date
CN201510011893.4A Active CN104779236B (zh) 2014-01-09 2015-01-09 用于ic封装基板的倒装芯片焊盘几何结构
CN201520017390.3U Active CN204481016U (zh) 2014-01-09 2015-01-09 集成电路封装基板

Family Applications Before (1)

Application Number Title Priority Date Filing Date
CN201510011893.4A Active CN104779236B (zh) 2014-01-09 2015-01-09 用于ic封装基板的倒装芯片焊盘几何结构

Country Status (4)

Country Link
US (1) US9373576B2 (zh)
EP (1) EP2894667A1 (zh)
CN (2) CN104779236B (zh)
HK (1) HK1209899A1 (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101585554B1 (ko) * 2014-01-22 2016-01-14 앰코 테크놀로지 코리아 주식회사 임베디드 트레이스 기판과 그의 범프 형성 방법
KR101672641B1 (ko) * 2015-07-01 2016-11-03 앰코 테크놀로지 코리아 주식회사 반도체 디바이스의 제조 방법 및 이에 따른 반도체 디바이스
CN104966709B (zh) 2015-07-29 2017-11-03 恒劲科技股份有限公司 封装基板及其制作方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6495442B1 (en) * 2000-10-18 2002-12-17 Magic Corporation Post passivation interconnection schemes on top of the IC chips
US8592989B2 (en) 2007-02-09 2013-11-26 Stats Chippac Ltd. Integrated circuit package system with bump over via
JP5436963B2 (ja) 2009-07-21 2014-03-05 新光電気工業株式会社 配線基板及び半導体装置
US8445329B2 (en) 2009-09-30 2013-05-21 Ati Technologies Ulc Circuit board with oval micro via

Also Published As

Publication number Publication date
CN104779236A (zh) 2015-07-15
HK1209899A1 (zh) 2016-04-08
CN104779236B (zh) 2018-10-02
US9373576B2 (en) 2016-06-21
US20150194378A1 (en) 2015-07-09
EP2894667A1 (en) 2015-07-15

Similar Documents

Publication Publication Date Title
JP6001524B2 (ja) ピン・インタフェースを有する多層配線エレメント
US8299368B2 (en) Interconnection element for electric circuits
JP4660643B2 (ja) プリ半田構造を形成するための半導体パッケージ基板及びプリ半田構造が形成された半導体パッケージ基板、並びにこれらの製法
JP5138277B2 (ja) 配線基板およびその製造方法
US20100132998A1 (en) Substrate having metal post and method of manufacturing the same
US20060219567A1 (en) Fabrication method of conductive bump structures of circuit board
JP2012146793A (ja) 配線基板及びその製造方法
US20090102050A1 (en) Solder ball disposing surface structure of package substrate
US20050054187A1 (en) Method for forming ball pads of BGA substrate
US20080036079A1 (en) Conductive connection structure formed on the surface of circuit board and manufacturing method thereof
CN107154388B (zh) 半导体封装件及其制造方法
US7627946B2 (en) Method for fabricating a metal protection layer on electrically connecting pad of circuit board
JP2016076533A (ja) バンプ付きプリント配線板およびその製造方法
CN204481016U (zh) 集成电路封装基板
CN1980530A (zh) 电路板导电凸块结构的制法
JP7301919B2 (ja) 制約されたはんだ相互接続パッドを備える回路基板
JP2010232616A (ja) 半導体装置及び配線基板
US9532468B2 (en) Printed wiring board and method for manufacturing printed wiring board
JP2019021752A (ja) 配線基板、電子機器、配線基板の製造方法及び電子機器の製造方法
US7544599B2 (en) Manufacturing method of solder ball disposing surface structure of package substrate
KR102380834B1 (ko) 인쇄회로기판, 반도체 패키지 및 이들의 제조방법
JP6473002B2 (ja) バンプ付きプリント配線板
JP2016122776A (ja) バンプ付きプリント配線板およびその製造方法
US20080083115A1 (en) Method for repairing metal finish layer on surface of electrical connection pad of circuit board
JP6220799B2 (ja) 配線基板及びその製造方法

Legal Events

Date Code Title Description
C14 Grant of patent or utility model
GR01 Patent grant
TR01 Transfer of patent right

Effective date of registration: 20170306

Address after: Singapore Singapore

Patentee after: Avago Technologies Fiber IP Singapore Pte. Ltd.

Address before: American California

Patentee before: Zyray Wireless Inc.

TR01 Transfer of patent right
TR01 Transfer of patent right

Effective date of registration: 20181019

Address after: Singapore Singapore

Patentee after: Annwa high tech Limited by Share Ltd

Address before: Singapore Singapore

Patentee before: Avago Technologies Fiber IP Singapore Pte. Ltd.

TR01 Transfer of patent right