JP2016076533A - バンプ付きプリント配線板およびその製造方法 - Google Patents
バンプ付きプリント配線板およびその製造方法 Download PDFInfo
- Publication number
- JP2016076533A JP2016076533A JP2014204503A JP2014204503A JP2016076533A JP 2016076533 A JP2016076533 A JP 2016076533A JP 2014204503 A JP2014204503 A JP 2014204503A JP 2014204503 A JP2014204503 A JP 2014204503A JP 2016076533 A JP2016076533 A JP 2016076533A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- wiring board
- printed wiring
- insulating layer
- electroless plating
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4007—Surface contacts, e.g. bumps
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5385—Assembly of a plurality of insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
- H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
- H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
- H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
- H01L2225/1047—Details of electrical connections between containers
- H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5383—Multilayer substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
- H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
- H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1515—Shape
- H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/03—Conductive materials
- H05K2201/0332—Structure of the conductor
- H05K2201/0364—Conductor shape
- H05K2201/0367—Metallic bump or raised conductor not used as solder bump
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/09563—Metal filled via
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/04—Soldering or other types of metallurgic bonding
- H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】ソルダーレジストの開口内に導体を確実に形成し、パッケージ基板と半導体との接続部となるバンプの高さのばらつきを低減して、パッドを半導体素子のバンプに確実に接続することである。
【解決手段】絶縁材料からなる基部絶縁層と、前記基部絶縁層上に形成された、導体パッドを含む導体層と、前記基部絶縁層上に形成され、前記導体パッドを露出する開口を有する被覆絶縁層と、前記露出した導体パッド上に形成されたバンプと、を具えるバンプ付きプリント配線板において、前記バンプは、前記露出した導体パッド上に形成された無電解めっき金属層と、前記無電解めっき金属層上に形成されたはんだ層と、を有しており、前記無電解めっき金属層の上端面は中央部が周辺部より凹んでいる。
【選択図】図1
【解決手段】絶縁材料からなる基部絶縁層と、前記基部絶縁層上に形成された、導体パッドを含む導体層と、前記基部絶縁層上に形成され、前記導体パッドを露出する開口を有する被覆絶縁層と、前記露出した導体パッド上に形成されたバンプと、を具えるバンプ付きプリント配線板において、前記バンプは、前記露出した導体パッド上に形成された無電解めっき金属層と、前記無電解めっき金属層上に形成されたはんだ層と、を有しており、前記無電解めっき金属層の上端面は中央部が周辺部より凹んでいる。
【選択図】図1
Description
本発明は、バンプ付きプリント配線板およびその製造方法に関する。
特許文献1は、パッケージ基板を開示している。そして、特許文献1は、パッケージ基板と半導体素子との接続部となるバンプを被覆絶縁層としてのソルダーレジスト層の開口内の導体パッド上へのはんだボールの搭載により形成することを示している。
パッケージ基板と半導体素子との接続部となるバンプは、ソルダーレジスト層の開口内の導体パッド上へのはんだボールの搭載やはんだペーストの印刷によって形成されているが、バンプピッチの微細化の要求に伴い、既存の方法ではソルダーレジスト層の開口内にはんだを確実に充填することが困難になってきている。
このため、ソルダーレジスト層の開口内にハンダ付け性が良い無電解スズめっきを充填し、この無電解スズめっきからなるバンプを半導体素子のバンプと加圧接続するバンプ接続方法が検討されているが、無電解スズめっきは他の無電解めっきと比較して長時間処理が必要となり、ラック方式で多数の基板を一括して長時間処理する場合等にめっき液切れの偏りにより被めっき領域が基板内で偏る場合があることから、めっき高さのばらつきが大きくなって半導体素子との接続時に導通不良を引き起こす可能性がある。
本発明の目的は、被覆絶縁層の開口内に導体を確実に形成し、パッケージ基板と半導体素子との接続部となるバンプの高さのばらつきを低減して、パッドを半導体素子のバンプに確実に接続することである。
本発明のバンプ付きプリント配線板は、
絶縁材料からなる基部絶縁層と、
前記基部絶縁層上に形成された、導体パッドを含む導体層と、
前記基部絶縁層上に形成され、前記導体パッドを露出する開口を有する被覆絶縁層と、
前記露出した導体パッド上に形成されたバンプと、
を具えるものであって、
前記バンプは、前記露出した導体パッド上に形成された無電解めっき金属層と、前記無電解めっき金属層上に形成されたはんだ層と、を有しており、
前記無電解めっき金属層の上端面は中央部が周辺部より凹んでいる。
絶縁材料からなる基部絶縁層と、
前記基部絶縁層上に形成された、導体パッドを含む導体層と、
前記基部絶縁層上に形成され、前記導体パッドを露出する開口を有する被覆絶縁層と、
前記露出した導体パッド上に形成されたバンプと、
を具えるものであって、
前記バンプは、前記露出した導体パッド上に形成された無電解めっき金属層と、前記無電解めっき金属層上に形成されたはんだ層と、を有しており、
前記無電解めっき金属層の上端面は中央部が周辺部より凹んでいる。
本発明のバンプ付きプリント配線板の製造方法は、
絶縁材料からなる基部絶縁層と、前記基部絶縁層上に形成された、導体パッドを含む導体層と、前記基部絶縁層および前記導体層上に形成された被覆絶縁層と、を有するプリント配線板を準備することと、
前記被覆絶縁層を貫通して前記導体パッドに至る開口を形成することと、
前記開口内に前記パッドに電気的に接続するとともに上端面の中央部が周辺部より凹んでいる無電解めっき金属層を形成することと、
前記無電解めっき金属層の上端面上のみに、粘着層を用いてはんだを搭載することと、
前記はんだを加熱によりリフローさせて前記無電解めっき金属層の上端面上に前記被覆絶縁層の上面から突出したはんだ層を形成し、少なくとも前記無電解めっき金属層と前記はんだ層とによりバンプを構成することと、
を有する。
絶縁材料からなる基部絶縁層と、前記基部絶縁層上に形成された、導体パッドを含む導体層と、前記基部絶縁層および前記導体層上に形成された被覆絶縁層と、を有するプリント配線板を準備することと、
前記被覆絶縁層を貫通して前記導体パッドに至る開口を形成することと、
前記開口内に前記パッドに電気的に接続するとともに上端面の中央部が周辺部より凹んでいる無電解めっき金属層を形成することと、
前記無電解めっき金属層の上端面上のみに、粘着層を用いてはんだを搭載することと、
前記はんだを加熱によりリフローさせて前記無電解めっき金属層の上端面上に前記被覆絶縁層の上面から突出したはんだ層を形成し、少なくとも前記無電解めっき金属層と前記はんだ層とによりバンプを構成することと、
を有する。
図1は、本発明のバンプ付きプリント配線板の一実施形態を示す断面図である。実施形態のバンプ付きプリント配線板は、絶縁材料からなる基部絶縁層1と、基部絶縁層上に形成された、複数の導体パッド2aを含む導体層2と、基部絶縁層1上に形成され、各々導体パッド2aを露出する複数の開口3aを有する被覆絶縁層3と、各開口3aから露出した導体パッド2a上に形成されたバンプ4とを具えるものであり、各バンプ4は、各開口3aから露出した導体パッド2a上に形成された無電解めっき金属層5と、無電解めっき金属層5上に形成されて被覆絶縁層3の上面から突出したはんだ層6とを有しており、無電解めっき金属層5の上端面は中央部が周辺部より凹んでいる。無電解めっき金属層5とはんだ層6との間には合金層7が形成されている。基部絶縁層1は、図示されているような単層のものでもよいが、複数層の積層構造を有し、それらの絶縁層間に導体層2が形成されているものでもよい。
基部絶縁層1を形成する絶縁材料は、エポキシ等の樹脂でもよいがセラミックでもよい。導体層2は、導電性金属であればよいが銅であると好ましい。被覆絶縁層3を形成する材料は、ABF(味の素ビルドアップフィルム:商品名)でもよいが通常のソルダーレジストでもよい。バンプ4同士のピッチ(中心間距離)は、30μm以上で80μm以下が好ましい。これにより例えば搭載した半導体素子同士を超高密度配線で接続するパッケージ基板を形成できる。バンプ4を形成する無電解金属めっきは、無電解銅めっきでもよいが無電解ニッケルめっきが好ましい。無電解ニッケルめっきは無電解銅めっきよりも短時間で厚く形成されるからである。無電解銅めっきや無電解ニッケルめっきは、バンプピッチの微細化の要求に伴って微細化した被覆絶縁層3の開口3a内に確実に充填されるので、バンプ4の高さが揃いやすい。
各導体パッド2aは、SMD(Solder Mask Defined)タイプのものが好ましい。SMDタイプの導体パッドでは、図示されるように導体パッド2aの一部が被覆絶縁層3の開口3aから露出される。各開口3aから露出した導体パッド2a上に形成された無電解めっき金属層5の上端面は中央部が周辺部より凹んでいる。無電解めっき金属が開口3aの内周面上と導体パッド2aの露出面上から開口中央に向かって積層してゆくからである。
無電解めっき金属層5がニッケルからなる場合に、無電解めっき金属層5上に形成されたはんだ層6がスズからなるものであると好ましい。ニッケルとスズを強固に結合するニッケル−スズ合金の金属間化合物で合金層7が形成されるからである。
無電解めっき金属層5を形成する無電解ニッケルめっき内のリンの含有量は、5%以上で12%以下であると好ましい。リンの含有量が5%よりも少ないとマイグレーションによる絶縁低下を起こし易くなり、リンの含有量が12%よりも多いと後述のはんだバンプ6の密着強度が低下する。
以下に、本発明のバンプ付きプリント配線板の製造方法の実施形態が図面に基づいて説明される。図2(A)〜(E)は、本発明のバンプ付きプリント配線板の製造方法の実施形態を示す断面図である。
実施形態のバンプ付きプリント配線板の製造方法では、図2(A)に示されるように、基部絶縁層1と基部絶縁層1上に形成されている導体層2とを有する中間基板が準備され、基部絶縁層1および導体層2上に被覆絶縁層3が形成されている。基部絶縁層1は、例えばエポキシ等の樹脂やセラミックで形成されている。導体層2は、例えばアディティブ法、セミアディティブ法、サブトラクティブ法等によって形成される。導体層2は、例えば銅で形成されている。導体層2は、半導体素子などの電子部品を搭載するための複数の導体パッド2aと、信号線や電源等の図示されない配線とを含む。被覆絶縁層3は、例えばエポキシ等の絶縁樹脂からなるソルダーレジストで形成されている。
図2(B)に示されるように、被覆絶縁層3に、その被覆絶縁層3を貫通して導体パッド2aに至る開口3aが形成される。被覆絶縁層3の開口3aは、この実施形態ではレーザ、好ましくは小径孔の形成に適しているUVレーザで形成される。レーザの出力を高くすることにより、被覆絶縁層3が十分に溶融し、開口3aの内壁面は導体パッド2aの表面に対し直線的に交差する倒立裁頭円錐状となる。レーザ光束を絞ることにより、交差角を45°以上で90°未満とする。開口3aの開口ピッチ(中心間距離)は好ましくは30μm以上で80μm以下とする。開口径は好ましくは開口ピッチの1/2以下とし、例えば開口ピッチ55μmに対し開口径25μmとする。
図2(C)に示されるように、被覆絶縁層3の開口3a内に無被覆絶縁層3の上面付近まで電解めっき金属層5が形成される。無電解めっき金属層5は、例えば無電解ニッケルめっきで形成される。無電解めっき金属層5は、無電解銅めっきで形成されてもよい。
無電解めっき金属は開口3aの内周面上と開口3a内の導体パッド2aの露出面上から開口中央に向かって積層してゆくため、無電解めっき金属層5の上端面5aは、被覆絶縁層3の開口3aの内周面に隣接する周辺部より中央部が凹んだ状態に形成されてゆく。無被覆絶縁層3の上面付近まで電解めっき金属層5が形成された時点で、無電解めっき金属の生成を止める。
図2(D)に示されるように、無電解めっき金属層5の上端面5a上に粘着層8が形成される。粘着層8は、例えば無電解めっき金属層5を形成する金属と作用して粘着性を発現する化合物が被覆絶縁層3の全体に塗布された後、その化合物が開口3a内を除いて洗浄等により被覆絶縁層3の上面上から除去されることで、無電解めっき金属層5の上端面5a上のみに形成される(例えば昭和電工株式会社のSJ(スーパージャフィット)法:特開平10−51119号公報参照)。粘着層8は、SJ法の代わりに、マスク等を用いて粘着剤が開口3a内に選択的に供給されることで、無電解めっき金属層5の上端面5a上のみに形成されてもよい。
図2(E)に示されるように、被覆絶縁層3の開口3a内で無電解めっき金属層5の上端面5a上の粘着層8上に、例えばスズ粉末からなるはんだ粉末9が付着される。はんだ粉末9は、例えば被覆絶縁層3の全体に散布された後、開口3a内を除いて吸引等により被覆絶縁層3の上面上から除去されることで、粘着層8上のみに付着される。
その後、この基板を加熱してはんだ粉末9をリフローさせることにより、図1に示されるように、無電解めっき金属層5の上端面5a上のみに被覆絶縁層3の上面から突出したはんだ層6が形成されるとともに、その無電解めっき金属層5の上端面5aとはんだ層6との間に、無電解めっき金属層5を形成する金属とはんだ層を形成する金属との金属間化合物(IMC)からなる合金層7が形成されて、実施形態のバンプ付きプリント配線板が製造される。
はんだ粉末9の量や粒径を調節することにより、任意の高さのはんだ層6を形成することができる。はんだ層6の高さは、好ましくは12〜15μmとされる。無電解めっき金属層5を形成する金属をニッケルとするとともにはんだ層を形成する金属をスズとすることにより、ニッケル−スズ合金の合金層7を形成することができ、はんだ層6を無電解めっき金属層5に強固に接合することができる。
無電解めっき金属層5の上端面5aの中央部が上端面5aの周辺部より凹んでいることから、はんだ粉末9が開口3a内に保持されやすく、また上端面が平坦な場合と比較して上端面5aの面積が大きくなるので、はんだ層6と無電解めっき金属層5との接合力が大きくなる。
実施形態のバンプ付きプリント配線板およびその製造方法によれば、被覆絶縁層3の開口3a内に導体からなる無電解めっき金属層5、はんだ層6および合金層7を確実に形成して、これら無電解めっき金属層5、はんだ層6および合金層7でバンプを構成し、パッケージ基板と半導体素子との接続部となるバンプの高さのばらつきを低減して、パッド2aを半導体素子のバンプに確実に接続することができる。
なお、無電解めっき金属層5の上端面5a上にはんだ層6および合金層7を形成する方法として、上述した粘着層8とはんだ粉末9とを用いるSJ法に代えて、千住金属工業株式会社のPPS(Precoated by Powder Sheet)法(特開2004−193334号公報参照)を用いることもできる。PPS法によれば、耐熱シートに形成した被覆絶縁層3の開口3aに対応する孔内にその孔の底面や側面に露出した粘着層によってはんだボールを保持し、そのはんだボールを被覆絶縁層3の開口3aに向き合わせた状態で耐熱シートを被覆絶縁層3上に被せてプリント基板と一緒に加熱することで、はんだボールを開口3a内でリフローさせ、その後に耐熱シートを除去することで、無電解めっき金属層5の上端面5a上のみにはんだ層6および合金層7を形成することができる。
図3は、本発明のバンプ付きプリント配線板の他の実施形態を示す断面図である。この実施形態のバンプ付きプリント配線板は、被覆絶縁層3の開口3aの内壁面が導体パッド2aの表面に対し直交する円筒状になっている点のみ、先の実施形態のプリント配線板と異なっており、他の点では先の実施形態と同一の構成を具えている。このプリント配線板を製造する実施形態の製造方法も、ソルダーレジスト層3の開口3aの形成方法の点のみ、先の実施形態の製造方法と異なっており、他の点では先の実施形態と同一の構成を具えている。
図3に示される実施形態では、ソルダーレジスト層3の開口3aは、レーザの代わりに例えばドライエッチング、プラズマエッチング、ライトエッチング等のエッチングを行い、その後にアルカリ脱脂処理を施すことで形成され、この場合には開口3aの内壁面ひいてはそれらに密接して形成される無電解めっき金属層5の側面は、導体パッド2aの表面に対し直交する円筒状に形成されている。
図4は、本発明のバンプ付きプリント配線板のさらに他の一実施形態を示す断面図である。この実施形態のバンプ付きプリント配線板は、無電解めっき金属層5の上端部が、ソルダーレジスト層3の開口3aからソルダーレジスト層3の上面より上方に突出するとともに開口3aの外側まで形成されてソルダーレジスト層3の上面の開口3aの端縁よりも大きい外径を有しており、上端面5aの中央部が周辺部より凹んだグロメット状をなしている点および、はんだ層6が、ソルダーレジスト層3の上面の開口3aの端縁よりも大きい外径を有している点のみ、先の実施形態のプリント配線板と異なっており、他の点では先の実施形態と同一の構成を具えている。このプリント配線板を製造する実施形態の製造方法も、先の実施形態と同一の構成を具えている。
図4に示される実施形態では、例えば無電解めっき金属層5の無電解めっき処理時間を延ばすことで、無電解めっき金属層5がソルダーレジスト層3の開口3aからソルダーレジスト層3の上面より上方に突出するまで形成され、この場合も無電解めっき金属層5の上端面は中央部が凹んだものとなる。この無電解めっき金属層5の上端面に、例えば上記SJ(スーパージャフィット)法によりはんだ粉末が付着され、そのはんだ粉末がリフローされることで、無電解めっき金属層5の上端面上のみにはんだ層6と合金層7が形成される。無電解めっき金属層5の上端部がソルダーレジスト層3の上面の開口3aの端縁よりも大きい外径を有しているので、はんだ層6と合金層7もソルダーレジスト層3の上面の開口3aの端縁よりも大きい外径を有するものとなる。
図5は、この発明の実施形態のバンプ付きプリント配線板の一適用例を示す断面図である。この適用例では、半導体素子E1,E2を搭載した下側パッケージ基板P1上に、半導体素子E3を搭載した上側パッケージ基板P2が積層されるとともに電気的に接続されたパッケージオンパッケージ(POP)型のプリント配線基板のうち下側パッケージ基板P1に、先の実施形態と同様にして製造された実施形態のバンプ付きプリント配線板が適用されており、下側パッケージ基板P1は、半導体素子E1,E2の微細化した端子ピッチに対応したピッチの中央部領域の導体パッド2a上にこの発明に基づいて形成された、小径の無電解めっき金属層5Aとその上の図示しない合金層およびはんだ層6とを有するバンプ4を介して半導体素子E1,E2の端子と接続するとともに、上側パッケージ基板P2の大きな端子ピッチに対応した周辺領域の導体パッド2a上にこの発明に基づいて形成された、小径無電解めっき金属層5Aよりも大径で高さも高い大径無電解めっき金属層5Bとその上の図示しない合金層およびはんだ層6とを有するバンプ4を介して上側パッケージ基板P2の下面の端子に接続している。
この下側パッケージ基板P1を製造する際は、大径無電解めっき金属層5B用の被覆絶縁層の開口を小径無電解めっき金属層5A用の被覆絶縁層の開口と一緒に同じ例えばUVレーザで、もしくは順次に別の例えばCO2レーザで形成してから、それらの開口内に無電解めっき金属層5A,5Bを一緒にもしくは別個に形成してもよく、あるいは、小径無電解めっき金属層5A用の被覆絶縁層の開口を例えばUVレーザで形成した後に、その被覆絶縁層の開口をPETフィルム等で覆った状態で大径無電解めっき金属層5B用の被覆絶縁層を形成して、その被覆絶縁層にエッチング等で開口を形成し、小径無電解めっき金属層5A用の被覆絶縁層の開口を覆うPETフィルム等を除去してから、それらの開口内に無電解めっき金属層5A,5Bを一緒にもしくは別個に形成してもよい。
図6は、この発明の実施形態のバンプ付きプリント配線板の他の一適用例を示す断面図である。この適用例では、多層プリント配線板P3の外層2層分に形成された凹部内に、先の実施形態と同様にして製造された実施形態のバンプ付きプリント配線板P4が埋設されており、プリント配線板P4は、多層プリント配線基板P3上に実装される半導体素子としての例えばメモリチップC1とCPUチップC2とのそれぞれの微細化した端子ピッチに対応したピッチの導体パッド2a上にこの発明に基づいて形成された、小径の無電解めっき金属層5とその上の図示しない合金層およびはんだ層6とを有するバンプ4を介してメモリチップC1とCPUチップC2との端子同士を接続し、基板上(内)広帯域信号伝送路(Wide Band Signaling on/in Substrate)を構成する。なお、実施形態のバンプ付きプリント配線板P4は、多層プリント配線基板P3の2層の外層上に搭載されて、例えばメモリチップC1とCPUチップC2とを接続してもよい。
1 基部絶縁層
2 導体層
2a 導体パッド
3 被覆絶縁層
3a 開口
4 バンプ
5 無電解めっき金属層
5A 小径無電解めっき金属層
5B 大径無電解めっき金属層
5a 上端面
6 はんだ層
7 合金層
8 接着層
9 はんだ粉末
C1 メモリチップ
C2 CPUチップ
E1,E2,E3 半導体素子
P1 下側パッケージ基板
P2 上側パッケージ基板
P3 多層プリント配線板
P4 バンプ付きプリント配線板
2 導体層
2a 導体パッド
3 被覆絶縁層
3a 開口
4 バンプ
5 無電解めっき金属層
5A 小径無電解めっき金属層
5B 大径無電解めっき金属層
5a 上端面
6 はんだ層
7 合金層
8 接着層
9 はんだ粉末
C1 メモリチップ
C2 CPUチップ
E1,E2,E3 半導体素子
P1 下側パッケージ基板
P2 上側パッケージ基板
P3 多層プリント配線板
P4 バンプ付きプリント配線板
Claims (12)
- 絶縁材料からなる基部絶縁層と、
前記基部絶縁層上に形成された、導体パッドを含む導体層と、
前記基部絶縁層上に形成され、前記導体パッドを露出する開口を有する被覆絶縁層と、
前記露出した導体パッド上に形成されたバンプと、
を具えるバンプ付きプリント配線板において、
前記バンプは、前記露出した導体パッド上に形成された無電解めっき金属層と、前記無電解めっき金属層上に形成されたはんだ層と、を有しており、
前記無電解めっき金属層の上端面は中央部が周辺部より凹んでいる。 - 請求項1記載のバンプ付きプリント配線板であって、
前記無電解めっき金属層は無電解ニッケルめっき層である。 - 請求項2記載のバンプ付きプリント配線板であって、
前記無電解ニッケルめっき層と前記はんだ層との間に合金層が介在している。 - 請求項1記載のバンプ付きプリント配線板であって、
前記被覆絶縁層はソルダーレジスト層である。 - 請求項1記載のバンプ付きプリント配線板であって、
前記被覆絶縁層は樹脂フィルム層である。 - 請求項1記載のバンプ付きプリント配線板であって、
前記はんだ層は前記被覆絶縁層の上面の前記開口の端縁から開口内側に離間している。 - 請求項1記載のバンプ付きプリント配線板であって、
前記無電解めっき金属層の上端部は前記被覆絶縁層の上面より上方に突出するとともに前記被覆絶縁層の上面の前記開口の端縁よりも大きい外径を有しており、
前記はんだ層は前記被覆絶縁層の上面の前記開口の端縁よりも大きい外径を有している。 - 請求項1記載のバンプ付きプリント配線板であって、
前記開口を複数有し、
前記開口の内径は、前記開口のピッチの1/2以下である。 - 請求項1記載のバンプ付きプリント配線板であって、
前記開口を複数有し、
前記開口のピッチは30μm以上で60μm以下である。 - 絶縁材料からなる基部絶縁層と、前記基部絶縁層上に形成された、導体パッドを含む導体層と、前記基部絶縁層および前記導体層上に形成された被覆絶縁層と、を有するプリント配線板を準備することと、
前記被覆絶縁層を貫通して前記導体パッドに至る開口を形成することと、
前記開口内に前記パッドに電気的に接続するとともに上端面の中央部が周辺部より凹んでいる無電解めっき金属層を形成することと、
前記無電解めっき金属層の上端面上のみに、粘着層を用いてはんだを搭載することと、
前記はんだを加熱によりリフローさせて前記無電解めっき金属層の上端面上に前記被覆絶縁層の上面から突出したはんだ層を形成し、少なくとも前記無電解めっき金属層と前記はんだ層とによりバンプを構成することと、
を有する、バンプ付きプリント配線板の製造方法。 - 請求項10記載のバンプ付きプリント配線板の製造方法であって、
前記無電解めっき金属層は無電解ニッケルめっき層である。 - 請求項11記載のバンプ付きプリント配線板の製造方法であって、
前記無電解ニッケルめっき層と前記はんだ層との間には前記リフローによって合金層が形成される。
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014204503A JP2016076533A (ja) | 2014-10-03 | 2014-10-03 | バンプ付きプリント配線板およびその製造方法 |
US14/874,606 US20160100484A1 (en) | 2014-10-03 | 2015-10-05 | Printed wiring board with bump and method for manufacturing the same |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014204503A JP2016076533A (ja) | 2014-10-03 | 2014-10-03 | バンプ付きプリント配線板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2016076533A true JP2016076533A (ja) | 2016-05-12 |
Family
ID=55633848
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014204503A Pending JP2016076533A (ja) | 2014-10-03 | 2014-10-03 | バンプ付きプリント配線板およびその製造方法 |
Country Status (2)
Country | Link |
---|---|
US (1) | US20160100484A1 (ja) |
JP (1) | JP2016076533A (ja) |
Families Citing this family (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108022905A (zh) * | 2016-11-04 | 2018-05-11 | 超威半导体公司 | 使用多个金属层的转接板传输线 |
JP2019140174A (ja) * | 2018-02-07 | 2019-08-22 | イビデン株式会社 | プリント配線板およびプリント配線板の製造方法 |
US11109481B2 (en) * | 2019-02-15 | 2021-08-31 | Ibiden Co., Ltd. | Method for manufacturing printed wiring board and printed wiring board |
JP2021052104A (ja) * | 2019-09-25 | 2021-04-01 | イビデン株式会社 | プリント配線板およびその製造方法 |
WO2021085181A1 (ja) * | 2019-10-30 | 2021-05-06 | 株式会社村田製作所 | 積層基板、電子部品モジュール、および、積層基板の製造方法 |
KR20210125864A (ko) | 2020-04-09 | 2021-10-19 | 에스케이하이닉스 주식회사 | 매립된 솔더의 접합 구조를 구비하는 반도체 패키지 |
KR20210127559A (ko) | 2020-04-14 | 2021-10-22 | 에스케이하이닉스 주식회사 | 가변 저항층을 포함하는 반도체 장치 |
KR20230040817A (ko) * | 2021-09-16 | 2023-03-23 | 엘지이노텍 주식회사 | 회로기판 및 이를 포함하는 패키지 기판 |
US20230317658A1 (en) * | 2022-03-31 | 2023-10-05 | Texas Instruments Incorporated | Flip chip package assembly |
Family Cites Families (9)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2001358442A (ja) * | 2000-06-14 | 2001-12-26 | Nec Corp | 半導体パッケージの実装構造 |
CN101868120A (zh) * | 2005-06-30 | 2010-10-20 | 揖斐电株式会社 | 印刷线路板及其制造方法 |
US8330271B2 (en) * | 2007-09-04 | 2012-12-11 | Kyocera Corporation | Semiconductor element, method for manufacturing the same, and mounting structure having the semiconductor element mounted thereon |
JP5113544B2 (ja) * | 2008-01-30 | 2013-01-09 | 新光電気工業株式会社 | 配線基板の製造方法 |
US8610001B2 (en) * | 2010-05-21 | 2013-12-17 | Ibiden Co., Ltd. | Printed wiring board and method for manufacturing printed wiring board |
JP2012169591A (ja) * | 2011-01-24 | 2012-09-06 | Ngk Spark Plug Co Ltd | 多層配線基板 |
JP6015240B2 (ja) * | 2012-08-24 | 2016-10-26 | Tdk株式会社 | 端子構造及び半導体素子 |
JP6182309B2 (ja) * | 2012-11-28 | 2017-08-16 | 新光電気工業株式会社 | 配線基板、半導体装置及び配線基板の製造方法 |
JP6210777B2 (ja) * | 2013-07-26 | 2017-10-11 | 新光電気工業株式会社 | バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法 |
-
2014
- 2014-10-03 JP JP2014204503A patent/JP2016076533A/ja active Pending
-
2015
- 2015-10-05 US US14/874,606 patent/US20160100484A1/en not_active Abandoned
Also Published As
Publication number | Publication date |
---|---|
US20160100484A1 (en) | 2016-04-07 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2016076533A (ja) | バンプ付きプリント配線板およびその製造方法 | |
US9693458B2 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
JP6158676B2 (ja) | 配線基板、半導体装置及び配線基板の製造方法 | |
TWI680701B (zh) | 配線基板及其製造方法 | |
US20150092357A1 (en) | Printed wiring board, method for manufacturing printed wiring board and package-on-package | |
JP6210777B2 (ja) | バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法 | |
US20160100482A1 (en) | Printed wiring board with metal post and method for manufacturing the same | |
US8785789B2 (en) | Printed circuit board and method for manufacturing the same | |
KR101516072B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
US8809692B2 (en) | Wiring board | |
US20160095219A1 (en) | Printed wiring board and semiconductor device having the same | |
US9042113B2 (en) | Printed circuit board and method of manufacturing the same | |
JP2017084997A (ja) | プリント配線板及びその製造方法 | |
TWI498056B (zh) | 具有內埋元件的電路板、其製作方法及封裝結構 | |
JP6473002B2 (ja) | バンプ付きプリント配線板 | |
JP2016122776A (ja) | バンプ付きプリント配線板およびその製造方法 | |
JP2013065811A (ja) | プリント回路基板及びその製造方法 | |
JP2010232616A (ja) | 半導体装置及び配線基板 | |
US9532468B2 (en) | Printed wiring board and method for manufacturing printed wiring board | |
US8786108B2 (en) | Package structure | |
JP2016127066A (ja) | バンプ付きプリント配線板およびその製造方法 | |
JP2007019275A (ja) | 半導体装置、基板及び半導体装置の製造方法 | |
JP2017045923A (ja) | バンプ付きプリント配線板およびその製造方法 | |
KR101189337B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
JP2017073497A (ja) | プリント配線板およびその製造方法 |