JP2016076533A - バンプ付きプリント配線板およびその製造方法 - Google Patents

バンプ付きプリント配線板およびその製造方法 Download PDF

Info

Publication number
JP2016076533A
JP2016076533A JP2014204503A JP2014204503A JP2016076533A JP 2016076533 A JP2016076533 A JP 2016076533A JP 2014204503 A JP2014204503 A JP 2014204503A JP 2014204503 A JP2014204503 A JP 2014204503A JP 2016076533 A JP2016076533 A JP 2016076533A
Authority
JP
Japan
Prior art keywords
layer
wiring board
printed wiring
insulating layer
electroless plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2014204503A
Other languages
English (en)
Inventor
雅敏 國枝
Masatoshi Kunieda
雅敏 國枝
克彦 丹野
Katsuhiko Tanno
克彦 丹野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ibiden Co Ltd
Original Assignee
Ibiden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ibiden Co Ltd filed Critical Ibiden Co Ltd
Priority to JP2014204503A priority Critical patent/JP2016076533A/ja
Priority to US14/874,606 priority patent/US20160100484A1/en
Publication of JP2016076533A publication Critical patent/JP2016076533A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4007—Surface contacts, e.g. bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15313—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a land array, e.g. LGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0367—Metallic bump or raised conductor not used as solder bump
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/095—Conductive through-holes or vias
    • H05K2201/09563—Metal filled via
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/04—Soldering or other types of metallurgic bonding
    • H05K2203/043—Reflowing of solder coated conductors, not during connection of components, e.g. reflowing solder paste

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)
  • Wire Bonding (AREA)

Abstract

【課題】ソルダーレジストの開口内に導体を確実に形成し、パッケージ基板と半導体との接続部となるバンプの高さのばらつきを低減して、パッドを半導体素子のバンプに確実に接続することである。
【解決手段】絶縁材料からなる基部絶縁層と、前記基部絶縁層上に形成された、導体パッドを含む導体層と、前記基部絶縁層上に形成され、前記導体パッドを露出する開口を有する被覆絶縁層と、前記露出した導体パッド上に形成されたバンプと、を具えるバンプ付きプリント配線板において、前記バンプは、前記露出した導体パッド上に形成された無電解めっき金属層と、前記無電解めっき金属層上に形成されたはんだ層と、を有しており、前記無電解めっき金属層の上端面は中央部が周辺部より凹んでいる。
【選択図】図１

Description

本発明は、バンプ付きプリント配線板およびその製造方法に関する。
特許文献１は、パッケージ基板を開示している。そして、特許文献1は、パッケージ基板と半導体素子との接続部となるバンプを被覆絶縁層としてのソルダーレジスト層の開口内の導体パッド上へのはんだボールの搭載により形成することを示している。
特開２００６−０７４００２号公報
パッケージ基板と半導体素子との接続部となるバンプは、ソルダーレジスト層の開口内の導体パッド上へのはんだボールの搭載やはんだペーストの印刷によって形成されているが、バンプピッチの微細化の要求に伴い、既存の方法ではソルダーレジスト層の開口内にはんだを確実に充填することが困難になってきている。
このため、ソルダーレジスト層の開口内にハンダ付け性が良い無電解スズめっきを充填し、この無電解スズめっきからなるバンプを半導体素子のバンプと加圧接続するバンプ接続方法が検討されているが、無電解スズめっきは他の無電解めっきと比較して長時間処理が必要となり、ラック方式で多数の基板を一括して長時間処理する場合等にめっき液切れの偏りにより被めっき領域が基板内で偏る場合があることから、めっき高さのばらつきが大きくなって半導体素子との接続時に導通不良を引き起こす可能性がある。
本発明の目的は、被覆絶縁層の開口内に導体を確実に形成し、パッケージ基板と半導体素子との接続部となるバンプの高さのばらつきを低減して、パッドを半導体素子のバンプに確実に接続することである。
本発明のバンプ付きプリント配線板は、
絶縁材料からなる基部絶縁層と、
前記基部絶縁層上に形成された、導体パッドを含む導体層と、
前記基部絶縁層上に形成され、前記導体パッドを露出する開口を有する被覆絶縁層と、
前記露出した導体パッド上に形成されたバンプと、
を具えるものであって、
前記バンプは、前記露出した導体パッド上に形成された無電解めっき金属層と、前記無電解めっき金属層上に形成されたはんだ層と、を有しており、
前記無電解めっき金属層の上端面は中央部が周辺部より凹んでいる。
本発明のバンプ付きプリント配線板の製造方法は、
絶縁材料からなる基部絶縁層と、前記基部絶縁層上に形成された、導体パッドを含む導体層と、前記基部絶縁層および前記導体層上に形成された被覆絶縁層と、を有するプリント配線板を準備することと、
前記被覆絶縁層を貫通して前記導体パッドに至る開口を形成することと、
前記開口内に前記パッドに電気的に接続するとともに上端面の中央部が周辺部より凹んでいる無電解めっき金属層を形成することと、
前記無電解めっき金属層の上端面上のみに、粘着層を用いてはんだを搭載することと、
前記はんだを加熱によりリフローさせて前記無電解めっき金属層の上端面上に前記被覆絶縁層の上面から突出したはんだ層を形成し、少なくとも前記無電解めっき金属層と前記はんだ層とによりバンプを構成することと、
を有する。
本発明のバンプ付きプリント配線板の一実施形態を示す断面図である。 （Ａ）〜（Ｅ）は、図１に示されるプリント配線板を製造するための、本発明のプリント配線板の製造方法の一実施形態を示す断面図である。 本発明のバンプ付きプリント配線板の他の一実施形態を示す断面図である。 本発明のバンプ付きプリント配線板のさらに他の一実施形態を示す断面図である。 本発明の実施形態のバンプ付きプリント配線板の一適用例を示す断面図である。 本発明の実施形態のバンプ付きプリント配線板の他の一適用例を示す断面図である。
図１は、本発明のバンプ付きプリント配線板の一実施形態を示す断面図である。実施形態のバンプ付きプリント配線板は、絶縁材料からなる基部絶縁層１と、基部絶縁層上に形成された、複数の導体パッド２ａを含む導体層２と、基部絶縁層１上に形成され、各々導体パッド２ａを露出する複数の開口３ａを有する被覆絶縁層３と、各開口３ａから露出した導体パッド２ａ上に形成されたバンプ４とを具えるものであり、各バンプ４は、各開口３ａから露出した導体パッド２ａ上に形成された無電解めっき金属層５と、無電解めっき金属層５上に形成されて被覆絶縁層３の上面から突出したはんだ層６とを有しており、無電解めっき金属層５の上端面は中央部が周辺部より凹んでいる。無電解めっき金属層５とはんだ層６との間には合金層７が形成されている。基部絶縁層１は、図示されているような単層のものでもよいが、複数層の積層構造を有し、それらの絶縁層間に導体層２が形成されているものでもよい。
基部絶縁層１を形成する絶縁材料は、エポキシ等の樹脂でもよいがセラミックでもよい。導体層２は、導電性金属であればよいが銅であると好ましい。被覆絶縁層３を形成する材料は、ＡＢＦ（味の素ビルドアップフィルム：商品名）でもよいが通常のソルダーレジストでもよい。バンプ４同士のピッチ（中心間距離）は、３０μｍ以上で８０μｍ以下が好ましい。これにより例えば搭載した半導体素子同士を超高密度配線で接続するパッケージ基板を形成できる。バンプ４を形成する無電解金属めっきは、無電解銅めっきでもよいが無電解ニッケルめっきが好ましい。無電解ニッケルめっきは無電解銅めっきよりも短時間で厚く形成されるからである。無電解銅めっきや無電解ニッケルめっきは、バンプピッチの微細化の要求に伴って微細化した被覆絶縁層３の開口３ａ内に確実に充填されるので、バンプ４の高さが揃いやすい。
各導体パッド２ａは、ＳＭＤ（Ｓｏｌｄｅｒ Ｍａｓｋ Ｄｅｆｉｎｅｄ）タイプのものが好ましい。ＳＭＤタイプの導体パッドでは、図示されるように導体パッド２ａの一部が被覆絶縁層３の開口３ａから露出される。各開口３ａから露出した導体パッド２ａ上に形成された無電解めっき金属層５の上端面は中央部が周辺部より凹んでいる。無電解めっき金属が開口３ａの内周面上と導体パッド２ａの露出面上から開口中央に向かって積層してゆくからである。
無電解めっき金属層５がニッケルからなる場合に、無電解めっき金属層５上に形成されたはんだ層６がスズからなるものであると好ましい。ニッケルとスズを強固に結合するニッケル−スズ合金の金属間化合物で合金層７が形成されるからである。
無電解めっき金属層５を形成する無電解ニッケルめっき内のリンの含有量は、５％以上で１２％以下であると好ましい。リンの含有量が５％よりも少ないとマイグレーションによる絶縁低下を起こし易くなり、リンの含有量が１２％よりも多いと後述のはんだバンプ６の密着強度が低下する。
以下に、本発明のバンプ付きプリント配線板の製造方法の実施形態が図面に基づいて説明される。図２（Ａ）〜（Ｅ）は、本発明のバンプ付きプリント配線板の製造方法の実施形態を示す断面図である。
実施形態のバンプ付きプリント配線板の製造方法では、図２（Ａ）に示されるように、基部絶縁層１と基部絶縁層１上に形成されている導体層２とを有する中間基板が準備され、基部絶縁層１および導体層２上に被覆絶縁層３が形成されている。基部絶縁層１は、例えばエポキシ等の樹脂やセラミックで形成されている。導体層２は、例えばアディティブ法、セミアディティブ法、サブトラクティブ法等によって形成される。導体層２は、例えば銅で形成されている。導体層２は、半導体素子などの電子部品を搭載するための複数の導体パッド２ａと、信号線や電源等の図示されない配線とを含む。被覆絶縁層３は、例えばエポキシ等の絶縁樹脂からなるソルダーレジストで形成されている。
図２（Ｂ）に示されるように、被覆絶縁層３に、その被覆絶縁層３を貫通して導体パッド２ａに至る開口３ａが形成される。被覆絶縁層３の開口３ａは、この実施形態ではレーザ、好ましくは小径孔の形成に適しているＵＶレーザで形成される。レーザの出力を高くすることにより、被覆絶縁層３が十分に溶融し、開口３ａの内壁面は導体パッド２ａの表面に対し直線的に交差する倒立裁頭円錐状となる。レーザ光束を絞ることにより、交差角を４５°以上で９０°未満とする。開口３ａの開口ピッチ（中心間距離）は好ましくは３０μｍ以上で８０μｍ以下とする。開口径は好ましくは開口ピッチの１／２以下とし、例えば開口ピッチ５５μｍに対し開口径２５μｍとする。
図２（Ｃ）に示されるように、被覆絶縁層３の開口３ａ内に無被覆絶縁層３の上面付近まで電解めっき金属層５が形成される。無電解めっき金属層５は、例えば無電解ニッケルめっきで形成される。無電解めっき金属層５は、無電解銅めっきで形成されてもよい。
無電解めっき金属は開口３ａの内周面上と開口３ａ内の導体パッド２ａの露出面上から開口中央に向かって積層してゆくため、無電解めっき金属層５の上端面５ａは、被覆絶縁層３の開口３ａの内周面に隣接する周辺部より中央部が凹んだ状態に形成されてゆく。無被覆絶縁層３の上面付近まで電解めっき金属層５が形成された時点で、無電解めっき金属の生成を止める。
図２（Ｄ）に示されるように、無電解めっき金属層５の上端面５ａ上に粘着層８が形成される。粘着層８は、例えば無電解めっき金属層５を形成する金属と作用して粘着性を発現する化合物が被覆絶縁層３の全体に塗布された後、その化合物が開口３ａ内を除いて洗浄等により被覆絶縁層３の上面上から除去されることで、無電解めっき金属層５の上端面５ａ上のみに形成される（例えば昭和電工株式会社のＳＪ（スーパージャフィット）法：特開平１０−５１１１９号公報参照）。粘着層８は、ＳＪ法の代わりに、マスク等を用いて粘着剤が開口３ａ内に選択的に供給されることで、無電解めっき金属層５の上端面５ａ上のみに形成されてもよい。
図２（Ｅ）に示されるように、被覆絶縁層３の開口３ａ内で無電解めっき金属層５の上端面５ａ上の粘着層８上に、例えばスズ粉末からなるはんだ粉末９が付着される。はんだ粉末９は、例えば被覆絶縁層３の全体に散布された後、開口３ａ内を除いて吸引等により被覆絶縁層３の上面上から除去されることで、粘着層８上のみに付着される。
その後、この基板を加熱してはんだ粉末９をリフローさせることにより、図１に示されるように、無電解めっき金属層５の上端面５ａ上のみに被覆絶縁層３の上面から突出したはんだ層６が形成されるとともに、その無電解めっき金属層５の上端面５ａとはんだ層６との間に、無電解めっき金属層５を形成する金属とはんだ層を形成する金属との金属間化合物（ＩＭＣ）からなる合金層７が形成されて、実施形態のバンプ付きプリント配線板が製造される。
はんだ粉末９の量や粒径を調節することにより、任意の高さのはんだ層６を形成することができる。はんだ層６の高さは、好ましくは１２〜１５μｍとされる。無電解めっき金属層５を形成する金属をニッケルとするとともにはんだ層を形成する金属をスズとすることにより、ニッケル−スズ合金の合金層７を形成することができ、はんだ層６を無電解めっき金属層５に強固に接合することができる。
無電解めっき金属層５の上端面５ａの中央部が上端面５ａの周辺部より凹んでいることから、はんだ粉末９が開口３ａ内に保持されやすく、また上端面が平坦な場合と比較して上端面５ａの面積が大きくなるので、はんだ層６と無電解めっき金属層５との接合力が大きくなる。
実施形態のバンプ付きプリント配線板およびその製造方法によれば、被覆絶縁層３の開口３ａ内に導体からなる無電解めっき金属層５、はんだ層６および合金層７を確実に形成して、これら無電解めっき金属層５、はんだ層６および合金層７でバンプを構成し、パッケージ基板と半導体素子との接続部となるバンプの高さのばらつきを低減して、パッド２ａを半導体素子のバンプに確実に接続することができる。
なお、無電解めっき金属層５の上端面５ａ上にはんだ層６および合金層７を形成する方法として、上述した粘着層８とはんだ粉末９とを用いるＳＪ法に代えて、千住金属工業株式会社のＰＰＳ（Ｐｒｅｃｏａｔｅｄ ｂｙ Ｐｏｗｄｅｒ Ｓｈｅｅｔ）法（特開２００４−１９３３３４号公報参照）を用いることもできる。ＰＰＳ法によれば、耐熱シートに形成した被覆絶縁層３の開口３ａに対応する孔内にその孔の底面や側面に露出した粘着層によってはんだボールを保持し、そのはんだボールを被覆絶縁層３の開口３ａに向き合わせた状態で耐熱シートを被覆絶縁層３上に被せてプリント基板と一緒に加熱することで、はんだボールを開口３ａ内でリフローさせ、その後に耐熱シートを除去することで、無電解めっき金属層５の上端面５ａ上のみにはんだ層６および合金層７を形成することができる。
図３は、本発明のバンプ付きプリント配線板の他の実施形態を示す断面図である。この実施形態のバンプ付きプリント配線板は、被覆絶縁層３の開口３ａの内壁面が導体パッド２ａの表面に対し直交する円筒状になっている点のみ、先の実施形態のプリント配線板と異なっており、他の点では先の実施形態と同一の構成を具えている。このプリント配線板を製造する実施形態の製造方法も、ソルダーレジスト層３の開口３ａの形成方法の点のみ、先の実施形態の製造方法と異なっており、他の点では先の実施形態と同一の構成を具えている。
図３に示される実施形態では、ソルダーレジスト層３の開口３ａは、レーザの代わりに例えばドライエッチング、プラズマエッチング、ライトエッチング等のエッチングを行い、その後にアルカリ脱脂処理を施すことで形成され、この場合には開口３ａの内壁面ひいてはそれらに密接して形成される無電解めっき金属層５の側面は、導体パッド２ａの表面に対し直交する円筒状に形成されている。
図４は、本発明のバンプ付きプリント配線板のさらに他の一実施形態を示す断面図である。この実施形態のバンプ付きプリント配線板は、無電解めっき金属層５の上端部が、ソルダーレジスト層３の開口３ａからソルダーレジスト層３の上面より上方に突出するとともに開口３ａの外側まで形成されてソルダーレジスト層３の上面の開口３ａの端縁よりも大きい外径を有しており、上端面５ａの中央部が周辺部より凹んだグロメット状をなしている点および、はんだ層６が、ソルダーレジスト層３の上面の開口３ａの端縁よりも大きい外径を有している点のみ、先の実施形態のプリント配線板と異なっており、他の点では先の実施形態と同一の構成を具えている。このプリント配線板を製造する実施形態の製造方法も、先の実施形態と同一の構成を具えている。
図４に示される実施形態では、例えば無電解めっき金属層５の無電解めっき処理時間を延ばすことで、無電解めっき金属層５がソルダーレジスト層３の開口３ａからソルダーレジスト層３の上面より上方に突出するまで形成され、この場合も無電解めっき金属層５の上端面は中央部が凹んだものとなる。この無電解めっき金属層５の上端面に、例えば上記ＳＪ（スーパージャフィット）法によりはんだ粉末が付着され、そのはんだ粉末がリフローされることで、無電解めっき金属層５の上端面上のみにはんだ層６と合金層７が形成される。無電解めっき金属層５の上端部がソルダーレジスト層３の上面の開口３ａの端縁よりも大きい外径を有しているので、はんだ層６と合金層７もソルダーレジスト層３の上面の開口３ａの端縁よりも大きい外径を有するものとなる。
図５は、この発明の実施形態のバンプ付きプリント配線板の一適用例を示す断面図である。この適用例では、半導体素子Ｅ１，Ｅ２を搭載した下側パッケージ基板Ｐ１上に、半導体素子Ｅ３を搭載した上側パッケージ基板Ｐ２が積層されるとともに電気的に接続されたパッケージオンパッケージ（ＰＯＰ）型のプリント配線基板のうち下側パッケージ基板Ｐ１に、先の実施形態と同様にして製造された実施形態のバンプ付きプリント配線板が適用されており、下側パッケージ基板Ｐ１は、半導体素子Ｅ１，Ｅ２の微細化した端子ピッチに対応したピッチの中央部領域の導体パッド２ａ上にこの発明に基づいて形成された、小径の無電解めっき金属層５Ａとその上の図示しない合金層およびはんだ層６とを有するバンプ４を介して半導体素子Ｅ１，Ｅ２の端子と接続するとともに、上側パッケージ基板Ｐ２の大きな端子ピッチに対応した周辺領域の導体パッド２ａ上にこの発明に基づいて形成された、小径無電解めっき金属層５Ａよりも大径で高さも高い大径無電解めっき金属層５Ｂとその上の図示しない合金層およびはんだ層６とを有するバンプ４を介して上側パッケージ基板Ｐ２の下面の端子に接続している。
この下側パッケージ基板Ｐ１を製造する際は、大径無電解めっき金属層５Ｂ用の被覆絶縁層の開口を小径無電解めっき金属層５Ａ用の被覆絶縁層の開口と一緒に同じ例えばＵＶレーザで、もしくは順次に別の例えばＣＯ２レーザで形成してから、それらの開口内に無電解めっき金属層５Ａ，５Ｂを一緒にもしくは別個に形成してもよく、あるいは、小径無電解めっき金属層５Ａ用の被覆絶縁層の開口を例えばＵＶレーザで形成した後に、その被覆絶縁層の開口をＰＥＴフィルム等で覆った状態で大径無電解めっき金属層５Ｂ用の被覆絶縁層を形成して、その被覆絶縁層にエッチング等で開口を形成し、小径無電解めっき金属層５Ａ用の被覆絶縁層の開口を覆うＰＥＴフィルム等を除去してから、それらの開口内に無電解めっき金属層５Ａ，５Ｂを一緒にもしくは別個に形成してもよい。
図６は、この発明の実施形態のバンプ付きプリント配線板の他の一適用例を示す断面図である。この適用例では、多層プリント配線板Ｐ３の外層２層分に形成された凹部内に、先の実施形態と同様にして製造された実施形態のバンプ付きプリント配線板Ｐ４が埋設されており、プリント配線板Ｐ４は、多層プリント配線基板Ｐ３上に実装される半導体素子としての例えばメモリチップＣ１とＣＰＵチップＣ２とのそれぞれの微細化した端子ピッチに対応したピッチの導体パッド２ａ上にこの発明に基づいて形成された、小径の無電解めっき金属層５とその上の図示しない合金層およびはんだ層６とを有するバンプ４を介してメモリチップＣ１とＣＰＵチップＣ２との端子同士を接続し、基板上（内）広帯域信号伝送路（Ｗｉｄｅ Ｂａｎｄ Ｓｉｇｎａｌｉｎｇ ｏｎ／ｉｎ Ｓｕｂｓｔｒａｔｅ）を構成する。なお、実施形態のバンプ付きプリント配線板Ｐ４は、多層プリント配線基板Ｐ３の２層の外層上に搭載されて、例えばメモリチップＣ１とＣＰＵチップＣ２とを接続してもよい。
１ 基部絶縁層
２ 導体層
２ａ 導体パッド
３ 被覆絶縁層
３ａ 開口
４ バンプ
５ 無電解めっき金属層
５Ａ 小径無電解めっき金属層
５Ｂ 大径無電解めっき金属層
５ａ 上端面
６ はんだ層
７ 合金層
８ 接着層
９ はんだ粉末
Ｃ１ メモリチップ
Ｃ２ ＣＰＵチップ
Ｅ１，Ｅ２，Ｅ３ 半導体素子
Ｐ１ 下側パッケージ基板
Ｐ２ 上側パッケージ基板
Ｐ３ 多層プリント配線板
Ｐ４ バンプ付きプリント配線板

Claims (12)

  1. 絶縁材料からなる基部絶縁層と、
    前記基部絶縁層上に形成された、導体パッドを含む導体層と、
    前記基部絶縁層上に形成され、前記導体パッドを露出する開口を有する被覆絶縁層と、
    前記露出した導体パッド上に形成されたバンプと、
    を具えるバンプ付きプリント配線板において、
    前記バンプは、前記露出した導体パッド上に形成された無電解めっき金属層と、前記無電解めっき金属層上に形成されたはんだ層と、を有しており、
    前記無電解めっき金属層の上端面は中央部が周辺部より凹んでいる。
  2. 請求項１記載のバンプ付きプリント配線板であって、
    前記無電解めっき金属層は無電解ニッケルめっき層である。
  3. 請求項２記載のバンプ付きプリント配線板であって、
    前記無電解ニッケルめっき層と前記はんだ層との間に合金層が介在している。
  4. 請求項１記載のバンプ付きプリント配線板であって、
    前記被覆絶縁層はソルダーレジスト層である。
  5. 請求項１記載のバンプ付きプリント配線板であって、
    前記被覆絶縁層は樹脂フィルム層である。
  6. 請求項１記載のバンプ付きプリント配線板であって、
    前記はんだ層は前記被覆絶縁層の上面の前記開口の端縁から開口内側に離間している。
  7. 請求項１記載のバンプ付きプリント配線板であって、
    前記無電解めっき金属層の上端部は前記被覆絶縁層の上面より上方に突出するとともに前記被覆絶縁層の上面の前記開口の端縁よりも大きい外径を有しており、
    前記はんだ層は前記被覆絶縁層の上面の前記開口の端縁よりも大きい外径を有している。
  8. 請求項１記載のバンプ付きプリント配線板であって、
    前記開口を複数有し、
    前記開口の内径は、前記開口のピッチの１／２以下である。
  9. 請求項１記載のバンプ付きプリント配線板であって、
    前記開口を複数有し、
    前記開口のピッチは３０μｍ以上で６０μｍ以下である。
  10. 絶縁材料からなる基部絶縁層と、前記基部絶縁層上に形成された、導体パッドを含む導体層と、前記基部絶縁層および前記導体層上に形成された被覆絶縁層と、を有するプリント配線板を準備することと、
    前記被覆絶縁層を貫通して前記導体パッドに至る開口を形成することと、
    前記開口内に前記パッドに電気的に接続するとともに上端面の中央部が周辺部より凹んでいる無電解めっき金属層を形成することと、
    前記無電解めっき金属層の上端面上のみに、粘着層を用いてはんだを搭載することと、
    前記はんだを加熱によりリフローさせて前記無電解めっき金属層の上端面上に前記被覆絶縁層の上面から突出したはんだ層を形成し、少なくとも前記無電解めっき金属層と前記はんだ層とによりバンプを構成することと、
    を有する、バンプ付きプリント配線板の製造方法。
  11. 請求項１０記載のバンプ付きプリント配線板の製造方法であって、
    前記無電解めっき金属層は無電解ニッケルめっき層である。
  12. 請求項１１記載のバンプ付きプリント配線板の製造方法であって、
    前記無電解ニッケルめっき層と前記はんだ層との間には前記リフローによって合金層が形成される。
JP2014204503A 2014-10-03 2014-10-03 バンプ付きプリント配線板およびその製造方法 Pending JP2016076533A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2014204503A JP2016076533A (ja) 2014-10-03 2014-10-03 バンプ付きプリント配線板およびその製造方法
US14/874,606 US20160100484A1 (en) 2014-10-03 2015-10-05 Printed wiring board with bump and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2014204503A JP2016076533A (ja) 2014-10-03 2014-10-03 バンプ付きプリント配線板およびその製造方法

Publications (1)

Publication Number Publication Date
JP2016076533A true JP2016076533A (ja) 2016-05-12

Family

ID=55633848

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2014204503A Pending JP2016076533A (ja) 2014-10-03 2014-10-03 バンプ付きプリント配線板およびその製造方法

Country Status (2)

Country Link
US (1) US20160100484A1 (ja)
JP (1) JP2016076533A (ja)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108022905A (zh) * 2016-11-04 2018-05-11 超威半导体公司 使用多个金属层的转接板传输线
JP2019140174A (ja) * 2018-02-07 2019-08-22 イビデン株式会社 プリント配線板およびプリント配線板の製造方法
US11109481B2 (en) * 2019-02-15 2021-08-31 Ibiden Co., Ltd. Method for manufacturing printed wiring board and printed wiring board
JP2021052104A (ja) * 2019-09-25 2021-04-01 イビデン株式会社 プリント配線板およびその製造方法
KR20210125864A (ko) 2020-04-09 2021-10-19 에스케이하이닉스 주식회사 매립된 솔더의 접합 구조를 구비하는 반도체 패키지
KR20210127559A (ko) 2020-04-14 2021-10-22 에스케이하이닉스 주식회사 가변 저항층을 포함하는 반도체 장치
KR20230040817A (ko) * 2021-09-16 2023-03-23 엘지이노텍 주식회사 회로기판 및 이를 포함하는 패키지 기판
US20230317658A1 (en) * 2022-03-31 2023-10-05 Texas Instruments Incorporated Flip chip package assembly

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2001358442A (ja) * 2000-06-14 2001-12-26 Nec Corp 半導体パッケージの実装構造
CN101171894B (zh) * 2005-06-30 2010-05-19 揖斐电株式会社 印刷线路板
CN101796622B (zh) * 2007-09-04 2011-12-28 京瓷株式会社 半导体元件、其制造方法及实装其的实装构造体
JP5113544B2 (ja) * 2008-01-30 2013-01-09 新光電気工業株式会社 配線基板の製造方法
US8610001B2 (en) * 2010-05-21 2013-12-17 Ibiden Co., Ltd. Printed wiring board and method for manufacturing printed wiring board
JP2012169591A (ja) * 2011-01-24 2012-09-06 Ngk Spark Plug Co Ltd 多層配線基板
JP6015240B2 (ja) * 2012-08-24 2016-10-26 Tdk株式会社 端子構造及び半導体素子
JP6182309B2 (ja) * 2012-11-28 2017-08-16 新光電気工業株式会社 配線基板、半導体装置及び配線基板の製造方法
JP6210777B2 (ja) * 2013-07-26 2017-10-11 新光電気工業株式会社 バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法

Also Published As

Publication number Publication date
US20160100484A1 (en) 2016-04-07

Similar Documents

Publication Publication Date Title
JP2016076533A (ja) バンプ付きプリント配線板およびその製造方法
US9693458B2 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP6158676B2 (ja) 配線基板、半導体装置及び配線基板の製造方法
TWI680701B (zh) 配線基板及其製造方法
US20150092357A1 (en) Printed wiring board, method for manufacturing printed wiring board and package-on-package
JP6210777B2 (ja) バンプ構造、配線基板及び半導体装置並びにバンプ構造の製造方法
US20160100482A1 (en) Printed wiring board with metal post and method for manufacturing the same
US8785789B2 (en) Printed circuit board and method for manufacturing the same
KR101516072B1 (ko) 반도체 패키지 및 그 제조 방법
US8809692B2 (en) Wiring board
US20160095219A1 (en) Printed wiring board and semiconductor device having the same
US9042113B2 (en) Printed circuit board and method of manufacturing the same
JP2017084997A (ja) プリント配線板及びその製造方法
TWI498056B (zh) 具有內埋元件的電路板、其製作方法及封裝結構
JP6473002B2 (ja) バンプ付きプリント配線板
JP2016122776A (ja) バンプ付きプリント配線板およびその製造方法
JP2013065811A (ja) プリント回路基板及びその製造方法
JP2010232616A (ja) 半導体装置及び配線基板
US9532468B2 (en) Printed wiring board and method for manufacturing printed wiring board
US8786108B2 (en) Package structure
JP2016127066A (ja) バンプ付きプリント配線板およびその製造方法
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
JP2017045923A (ja) バンプ付きプリント配線板およびその製造方法
KR101189337B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2017073497A (ja) プリント配線板およびその製造方法