JP6015240B2 - 端子構造及び半導体素子 - Google Patents

端子構造及び半導体素子 Download PDF

Info

Publication number
JP6015240B2
JP6015240B2 JP2012185042A JP2012185042A JP6015240B2 JP 6015240 B2 JP6015240 B2 JP 6015240B2 JP 2012185042 A JP2012185042 A JP 2012185042A JP 2012185042 A JP2012185042 A JP 2012185042A JP 6015240 B2 JP6015240 B2 JP 6015240B2
Authority
JP
Japan
Prior art keywords
bump
layer
terminal structure
tin
plating
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2012185042A
Other languages
English (en)
Other versions
JP2014044986A (ja
Inventor
吉田　健一
健一 吉田
誠 折笠
誠 折笠
英之 清家
英之 清家
雄平 堀川
雄平 堀川
阿部　寿之
寿之 阿部
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2012185042A priority Critical patent/JP6015240B2/ja
Priority to US13/960,228 priority patent/US9070606B2/en
Publication of JP2014044986A publication Critical patent/JP2014044986A/ja
Application granted granted Critical
Publication of JP6015240B2 publication Critical patent/JP6015240B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/03444—Manufacturing methods by blanket deposition of the material of the bonding area in gaseous form
    • H01L2224/0345—Physical vapour deposition [PVD], e.g. evaporation, or sputtering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03462—Electroplating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/034—Manufacturing methods by blanket deposition of the material of the bonding area
    • H01L2224/0346—Plating
    • H01L2224/03464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/0347—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/05001—Internal layers
    • H01L2224/0502—Disposition
    • H01L2224/05022—Disposition the internal layer being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05571—Disposition the external layer being disposed in a recess of the surface
    • H01L2224/05572—Disposition the external layer being disposed in a recess of the surface the external layer extending out of an opening
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05599—Material
    • H01L2224/056—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05655—Nickel [Ni] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/114—Manufacturing methods by blanket deposition of the material of the bump connector
    • H01L2224/1146—Plating
    • H01L2224/11464—Electroless plating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/1147—Manufacturing methods using a lift-off mask
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/118—Post-treatment of the bump connector
    • H01L2224/11848—Thermal treatments, e.g. annealing, controlled cooling
    • H01L2224/11849—Reflowing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13005—Structure
    • H01L2224/13006—Bump connector larger than the underlying bonding area, e.g. than the under bump metallisation [UBM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13023—Disposition the whole bump connector protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13101—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of less than 400°C
    • H01L2224/13111—Tin [Sn] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemically Coating (AREA)

Description

本発明は、端子構造及び半導体素子に関する。
ＣＰＵ（Ｃｅｎｔｒａｌ Ｐｒｏｃｅｓｓｉｎｇ Ｕｎｉｔ）のような高機能半導体を高密度に実装する場合においては、汎用技術であるボンディングワイヤーによる実装方式から、チップ電極上にはんだ等からなるバンプを形成し直接基板に接合するフリップチップ実装方式への移行が進展している。
例えば、特許文献１及び２には、基材上に備えられた電極にバンプを形成する方法が開示されている。
特開２００１−０８５４５６号公報 特開２００２−２０３８６８号公報
ところで、半導体デバイスの微細化に伴い、これらバンプ同士をより近接して配置すること、すなわちバンプの狭ピッチ化が求められてきている。しかしながら、上記従来のバンプを用いる場合、以下に示すとおりその形状からバンプの狭ピッチ化に十分対応することができない。
図１は、従来のバンプ形成工程を示す模式図である。まず、図１（ａ）に示すように、基材１０上に外部電極２０、パッシベーション層（絶縁性被覆層）３０、シード層４０を形成した基板を準備する。次に、シード層の一部を被覆するようにドライフィルム１００を形成し、電解ニッケルめっき、電解はんだめっきの順に電解めっきを行い、アンダーバンプ金属層５０及びはんだめっき層６０を形成する（図１（ｂ））。そして、ドライフィルムを剥離し、不要なシード層をエッチングにて除去する（図１（ｃ））。その後、基板全体をリフロー炉に入れて加熱することで、バンプ６５が形成される（図１（ｄ））。このようにして形成されるバンプ６５は、図１（ｄ）に示すとおり、積層方向に沿った断面において、外部電極２０からより離れた高さに最大径Ｌｂｍを有するような、裾がすぼんだきのこ状の形状を有する。このようなバンプ形状であると、バンプを近接して配置しようとしたときに、パッシベーション層よりも膨らんでいるバンプ同士が接触してショートを引き起こしてしまうことがあるため、バンプ間隔Ｐｂを小さくしてバンプの狭ピッチ化を図ることには限界がある。
また、バンプがアンダーバンプ金属層の端部から膨らむようにして形成されるため、実装時に、バンプの裾の部分に対してフィラーや樹脂等の充てん物が十分に回り込みにくい場合がある。これら充てん物の回り込みをよくするためにも、バンプ間隔Ｐｂはある程度広くしなければならないという問題がある。
そこで本発明は、前記問題点に鑑み、バンプの狭ピッチ化に十分に対応することが可能な端子構造提供することを目的とする。
本発明は、基材と、基材上に形成された電極と、基材上及び電極上に形成され、電極の少なくとも一部を露出させる開口を有する絶縁性被覆層と、開口を充てんしかつ絶縁性被覆層の一部を覆うアンダーバンプ金属層と、アンダーバンプ金属層及び絶縁性被覆層の一部を覆うドーム状のバンプと、を備え、積層方向に沿った断面において、バンプの最大径をとる高さが、アンダーバンプ金属層の最大高さよりも低い、端子構造、を提供する。
このような構成を有する端子構造であれば、電極からより離れた高さに最大径Ｌｂｍを有するようなバンプ形状ではないため、当該部分においてバンプ同士がショートすることがない。そのため、バンプの狭ピッチ化に十分に対応することが可能である。また、バンプがアンダーバンプ金属層の端部から膨らむようにして形成されるものではないため、バンプ間隔を狭くしたとしても、実装時に、バンプの裾の部分にフィラーや樹脂等の充てん物が回り込みやすい。
また、本発明は、前記バンプの最大径が５〜４０μｍであることが好ましい。これにより、バンプの狭ピッチ化が進んでも、バンプ同士がショートするリスクをより抑えることが可能である。
また、本発明は、前記バンプが主成分としてスズ（Ｓｎ）を含有することが好ましい。これにより、バンプがより好適なドーム形状となり、バンプが最大径をとる高さを、容易にアンダーバンプ金属層の最大高さより低い位置にすることが可能である。なお、主成分としてスズを含有するとは、構成成分全体に対してスズが９０質量％以上含まれることをいう。
また、本発明は、前記アンダーバンプ金属層が主成分としてニッケル（Ｎｉ）を含有することが好ましい。これにより、バンプに含まれる金属が外部電極へ拡散することを好適に抑えることが可能である。なお、主成分としてニッケルを含有するとは、構成成分全体に対してニッケルが８５質量％以上含まれることをいう。
さらに、本発明は、前記バンプがチタンを含有することが好ましい。これにより、バンプに含まれる金属がアンダーバンプ金属層へ拡散することを好適に抑えることが可能である。
本発明は、上記本発明の端子構造を備える半導体素子を提供する。このような半導体素子であれば、本発明の端子構造を備えることにより、半導体デバイスの微細化に対する要求に対応することが可能である。
本発明によれば、バンプの狭ピッチ化に十分に対応することが可能な端子構造を提供することができる。
従来のバンプ形成工程を示す模式図である。 本実施形態に係る端子構造の好適な形成工程を模式的に示す断面図である。 本実施形態に係る端子構造の好適な形成工程を模式的に示す断面図である。
以下、場合により図面を参照して、本発明の好適な実施形態について説明する。なお、各図面において、同一又は同等の要素には同一の符号を付与し、重複する説明を省略する。
［端子構造の形成工程］
図２は、本実施形態に係る端子構造の好適な形成工程を模式的に示す断面図である。まず、図２（ａ）に示すように、公知の工法を用いて、基材１０上に外部電極２０、及び外部電極上に開口を有する絶縁性被覆層３０をそれぞれ形成する。なお、外部電極の厚み、外部電極のピッチＰｅ（配置間隔）及び絶縁性被覆層の厚みは特に限定されるものではないが、これらの層形成の実施容易性とバンプの狭ピッチ化とを両立させるためには、それぞれ、１〜３０μｍ、１０〜１５０μｍ及び０．１〜５０μｍであることが好ましい。一方、開口の直径Ｌｏ及び隣接する開口の間隔Ｐｏは、外部電極とバンプとの電気的接続性、及び隣接するバンプ間の電気的絶縁性を向上する観点から、それぞれ３〜３０μｍ及び５〜１２０μｍであることが好ましい。なお、基材としては、シリコン基板、有機基板等が、外部電極としては、Ｃｕ、Ｃｕ合金、Ａｌ、Ａｌ合金等からなるものがそれぞれ好ましい態様として挙げられる。また、絶縁性被覆層は、例えば、基材表面及び外部電極表面を水分による腐食等から保護することができれば特に制限はされないが、ポリイミド、ＳｉＮ等からなるものが挙げられる。
なお、絶縁性被覆層３０における開口の平面形状（端子構造を上側からみた形状）は、特に限定されず、円形や多角形等の種々の形状が適用される。本実施形態では、図示しないが、開口、後述するアンダーバンプ金属層（ＵＢＭ層）７０及びバンプ８５は、円形の平面形状を有するものとして説明する。なお、開口の平面形状が多角形である場合、後述する開口等の直径の値は、例えば、当該多角形において略対向している辺同士の距離の平均値として適用することができる。
次に、図２（ｂ）に示すように、絶縁性被覆層の開口に露出した外部電極表面に対し、公知の前処理を行った後無電解ニッケルめっきを行い、開口を充てんしかつ絶縁性被覆層の一部を覆うＵＢＭ層７０を形成する。なお、前述の前処理としては、例えば外部電極がＣｕ又はＣｕ合金の場合、脱脂、酸洗及び活性化処理等が挙げられる。また、例えば外部電極がＡｌ又はＡｌ合金の場合、脱脂、酸洗及びジンケート処理等が挙げられる。
ＵＢＭ層の最大厚みＴｕは、バンプに含まれる金属が拡散等によって外部電極へ到達することを阻止するという観点から、外部電極表面を基準として０．５〜１０μｍであることが好ましい。なお、ＵＢＭ層の最大高さＨｕは、実装時のフィラーや樹脂等の充てん性を良好にするという観点から、１〜１５μｍであることが好ましい。また、ＵＢＭ層の直径Ｌｕは、バンプとＵＢＭとの密着性を良好にするという観点から、４〜３５μｍであることが好ましい。さらに、隣接するＵＢＭ層の間隔Ｐｕは、隣接するバンプ間の電気的絶縁性を良好にするという観点から、４〜１１５μｍであることが好ましい。
そして、図２（ｃ）に示すように、還元型無電解スズめっきを行い、ＵＢＭ層全体を内包するようにして、ＵＢＭ層及び絶縁性被覆層の一部を覆うスズめっき層８０を形成する。これにより、所望の端子構造を得るための前駆体基板が得られる。このとき、スズめっき層の最大高さＨｂ０は、実装する際に十分なバンプ金属量を得るという観点から、基材上の絶縁性被覆層の表面を基準として５〜４０μｍであることが好ましい。
さらに、図２（ｃ）にて得られた前駆体基板を、窒素雰囲気中で高温処理（リフロー）してスズめっき層８０を溶融し、さらにこれを急冷して凝固させることで、ドーム状のスズバンプ８５を形成する（図２（ｄ））。リフロー条件に特に制限はないが、雰囲気：酸素濃度が１０００ｐｐｍ以下、温度：２３５〜３００℃、及び保持時間：５〜１２０秒間、であることが好ましい。なお、この高温処理により、スズバンプのＵＢＭ層との境界部分に、スズを主成分（５０質量％以上）とする金属間化合物が形成される場合があるが、このスズを主成分とする金属間化合物もスズバンプを構成する一部とみなす。
このとき、スズバンプの最大高さＨｂは、実装する際に接続端子と十分かつ適切に接触させるという観点から、基材上の絶縁性被覆層の表面を基準として５〜５０μｍであることが好ましい。また、隣接するスズバンプ間隔Ｐｂは、隣接するバンプ間の電気的絶縁性を良好にするという観点から、３〜１１０μｍであることが好ましい。さらに、隣接するバンプ間の電気的絶縁性及び実装時のフィラーや樹脂等の充てん性を良好にするという観点から、基材及び外部電極の界面を基準としたときに、バンプの最大径をとる高さＨｂｍは、ＵＢＭ層の最大高さＨｕを超えない範囲で、２〜１０μｍであることが好ましい。また、バンプ同士がショートするリスクを低減するという観点及びバンプ強度を確保するという観点から、バンプの最大径Ｌｂｍは、５〜４０μｍであることが好ましい。なお、本実施形態において、バンプの最大径は、図２（ｄ）に示すように、スズバンプ内部にＵＢＭ層を包含する高さにある。
これらの高さ等は、例えば、端子構造の積層方向に沿った断面について、走査型電子顕微鏡（ＳＥＭ）等を用いて観察することで測定することが可能である。
このようにして、図２（ｄ）に示すように、基材１０と、基材上に形成された外部電極２０と、基材上及び外部電極上に形成され、外部電極の少なくとも一部を露出させる開口を有する絶縁性被覆層３０と、開口を充てんしかつ絶縁性被覆層の一部を覆うＵＢＭ層７０と、ＵＢＭ層を覆うドーム状のバンプ８５と、を備え、積層方向に沿った断面において、バンプの最大径Ｌｂｍをとる高さＨｂｍが、ＵＢＭ層の最大高さＨｕよりも低い、端子構造、を製造することができる。
このような端子構造は、還元型無電解スズめっきにより前駆体基板を得ることで実現が可能になったと本発明者らは考える。すなわち、本実施形態の端子構造を得る前駆体基板では、図２（ｃ）に示すように、還元型無電解スズめっき層が、ＵＢＭ層を完全に覆うように形成されている。このため、高温処理によりスズめっき層を溶融した際、溶融状態のスズめっき層は、その表面張力により上方（ＵＢＭ層と反対方向）へ移動するように変形し、その後の急冷、凝固によりその形状が維持される。すなわち、バンプはＵＢＭ層の最大高さより下方でその最大径をとる端子構造となる。一方、従来技術による前駆体基板では、図１（ｃ）に示すように、ドライフィルムを形成して電解めっきを行うため、電解はんだめっき層が、ＵＢＭ層の上面にのみ接し、ＵＢＭ層の端面は露出した状態となる。このため、高温処理によりはんだめっき層を溶融した際、溶融状態のはんだめっき層は、その表面張力により上方へ移動するように変形するのと同時に、露出したＵＢＭ層の端面へ回りこむように下外方へ移動するように変形する。この結果、全体として等方的に膨らむように変形し、その後の急冷、凝固によりその形状が維持される。すなわち、バンプはその中央付近で最大径をとる端子構造となり、バンプの最大径をとる高さが、ＵＢＭ最大高さよりも高くなる。このように、従来の方法では、本実施形態のような端子構造は得られない。さらに、高温処理の際、溶融状態のはんだめっき層が等方的に膨らむように変形するため、隣接するバンプ同士がショートする恐れが高まる傾向にある。
なお、本実施形態においては、ＨｂｍがＨｕよりも低ければ特に制限はないが、スズバンプとＵＢＭ層との密着性、及び実装時のフィラーや樹脂等の充てん性を良好にするという観点から、両者の比Ｈｂｍ／Ｈｕは０．９５以下であることが好ましく、０．９０以下であることがより好ましい。なお、他の構成の厚み等との兼ね合いにもよるが、端子構造の設計上、この比Ｈｂｍ／Ｈｕは０．１０以上であることが好ましい。
なお、上記図２（ｂ）では、無電解ニッケルめっきにてＵＢＭ層を形成しているが、電解ニッケルめっきにてＵＢＭ層を形成してもよい。
すなわち、まず、図３（ａ）に示すように、図２（ａ）に係る上記説明と同様にして、公知の工法を用いて、基材１０上に外部電極２０、及び外部電極上に開口を有する絶縁性被覆層３０をそれぞれ形成する。
次に、図３（ｂ）に示すように、絶縁性被覆層開口に露出した外部電極表面および絶縁性被覆層表面に対し、スパッタリング等の公知の方法を用いてシード層４０を形成する。その後、ドライフィルム１００を形成して、フォトレジスト等の公知の技術によりドライフィルムのパターニングを行い、絶縁性被覆層開口周辺のドライフィルムを除去する。そして、絶縁性被覆層開口に露出した外部電極表面及び絶縁性被覆層表面の一部に対し、電解ニッケルめっきを行い、ＵＢＭ層５０を形成する。なお、シード層としては電解めっきを実施可能であれば特に制限はされないが、例えば、厚さ０．１μｍ程度の銅層が好ましい。
さらに、図３（ｃ）に示すように、公知の技術にてドライフィルム１００の剥離及び不要なシード層４０の除去を行う。そして、図２（ｃ）に係る上記説明と同様にして、還元型無電解スズめっきを行い、スズめっき層８０を形成する。これにより、所望の端子構造を得るための前駆体基板が得られる。なお、ＵＢＭ層の最大厚みＴｕは、図３（ｃ）に示すとおり、外部電極上面からの厚みである。また、ＵＢＭ層の最大高さＨｕは、外部電極上の被覆層上面から、ＵＢＭ層の端部にある凸部の高さである。
その後、上記と同様にして前駆体基板の高温処理（リフロー）を行い、図３（ｄ）に示すような端子構造を得ることができる。
［無電解ニッケルめっき］
無電解ニッケルめっきは、ニッケル塩、錯化剤、還元剤を含むめっき液を用いることができる。無電解ニッケルめっきの作業性（浴安定性、析出速度）を良好にする観点から、還元剤として次亜リン酸を含むめっき液を用いることが好ましい。
なお、無電解ニッケルめっきにより形成されるＵＢＭ層は、主成分としてＮｉを含有するが、構成元素としてはＮｉ、Ｐを含有することが好ましい。ＵＢＭ層の柔軟性及び低応力を得る観点から、Ｐを５〜１５質量％含むことがより好ましい。また、Ｎｉ、Ｐの他にＳ等を含有しても良い。
［電解ニッケルめっき］
電解ニッケルめっきは、例えば、公知のワット浴やスルファミン酸浴を用いることができる。ニッケルめっき被膜の柔軟性、低応力を得る観点から、スルファミン酸浴を用いることが好ましい。
なお、電解ニッケルめっきにより形成されるＵＢＭ層は、構成元素としてＮｉのみから構成されても良く、ＮｉのほかにＳ、Ｐ等を含有しても良い。
［還元型無電解スズめっき］
還元型無電解スズめっきは、スズ化合物、有機錯化剤、有機イオウ化合物、酸化防止剤、及び還元剤として３価チタン化合物を含むめっき液を用いることが好ましい。これら構成成分の種類、濃度を好適に選択することで、ＵＢＭ層上に安定的にスズを析出することが可能である。以下その詳細を示すが、種類、濃度、またそのメカニズムは記載したものに限定されない。
スズ化合物はスズの供給源となるものであれば特に制限されないが、スズの、無機酸塩、カルボン酸塩、アルカンスルホン酸塩、アルカノールスルホン酸塩、水酸化物及びメタスズ酸からなる群より選ばれる１種又は２種以上であることが好ましい。これらの水溶性のスズ化合物は、１種又は２種以上を混合して用いることができる。
なお、スズ化合物のスズの価数（酸化数）としては、２価又は４価のどちらでも使用可能であるが、析出速度が良好である観点から２価が好ましい。すなわち、第一スズ化合物が好ましい。
還元型無電解スズめっき液中のスズ化合物の含有量は特に限定はないが、還元型無電解スズめっき液全体に対して、金属スズとして、好ましくは０．５ｇ／Ｌ〜１００ｇ／Ｌ、より好ましくは５ｇ／Ｌ〜３０ｇ／Ｌ、さらに好ましくは７ｇ／Ｌ〜１５ｇ／Ｌである。還元型無電解スズめっき液中の金属スズの含有量が０．５ｇ／Ｌ以上であれば、スズ被膜の析出速度を実用的なレベルで早くすることが可能である。また、還元型無電解スズめっき液中の金属スズの含有量が１００ｇ／Ｌ以下であれば、スズ源としてのスズ化合物を容易に溶解することができる。
有機錯化剤としては特に限定はないが、有機ホスホン酸化合物のような酸化数が３価のリンを含有するホスホン酸化合物が好ましく、例えば、ニトリロトリメチレンホスホン酸、エチレンジアミンテトラメチレンホスホン酸、ジエチレントリアミンペンタメチレンホスホン酸、ヘキサメチレンジアミンテトラメチレンホスホン酸、ヘキサメチレントリアミンペンタメチレンホスホン酸等のアミノ基含有メチレンホスホン酸類；１−ヒドロキシエチリデン−１，１−ジホスホン酸等の水酸基含有ホスホン酸類；３−メトキシベンゼンホスホン酸等のベンゼンホスホン酸類；３−メチルベンジルホスホン酸、４−シアノベンジルホスホン酸等のベンジルホスホン酸類；それらのアルカリ金属塩；それらのアルカリ土類金属塩；それらのアンモニウム塩、などが挙げられる。これらの中でも、水酸基含有ホスホン酸がより好ましい。有機錯化剤は、これらのうち１種又は２種以上を混合して用いることができる。
還元型無電解スズめっき液中の有機錯化剤の含有量は特に限定はないが、還元型無電解スズめっき液全体に対して、好ましくは１ｇ／Ｌ〜５００ｇ／Ｌ、より好ましくは１０ｇ／Ｌ〜２００ｇ／Ｌ、さらに好ましくは５０ｇ／Ｌ〜１５０ｇ／Ｌである。還元型無電解スズめっき液中の有機錯化剤の含有量が１ｇ／Ｌ以上であれば、錯化力が十分となりめっき液が安定し、錯化剤としての効果を十分に発揮することができ、また、５００ｇ／Ｌ以下であれば、水に対し容易に溶解する。なお、含有量を５００ｇ／Ｌ以上としても錯化剤としての更なる効果の上昇は見られないため、コスト的に不経済となる場合がある。
有機イオウ化合物は、メルカブタン類及びスルフィド類からなる群より選ばれる有機イオウ化合物であることが好ましい。「メルカブタン類」とは、分子中に、メルカプト基（−ＳＨ）を有する化合物である。「スルフィド類」とは、分子中に、スルフィド基（−Ｓ−）を有する化合物であり、Ｓに結合する基は、例えば、アルキル基、アリール基、アセチル基（エタノイル基）等のアルカノイル基等が挙げられる。また、スルフィド類には、ジスルフィド、トリスルフィド等の「−Ｓ−」が複数個直接結合したポリスルフィドも含まれる。なお、メルカブタン類及びスルフィド類のいずれも、Ｓ原子の孤立電子対（Ｌｏｎｅ Ｐａｉｒ）が活性であるため、ＵＢＭ層上（Ｎｉ被膜上）においてスズ析出のための触媒として作用し、ＵＢＭ層上へスズを安定的に析出することが可能である。
還元型無電解スズめっき液中の上記有機イオウ化合物の含有量は特に限定はないが、還元型無電解スズめっき液全体に対して、好ましくは０．１ｐｐｍ〜１０００００ｐｐｍ、より好ましくは１ｐｐｍ〜１００００ｐｐｍ、さらに好ましくは５ｐｐｍ〜１０００ｐｐｍである。還元型無電解スズめっき液中の有機イオウ化合物の含有量が０．１ｐｐｍ以上であれば、十分な析出速度が確保できる。一方、１０００００ｐｐｍ以下であれば、容易に水に溶解するため、安定しためっき液を得ることができる。
酸化防止剤は、価数（酸化数）が２価のスズが４価に酸化されるのを防ぐことができれば特に限定はないが、具体的には例えば、含リン酸化合物（次亜リン酸化合物、亜リン酸化合物）、ヒドラジン誘導体、カテコール、ハイドロキノン、ピロガロール若しくはそれらの塩等が挙げられる。これらの中でも、含リン酸化合物が好ましく、亜リン酸化合物がより好ましい。これらの酸化防止剤は１種又は２種以上を混合して用いることができる。なお、酸化防止剤を添加することで、上述したスズの酸化を防止するだけでなく、後述する３価チタンの過剰な酸化を抑えることができる。これにより安定しためっき液を得ることができ、ＵＢＭ層上（Ｎｉ被膜上）へスズを安定的に析出することが可能である。
還元型無電解スズめっき液中の酸化防止剤の含有量は特に限定はないが、還元型無電解スズめっき液全体に対して、好ましくは０．１ｇ／Ｌ〜１００ｇ／Ｌ、より好ましくは１ｇ／Ｌ〜８０ｇ／Ｌである。還元型無電解スズめっき液中の酸化防止剤の含有量が０．１ｇ／Ｌ以上であれば、酸化防止剤の効果を十分に確保することができ、１００ｇ／Ｌ以下であれば、還元型無電解スズめっき液中においてスズが異常に析出することを抑制することができるため、浴安定性が良く安定したスズめっきを行うことが可能である。
チタン化合物は、水溶性であり、還元剤として作用するものであれば特に限定はないが、具体的には例えば、三塩化チタン、三ヨウ化チタン、三臭化チタン等のハロゲン化チタン；硫酸チタンなどが、めっき性能、入手の容易さ等の点で好ましい。チタンの価数（酸化数）としては３価が好ましい。これは、２価のチタン化合物は不安定であり、容易に酸化されて４価に変わってしまう場合があり、また、４価のチタン化合物は自身が酸化されないので電子の供給ができなくなってしまう場合があるためである。これらの水溶性のチタン化合物は、１種又は２種以上を混合して用いることができる。これらのうち、めっき性能、入手の容易さ等の観点から三塩化チタンが特に好ましい。
還元型無電解スズめっき液中のチタン化合物の含有量は特に限定はないが、還元型無電解スズめっき液全体に対して、金属チタンとして、好ましくは０．０１ｇ／Ｌ〜１００ｇ／Ｌ、より好ましくは０．１ｇ／Ｌ〜２０ｇ／Ｌ、さらに好ましくは１ｇ／Ｌ〜１０ｇ／Ｌである。還元型無電解スズめっき液中の水溶性のチタン化合物の含有量が０．０１ｇ／Ｌ以上であれば、スズ被膜の析出速度を実用的な速さにすることが可能であり、また、還元型無電解スズめっき液中の水溶性のチタン化合物の含有量が１００ｇ／Ｌ以下であれば、スズが異常析出することを抑制することができるため、浴安定性が良く安定したスズめっきを行うことが可能である。
なお、還元型無電解スズめっき液には、これらの成分以外に必要に応じて、めっき液のｐＨを一定に保つための緩衝剤、価数（酸化数）が２価のスズイオンが４価に酸化されるのをさらに効果的に防ぐための酸化防止剤、スズめっき被膜のピンホール除去のため若しくはめっき液の泡切れを良好にするための界面活性剤、スズめっき被膜をより平滑にするための光沢剤等を、適宜含有させることができる。
還元型無電解スズめっき液のめっき条件は特に限定されるものではないが、温度条件は、４０℃〜９０℃であることが好ましく、５０℃〜８０℃であることがより好ましい。また、めっき時間は、３０秒〜５時間であることが好ましく、１分〜２時間であることがより好ましい。
なお、還元型無電解スズめっきにより形成されるスズめっき層（バンプ）は、主成分としてＳｎを含有するが、構成元素としてはＳｎ、Ｔｉを含有することが好ましい。特に、スズめっき層がＴｉを含有することで、バンプに含まれる金属がＵＢＭ層へ拡散することを抑えることが可能である。
［半導体素子］
このようにして作製される端子構造は、半導体素子等に好適に適用することができる。例えば、半導体素子の場合、基材１０としては、シリコン基板等の表面ないしは内部に半導体回路が形成されたものを適用することができる。また、外部電極２０としては、半導体回路と電気的に接続されたものを適用することができる。このような半導体素子であれば、隣接するバンプ間隔が狭く、かつバンプ間隔を狭くしたとしても実装時にフィラーや樹脂等を充てんしやすいことから、半導体デバイスの微細化に対する要求に十分に対応することが可能である。
以下、本発明の内容を実施例及び比較例を用いてより詳細に説明するが、本発明は以下の実施例に限定されるものではない。
［実施例１］
（基板の準備）
図２（ａ）に示すような、外部電極及び開口を有するＳｉＮ絶縁性被覆層が形成されたシリコン基板（５×５ｍｍ、厚み０．６ｍｍ）を準備した。なお、外部電極は銅で形成し、開口を互いに等間隔で１０×１０（個）となるように配置した。また、後述するヒートサイクル試験での導通性確認のため、実装時にデイジー回路を形成するように外部電極を予め配線するように作製した。
（無電解ニッケルめっき）
次に、ＳｉＮ絶縁性被覆層の開口に露出した銅外部電極表面に対し、所定の前処理（脱脂、酸洗、活性化処理）を行った後、無電解ニッケルめっきを行い、開口を充てんしかつＳｉＮ絶縁性被覆層の一部を覆うＵＢＭ層を形成した（図２（ｂ））。なお、無電解ニッケルめっきは公知の無電解ニッケル−リンめっき液（ＵＢＭ層中リン濃度：１０質量％）を用いた。また、めっき条件は、温度を８５℃とし、時間は所定のニッケルめっき層厚みが得られるように調整した。
（還元型無電解スズめっき）
さらに、還元型無電解スズめっきを行い、上記のとおり形成されたＵＢＭ層全体を内包するようにして、ＵＢＭ層及びＳｉＮ絶縁性被覆層の一部を覆うスズめっき層が形成された前駆体基板を得た（図２（ｃ））。なお、還元型無電解スズめっき液の組成は、以下のとおりであった。また、めっき条件は、温度を６０℃とし、時間は所定のスズめっき層高さが得られるように調整した。
スズ化合物（塩化第一スズ）：１０ｇ／Ｌ（スズとして）
含リン有機錯化剤（水酸基含有ホスホン酸）：１００ｇ／Ｌ
有機イオウ化合物（スルフィド基含有有機イオウ化合物）：１００ｐｐｍ
酸化防止剤（亜リン酸化合物）：４０ｇ／Ｌ
還元剤（三塩化チタン）：５ｇ／Ｌ（チタンとして）
（リフロー）
このようにして得られた前駆体基板を、窒素雰囲気中（酸素濃度５００ｐｐｍ）にて、２５０℃で３０秒間保持してスズめっき層を溶融し、さらにこれを急冷して凝固させることで、図２（ｄ）に示すようなドーム状のスズバンプを有する端子構造を備えるシリコンＴＥＧ（Ｔｅｓｔ Ｅｌｅｍｅｎｔ Ｇｒｏｕｐ）基板を得た。なお、各構成部分における厚み、ピッチ等は表１に示すとおりであった。
［実施例２〜６］
各構成の厚み、ピッチ等を表１のように変更したこと以外は、実施例１と同様にして端子構造を備えるシリコンＴＥＧ基板を得た。
［実施例７］
無電解ニッケルめっきの代わりに、電解ニッケルめっきを行ったこと以外は、実施例１と同様にして端子構造を備えるシリコンＴＥＧ基板を得た。
電解ニッケルめっきは次のようにして行った。すなわち、ＳｉＮ絶縁性被覆層開口に露出した銅外部電極表面及びＳｉＮ絶縁性被覆層表面に対し、スパッタリングにより厚さ０．１μｍの銅層をシード層として形成し、次いでドライフィルムを形成した。その後、フォトレジストによりドライフィルムのパターニングを行い、ＳｉＮ絶縁性被覆層開口周辺のドライフィルムを除去した（図３（ｂ））。そして、ＳｉＮ絶縁性被覆層開口に露出した外部電極表面及び絶縁性被覆層表面の一部に対し、電解ニッケルめっきを行いＵＢＭ層を形成した。そして、ドライフィルムの剥離及び不要なシード層の除去を行った（図３（ｃ））。なお、電解ニッケルめっきには、公知のスルファミン酸浴を用いた。また、めっき条件は、温度を５０℃とし、時間及びめっき電流値は所定のニッケルめっき層厚みが得られるように調整した。
［実施例８］
外部電極をＡｌ−０．５質量％Ｃｕ合金で形成し、また、外部電極表面に対し所定の前処理（脱脂、酸洗、ジンケート処理）を行ったこと以外は、実施例１と同様にして端子構造を備えるシリコンＴＥＧ基板を得た。
［実施例９］
外部電極をＡｌ−０．５質量％Ｃｕ合金で形成し、また、外部電極表面に対し所定の前処理（脱脂、酸洗、ジンケート処理）を行ったこと以外は、実施例４と同様にして端子構造を備えるシリコンＴＥＧ基板を得た。
各構成部分における厚み、ピッチ等は表１に示すとおりであった。
［比較例１〜３］
還元型無電解スズめっきの代わりに、電解はんだめっきを行ったこと以外は、実施例７と同様にして端子構造を備えるシリコンＴＥＧ基板を得た。ただし、比較例３のみはドライフィルムを形成することができなかったため、端子構造を作製することはできなかった。そのため、後述する評価及び試験を行わなかった。
なお、電解はんだめっきは次のようにして行った。まず、実施例７に記載されているように、ＳｉＮ絶縁性被覆層開口に露出した外部電極表面及び絶縁性被覆層表面の一部に対し、電解ニッケルめっきを行いＵＢＭ層を形成した。その後、引き続き電解はんだめっきを行い、はんだめっき層を形成した。このとき、はんだめっき層はＵＢＭ層の上面にのみ形成されており、ＳｉＮ絶縁性被覆層の一部を覆うように、すなわちＵＢＭ層全体を内包するように形成されてはいなかった（図１（ｃ））。
なお、電解はんだめっきは、公知のアルカノールスルホン酸浴（Ｃｕ含有量：０．５質量％）を用いた。また、めっき条件は、温度を５０℃とし、時間及びめっき電流値は所定のはんだめっき層高さが得られるように調整した。
その後、ドライフィルムの剥離及び不要なシード層の除去を行い、実施例６と同様の条件にてリフローを行った。これにより、図１（ｄ）に示すような形状を有する端子構造を得た。
各構成部分における厚み、ピッチ等は表１に示すとおりであった。
Figure 0006015240
（バンプ形成性評価）
実施例及び比較例で得られた端子構造について、以下のようにしてバンプ形成性評価を行った。具体的には、１０×１０（個）の合計１００個のバンプについて、隣接するバンプ同士が独立に形成されているか、を光学顕微鏡を用いて確認した。隣接するバンプ同士が独立して形成されておりショートしていなかったものをＡ評価、隣接するバンプ同士が一対でもショートしていたものをＢ評価とした。結果を表２に示す。なお、比較例２についてはショートが確認されたため、表１で示したバンプについての計測はおこなわなかった。
（ヒートサイクル試験）
実施例及び比較例で得られた端子構造について、以下のようにしてヒートサイクル試験を行った。具体的には、デイジー回路を形成する二枚一対のシリコンＴＥＧ基板のバンプ（１０×１０（個））を、フリップチップ実装機によりＦａｃｅ ｔｏ Ｆａｃｅで接合することでヒートサイクル試験試料を作製した。そして、−４０℃〜１２０℃のヒートサイクルを１０００サイクル加えながら、各試料のデイジー回路の導通性をモニターすることで評価を行った。ヒートサイクル試験後（１０００サイクル後）も導通が確保されていたものをＡ評価、途中でデイジー回路が断絶したものをＢ評価とした。なお、隣接するバンプ同士がショートしていた比較例２については、ヒートサイクル試験を行わなかった。結果を表２に示す。
Figure 0006015240
１０…基材、２０…外部電極、３０…被覆層、４０…シード層、５０，７０…アンダーバンプ金属層、６０，８０…スズめっき層、６５，８５…バンプ、１００…ドライフィルム。

Claims (6)

  1. 基材と、
    前記基材上に形成された電極と、
    前記基材上及び前記電極上に形成され、前記電極の少なくとも一部を露出させる開口を有する絶縁性被覆層と、
    該開口を充てんしかつ前記絶縁性被覆層の一部を覆うアンダーバンプ金属層と、
    該アンダーバンプ金属層全体を内包するように、該アンダーバンプ金属層及び前記絶縁性被覆層の一部を覆うドーム状のバンプと、を備え、
    積層方向に沿った断面において、前記バンプの最大径をとる高さが、前記アンダーバンプ金属層の最大高さよりも低い、
    端子構造。
  2. 前記バンプの最大径が５〜４０μｍである、請求項１記載の端子構造。
  3. 前記バンプが主成分としてスズを含有する、請求項１又は２記載の端子構造。
  4. 前記アンダーバンプ金属層が主成分としてニッケルを含有する、請求項１〜３のいずれか一項記載の端子構造。
  5. 前記バンプがチタンを含有する、請求項１〜４のいずれか一項記載の端子構造。
  6. 請求項１〜５のいずれか一項記載の端子構造を備える半導体素子。
JP2012185042A 2012-08-24 2012-08-24 端子構造及び半導体素子 Active JP6015240B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012185042A JP6015240B2 (ja) 2012-08-24 2012-08-24 端子構造及び半導体素子
US13/960,228 US9070606B2 (en) 2012-08-24 2013-08-06 Terminal structure and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012185042A JP6015240B2 (ja) 2012-08-24 2012-08-24 端子構造及び半導体素子

Publications (2)

Publication Number Publication Date
JP2014044986A JP2014044986A (ja) 2014-03-13
JP6015240B2 true JP6015240B2 (ja) 2016-10-26

Family

ID=50147290

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012185042A Active JP6015240B2 (ja) 2012-08-24 2012-08-24 端子構造及び半導体素子

Country Status (2)

Country Link
US (1) US9070606B2 (ja)
JP (1) JP6015240B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016076533A (ja) * 2014-10-03 2016-05-12 イビデン株式会社 バンプ付きプリント配線板およびその製造方法
US20170372998A1 (en) * 2016-06-27 2017-12-28 Yenhao Benjamin Chen Sheet molding process for wafer level packaging
KR101926713B1 (ko) 2016-07-18 2018-12-07 엘비세미콘 주식회사 반도체 패키지 및 그 제조방법
JP6680705B2 (ja) * 2017-02-10 2020-04-15 キオクシア株式会社 半導体装置及びその製造方法
US11127704B2 (en) * 2017-11-28 2021-09-21 Taiwan Semiconductor Manufacturing Co., Ltd. Semiconductor device with bump structure and method of making semiconductor device
CN115312408A (zh) * 2021-05-04 2022-11-08 Iqm 芬兰有限公司 用于竖直互连的电镀

Family Cites Families (26)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4205099A (en) 1978-04-14 1980-05-27 Sprague Electric Company Method for making terminal bumps on semiconductor wafers
JP2763020B2 (ja) 1995-04-27 1998-06-11 日本電気株式会社 半導体パッケージ及び半導体装置
JPH09129647A (ja) 1995-10-27 1997-05-16 Toshiba Corp 半導体素子
JP4462664B2 (ja) * 1998-11-27 2010-05-12 三洋電機株式会社 チップサイズパッケージ型の半導体装置
JP4564113B2 (ja) 1998-11-30 2010-10-20 株式会社東芝 微粒子膜形成方法
JP2001085456A (ja) 1999-09-10 2001-03-30 Seiko Epson Corp バンプ形成方法
KR100319813B1 (ko) * 2000-01-03 2002-01-09 윤종용 유비엠 언더컷을 개선한 솔더 범프의 형성 방법
US6348399B1 (en) 2000-07-06 2002-02-19 Advanced Semiconductor Engineering, Inc. Method of making chip scale package
JP3682227B2 (ja) 2000-12-27 2005-08-10 株式会社東芝 電極の形成方法
JP4656275B2 (ja) 2001-01-15 2011-03-23 日本電気株式会社 半導体装置の製造方法
JP2002299366A (ja) 2001-04-02 2002-10-11 Hitachi Ltd 半導体装置およびその製造方法
TW531873B (en) 2001-06-12 2003-05-11 Advanced Interconnect Tech Ltd Barrier cap for under bump metal
TWI239578B (en) 2002-02-21 2005-09-11 Advanced Semiconductor Eng Manufacturing process of bump
JP4267549B2 (ja) * 2004-09-22 2009-05-27 株式会社フジクラ 半導体装置およびその製造方法ならびに電子機器
TWI296843B (en) 2006-04-19 2008-05-11 Phoenix Prec Technology Corp A method for manufacturing a coreless package substrate
US20090174052A1 (en) 2006-05-29 2009-07-09 Nec Corporation Electronic component, semiconductor package, and electronic device
JP4980709B2 (ja) 2006-12-25 2012-07-18 ローム株式会社 半導体装置
TWI331797B (en) 2007-04-18 2010-10-11 Unimicron Technology Corp Surface structure of a packaging substrate and a fabricating method thereof
US7868453B2 (en) * 2008-02-15 2011-01-11 International Business Machines Corporation Solder interconnect pads with current spreading layers
US7952203B2 (en) * 2008-08-29 2011-05-31 Intel Corporation Methods of forming C4 round dimple metal stud bumps for fine pitch packaging applications and structures formed thereby
US8493746B2 (en) 2009-02-12 2013-07-23 International Business Machines Corporation Additives for grain fragmentation in Pb-free Sn-based solder
JP2011044496A (ja) * 2009-08-19 2011-03-03 Panasonic Corp 半導体デバイス及びそれを用いた半導体装置
KR20110139983A (ko) * 2010-06-24 2011-12-30 삼성전자주식회사 반도체 패키지
EP2629323A1 (en) 2010-10-12 2013-08-21 Kabushiki Kaisha Yaskawa Denki Electronic device and electronic component
US8409979B2 (en) * 2011-05-31 2013-04-02 Stats Chippac, Ltd. Semiconductor device and method of forming interconnect structure with conductive pads having expanded interconnect surface area for enhanced interconnection properties
JP6015239B2 (ja) * 2012-08-24 2016-10-26 Tdk株式会社 端子構造、並びにこれを備える半導体素子及びモジュール基板

Also Published As

Publication number Publication date
JP2014044986A (ja) 2014-03-13
US20140054768A1 (en) 2014-02-27
US9070606B2 (en) 2015-06-30

Similar Documents

Publication Publication Date Title
US8970037B2 (en) Terminal structure, and semiconductor element and module substrate comprising the same
JP6015240B2 (ja) 端子構造及び半導体素子
JP6326723B2 (ja) 端子構造及び半導体素子
US9257402B2 (en) Terminal structure, and semiconductor element and module substrate comprising the same
CN102201351B (zh) 半导体器件和形成用于无铅凸块连接的双ubm结构的方法
US9177827B2 (en) Etchant and method for manufacturing semiconductor device using same
US7800240B2 (en) Under bump metallurgy structure and wafer structure using the same and method of manufacturing wafer structure
US20140361431A1 (en) Semiconductor device and manufacturing method thereof
CN107507820B (zh) 半导体器件及制造该半导体器件的方法
TW201123388A (en) Printed circuit board for semiconductor package and method of manufacturing the same
US20120164854A1 (en) Packaging substrate and method of fabricating the same
CN111199946A (zh) 铜柱凸点结构及其制造方法
JP6485098B2 (ja) 電子デバイス及びその製造方法
CN103290440B (zh) 金凸点形成用非氰系电解镀金浴及金凸点形成方法
JP2004047510A (ja) 電極構造体およびその形成方法
CN101908516B (zh) 倒装芯片锡银凸块结构及其制造方法
JP2001352005A (ja) 配線基板および半導体装置
JP3308882B2 (ja) 半導体装置の電極構造の製造方法
KR101167815B1 (ko) 반도체 패키지 구조 및 이의 제조 방법
KR20150040577A (ko) 패키지 기판
JP2004193211A (ja) 電子部品およびその製造方法
JP2016082124A (ja) バンプ電極、バンプ電極の製造方法
TW201133664A (en) Semiconductor device and method of confining conductive bump material during reflow with solder mask patch
JPH021127A (ja) バンプの形成方法
JP2012038752A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150623

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20160415

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20160524

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20160712

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20160830

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20160912

R150 Certificate of patent or registration of utility model

Ref document number: 6015240

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150