CN111199946A - 铜柱凸点结构及其制造方法 - Google Patents

铜柱凸点结构及其制造方法 Download PDF

Info

Publication number
CN111199946A
CN111199946A CN201811385499.7A CN201811385499A CN111199946A CN 111199946 A CN111199946 A CN 111199946A CN 201811385499 A CN201811385499 A CN 201811385499A CN 111199946 A CN111199946 A CN 111199946A
Authority
CN
China
Prior art keywords
layer
copper pillar
copper
metal
solder
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201811385499.7A
Other languages
English (en)
Inventor
不公告发明人
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Changxin Memory Technologies Inc
Original Assignee
Changxin Memory Technologies Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Changxin Memory Technologies Inc filed Critical Changxin Memory Technologies Inc
Priority to CN201811385499.7A priority Critical patent/CN111199946A/zh
Priority to PCT/CN2019/116787 priority patent/WO2020103708A1/en
Publication of CN111199946A publication Critical patent/CN111199946A/zh
Priority to US17/217,269 priority patent/US11798885B2/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4853—Connection or disconnection of other leads to or from a metallisation, e.g. pins, wires, bumps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
  • Wire Bonding (AREA)

Abstract

本发明提出一种铜柱凸点结构及其制造方法，涉及半导体生产技术领域，结构包括：具有金属焊盘的半导体器件；设置于金属焊盘上的铜柱；具有U形截面的金属阻挡层，位于铜柱上金属阻挡层的中间部覆盖铜柱的顶面，U形截面的开口朝向远离铜柱的方向，其中金属阻挡层位于U形截面的侧边的周边部包括由金属阻挡层的中间部一体延伸并往远离铜柱的方向曲折形成进而突出于顶面的挡墙；位于铜柱上并填充于U形截面内的焊料层。本发明提供的技术方案通过设置具有U形截面的金属阻挡层，并在U形截面内填充焊料层，这样，金属阻挡层将焊料层的侧边包裹住，可以改善爬锡时造成锡量不足导致的非润湿的问题或者焊锡量太多导致的焊锡桥接问题。

Description

铜柱凸点结构及其制造方法
技术领域
本发明涉及半导体生产技术领域，尤其涉及一种铜柱凸点结构及其制造方法。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高，以及新型的集成电路出现，封装技术在集成电路产品中扮演着越来越重要的角色，在整个电子系统的价值中所占的比例越来越大。同时，随着集成电路特征尺寸达到纳米级，晶体管向更高密度、更高的时钟频率发展，封装也向更高密度的方向发展。随着封装密度不断提高，芯片与芯片或者芯片与封装基板的窄节距电学互连及其可靠性已成为挑战。传统的无铅焊料凸点技术已难以满足窄间距互连的进一步发展需求。铜柱凸点互连技术，以其良好的电学性能、抗电迁移能力，正成为下一代芯片窄间距互连的关键技术。
微电子封装为半导体芯片提供了连接至电路基板的电气连接，同时对脆弱敏感的芯片加以保护，便于测试、返修、标准化输入，输出端口，以及改善半导体芯片与电路基板的热失配。为了顺应硅基半导体芯片技术的不断发展和环境保护法令对微电子封装的需求，微电子封装互连技术(结构和材料)也在不断演变：从引线键合到倒装芯片互连、从锡铅/高铅焊料凸点互连到无铅焊料凸点互连、从焊料凸点互连到铜柱凸点互连。作为下一代芯片封装互连技术，铜柱凸点互连正逐渐被越来越多的芯片封装设计所采用。
一种已知现有技术中，倒装芯片焊接过程中，爬锡造成锡量或焊料量不足会导致非润湿的问题，焊锡量或焊料量太多会导致凸块间焊料桥接问题。
鉴于以上所述，如何避免出现倒装芯片焊接时因为过多或过少焊锡锡量或焊料量都会造成凸块接合的质量异常是当前需要解决的问题。
需要说明的是，在上述背景技术部分发明的信息仅用于加强对本发明的背景的理解，因此可以包括不构成对本领域普通技术人员已知的现有技术的信息。
发明内容
本发明的目的在于提供一种铜柱凸点结构及其制造方法，至少在一定程度上克服倒装芯片焊接时出现的因过多或过少焊锡量都会造成凸块接合的质量异常的问题。
本发明的其他特性和优点将通过下面的详细描述变得显然，或部分地通过本发明的实践而习得。
根据本发明实施例的第一方面，提供一种铜柱凸点结构，包括：具有金属焊盘的半导体器件；铜柱，设置于所述金属焊盘上，所述铜柱具有顶面及侧面；金属阻挡层，位于所述铜柱上，所述金属阻挡层具有U形截面，所述金属阻挡层的中间部覆盖所述铜柱的所述顶面，所述U形截面的开口朝向远离所述铜柱的方向；焊料层，位于所述铜柱上并填充于所述U形截面内，并于所述金属阻挡层表面形成焊料凸点，其中所述金属阻挡层位于所述U形截面的侧边的周边部包括由所述金属阻挡层的中间部一体延伸并往远离所述铜柱的方向曲折形成进而突出于所述顶面的挡墙，用于限制所述焊料层以防止扩散到所述铜柱的所述侧面。
在一个实施例中，还包括凸块下金属层，所述凸块下金属层位于所述铜柱与所述金属焊盘之间。
在一个实施例中，还包括钝化层，形成于所述半导体器件上，且所述钝化层具有位置对准且尺寸小于所述金属焊盘的第一开孔，以覆盖所述金属焊盘的外围边缘。
在一个实施例中，所述铜柱具有T形截面，所述铜柱凸点结构还包括表面保护层，所述表面保护层形成于所述钝化层上并局部覆盖所述金属焊盘的上表面，所述具有位置对准且尺寸小于所述第一开孔的第二开孔，且所述铜柱的T形根部填充于所述第二开孔。
在一个实施例中，所述凸块下金属层的一部分位于所述铜柱与所述表面保护层之间。
在一个实施例中，所述挡墙为环形，所述挡墙沿着所述铜柱的所述顶面的周边且不超过所述铜柱的所述侧面的围绕区域。
根据本发明实施例的第二方面，提供一种铜柱凸点结构的制造方法，包括：提供具有金属焊盘的半导体器件；在所述金属焊盘上形成铜柱，所述铜柱具有顶面及侧面；在所述铜柱上形成金属阻挡层，所述金属阻挡层具有U形截面，所述金属阻挡层的中间部覆盖所述铜柱的所述顶面，所述U形截面的开口朝向远离所述铜柱的方向，并且所述金属阻挡层位于所述U形截面的侧边的周边部包括由所述金属阻挡层的中间部一体延伸并往远离所述铜柱的方向曲折形成进而突出于所述顶面的挡墙；在所述U形截面内填充焊料形成焊料层，并采用高温回流工艺于所述金属阻挡层表面形成焊料凸点，其中所述金属阻挡层位于所述U形截面的侧边的周边部曲折形成为挡墙，用于限制所述焊料层以防止扩散到所述铜柱的所述侧面。
在一个实施例中，在所述金属焊盘上形成铜柱之前，所述制造方法还包括：在所述半导体器件上形成钝化层，所述钝化层具有位置对准且尺寸小于所述金属焊盘的第一开孔，以覆盖所述金属焊盘的外围边缘。
在一个实施例中，在所述半导体器件上形成钝化层之后，所述制造方法还包括：在所述钝化层和所述焊盘的上表面形成表面保护层；采用光刻工艺在所述表面保护层上预制备铜柱的位置形成尺寸小于所述第一开孔的第二开孔。
在一个实施例中，所述制造方法还包括：在形成所述铜柱之前，在所述半导体器件上沉积金属材料形成凸块下金属层。
在一个实施例中，所述制造方法还包括：在形成所述铜柱之前，在所述半导体器件上与所述铜柱对应的位置之外的部分处形成第一光阻层；在形成所述铜柱之后，去除所述第一光阻层。
在一个实施例中，在所述铜柱上形成金属阻挡层之前，所述制造方法包括：在形成有所述铜柱的半导体器件上形成掩模层；采用光刻工艺在所述掩模层上预制备铜柱的位置形成第三开孔。
在一个实施例中，在所述金属焊盘上形成铜柱之后，所述制造方法还包括：在具有掩模层的半导体器件上电镀金属材料形成金属阻挡层；在所述金属阻挡层金属材料上与所述铜柱对应的位置处形成第二光阻层；蚀刻未被第二光阻层覆盖位置处的金属阻挡层金属材料；去除所述第二光阻层；在所述U形截面内填充焊料形成焊料层；去除所述掩模层。
在一个实施例中，在所述金属焊盘上形成铜柱之后，所述制造方法还包括：在所述具有掩模层的半导体器件上电镀金属材料形成金属阻挡层；在所述金属阻挡层金属材料上与所述铜柱对应的位置处之外的部分形成第三光阻层；在所述U形截面内填充焊料形成焊料层；去除所述第三光阻层；蚀刻未被焊料覆盖位置处的金属阻挡层金属材料；去除所述掩模层。
本发明实施例提供的技术方案可以包括以下有益效果：
本发明一种示例性实施例所提供的技术方案中通过设置具有U形截面的金属阻挡层，并在U形截面内填充焊料层，使得金属阻挡层将焊料层包裹住，可以改善倒装芯片焊接过程中，爬锡时造成锡量不足导致的非润湿的问题，或者焊锡量太多导致的焊锡桥接问题。
应当理解的是，以上的一般描述和后文的细节描述仅是示例性和解释性的，并不能限制本发明。
附图说明
此处的附图被并入说明书中并构成本说明书的一部分，示出了符合本发明的实施例，并与说明书一起用于解释本发明的原理。显而易见地，下面描述中的附图仅仅是本发明的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动的前提下，还可以根据这些附图获得其他的附图。
图1示意性示出了本发明一个实施例中的一种铜柱凸点结构的结构图；
图2示意性示出了本发明一个实施例的铜柱凸点结构的结构图；
图3示意性示出了本发明另一个实施例的铜柱凸点结构的结构图；
图4示意性示出了本发明一个实施例的铜柱凸点结构的制造方法的流程图；
图5示意性示出了本发明另一个实施例的铜柱凸点结构的制造方法的流程图；
图6示意性示出了本发明又一个实施例的铜柱凸点结构的制造方法的流程图；
图7至图18是步骤S501至步骤S512的剖面示意图；
图19是完成步骤S709的剖面示意图；
图20是完成步骤S710的剖面示意图。
具体实施方式
现在将参考附图更全面地描述示例性实施方式。然而，示例性实施方式能够以多种形式实施，且不应被理解为限于在此阐述的范例；相反，提供这些实施例使得本发明将更加全面和完整，并将示例性实施方式的构思全面地传达给本领域的技术人员。图中相同的附图标记表示相同或类似的结构，因而将省略它们的详细描述。
虽然本说明书中使用相对性的用语，例如“上”“下”来描述图标的一个组件对于另一组件的相对关系，但是这些术语用于本说明书中仅出于方便，例如根据附图中所述的示例的方向。能理解的是，如果将图标的模块翻转使其上下颠倒，则所叙述在“上”的组件将会成为在“下”的组件。其他相对性的用语，例如“高”“低”“顶”“底”“左”“右”等也作具有类似含义。当某结构在其它结构“上”时，有可能是指某结构一体形成于其它结构上，或指某结构“直接”设置在其它结构上，或指某结构通过另一结构“间接”设置在其它结构上。
用语“一个”、“一”、“所述”用以表示存在一个或多个要素/组成部分/等；用语“包括”和“具有”用以表示开放式的包括在内的意思并且是指除了列出的要素/组成部分/等之外还可存在另外的要素/组成部分/等。
在本发明一个实施例中，如图1所示的铜柱凸点结构100中，半导体器件101上设置有金属焊盘102，金属焊盘102上设置有钝化层103，钝化层上设置有铜柱105，铜柱105上设置有金属阻挡层106，金属阻挡层106上设置有焊料层107。
在本示例中，金属阻挡层106为平面结构。这样，在倒装芯片焊接过程中，可能出现爬锡造成锡量不足导致的非润湿的问题，或者焊锡量太多导致的焊锡桥接问题。
本公开实施例提供一种铜柱凸点结构，将平面结构的金属阻挡层的形状改进为带有U形截面的金属阻挡层，该U形截面的开口朝向远离铜柱的方向，将焊锡层包裹住。下面结合附图对本公开示例实施方式进行详细说明。
图2示意性示出了本公开的示例性实施方式的铜柱凸点结构的结构图，参考图2，本发明实施例提供的铜柱凸点结构300包括：具有金属焊盘402的半导体器件401；铜柱405，设置于金属焊盘402上，铜柱405具有顶面4052和侧面4051；金属阻挡层406，位于铜柱405上，金属阻挡层406具有U形截面，金属阻挡层的中间部覆盖铜柱的顶面，U形截面的开口朝向远离铜柱405的方向；焊料层407，位于铜柱405上且填充于U形截面内，并于金属阻挡层406表面形成焊料凸点，其中所述金属阻挡层位于所述U形截面的侧边的周边部曲折形成为挡墙4061，用于限制所述焊料层以防止扩散到所述铜柱的所述侧面。
该方案中，焊料层407填充于U形截面内，因为焊料层407被U形截面包裹，可以改善倒装芯片焊接过程中，爬锡时造成锡量或焊料量不足导致的非润湿的问题，以及焊锡量或焊料量太多导致的焊锡桥接问题。
这里，半导体器件401包括半导体衬底及若干IC线路及绝缘层。挡墙4061为环形并且沿着铜柱的顶面的周边且不超过铜柱的侧面的围绕区域，使挡墙4061的底部支撑在铜柱405上。根据本公开的示例性实施例，金属焊盘402的材料可以为铝或铜，且并不局限于此。
根据本公开的示例性实施例，铜柱凸点结构300具体还包括钝化层403，钝化层403形成于半导体器件401上，且钝化层403具有位置对准且尺寸小于金属焊盘402的第一开孔，以覆盖金属焊盘402的外围边缘。钝化层的材料可以为二氧化硅及氮化硅中的一种或其组合。
铜柱凸点结构300中的铜柱405可具有矩形截面，用于提供接合凸块的基本高度，可以至少占据由金属焊盘402起计算的铜柱凸点结构300的整体高度40％以上。金属焊盘402和铜柱405之间可设置有凸块下金属层408；在本示例中，凸块下金属层408的尺寸对应铜柱405的表面覆盖面积，由于可以改善焊料层使用量的制程窗过小导致铜柱顶面上润湿不足或是铜柱侧面不当润湿的质量问题，铜柱405和凸块下金属层408能局部显露金属焊盘402的周边。
凸块下金属层408的金属材料层可包括Ti层及Cu层，凸块下金属层408通过物理气相沉积方式将Ti层及Cu层等金属材料层设置在表面保护层404以及金属焊盘402上，利用Ti层能够实现粘附和阻挡金属铜进入半导体器件401，利用Cu层能形成电镀的电极。凸块下金属层408与金属焊盘402电连接。
在本公开示例性实施例中，金属阻挡层406的材料可以包括镍。金属阻挡层406的具体形状可以为碗状，例如可以为一种周部为横切面，底部为圆形的围成一具有开口的容纳腔的结构。该容纳腔即为上述U形截面。
焊料层407的材料可以为铅、锡及银中的一种或包含上述任意一种焊料金属的合金。例如，焊料层的材料具体可以为含锡量98.5％～98.2％、含银量1.5％～1.8％的锡银合金。
根据本公开的另一示例性实施例，参考图3，钝化层403具有位置对准且尺寸小于金属焊盘402的第一开孔412，以覆盖金属焊盘402的外围边缘。铜柱凸点结构400相比较铜柱凸点结构300，铜柱凸点结构400还包括表面保护层404，该表面保护层404的材料可以为聚酰亚胺。铜柱405可具有T形截面，表面保护层404形成于钝化层403上并局部覆盖金属焊盘402的上表面，具有位置对准且尺寸小于第一开孔412的第二开孔411，且铜柱405的T形根部填充于第二开孔411。表面保护层404覆盖在钝化层403和金属焊盘402的上表面，且表面保护层404的第二开孔411避让铜柱405的下部。
参考图3，铜柱凸点结构400具有设置于金属焊盘402和铜柱405之间的凸块下金属层408，凸块下金属层408的中间部分位于铜柱405与金属焊盘402之间，周边部分位于铜柱405与表面保护层404之间，使得铜柱405不与金属焊盘402直接接触。
本发明示例性实施例所提供的铜柱凸点结构中，通过设置具有U形截面的金属阻挡层，并在U形截面内填充焊料层，使得金属阻挡层将焊料层包裹住，可以改善倒装芯片焊接过程中，爬锡时造成锡量或焊料量不足导致的非润湿的问题，或者焊锡量或焊料量太多导致的焊锡桥接问题。
图4是本公开实施例中一种铜柱凸点结构的制造方法的流程图。如图4所示，本公开示例性实施例提供的铜柱凸点结构的制造方法，包括：
步骤S501，提供具有金属焊盘的半导体器件。
步骤S506，在金属焊盘上形成铜柱，该铜柱具有顶面及侧面。
步骤S608，在铜柱上形成金属阻挡层，金属阻挡层具有U形截面，金属阻挡层的中间部覆盖铜柱的顶面，U形截面的开口朝向远离铜柱的方向，并且金属阻挡层位于U形截面的侧边的周边部包括由金属阻挡层的中间部一体延伸并往远离铜柱的方向曲折形成进而突出于顶面的挡墙。
步骤S512，在U形截面内填充焊料形成焊料层。
步骤S513，采用高温回流工艺于金属阻挡层表面形成焊料凸点，其中金属阻挡层位于U形截面的侧边的周边部曲折形成为挡墙，用于限制焊料层以防止扩散到铜柱的侧面。
在该方案中，金属阻挡层具有U形截面，U形截面内填充焊料，使得U形截面具有包裹焊料层的作用，可以改善倒装芯片焊接过程中，爬锡时造成锡量不足导致的非润湿的问题，或者焊锡量太多导致的焊锡桥接问题。
在本公开示例性实施例中，半导体器件可以包括硅衬底。金属焊盘的材料可以为铝或铜。
在本公开示例性实施例中，如图5所示的另一种铜柱凸点结构的制造方法中，在步骤S501之后，剖面示意图如图7所示，半导体器件401具有金属焊盘402。之后，还需要执行步骤S502、步骤S503以及步骤S504。
具体地，在步骤S502中，在半导体器件401上形成钝化层403，钝化层403具有位置对准且尺寸小于金属焊盘402的第一开孔412，以覆盖金属焊盘402的外围边缘。钝化层的材料可以为二氧化硅及氮化硅中的一种或其组合。步骤S502的剖面示意图如图8所示。
在步骤S503中，可使用沉积工艺在钝化层403和焊盘402的上表面形成表面保护层404；采用光刻工艺在表面保护层404中预制备铜柱的位置形成尺寸小于所述第一开孔412的第二开孔411。表面保护层404的材料可以为聚酰亚胺。步骤S503的剖面示意图如图9所示。
在步骤S504中，在半导体器件401上沉积金属材料形成凸块下金属层408。步骤S504的剖面示意图如图10所示。如图10所示，凸块下金属层408覆盖在金属焊盘402以及表面保护层404上。
凸块下金属层408的金属材料层可包括Ti层及Cu层，凸块下金属层通过物理气相沉积(PVD)方式形成在表面保护层404以及金属焊盘402上，利用凸块下金属层408的Ti层能够实现粘附和阻挡金属铜进入半导体器件401及金属焊盘402，利用凸块下金属层408的Cu层能作为形成电镀铜柱的电极。
之后，在步骤S505中，在半导体器件401上与铜柱对应的位置之外的部分处形成第一光阻层901，完成步骤S505之后形成的剖面示意图如图11所示。
第一光阻层901可以为光刻胶层，涂布光刻胶层后，对光刻胶层进行曝光显影，即可以形成用于设置铜柱的窗口413。
之后，执行步骤S506，形成铜柱405在金属焊盘402上。并在执行步骤S506后去除第一光阻层901并以刻蚀方式去除在铜柱405覆盖区外的凸块下金属层408，便可形成如图12所示的剖面示意图。
在步骤S506中，通过电镀材料铜，得到铜柱405。铜柱的高度与光阻层901的高度可以相互一致，即铜柱405的顶端与光阻层901的顶端基本位于同一平面上。
之后，执行步骤507，在形成有铜柱405的半导体器件上形成掩模层903或硬掩模层，并采用光刻工艺在掩模层903上预制备铜柱的位置形成第三开孔413，以显露铜柱405的顶面，步骤507后形成如图13所示的剖面示意图。
这里，掩模层可以为聚酰亚胺层。
之后，执行步骤S508，在具有掩模层903的半导体器件401上电镀金属材料，以形成金属阻挡层905，步骤S508后形成如图14所示的剖面结构。金属阻挡层的材料包括镍，但并不局限于此。在步骤S508中，可以先利用物理气相沉积(Physical Vapor Deposition，PVD)技术将镍沉积于半导体器件401的上方，在需要增厚金属阻挡层的场合则再采用电镀工艺使得镍层厚度增加。
之后，执行步骤S509，在金属阻挡层上与铜柱对应的位置处形成第二光阻层906，形成如图15所示的剖面结构。这里，第二光阻层将铜柱上方盖满，作为光刻金属阻挡层时的掩模。与第一光阻层相同，第二光阻层也可以为光刻胶层。
之后，执行步骤S510，蚀刻未被第二光阻层覆盖位置处的金属阻挡层的金属材料，形成如图16所示的剖面结构。
随后执行步骤S511，去除第二光阻层，形成如图17所示的剖面结构。
之后执行步骤S512，在U形截面填充焊料形成焊料层407，焊料的高度稍高于金属阻挡层，形成如图18所示的剖面结构。焊料层的材料可以为铅、锡及银中的一种或包含上述任意一种焊料金属的合金。例如，焊料层的材料可以为含锡量98.5％～98.2％，含银量1.5％～1.8％的合金。
之后，去除掩模层903。
并执行步骤S513，采用高温回流工艺于金属阻挡层表面形成焊料凸点，形成如图3所示的铜柱凸点结构。
在本公开示例性实施例中，如图6所示的另一种铜柱凸点结构的制造方法中，步骤S501、步骤S502、步骤S503、步骤S504、步骤S505、步骤S506、步骤S507、S508及步骤S513均与图5中的铜柱凸点结构的制造方法相同，其不同之处在于，如图6所示的铜柱凸点结构的制造方法还包括如下步骤：
步骤S709，在金属阻挡层金属材料上与铜柱对应的位置处之外的部分形成第三光阻层907，形成如图19所示的剖面结构。与第一光阻层相同，第二光阻层也可以为光刻胶层。
步骤S710，在U形截面填充焊料形成焊料层407，形成如图20所示的剖面结构。焊料层的高度稍高于金属阻挡层，且低于第三光阻层。
步骤S711，去除第三光阻层907。
步骤S712，蚀刻未被焊料覆盖的金属阻挡层金属材料，以及去除掩模层。蚀刻金属阻挡层的金属材料时，以焊料层为遮罩。在蚀刻未被焊料覆盖的金属阻挡层材料以及去除掩模层之后，还需要蚀刻未被焊料覆盖的凸块下金属层。
最后，执行步骤S513，采用高温回流工艺于金属阻挡层表面形成焊料凸点，形成如图3所示的铜柱凸点结构。
本发明示例性实施例所提供的铜柱凸点结构的制造方法中，通过设置具有U形截面的金属阻挡层，并在U形截面内填充焊料层，即金属阻挡层将焊料层包裹住，可以改善倒装芯片焊接过程中，爬锡时造成锡量不足导致的非润湿的问题，或者焊锡量太多导致的焊锡桥接问题。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (14)

1.一种铜柱凸点结构，其特征在于，包括：
具有金属焊盘的半导体器件；
铜柱，设置于所述金属焊盘上，所述铜柱具有顶面及侧面；
金属阻挡层，位于所述铜柱上，所述金属阻挡层具有U形截面，所述金属阻挡层的中间部覆盖所述铜柱的所述顶面，所述U形截面的开口朝向远离所述铜柱的方向；
焊料层，位于所述铜柱上并填充于所述U形截面内，并于所述金属阻挡层表面形成焊料凸点，其中所述金属阻挡层位于所述U形截面的侧边的周边部包括由所述金属阻挡层的中间部一体延伸并往远离所述铜柱的方向曲折形成进而突出于所述顶面的挡墙，用于限制所述焊料层以防止扩散到所述铜柱的所述侧面。
2.根据权利要求1所述的铜柱凸点结构，其特征在于，还包括凸块下金属层，所述凸块下金属层位于所述铜柱与所述金属焊盘之间。
3.根据权利要求2所述的铜柱凸点结构，其特征在于，还包括钝化层，形成于所述半导体器件上，且所述钝化层具有位置对准且尺寸小于所述金属焊盘的第一开孔，以覆盖所述金属焊盘的外围边缘。
4.根据权利要求3所述的铜柱凸点结构，其特征在于，所述铜柱具有T形截面，所述铜柱凸点结构还包括表面保护层，所述表面保护层形成于所述钝化层上并局部覆盖所述金属焊盘的上表面，所述表面保护层具有位置对准且尺寸小于所述第一开孔的第二开孔，且所述铜柱的T形根部填充于所述第二开孔。
5.根据权利要求4所述的铜柱凸点结构，其特征在于，所述凸块下金属层的一部分位于所述铜柱与所述表面保护层之间。
6.根据权利要求1至5任一项所述的铜柱凸点结构，其特征在于，所述挡墙为环形，所述挡墙沿着所述铜柱的所述顶面的周边且不超过所述铜柱的所述侧面的围绕区域。
7.一种铜柱凸点结构的制造方法，其特征在于，包括：
提供具有金属焊盘的半导体器件；
在所述金属焊盘上形成铜柱，所述铜柱具有顶面及侧面；
在所述铜柱上形成金属阻挡层，所述金属阻挡层具有U形截面，所述金属阻挡层的中间部覆盖所述铜柱的所述顶面，所述U形截面的开口朝向远离所述铜柱的方向，并且所述金属阻挡层位于所述U形截面的侧边的周边部包括由所述金属阻挡层的中间部一体延伸并往远离所述铜柱的方向曲折形成进而突出于所述顶面的挡墙；
在所述U形截面内填充焊料形成焊料层，并采用高温回流工艺于所述金属阻挡层表面形成焊料凸点，其中所述挡墙用于限制所述焊料层以防止扩散到所述铜柱的所述侧面。
8.根据权利要求7所述的制造方法，其特征在于，在所述金属焊盘上形成所述铜柱之前，所述制造方法还包括：
在所述半导体器件上形成钝化层，所述钝化层具有位置对准且尺寸小于所述金属焊盘的第一开孔，以覆盖所述金属焊盘的外围边缘。
9.根据权利要求8所述的制造方法，其特征在于，在所述半导体器件上形成所述钝化层之后，所述制造方法还包括：
在所述钝化层和所述焊盘的上表面形成表面保护层；
采用光刻工艺在所述表面保护层上预制备铜柱的位置形成尺寸小于所述第一开孔的第二开孔。
10.根据权利要求9所述的制造方法，其特征在于，所述制造方法还包括：在形成所述铜柱之前，在所述半导体器件上沉积金属材料以形成凸块下金属层。
11.根据权利要求9所述的制造方法，其特征在于，所述制造方法还包括：
在形成所述铜柱之前，在所述半导体器件上与所述铜柱对应的位置之外的部分处形成第一光阻层；
在形成所述铜柱之后，去除所述第一光阻层。
12.根据权利要求9所述的制造方法，其特征在于，在所述铜柱上形成所述金属阻挡层之前，所述制造方法包括：
在形成有所述铜柱的半导体器件上形成掩模层；
采用光刻工艺在所述掩模层上预制备铜柱的位置形成第三开孔。
13.根据权利要求12所述的制造方法，其特征在于，在所述金属焊盘上形成所述铜柱之后，所述制造方法还包括：
在具有掩模层的半导体器件上电镀金属材料形成金属阻挡层；
在所述金属阻挡层金属材料上与所述铜柱对应的位置处形成第二光阻层；
蚀刻未被第二光阻层覆盖位置处的金属阻挡层金属材料；
去除所述第二光阻层；
在所述U形截面内填充焊料形成焊料层；
去除所述掩模层。
14.根据权利要求13所述的制造方法，其特征在于，在所述金属焊盘上形成所述铜柱之后，所述制造方法还包括：
在所述具有掩模层的半导体器件上电镀金属材料形成金属阻挡层；
在所述金属阻挡层金属材料上与所述铜柱对应的位置处之外的部分形成第三光阻层；
在所述U形截面内填充焊料形成焊料层；
去除所述第三光阻层；
蚀刻未被焊料覆盖位置处的金属阻挡层金属材料；
去除所述掩模层。
CN201811385499.7A 2018-11-20 2018-11-20 铜柱凸点结构及其制造方法 Pending CN111199946A (zh)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN201811385499.7A CN111199946A (zh) 2018-11-20 2018-11-20 铜柱凸点结构及其制造方法
PCT/CN2019/116787 WO2020103708A1 (en) 2018-11-20 2019-11-08 Copper pillar bump structure and fabricating method thereof
US17/217,269 US11798885B2 (en) 2018-11-20 2021-03-30 Method of fabricating copper pillar bump structure with solder supporting barrier

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201811385499.7A CN111199946A (zh) 2018-11-20 2018-11-20 铜柱凸点结构及其制造方法

Publications (1)

Publication Number Publication Date
CN111199946A true CN111199946A (zh) 2020-05-26

Family

ID=70745929

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201811385499.7A Pending CN111199946A (zh) 2018-11-20 2018-11-20 铜柱凸点结构及其制造方法

Country Status (1)

Country Link
CN (1) CN111199946A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471159A (zh) * 2021-07-02 2021-10-01 颀中科技（苏州）有限公司 一种金属凸块结构的制备方法
WO2023133977A1 (zh) * 2022-01-12 2023-07-20 长鑫存储技术有限公司 一种半导体结构及一种半导体结构的制作方法
WO2023187489A1 (en) * 2022-03-30 2023-10-05 International Business Machines Corporation Fine-pitch joining pad structure

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113471159A (zh) * 2021-07-02 2021-10-01 颀中科技（苏州）有限公司 一种金属凸块结构的制备方法
WO2023273593A1 (zh) * 2021-07-02 2023-01-05 颀中科技（苏州）有限公司 一种金属凸块结构的制备方法
WO2023133977A1 (zh) * 2022-01-12 2023-07-20 长鑫存储技术有限公司 一种半导体结构及一种半导体结构的制作方法
WO2023187489A1 (en) * 2022-03-30 2023-10-05 International Business Machines Corporation Fine-pitch joining pad structure

Similar Documents

Publication Publication Date Title
US7391112B2 (en) Capping copper bumps
CN102956590B (zh) 用于减少应力的伪倒装芯片凸块
KR101772284B1 (ko) 반도체 디바이스 및 그 제조 방법
CN101128926A (zh) 制造倒装芯片器件的结构和方法
KR100818902B1 (ko) 상호 접속 구조체 제조 방법 및 장치
JP2014116367A (ja) 電子部品、電子装置の製造方法及び電子装置
CN111199946A (zh) 铜柱凸点结构及其制造方法
JP2006237151A (ja) 配線基板および半導体装置
US11798885B2 (en) Method of fabricating copper pillar bump structure with solder supporting barrier
CN209119091U (zh) 铜柱凸点结构
US20060087039A1 (en) Ubm structure for improving reliability and performance
CN106887420A (zh) 凸块构造与其构成的内连结构
CN100555593C (zh) 形成焊接凸块的方法
US6692629B1 (en) Flip-chip bumbing method for fabricating solder bumps on semiconductor wafer
US6956293B2 (en) Semiconductor device
JP2012190939A (ja) 半導体装置およびその製造方法
TWI500129B (zh) 半導體覆晶接合結構及方法
WO2021103490A1 (zh) 半导体结构及其制造方法
US11855032B2 (en) Semiconductor structure and manufacturing method thereof
KR101758999B1 (ko) 반도체 디바이스 및 그 제조 방법
CN210640230U (zh) 半导体结构
KR20070006110A (ko) 웨이퍼 레벨 공정을 이용한 플립칩 패키지 및 그 제조방법
CN209045542U (zh) 半导体器件
CN210640231U (zh) 半导体结构
KR101313690B1 (ko) 반도체 소자의 본딩 구조물 형성 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination