CN210640230U - 半导体结构 - Google Patents
半导体结构 Download PDFInfo
- Publication number
- CN210640230U CN210640230U CN201922107751.4U CN201922107751U CN210640230U CN 210640230 U CN210640230 U CN 210640230U CN 201922107751 U CN201922107751 U CN 201922107751U CN 210640230 U CN210640230 U CN 210640230U
- Authority
- CN
- China
- Prior art keywords
- layer
- metal
- solder
- opening
- solder layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/11—Manufacturing methods
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
Landscapes
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
Abstract
本公开涉及半导体技术领域,提出了一种半导体结构,半导体结构包括半导体基底、金属焊盘、凸块、金属阻绝层以及焊料层,金属焊盘设置于半导体基底上;凸块设置于金属焊盘上;金属阻绝层设置于凸块远离金属焊盘的一侧,金属阻绝层具有容纳腔,金属阻绝层的侧壁上设置有开口,开口与容纳腔相连通;焊料层设置于容纳腔内,且焊料层远离凸块的一端凸出容纳腔设置。由于开口的存在,在倒装芯片焊接过程中,受热而溢流出去的焊料会随着开口流出,即开口起到了导流的作用,从而通过控制开口的方向即可实现对焊料的导流作用,以此改善凸块间焊料桥接的问题。
Description
技术领域
本公开涉及半导体技术领域,尤其涉及一种半导体结构。
背景技术
随着集成电路的功能越来越强、性能和集成度越来越高,以及新型的集成电路出现,封装技术在集成电路产品中扮演着越来越重要的角色,在整个电子系统的价值中所占的比例越来越大。凸点互连技术,以其良好的电学性能、抗电迁移能力,正成为下一代芯片窄间距互连的关键技术。
现有技术中,芯片倒装焊接过程中,封装基板受热会出现变形,芯片和基板会出现高度差,某些半导体结构造成压缩,导致焊料溢出,导致凸块间焊料桥接的问题。
实用新型内容
本公开的一个主要目的在于克服上述现有技术的至少一种缺陷,提供一种半导体结构。
本实用新型提供了一种半导体结构,包括:
半导体基底;
金属焊盘,设置于半导体基底上;
凸块,设置于金属焊盘上;
金属阻绝层,设置于凸块远离金属焊盘的一侧,金属阻绝层具有容纳腔,金属阻绝层的侧壁上设置有开口,开口与容纳腔相连通;
焊料层,设置于容纳腔内,且焊料层远离凸块的一端凸出容纳腔设置。
在本实用新型的一个实施例中,容纳腔为通孔,以使焊料层与凸块相接触。
在本实用新型的一个实施例中,开口沿金属阻绝层的长度方向延伸,并与金属阻绝层的两端均相交。
在本实用新型的一个实施例中,开口为多个,多个开口间隔设置。
在本实用新型的一个实施例中,金属阻绝层包括:
侧壁段,侧壁段成对设置,成对的两个侧壁段间隔地于凸块上,相对的两个侧壁段之间形成两个开口;
连接段,连接段的两端分别连接两个侧壁段。
在本实用新型的一个实施例中,连接段连接于两个侧壁段的中部。
在本实用新型的一个实施例中,焊料层包括:
第一焊料层,第一焊料层设置在凸块上,且位于连接段的下方;
第二焊料层,第二焊料层设置在第一焊料层上,且第二焊料层远离第一焊料层的一端凸出容纳腔设置;
其中,第二焊料层与第一焊料层相接触,连接段位于第一焊料层和第二焊料层之间。
在本实用新型的一个实施例中,开口内设置有焊料层。
在本实用新型的一个实施例中,凸块为铜柱,半导体结构还包括:
凸块下金属层,凸块下金属层的至少部分夹设于金属焊盘与凸块之间。
在本实用新型的一个实施例中,半导体结构还包括:
第一保护层,设置于半导体基底上,第一保护层具有第一开口,第一开口裸露部分金属焊盘。
在本实用新型的一个实施例中,半导体结构还包括:
第二保护层,设置于第一保护层上,第二保护层具有第二开口,第二开口的口径小于或等于第一开口的口径;
其中,凸块下金属层至少覆盖第二开口的底面及侧壁面,凸块下金属层的至少部分设置于第二开口内。
本实用新型的半导体结构由半导体基底、金属焊盘、凸块、焊料层以及金属阻绝层组成,焊料层设置于容纳腔内,且金属阻绝层的侧壁上设置有开口,由于开口的存在,在倒装芯片焊接过程中,受热而溢流出去的焊料会随着开口流出,即开口起到了导流的作用,从而通过控制开口的方向即可实现对焊料的导流作用,以此改善凸块间焊料桥接的问题。
附图说明
通过结合附图考虑以下对本公开的优选实施方式的详细说明,本公开的各种目标,特征和优点将变得更加显而易见。附图仅为本公开的示范性图解,并非一定是按比例绘制。在附图中,同样的附图标记始终表示相同或类似的部件。其中:
图1是根据一示例性实施方式示出的一种半导体结构的第一形式的俯视图;
图2是图1中的一种半导体结构的一示例性实施方式的剖面结构示意图;
图3是图1中的一种半导体结构的另一示例性实施方式的剖面结构示意图;
图4是根据一示例性实施方式示出的一种半导体结构的第二形式的俯视图;
图5是图4中的一种半导体结构的一示例性实施方式的剖面结构示意图;
图6是图4中的一种半导体结构的另一示例性实施方式的剖面结构示意图;
图7是根据一示例性实施方式示出的相邻半导体结构的排布结构示意图;
图8是根据另一示例性实施方式示出的相邻半导体结构的排布结构示意图;
图9是根据一示例性实施方式示出的一种利用半导体结构的制备方法形成凸块下金属层后的结构示意图;
图10是根据一示例性实施方式示出的一种利用半导体结构的制备方法形成第一焊料层后的结构示意图;
图11是根据一示例性实施方式示出的一种利用半导体结构的制备方法去除第一光阻层后的结构示意图;
图12是根据一示例性实施方式示出的一种利用半导体结构的制备方法形成第一掩模层后的结构示意图;
图13是根据一示例性实施方式示出的一种利用半导体结构的制备方法光刻第一掩模层后的结构示意图;
图14是根据一示例性实施方式示出的一种利用半导体结构的制备方法酸蚀第一掩模层后的结构示意图;
图15是根据一示例性实施方式示出的一种利用半导体结构的制备方法去除第一掩模层后的结构示意图;
图16是根据一示例性实施方式示出的一种利用半导体结构的制备方法形成金属阻绝层后的结构示意图;
图17是根据一示例性实施方式示出的一种利用半导体结构的制备方法形成第二光阻层后的结构示意图;
图18是根据一示例性实施方式示出的一种利用半导体结构的制备方法蚀刻金属阻绝层后的结构示意图;
图19是根据一示例性实施方式示出的一种利用半导体结构的制备方法去除第二光阻层后的结构示意图;
图20是根据一示例性实施方式示出的一种利用半导体结构的制备方法形成第二焊料层后的结构示意图;
图21是根据一示例性实施方式示出的一种利用半导体结构的制备方法蚀刻第二掩模层后的结构示意图。
附图标记说明如下:
1、焊料层;10、金属焊盘;11、第一光阻层;12、第一掩模层;13、第二掩模层;14、第二光阻层;20、半导体基底;30、凸块;40、第一焊料层;41、去除空间;50、金属阻绝层;51、容纳腔;52、开口;53、侧壁段;54、连接段;60、第二焊料层;70、凸块下金属层;80、第一保护层;90、第二保护层。
具体实施方式
体现本公开特征与优点的典型实施例将在以下的说明中详细叙述。应理解的是本公开能够在不同的实施例上具有各种的变化,其皆不脱离本公开的范围,且其中的说明及附图在本质上是作说明之用,而非用以限制本公开。
在对本公开的不同示例性实施方式的下面描述中,参照附图进行,附图形成本公开的一部分,并且其中以示例方式显示了可实现本公开的多个方面的不同示例性结构,系统和步骤。应理解的是,可以使用部件,结构,示例性装置,系统和步骤的其他特定方案,并且可在不偏离本公开范围的情况下进行结构和功能性修改。而且,虽然本说明书中可使用术语“之上”,“之间”,“之内”等来描述本公开的不同示例性特征和元件,但是这些术语用于本文中仅出于方便,例如根据附图中的示例的方向。本说明书中的任何内容都不应理解为需要结构的特定三维方向才落入本公开的范围内。
本实用新型的一个实施例提供了一种半导体结构,请参考图1至图6,半导体结构包括:半导体基底20;金属焊盘10,设置于半导体基底20上;凸块30,设置于金属焊盘10上;金属阻绝层50,设置于凸块30远离金属焊盘10的一侧,金属阻绝层50具有容纳腔51,金属阻绝层50的侧壁上设置有开口52,开口52与容纳腔51相连通;焊料层1,设置于容纳腔51内,且焊料层1远离凸块30的一端凸出容纳腔51设置。
本实用新型一个实施例的半导体结构由半导体基底20、金属焊盘10、凸块30、焊料层1以及金属阻绝层50组成,焊料层1设置于容纳腔51内,且金属阻绝层50的侧壁上设置有开口52,由于开口52存在,在倒装芯片焊接过程中,受热而溢流出去的焊料会随着开口52流出,即开口52起到了导流的作用,从而通过控制开口52的方向即可实现对焊料的导流作用,以此改善凸块间焊料桥接的问题。
在一个实施例中,由于焊料层1设置在容纳腔51内,即对于焊料的流出就会形成一定的限制,并且通过开口52进行流向的控制,减少了回流后,受封装基板变形导致的凸块间焊料桥接的问题,以实现良率提升的目标。
在一个实施例中,容纳腔51为通孔,以使焊料层1与凸块30相接触。容纳腔51的两端均为开口端,其侧壁上还开设有开口52。
在一个实施例中,开口52沿金属阻绝层50的长度方向延伸,并与金属阻绝层50的两端均相交。开口52将金属阻绝层50隔开,例如,金属阻绝层50为一个圆柱时,开口52就是在圆柱上切出的一个缺口,此缺口贯穿金属阻绝层50的两端。
在一个实施例中,开口52为多个,多个开口52间隔设置。
在一个实施例中,开口52为一个。
在一个实施例中,如图1所示,金属阻绝层50包括:侧壁段53,侧壁段53成对设置,成对的两个侧壁段53间隔地于凸块30上,相对的两个侧壁段53之间形成两个开口52;连接段54,连接段54的两端分别连接两个侧壁段53。
在一个实施例中,连接段54连接于两个侧壁段53的中部。连接段54的设置用于加强侧壁段53的连接稳定性。
如图1所示,金属阻绝层50由成对的两个侧壁段53以及一个连接段54组成,以连接段54的长度方向为剖面线(即连接两个侧壁段53的方向)可以得到图2和图3两个不同的实施例。图1中主要示出了金属阻绝层50与焊料层1的关系,即焊料层1设置在金属阻绝层50内,且其填充满金属阻绝层50的容纳腔51以及开口52。如图4所示,金属阻绝层50由成对的两个侧壁段53以及一个连接段54组成,以连接段54的宽度方向为剖面线(即相对的两个开口52的方向)可以得到图5和图6两个不同的实施例,由图5和图6可以看出,连接段54起到连接两个侧壁段53的作用,连接段54设置在焊料层1内部。
在一个实施例中,焊料层1包括:第一焊料层40,第一焊料层40设置在凸块30上,且位于连接段54的下方;第二焊料层60,第二焊料层60设置在第一焊料层40上,且第二焊料层60远离第一焊料层40的一端凸出容纳腔51设置;其中,第二焊料层60与第一焊料层40相接触,连接段54设置于第一焊料层40和第二焊料层60之间。
在一个实施例中,连接段54密封在第一焊料层40、或连接段54密封在第二焊料层60内,或连接段54的一部分位于第一焊料层40内,另一部分位于第二焊料层60。
在一个实施例中,开口52内设置有焊料层1。
在一个实施例中,金属阻绝层50仅包括侧壁段53,即其中间并没有连接结构,可以理解为金属阻绝层50是一个柱形结构,其上下两端为开口,在侧壁上开设有开口52。
在一个实施例中,容纳腔51内均设置有焊料层1。
在一个实施例中,第一焊料层40和第二焊料层60可以为铅、锡及银中的一种或包含上述任意一种焊料金属的合金。例如,第一焊料层40,和/或第二焊料层60的材料可以为含锡量91.5%~98.5%,含银量8.5%~1.5%的合金。可选地,第一焊料层40,和/或第二焊料层60的材料可以为含锡量93.2%~96.5%,含银量6.8%~3.5%的合金,第一焊料层40,和/或第二焊料层60的材料可以为含锡量98.2%~98.5%,含银量1.8%~1.5%的合金。
在一个实施例中,半导体基底20包括半导体衬底及若干IC线路及绝缘层。金属焊盘10的材料可以为铝或铜,但不局限于此。
在一个实施例中,金属阻绝层50的截面为H型。金属阻绝层50由两个弧形段和一个矩形段组成,矩形段连接两个弧形段,而矩形段内的第二焊料层60和第一焊料层40彼此接触。
在一个实施例中,金属阻绝层50的材料可以包括镍。
在一个实施例中,凸块30为铜柱,半导体结构还包括:凸块下金属层70,凸块下金属层70的至少部分夹设于金属焊盘10与凸块30之间。凸块下金属层70的金属材料层可包括Ti层、TiW层及Cu层。凸块下金属层70与金属焊盘10电连接。凸块下金属层70使得凸块30不与金属焊盘10直接接触。
在一个实施例中,半导体结构还包括:第一保护层80,设置于半导体基底20上,第一保护层80具有第一开口,第一开口裸露部分金属焊盘10,即第一保护层80覆盖金属焊盘10的周向外边缘。其中,第一保护层80的材料可以为二氧化硅及氮化硅中的一种或其组合。
在一个实施例中,第一保护层80覆盖部分金属焊盘10以及金属焊盘10之外的半导体基底20区域。
在一个实施例中,半导体结构还包括:第二保护层90,设置于第一保护层80上,第二保护层90具有第二开口,第二开口的口径小于或等于第一开口的口径;其中,凸块下金属层70至少覆盖第二开口的底面及侧壁面,凸块下金属层70的至少部分设置于第二开口内。第二保护层90的材料可以为聚酰亚胺。
在一个实施例中,凸块下金属层70设置在部分第二保护层90以及裸露出来的金属焊盘10上。在一个实施例中,凸块下金属层70可以包裹凸块30,即凸块30均位于凸块下金属层70形成的开口腔内,凸块下金属层70的槽口所在平面与第一焊料层40的底面在同一个平面上。
在一个实施例中,如图2和图5所示,半导体结构由半导体基底20、金属焊盘10、凸块30、第一焊料层40、金属阻绝层50、第二焊料层60、凸块下金属层70、第一保护层80以及第二保护层90组成,第一保护层80覆盖在金属焊盘10上,且遮挡金属焊盘10的部分,而第二保护层90设置在第一保护层80上,且覆盖金属焊盘10的部分,第二保护层90以及第一保护层80覆盖金属焊盘10的位置相对接,即第一保护层80均位于第二保护层90的下方。第二保护层90并不覆盖金属焊盘10的中部,而凸块下金属层70通过物理气相沉积方式将Ti层、TiW层及Cu层等金属材料层设置在第二保护层90以及金属焊盘10上,利用Ti层能够实现粘附和阻挡金属铜进入半导体基底20,利用Cu层能形成电镀的电极。凸块30具有T形截面,即小端位于凸块下金属层70内,而大端位于凸块下金属层70外。
在另一个实施例中,如图3和图6所示,半导体结构由半导体基底20、金属焊盘10、凸块30、第一焊料层40、金属阻绝层50、第二焊料层60、凸块下金属层70以及第一保护层80组成,第一保护层80覆盖在金属焊盘10上,且遮挡金属焊盘10的部分。凸块下金属层70通过物理气相沉积方式将Ti层、TiW层及Cu层等金属材料层设置在金属焊盘10上,利用Ti层能够实现粘附和阻挡金属铜进入半导体基底20,利用Cu层能形成电镀的电极。凸块30具有矩形截面,凸块30位于凸块下金属层70和第一焊料层40之间。
在一个实施例中,如图7,半导体结构间可以设计为45度的锡流方向。如图8所示,半导体结构间可以设计长距相邻凸块的锡流方向。通过控制锡流方向,设计远离为往距离最远的相邻凸块溢流过去,通过调整开口52的方向也可以实现缩小凸块之间的距离,达到相同芯片面积下,容纳更多的半导体结构。锡流方向可以根据具体设计进行调整,并不局限于图7以及图8中的设计方案。
本实用新型的一个实施例还提供了一种半导体结构的制造方法,包括:提供半导体基底20,并在半导体基底20上形成金属焊盘10;在金属焊盘10上形成凸块30;在凸块30远离金属焊盘10的一侧形成焊料层1和金属阻绝层50;其中,金属阻绝层50具有容纳腔51,金属阻绝层50的侧壁上设置有开口52,开口52与容纳腔51相连通,焊料层1设置于容纳腔51内,且焊料层1远离凸块30的一端凸出容纳腔51设置。
在一个实施例中,在形成凸块30之前,制造方法还包括:在金属焊盘10上形成凸块下金属层70;其中,凸块下金属层70的至少部分夹设于金属焊盘10与凸块30之间。
在一个实施例中,在形成凸块30之前,制造方法还包括:在半导体基底20上形成第一保护层80;其中,第一保护层80具有第一开口,第一开口裸露部分金属焊盘10。
在一个实施例中,形成第一保护层80之后,制造方法还包括:在第一保护层80和金属焊盘10的上表面形成第二保护层90;在形成第二保护层90之后,在金属焊盘10和第二保护层90上形成凸块下金属层70;其中,第二保护层90具有第二开口,第二开口的口径小于或等于第一开口的口径,凸块下金属层70至少覆盖第二开口的底面及侧壁面,凸块下金属层70的至少部分设置于第二开口内。
在一个实施例中,焊料层1包括第一焊料层40和第二焊料层60,形成第一焊料层40和第二焊料层60的方法包括:在凸块30远离金属焊盘10的一侧形成第一焊料层40;在第一焊料层40以及凸块30上形成金属阻绝层50;在容纳腔51内形成第二焊料层60。
在一个实施例中,在形成凸块30之前,制造方法还包括:在半导体基底20上与凸块30以及第一焊料层40对应的位置之外的部分处形成第一光阻层11;在形成凸块30以及第一焊料层40之后,去除第一光阻层11。
在一个实施例中,在形成金属阻绝层50之前,制造方法还包括:在形成有第一焊料层40的半导体基底20上形成第一掩模层12;采用光刻工艺光刻第一掩模层12以露出第一焊料层40的部分;采用化学酸蚀工艺蚀刻第一焊料层40,以露出凸块30的部分,然后去除第一掩模层12;形成第二掩模层13;采用光刻工艺光刻第二掩模层13以露出第一焊料层40和部分的凸块30,并在第一焊料层40、凸块30以及第二掩模层13上形成金属阻绝层50,其中,金属阻绝层50覆盖第一焊料层40的部分。
在一个实施例中,在形成金属阻绝层50之后,制造方法还包括:在金属阻绝层50上与凸块30对应的位置处形成第二光阻层14;蚀刻未被第二光阻层14覆盖位置处的金属阻绝层50;去除第二光阻层14;在容纳腔51内填充焊料形成第二焊料层60,其中,第一焊料层40与第二焊料层60相接触,并使金属阻绝层50的部分位于第二焊料层60内;去除第二掩模层13。
在一个实施例中,在形成金属阻绝层50之后,制造方法还包括:在金属阻绝层50上与凸块30对应的位置处之外的部分形成第三光阻层;在容纳腔51内填充焊料形成第二焊料层60,其中,第一焊料层40与第二焊料层60相接触,并使金属阻绝层50的部分位于第二焊料层60内;去除第三光阻层;蚀刻未被焊料覆盖位置处的金属阻绝层50;去除第二掩模层13。
在一个实施例中,针对一种半导体结构的制造方法具体步骤包括:
如图9所示,在金属焊盘10上形成第一保护层80,使用沉积工艺在第一保护层80和金属焊盘10的上表面形成第二保护层90,采用光刻工艺在第二保护层90中预制备凸块30的位置形成开孔,在金属焊盘10以及第二保护层90上沉积金属材料形成凸块下金属层70,其中,凸块下金属层70覆盖全部的第二保护层90并且覆盖第二保护层90的开孔。其中,第一保护层80的材料可以为二氧化硅及氮化硅中的一种或其组合,第二保护层90的材料可以为聚酰亚胺。凸块下金属层70的金属材料层可包括Ti层、TiW层及Cu层,凸块下金属层70通过物理气相沉积(PVD)方式形成在金属焊盘10以及第二保护层90上,利用凸块下金属层70的Ti层能够实现粘附和阻挡金属铜进入半导体基底20及金属焊盘10内,利用凸块下金属层70的Cu层能作为形成电镀铜柱(凸块30)的电极。
如图10所示,在第二保护层90上与凸块30以及第一焊料层40对应的位置之外的部分处形成第一光阻层11,即在第一光阻层11的中部预留出形成凸块30以及第一焊料层40的空间,然后电镀凸块30以及第一焊料层40。其中,第一光阻层11可以为光刻胶层,涂布光刻胶层后,对光刻胶层进行曝光,显影,即可以形成用于设置凸块30以及第一焊料层40的空间。第一焊料层40的材料可以为铅、锡及银中的一种或包含上述任意一种焊料金属的合金。第一焊料层40的材料可以为含含锡量91.5%~98.5%,含银量8.5%~1.5%的合金。可选地,第一焊料层40的材料可以为含锡量93.2%~96.5%,含银量6.8%~3.5%的合金,第一焊料层40的材料可以为含锡量98.2%~98.5%,含银量1.8%~1.5%的合金,凸块30为铜柱。
如图11所示,形成电镀凸块30以及第一焊料层40后去除第一光阻层11。
如图12所示,在形成有第一焊料层40的半导体基底20上形成第一掩模层12,第一掩模层12覆盖第一焊料层40以及凸块下金属层70。其中,第一掩模层12可以为聚酰亚胺层。
如图13所示,光刻第一掩模层12以露出第一焊料层40的部分顶面。
如图14所示,利用化学酸蚀对第一焊料层40进行蚀刻并露出凸块30,以形成去除空间41。
如图15所示,去除第一掩模层12。
如图16所示,形成第二掩模层13,使其覆盖第一焊料层40、凸块30以及凸块下金属层70,光刻第二掩模层13以露出第一焊料层40和部分的凸块30,利用物理气相沉积(Physical Vapor Deposition,PVD)技术将金属阻绝层50沉积在第二掩模层13以及第一焊料层40的上方。其中,金属阻绝层50可以为镍层,在需要增厚金属阻绝层50的场合则再采用电镀工艺使得镍层厚度增加。其中,第二掩模层13可以为聚酰亚胺层。
如图17所示,在金属阻绝层50上与第一焊料层40对应的位置处形成第二光阻层14。其中,第二光阻层14将第一焊料层40的上方覆盖,作为光刻金属阻绝层50时的掩模,第二光阻层14可以为光刻胶层。
如图18所示,蚀刻未被第二光阻层14覆盖位置处的金属阻绝层50的金属材料。
如图19所示,去除第二光阻层14,以在金属阻绝层50上露出容纳腔51。
如图20所示,在容纳腔51内填充焊料形成第二焊料层60,第二焊料层60的高度高于金属阻绝层50,第二焊料层60和第一焊料层40相接触。其中,第二焊料层60的材料可以为铅、锡及银中的一种或包含上述任意一种焊料金属的合金。例如,第二焊料层60的材料可以为含锡量91.5%~98.5%,含银量8.5%~1.5%的合金。可选地,第二焊料层60的材料可以为含锡量93.2%~96.5%,含银量6.8%~3.5%的合金,第二焊料层60的材料可以为含锡量98.2%~98.5%,含银量1.8%~1.5%的合金。
如图21所示,蚀刻第二掩模层13。然后蚀刻凸块下金属层70,最后采用高温回流工艺于金属阻绝层50的表面形成焊料凸点,即形成如图1所示的半导体结构。
在另一个实施例中,针对一种半导体结构的制造方法具体步骤包括:
在完成图9至图16的制备过程后,即利用物理气相沉积(Physical VaporDeposition,PVD)技术将金属阻绝层50沉积在第二掩模层13以及第一焊料层40的上方。
在金属阻绝层50的金属材料上与第一焊料层40对应的位置处之外的部分形成第三光阻层。其中,第三光阻层可以为光刻胶层。
在容纳腔51内填充焊料形成第二焊料层60,第二焊料层60的高度高于金属阻绝层50但低于第三光阻层。其中,焊料层的材料可以为铅、锡及银中的一种或包含上述任意一种焊料金属的合金。例如,第二焊料层60的材料可以为含锡量91.5%~98.5%,含银量8.5%~1.5%的合金。可选地,第二焊料层60的材料可以为含锡量93.2%~96.5%,含银量6.8%~3.5%的合金,第二焊料层60的材料可以为含锡量98.2%~98.5%,含银量1.8%~1.5%的合金。
去除第三光阻层。
蚀刻第二掩模层13。然后蚀刻凸块下金属层70,最后采用高温回流工艺于金属阻绝层50的表面形成焊料凸点,即形成如图1所示的半导体结构。
本领域技术人员在考虑说明书及实践这里公开的实用新型后,将容易想到本实用新型的其它实施方案。本实用新型旨在涵盖本实用新型的任何变型、用途或者适应性变化,这些变型、用途或者适应性变化遵循本实用新型的一般性原理并包括本实用新型未公开的本技术领域中的公知常识或惯用技术手段。说明书和示例实施方式仅被视为示例性的,本实用新型的真正范围和精神由下面的权利要求指出。
应当理解的是,本实用新型并不局限于上面已经描述并在附图中示出的精确结构,并且可以在不脱离其范围进行各种修改和改变。本实用新型的范围仅由所附的权利要求来限制。
Claims (11)
1.一种半导体结构,其特征在于,包括:
半导体基底;
金属焊盘,设置于所述半导体基底上;
凸块,设置于所述金属焊盘上;
金属阻绝层,设置于所述凸块远离所述金属焊盘的一侧,所述金属阻绝层具有容纳腔,所述金属阻绝层的侧壁上设置有开口,所述开口与所述容纳腔相连通;
焊料层,设置于所述容纳腔内,且所述焊料层远离所述凸块的一端凸出所述容纳腔设置。
2.根据权利要求1所述的半导体结构,其特征在于,所述容纳腔为通孔,以使所述焊料层与所述凸块相接触。
3.根据权利要求1所述的半导体结构,其特征在于,所述开口沿所述金属阻绝层的长度方向延伸,并与所述金属阻绝层的两端均相交。
4.根据权利要求1所述的半导体结构,其特征在于,所述开口为多个,多个所述开口间隔设置。
5.根据权利要求1所述的半导体结构,其特征在于,所述金属阻绝层包括:
侧壁段,所述侧壁段成对设置,成对的两个所述侧壁段间隔地于所述凸块上,相对的两个所述侧壁段之间形成两个所述开口;
连接段,所述连接段的两端分别连接两个所述侧壁段。
6.根据权利要求5所述的半导体结构,其特征在于,所述连接段连接于两个所述侧壁段的中部。
7.根据权利要求6所述的半导体结构,其特征在于,所述焊料层包括:
第一焊料层,所述第一焊料层设置在所述凸块上,且位于所述连接段的下方;
第二焊料层,所述第二焊料层设置在所述第一焊料层上,且所述第二焊料层远离所述第一焊料层的一端凸出所述容纳腔设置;
其中,所述第二焊料层与所述第一焊料层相接触,所述连接段位于所述第一焊料层和所述第二焊料层之间。
8.根据权利要求1至7中任一项所述的半导体结构,其特征在于,所述开口内设置有所述焊料层。
9.根据权利要求1至7中任一项所述的半导体结构,其特征在于,所述凸块为铜柱,所述半导体结构还包括:
凸块下金属层,所述凸块下金属层的至少部分夹设于所述金属焊盘与所述凸块之间。
10.根据权利要求9所述的半导体结构,其特征在于,所述半导体结构还包括:
第一保护层,设置于所述半导体基底上,所述第一保护层具有第一开口,所述第一开口裸露部分所述金属焊盘。
11.根据权利要求10所述的半导体结构,其特征在于,所述半导体结构还包括:
第二保护层,设置于所述第一保护层上,所述第二保护层具有第二开口,所述第二开口的口径小于或等于所述第一开口的口径;
其中,所述凸块下金属层至少覆盖所述第二开口的底面及侧壁面,所述凸块下金属层的至少部分设置于所述第二开口内。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922107751.4U CN210640230U (zh) | 2019-11-29 | 2019-11-29 | 半导体结构 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
CN201922107751.4U CN210640230U (zh) | 2019-11-29 | 2019-11-29 | 半导体结构 |
Publications (1)
Publication Number | Publication Date |
---|---|
CN210640230U true CN210640230U (zh) | 2020-05-29 |
Family
ID=70791957
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN201922107751.4U Active CN210640230U (zh) | 2019-11-29 | 2019-11-29 | 半导体结构 |
Country Status (1)
Country | Link |
---|---|
CN (1) | CN210640230U (zh) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021103490A1 (zh) * | 2019-11-29 | 2021-06-03 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
-
2019
- 2019-11-29 CN CN201922107751.4U patent/CN210640230U/zh active Active
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021103490A1 (zh) * | 2019-11-29 | 2021-06-03 | 长鑫存储技术有限公司 | 半导体结构及其制造方法 |
US11876064B2 (en) | 2019-11-29 | 2024-01-16 | Changxin Memory Technologies, Inc. | Semiconductor structure and manufacturing method thereof |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR101278526B1 (ko) | 반도체 장치 및 그의 제조 방법, 및 이를 갖는 플립 칩패키지 및 그의 제조 방법 | |
CN102332435B (zh) | 电子元件及其制作方法 | |
CN100593232C (zh) | 制造倒装芯片器件的结构和方法 | |
CN102222647B (zh) | 半导体裸片及形成导电元件的方法 | |
US10192804B2 (en) | Bump-on-trace packaging structure and method for forming the same | |
KR102578794B1 (ko) | 반도체 장치 및 그 제조 방법 | |
US8450619B2 (en) | Current spreading in organic substrates | |
KR20020050072A (ko) | 반도체 장치의 제조 방법 | |
KR20170074294A (ko) | 반도체 패키지 | |
KR20090047862A (ko) | 웨이퍼 레벨 패키지 제조방법 | |
CN210640230U (zh) | 半导体结构 | |
KR100826989B1 (ko) | 반도체 패키지 및 그의 제조방법 | |
CN111199946A (zh) | 铜柱凸点结构及其制造方法 | |
KR20160020566A (ko) | 제1 및 제2 구성요소들의 조립 후에 금속 커넥터를 도금함으로써 마이크로전자 조립체를 형성하는 방법 및 대응하는 장치 | |
CN112885800A (zh) | 半导体结构及其制造方法 | |
EP1003209A1 (en) | Process for manufacturing semiconductor device | |
US11855032B2 (en) | Semiconductor structure and manufacturing method thereof | |
US11798885B2 (en) | Method of fabricating copper pillar bump structure with solder supporting barrier | |
CN210640233U (zh) | 半导体结构 | |
CN210640231U (zh) | 半导体结构 | |
CN113823616A (zh) | 导电柱凸块及其制造方法 | |
KR101313690B1 (ko) | 반도체 소자의 본딩 구조물 형성 방법 | |
CN104966733A (zh) | 用于芯片嵌入的晶片基后道工序工艺 | |
CN112885801A (zh) | 半导体结构及其制造方法 | |
US8759210B2 (en) | Control of silver in C4 metallurgy with plating process |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
GR01 | Patent grant | ||
GR01 | Patent grant |