CN104966733A - 用于芯片嵌入的晶片基后道工序工艺 - Google Patents

用于芯片嵌入的晶片基后道工序工艺 Download PDF

Info

Publication number
CN104966733A
CN104966733A CN201510202154.3A CN201510202154A CN104966733A CN 104966733 A CN104966733 A CN 104966733A CN 201510202154 A CN201510202154 A CN 201510202154A CN 104966733 A CN104966733 A CN 104966733A
Authority
CN
China
Prior art keywords
contact structures
metal layer
semiconductor device
drift region
layer
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201510202154.3A
Other languages
English (en)
Inventor
P·加尼策尔
M·雅各布
A·策希曼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Infineon Technologies AG
Original Assignee
Infineon Technologies AG
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Infineon Technologies AG filed Critical Infineon Technologies AG
Publication of CN104966733A publication Critical patent/CN104966733A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7801—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/7802—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/7813—Vertical DMOS transistors, i.e. VDMOS transistors with trench gate electrode, e.g. UMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/28—Manufacture of electrodes on semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/268
    • H01L21/283—Deposition of conductive or insulating materials for electrodes conducting electric current
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H01L23/3171—Partial encapsulation or coating the coating being directly applied to the semiconductor body, e.g. passivation layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1095—Body region, i.e. base region, of DMOS transistors or IGBTs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41741—Source or drain electrodes for field effect devices for vertical or pseudo-vertical devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/43—Electrodes ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/45—Ohmic electrodes
    • H01L29/456—Ohmic electrodes on silicon
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66674—DMOS transistors, i.e. MISFETs with a channel accommodating body or base region adjoining a drain drift region
    • H01L29/66712—Vertical DMOS transistors, i.e. VDMOS transistors
    • H01L29/66734—Vertical DMOS transistors, i.e. VDMOS transistors with a step of recessing the gate electrode, e.g. to form a trench gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3157—Partial encapsulation or coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/532—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body characterised by the materials
    • H01L23/53204—Conductive materials
    • H01L23/53209—Conductive materials based on metals, e.g. alloys, metal silicides
    • H01L23/53228—Conductive materials based on metals, e.g. alloys, metal silicides the principal metal being copper
    • H01L23/53238—Additional layers associated with copper layers, e.g. adhesion, barrier, cladding layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
    • H01L29/66666—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/7827—Vertical transistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Abstract

本发明涉及用于芯片嵌入的晶片基后道工序工艺。在各实施例中提供了一种半导体器件，包括包含漂移区和邻近于该漂移区布置的栅极电极的半导体本体；以及在半导体本体的漂移区之上提供且具有第一金属层、在该第一金属层之上的粘附层和在该粘附层之上的第二金属层的接触结构。

Description

用于芯片嵌入的晶片基后道工序工艺
技术领域
各种实施例涉及一种用于芯片嵌入的晶片基BEOL(后道工序)。
背景技术
封装是半导体器件制造的最后阶段，在其中将已加工半导体的小块、即芯片被放置在防止物理损坏和侵蚀的支撑管壳中。该管壳(一般称之为“封装件”)支撑将该芯片连接到电路板的电接触。
标准封装工艺通常基于接合和模塑。通过电化工艺实现互连并利用层压材料保护管芯。
在新型封装概念(还称之为刀片(Blade)封装)中，将芯片附着到电路板上。该芯片的前侧面和后侧面都经由金属层与引线框电接触。该刀片封装是在高电流调控和简易电路板布局上作出优化的一垂直晶体管封装。采用该技术使得在不必对性能和冷却进行折衷的情况下实现具有最低开态电阻和最高电流密度的产品成为可能。
然而，已经发现例如依赖SFETx(x代表3、4或5)技术(还称之为“双多晶硅”(即具有在沟槽中相互绝缘的两个电极的设计)或其商标为Optimos)的共同芯片概念由于敷金属的特性和/或钝化工艺而不适合于刀片封装，并且因此针对该问题的解决办法将是期望的。
发明内容
在各种实施例中提供了一种半导体器件，包括包含漂移区和与该漂移区邻近布置的栅极电极的半导体本体；以及提供在该半导体本体的该漂移区之上并具有第一金属层、在该第一金属层之上的粘附层以及在该粘附层之上的第二金属层的接触结构。
附图说明
在附图中，相同的附图标记遍及不同的视图通常指代相同部件。附图不必按照比例，相反重点通常被放在示出发明的原理上。在后面的说明中，本发明的各种实施例参照下述附图进行描述，在所述附图中：
图1A示出了根据标准工艺制造的场效应晶体管的垂直结构的横截面视图；
图1B示出了在图1A中所示的垂直场效应晶体管的顶视图；
图2示出了根据各种实施例的场效应晶体管的垂直结构；
图3示出了根据各种实施例的半导体器件；
图4示出了根据各种实施例的另外的半导体器件；
图5和6示出了根据各种实施例的用于制造半导体器件的方法。
具体实施方式
以下的详细描述提及附图，其通过例证的方式示出了在其中可以实践本发明的具体细节和实施例。
词语“示例性的”在此用于表示“用作示例、实例或例证”。在此描述为“示例性的”任何实施例或设计不必被解释为优选于或优异于其他实施例或设计。
刀片封装可以被理解为是在半导体制造技术中印刷电路板(PCB)的应用。在封装工艺中，通过焊接可以将管芯附着到引线框，使得该管芯的背面可以是电可接触的。该管芯的正面也可以通过金属层进行电接触。
图1示出了场效应晶体管100的垂直结构。该垂直场效应晶体管100可以根据SFET5技术标准来制造，所述SFET5技术标准是用于功率晶体管的沟槽技术。
晶体管100包括包含半导体材料103(例如该半导体材料103的层)以及背面金属层104的半导体本体102。该背面金属层104被提供在半导体材料103的层的底表面上并且可以用作借助扩散焊接或共晶接合的热最优化管芯附着。该半导体材料103可以是并入功能电路的管芯的一部分。借助掺杂在半导体材料103的层内可以创建不同掺杂的阱。在这种情况下，在半导体材料103的层内提供了栅极电极106。在半导体材料103的层内邻近于该栅极电极106提供了第一漂移区108和第二漂移区110。将栅极电极106与周围的半导体材料103，例如与漂移区108，110隔离的介电材料的层未在图1A中示出。在所谓的FEOL(前道工序)工艺期间执行半导体本体102的制造。如在图1A中示意性示出的半导体本体102的明确设计，例如半导体材料103的层之内的掺杂区的几何形状仅是示例性的设计并且可以是当然适合于将被制造的特定电路。
在半导体本体102的上表面之上提供可与栅极电极106电耦合的栅极部分112。该栅极部分112被介电材料122、所谓的层间电介质(ILD)的层覆盖。该介电材料可以包括氧化硅或氮化硅。将第一金属层118在该栅极部分112的两侧上布置在该半导体本体102的上表面之上。将该第一金属层118再分为其的两个或通常更多的部分、例如在半导体本体102上参照该第一金属层118各自部分的相对位置的左部分和右部分，其通过该栅极部分112相互分离并且由介电材料122进一步与栅极部分112相隔离。在半导体本体102的上表面上邻近于该第一金属层118的左部分提供另外的栅极部分114并且通过介电材料122从那里隔离该另外的栅极部分114，该介电材料122以与通过介电材料122包围栅极部分112相同的方式覆盖或包围该另外的栅极部分114。在半导体本体102的上表面上邻近于该第一金属层118的右部分提供另外的第一金属层118*。该另外的第一金属层118*通过介电材料122的块与该第一金属层118的右部分分离。
在每个第一金属层118、118*的顶部上提供了第二金属层124、124*。第二金属层124、124*可以包含铜。在第一金属层118的左和右部分之上的第二金属层124左部分是连续的第二金属层124，即该第一金属层118的左部分和右部分借助第二金属层124相互电耦合。借助在将第二金属层左部分124与第二金属层右部分124*隔离的间隙内所提供的钝化材料126，将在另外的第一金属层118*顶部上的另一个第二金属层右部分124*与该连续的第二金属层124电隔离。该钝化材料进一步被提供在介电材料122的最左边层之上并且还在该第二金属层右部分124*的右侧上。由于涉及加热的场效应晶体管100的制造工艺的特性，金属间相120、120*存在于第一金属层118、118*与第二金属层124、124*之间的每个界面处。
第一金属层的左部分和右部分118以及第一金属层的另外的部分118*可以在相同的制造工艺中形成。事实上，例如包含铝的连续第一金属层可以被提供在半导体本体102的顶表面之上并且随后该连续第一金属层可以被适当结构化(例如通过由刻蚀工艺跟随的适当掩模工艺)以产生图1A所示的第一金属部分图形。该第一金属层的左部分和右部分118可以是垂直场效应晶体管100的源极接触。该第一金属层的另外的部分118*可以是垂直场效应晶体管100的栅极接触或栅极焊盘。该栅极接触电耦合到栅极部分112和到另外的栅极部分114。然而，在是垂直场效应晶体管100的横截面视图的图1A中并未将此示出。
图1B示出了与图1A对应的垂直场效应晶体管100的顶视图。该顶视图示出了在源极接触(即在图1B中具有矩形形状的两个第一金属层部分118)之后的制造工艺阶段，栅极接触118*、栅极部分112和另外的栅极部分114已经被提供在半导体材料102的顶表面上。该栅极部分112(未在图1A中示出)可以是所谓的栅极指状物，其在主栅极接触118*与掩埋在半导体材料103之内的栅极电极106(未在图1B中示出)之间提供了电连接。该另外的栅极部分114(未在图1B中示出)可以是所谓的栅极浇道(runner)，其可以被看作包围源极接触的框架结构并在栅极接触118*与栅极部分112之间提供电连接。此外，该另外的栅极部分114在控制器件的开关的同质电场的建立上具有积极效果。将会注意到在图1B中所示的元件尺寸，特别是它们的宽度和长度，可以与图1A中预期的其尺寸不同。图1B仅仅提供该垂直场效应晶体管100的较佳示意性理解并且不应被理解为在该意义上进行限制。此外，该栅极部分112与另外的栅极部分114和栅极接触118*组合的设计仅是用来实现那种结构的非常多的可能方式中的一个示例。
回到图1A提出的横截面视图，可以看到第一漂移区108和第二漂移区110都被提供在源极接触之下，即在第一金属层的左部分和右部分118之下。在漂移区108，110内的白色箭头指示出一旦已经将合适的电场施加到栅极接触118*后电荷载流子的路径。类似于以上描述，可以包含铜的第二金属层左部分124和第二金属层右部分124*可以在相同工艺步骤中形成，其中例如包含铜的均匀第二金属层可以被提供在具有第一金属层118、118*以及已经结构化的介电层112的半导体本体102之上。随后，根据用来得出如在图1A中所示的包括第二金属层的两个部分124、124*的图案的需求，可以对该均匀第二金属层进行结构化。特别地，布置在第一金属层118的左部分和右部分之上的第二金属层的左部分124(即提供在两个源极接触之上的第二金属层的部分124)与在栅极接触118*之上的第二金属层的部分124*电隔离。另外，至少在第二金属层的左部分124和第二金属层的右部分124*之间的间隙内提供钝化材料126。
在该说明书的范围内，落入栅极接触范围内的层的附图标记携带星号(*)形式的后缀，而落入源极接触范围内的对应层携带不带有星号的相同附图标记。
在标准制造工艺中包括半导体材料103的层的厚度大约在约40μm至约60μm的范围内。在半导体本体102的表面上提供的所述层增加了至少大约另外的20μm，从而使得在图1A中所示的垂直场效应晶体管100的整体结构的厚度(该厚度是从背面金属层104的底表面至钝化层126的上表面测量的)可以处于在约60μm至约70μm或者更多的范围内。
在图1A中所示的根据最佳技术制造的垂直场效应晶体管100的设计可以在若干方面得到改进从而使其进入到开始所述的刀片封装中的迁移具有更小的错误倾向。在下文中，将讨论图1A中所示的设计中的若干固有问题。
垂直晶体管100设计的一个不期望的方面是在第一金属层的若干部分118、118*与第二金属层的各部分124、124*之间的界面处的金属间相120、120*的形成。该金属间相120、120*的形成是由在垂直场效应晶体管100的制造期间的高温工艺步骤引起的。由于其是机械不稳定的以及由此倾向于引起在器件内的分层，因此该金属间相120、120*在刀片组件工艺中是不想要的的并且被视作缺陷区。相对于其他材料它更易受增加的刻蚀的影响从而在器件组装期间降低了工艺可靠性。
将被提到的第二个有问题的情况涉及第二金属层124、124*。由于铜层的结构化相当困难，因此在该铜层的粗糙化之后第二金属层124、124*的标准厚度导致了不足的厚度。在借助于激光供应穿过钝化材料126的均匀层的通孔期间，例如，那个薄层可以承受熔融开口，向下至位于之下的材料，例如向下至金属间相120、120*或者甚至向下至而后变得暴露的第一金属层118、118*的水平，使对应电接触的电行为变得较小或者甚至可预知的。
此外，如图1A所示，第二金属层的左部分124是连续层或板，其从第一金属层118的左部分之上的区域延伸至第一金属层118的右部分之上的区域，从而覆盖并且接触于在栅极部分112之上布置的介电层122。第二金属层124的该连续层(即第二金属层124的左部分)有助于在其上以及在对应于源极接触的第一金属层118的两个部分上建立均匀电势。在第二金属层124的连续层与引线框之间的电接触通常通过接合或焊接建立。然而，在介电层122之上的第二金属层124的存在与在那两个层之间的界面接触一样都有问题。与下层介电材料122的相对低的热膨胀系数相比，通常为铜的第二金属层124材料具有相对高的热膨胀系数。因此，在制造工艺中在频繁和普通的温度改变期间，第二金属层124可以在位于之下的介电层122上施加剪切力。这可以在介电材料122中导致裂缝，并且作为最坏情况，可以在表示源极接触板的第二金属层124左部分与作为栅极结构的整体部分的栅极部分112之间导致泄漏电流。
最后但并非最不重要，常规钝化过程可能证实有问题，因为在钝化材料126中将如上所述的第二金属层124、124*暴露的开口可以导致已经过薄的第二金属层124、124*(通常为铜)在其制造期间被暴露于在器件上所执行的粗磨过程。
考虑到以上问题，如将基于图2所示的半导体器件200解释的，在图1A中所示的垂直场效应晶体管100的设计可以被有利地改变。
图2根据各实施例示出了半导体器件200的横截面视图。在该器件内的横截面位置对应于图1A的位置，如在图1B中所示。由于依照各实施例在这种情况下被配置为垂直场效应晶体管的半导体器件200与垂直场效应晶体管100相似，所以相同部件/元件将利用相同的附图标记标记且将不对它们再次进行描述。重点将被放在具体变更的方面，其可以使得能够将对应半导体芯片成功集成为刀片封装。
半导体器件200包括具有半导体材料103(例如半导体材料103的层)以及在半导体材料103的底面上提供的背面金属层104的半导体本体102。在半导体材料103之内的掺杂结构可以对应于关于图1A所述的掺杂结构，即至少一个栅极电极106和至少一个漂移区(例如两个漂移区108、110)可以借助于掺杂被提供在其内。还在半导体本体102的顶表面上提供第一金属层118，其包括第一金属层118左部分和第一金属层118右部分，均被提供在栅极部分112的每一侧面并且从那里被介电材料122分离，如关于图1A已经所述的。此外，还提供了被介电材料122覆盖的另外栅极部分113以及第一金属层的另外的部分118*。
依照图2所示的各实施例的半导体器件200，与图1A所示的器件结构相比具有不同的接触结构。接触中的每一个包括层的堆叠并且它可以被看作如在图1A的器件中的情况下的第二金属层124、124*的水平处的各个接触之间不具有互连。详细地，半导体器件200包括第一接触结构204、第二接触结构206和第三接触结构208。第一接触结构204被布置在第一漂移区108之上的半导体本体102上。第二接触结构206紧邻第一接触结构204被布置在第二漂移区110之上的半导体本体102上，其通过介电材料122的块以及通过钝化材料126部分从此间隔开并且从此电隔离，该介电材料122的块覆盖该栅极部分122。第三接触结构208紧邻第二接触结构124被布置在半导体本体102上，其通过介电材料122以及钝化材料126的部分从此间隔开。
第一接触结构204可以对应于第一源极接触，第二接触结构206可以对应于第二源极接触并且第三接触结构208可以对应于栅极接触结构。属于栅极接触结构的层的附图标记利用星号附加标记，即使在结构上它们可以类似于或者基本等同于其他接触结构。由于接触结构在结构上类似，因此将仅对第一接触结构204进行详细描述。即使接触结构可以基本上相似，但它们可以在其尺寸或所使用的具体材料上不同，使得不同材料可以用于给定层，只要它们满足诸如导电率或腐蚀剂可用性的特定需求，仅举两个示例。
第一接触结构可以包括第一金属层118、布置在第一金属层118之上的粘附层202以及布置在粘附层202之上的第二金属层124。第一金属118层可以包含铝(Al)或铜铝合金，其中铜含量可以总计为约0.5％。粘附层202可以包含钛(Ti)、钽(Ta)、钛钨(TiW)或者其他折射(refractive)金属。第二金属层124可以包含铜(Cu)。
如已经提到的，接触结构204，206，208通过介电材料122的层以及在介电材料122的层上提供的钝化材料126的部分相互电分离。此外，钝化材料126可以密封接触结构从而使得它们不会暴露在外。然而，可以在钝化材料中提供开口以将用于电接触的第二金属层124、124*暴露，其的一个开口128在图2中示出。一旦例如借助于激光或通过蚀刻剂已经在另外的接触结构之上提供了对应开口，RDL(再分布层)可以用于将第一接触结构204与第二接触结构206互连以及进一步用于在接触结构204，206，208与引线框(未在图2中示出)之间提供电连接，根据各实施例的半导体器件200可以被附着到该引线框。
接下来，将讨论在图1A中所呈现的场效应晶体管设计与在图1B中讨论的场效应晶体管设计之间的区别。
在第一金属层118、118*与第二金属层124、124*之间提供的粘附层202、202*可以提供若干效果。在一方面，粘附层202、202*可以改进第一金属层118、118*与第二金属层124、124*之间的附着力。已经观察到与例如Sx08封装的其他标准封装相比较，在刀片封装内的机械应力得到了增强。该Sx08封装可以指的是具有芯片被焊接至其的引线框的标准SMD(表面安装器件)无铅模塑封装。该Sx08封装可以进一步以线接合或夹焊接的栅极接触以及常规夹焊接的源极互连为特征。尽管通过具有大约700nm的厚度的对应金属间相在第一金属层118、118*与第二金属层124、124*之间(例如在Al与Cu之间)提供了一最佳边界表面，但在典型应力测试中仍然出现了分层。通过提供包含诸如Ti、Ta或TiW的Al和Cu分离材料的粘附层202、202*，在第一金属层118、118*的表面与第二金属层124、124*的表面之间可以达到更佳的附着力并且可以避免在其界面处的分层。另一方面，在制造工艺(例如提供钝化层、用于金属互连的通孔的激光钻孔)期间，粘附层202、202*可以增加有效制造温度的范围。例如，如果粘附层202、202*不在适当的位置，那么在不形成金属间相的情况下，几乎不可能沉积酰亚胺基钝化物。酰亚胺钝化物固化所需要的温度导致非常强的金属间相形成，其在效果上使对应电接触变得无法操作。从这个意义上讲，例如在酰亚胺钝化物固化期间，粘附层202、202*可以被视作防止第一金属层118、118*与第二金属层124、124*之间的反应的层，以及由此可以作为反应防止和粘附层202。此外，由于通过激光在钝化材料126中提供开口128的工艺期间，它提供了可靠的停止层，所以粘附层202、202*可以增加工艺可靠性。换句话说，粘附层202、202*可以防止在粘附层202、202*之外的通孔(开口128)的不合适钻孔。关于此方面，不存在金属间相120、120*(参见图1A)也可以被看作是有益的，因为在不同金属间相之间的界面是机械不稳定的。在钝化材料126中提供了开口128的同时在穿过第二金属层124、124*的非故意的钻孔的情况下，可能移除金属间相120、120*从而将第一金属层118、118*暴露于随后的湿法工艺，在该湿法工艺中第一金属层118、118*可以被移除或部分地刻蚀，从而使得半导体材料103的表面可以被暴露。那一系列的事件可以有效使接触变得电向下。
第二金属层124、124*的厚度相对于标准设计增大并且例如可以处于5μm或更多的区域内以及可以总计为6μm、7μm、9μm、10μm或更多。该第二金属层124、124*的增加的厚度考虑到了其安全的粗糙化，其安全的粗糙化在制作工艺期间在稍晚时候发生。低于5μm的第二金属层124、124*的厚度在以下方面可能是危险的：因为在粗糙化工艺期间其可能在一些点处被完全去除。较厚的第二金属层124、124*的供应可以进一步增加热容量和关于电迁移的稳定性。通过系统确定，那些方面在开口128(或通孔)与第二金属层124、124*之间的界面的圆周边缘处变得特别相关。操作期间，大约为3、5A的稳定电流流动可以经由可以具有大约50μm直径的通孔携带。然而，在例如铜的填充通孔的材料块之内的电流密度实际上为零，例如因为电流主要在填充通孔的材料块的边缘处流动。从通孔到第二金属层124、124*的过渡在具有第二金属124、124*的薄层的普通设计中在通孔的圆周边缘处是特别关键的，因为薄金属层124、124*可能需要处理非常高的电流密度。此处，依照各实施例供应较厚第二金属层124、124*可以是有益的。转化为较高导电率的较厚第二金属层124、124*，可以使能较宽的设计可能性范围以及通过用来实现均匀电流分布的通孔，可以去除在密集接触间距下用来将每个源极接触电连接的必要性。此外，供应较厚第二金属层124、124*可以增加雪崩模式下对应场效应晶体管的稳健性。在铜作为第二金属层124、124*所包含的材料的情况下，可以使用诸如PVD(物理气相沉积)或ECD(电化学沉积)的普通沉积过程。
如图2所示，第二金属层124、124*在接触结构的每个区域中覆盖第一金属层118、118*，换句话说，它被沉积在例如铝的第一金属层118、118*之上，从而使得没有第一金属层的部分118、118*保持暴露，其可以改进加工性能。与图1A所示的垂直场效应晶体管100的标准设计相比，供应分离、分立的接触结构204、206、208在没有第二金属层124、124*被提供于覆盖栅极部分112的介电材料122上的意义上是有利的。可以包括(或者处理自)第一金属层118、118*的该栅极部分112不被第二金属层124、124*覆盖而是仅由钝化材料126覆盖。这可以防止在介电材料122中形成裂缝以及防止在第二金属层124与栅极部分112之间的泄露电流，因为在介电层122的热膨胀系数与钝化材料126的热膨胀系数之间不具有急剧的区别。
根据各实施例的半导体器件200可以进一步包括在第一金属层118、118*与半导体材料103表面之间布置的钨层(未在图2中示出)。在半导体器件200的制造期间，为了提供用于连接可以作为感测结构(例如嵌入在半导体材料103之内提供的漂移区中)的小电流和/或温度传感器的连接，该钨层可以承受精细节距结构化工艺。电流传感器可以基于具有已知表面积的参比电池。通过测量通过那参比电池的电流，可以导出通过接触结构的电流流动。温度传感器例如可以基于多晶硅电阻器，该电阻器具有温度依赖性电阻并且可以被放置在根据各实施例的半导体器件200内。精细节距结构化的钨层可以提供用于将传感器与对应控制器相连接的精细连接结构(例如导线)。
钝化材料126的层可以包括例如酰亚胺或环氧基树脂的各种有机材料。在已经将钝化材料126沉积在根据各实施例的半导体器件200上之后，可以例如通过激光在钝化材料126中提供用于接触第二金属层124、124*的开口128。然而，钝化层126可以保持为无齿孔或“未开口”(即其中没有提供开口128)以及开口128可以例如通过采用激光的钻孔被提供于其中，当晶片借助锯框被切割时。这相对于已使用的封装技术(例如管芯附着、第二金属层的粗糙化)容许更大的灵活性并且可以导致在芯片与封装之间的更稳定的机械连接。
图1A所示的标准垂直场效应晶体管100与依照各实施例的半导体器件200之间的另外的区别可以在薄晶片技术的使用中看到。如前面所提到的，图1A所示的整体工件可以具有在大约60μm到大约100μm范围内的厚度。半导体材料103的层厚度可以处于大约40μm到大约80μm范围内从而使得根据各实施例的整体半导体器件200的厚度(从背金属层103的底表面到包括钝化材料126的层的上表面测量)可以处于大约70μm或更小的范围内。这允许例如RDL的布线结构的更有效制造，该布线结构用于接触结构204、206、208和可以配置为器件的漏极接触的背面金属层的电接触。在钝化材料126中至源极接触结构204、206的开口128(或通孔)以及在周围钝化材料126中至漏极接触的开口(或通孔)可以具有相同的几何形状。由于包含半导体材料103的层的相对较小的厚度，它们可以利用形成布线结构的金属化材料同时电性填充。通过采用导致具有70μm或更小厚度的薄芯片的薄基底，整体形貌可以被保持得非常紧凑。由于在半导体器件200可以被安装在其上的引线框表面(未在图2中示出)与半导体器件200表面(对应于包含钝化材料126的层的上表面)之间的相当小的偏移，半导体器件200至该引线框的层压工艺可以在不具有预结构化层压材料不具有稳定填料的情况下执行，如果所述的偏移较大则其将是必需的。
根据各实施例的半导体器件200至引线框的电和热耦合可以通过薄金属焊接连接来达到。该焊接连接例如可以借助于扩散焊接或共晶焊接来执行。用于该工艺的材料可以包括基于金(Au)、锡(Sn)和/或铜(Cu)的金属化合物。
以上所述的方面以基于图2已经得到解释的结构特征为基础。每个结构特征对于对应半导体器件可以具有多个有利效果。不言而喻，不是所有方面都需要在半导体器件中实现。所述的方面可以更合适被视作如果实施则具有特定优点的各个特征的目录，并且本领域技术人员可以实施用来解决他或她所面对问题的那些特征的任意组合。然而，可以好的是，将较大数目的所述特征实施到半导体器件中可以具有协同效果。所述方面在修改标准制造工艺以产生可以成功与刀片封装技术一起使用的半导体器件方面可以被证实为是有帮助的。接下来，将使用在讨论图1A中所示的垂直场效应晶体管100和依据图2中所示的各实施例的半导体器件200的同时已经使用的附图标记。
在图3中，示出了依照各实施例的半导体器件300。该半导体器件300可以包括具有漂移区108和布置为邻近于该漂移区108的栅极电极106的半导体本体102；以及在该半导体本体102的漂移区108之上提供并且具有第一金属层118、在该第一金属层118之上的粘附层202以及在该粘附层202之上的第二金属层124的接触结构204。依照各实施例的该半导体器件300可以参照在图2A中所示的半导体器件200通过以上所述的任何数目的有利特征来进一步补充。
图4示出了依照另外各实施例的半导体器件400。该半导体器件400可以包括具有第一漂移区108、第二漂移区110和布置在所述漂移区之间的栅极电极106的半导体本体102。依照各实施例的半导体器件400可以进一步具有在该半导体本体102的第一漂移区108之上提供并且具有第一金属层118和在该第一金属层118之上的第二金属层124的第一接触结构204；在该半导体本体102的第二漂移区110之上提供并且具有第一金属层118和在该第一金属层118之上的第二金属层124的第二接触结构206，其中第二接触结构206横向上与第一接触结构204相分离。依照各实施例的半导体器件400可以通过参照在图2A中所示的半导体器件200在以上所述的任何数目的有利特征来进一步补充。
图5示出了概述制造半导体器件，例如在图4中所示的半导体器件400的方法的流程图500。在第一步骤502中，该方法可以包括提供包含漂移区和布置为邻近于该漂移区的栅极电极的半导体本体。在下一步骤504中，该方法可以包括在半导体本体的漂移区之上沉积第一金属层。在下一步骤506中，该方法可以包括在第一金属层之上沉积粘附层。在下一步骤508中，该方法可以包括在粘附层之上沉积第二金属层，其中包括第一金属层、粘附层和第二金属层的堆叠形成接触结构。另外的工艺步骤可以依照根据以上所述的各实施例的半导体器件200的实际特征来添加。
图6示出了概述制造半导体器件，例如在图3中所示的半导体器件300的方法的流程图600。在第一步骤602中，该方法可以包括提供包含第一漂移区、第二漂移区和布置在所述漂移区之间的栅极电极的半导体本体。在下一步骤604中，该方法可以包括在半导体本体之上沉积第一金属层。在另外的步骤606中，该方法可以包括在第一金属层之上沉积第二金属层。在又一另外的步骤608中，该方法可以包括移除在第一漂移区与第二漂移区之间的区域内的第一金属层部分和第二金属层部分，从而形成了在第一漂移区之上的第一接触结构和在第二漂移区之上的第二接触结构，其中该第一接触结构和第二接触结构横向上相互分离并且均包括在第一金属层部分之上布置的第二金属层部分。另外的工艺步骤可以依照根据以上所述的各实施例的半导体器件200的实际特征来添加。
根据各实施例，提供了可以包括包含漂移区和邻近于该漂移区布置的栅极电极的半导体本体；以及在半导体本体的漂移区之上提供且具有第一金属层、在该第一金属层之上的粘附层和在该粘附层之上的第二金属层的接触结构。
根据另外各实施例，半导体器件可以进一步包括邻近于栅极电极布置的另外的漂移区从而使得栅极电极可以被布置在两个漂移区之间。
根据另外各实施例，半导体器件可以进一步包括在半导体本体的另外的漂移区之上提供且具有第一金属层、在该第一金属层之上的粘附层和在该粘附层之上的第二金属层的另外的接触结构。
根据半导体器件的另外各实施例，第二接触结构可以与第一接触结构横向分离。
根据半导体器件的另外各实施例，接触结构的第一金属层和另外的接触结构的第一金属层可以包含铝。
根据半导体器件的另外各实施例，接触结构的粘附层和另外的接触结构的粘附层可以包含钛钨。
根据半导体器件的另外各实施例，接触结构的第二金属层和另外的接触结构的第二金属层可以包含铜。
根据半导体器件的另外各实施例，第二金属层可以具有大于5微米的厚度。
根据另外各实施例，半导体器件可以进一步包括在接触结构之间在半导体本体的栅极电极之上提供并且电耦合到该栅极电极的栅极部分。
根据另外各实施例，半导体器件可以进一步包括在接触结构之间提供并且覆盖该栅极部分的介电材料。
根据另外各实施例，半导体器件可以进一步包括在接触结构之间在介电材料之上提供的钝化材料。该钝化材料还可被提供在接触结构的部分之上。
根据半导体器件的另外各实施例，接触结构的第二金属层和另外的接触结构的第二金属层的上表面可以齐平。
根据半导体器件的另外各实施例，钝化材料可以被提供在接触结构之上，由此将接触结构密封。
根据另外各实施例，半导体器件可以进一步包括在接触结构中的每一个的上表面之上的钝化材料中所提供的开口，其将接触结构中的每一个的上表面暴露。
根据另外各实施例，半导体器件可以进一步包括在半导体本体之上提供并且电耦合到该栅极部分的另外的栅极部分，该另外的栅极部分被介电材料覆盖。
根据另外各实施例，半导体器件可以进一步包括在半导体本体之上提供且具有第一金属层、在该第一金属层之上的粘附层和在该粘附层之上的第二金属层的栅极接触结构，其中该栅极接触结构的该第一金属层可以与栅极部分和另外的栅极部分电耦合。
根据另外各实施例，半导体器件可以进一步包括在接触结构中的每一个的第一金属层与半导体本体之间布置的钨层。
根据半导体器件的另外各实施例，该钨层可以包括用来连接测量温度和电流中的至少一个的传感器的互连。该钨层可以是精细节距结构化钨层。
根据另外各实施例，粘附层可以是反应保护和粘附层。
根据另外各实施例，提供半导体器件，该半导体器件可以包括包含第一漂移区、第二漂移区和在所述漂移区之间布置的栅极电极的半导体本体；在该半导体本体的第一漂移区之上提供并且具有第一金属层和在该第一金属层之上的第二金属层的第一接触结构；在该半导体本体的第二漂移区之上提供并且具有第一金属层和在该第一金属层之上的第二金属层的第二接触结构，其中该第二接触结构与第一接触结构可以横向上分离。
根据另外各实施例，半导体器件可以进一步包括在接触结构中的每一个之内在第一金属层与第二金属层之间提供的粘附层。
根据半导体器件的另外各实施例，第一接触结构的第一金属层以及第二接触结构的第一金属层可以包含铝。
根据半导体器件的另外各实施例，第一接触结构的粘附层以及第二接触结构的粘附层可以包含钛钨。
根据半导体器件的另外各实施例，第一接触结构的第二金属层以及第二接触结构的第二金属层可以包含铜。
根据半导体器件的另外各实施例，第二金属层可以具有大于5微米的厚度。
根据另外各实施例，半导体器件可以进一步包括在接触结构之间在半导体本体的栅极电极之上提供并且电耦合到该栅极电极的栅极部分。
根据另外各实施例，半导体器件可以进一步包括在接触结构之间提供并且覆盖该栅极部分的介电材料。
根据另外各实施例，半导体器件可以进一步包括在接触结构之间在介电材料之上提供的钝化材料。该钝化材料还可以被提供在接触结构的部分之上。
根据半导体器件的另外各实施例，第一接触结构的第二金属层和第二接触结构的第二金属层的上表面可以齐平。
根据半导体器件的另外各实施例，钝化材料可以被提供在接触结构之上由此将接触结构密封。
根据另外各实施例，半导体器件可以进一步包括在接触结构中的每一个的上表面之上的钝化材料中所提供的开口，其将接触结构中的每一个的上表面暴露。
根据另外各实施例，半导体器件可以进一步包括在半导体本体之上提供并且电耦合到该栅极部分的另外的栅极部分，该另外的栅极部分被介电材料覆盖。
根据另外各实施例，半导体器件可以进一步包括在半导体本体之上提供且具有第一金属层、在该第一金属层之上的粘附层和在该粘附层之上的第二金属层的另外的接触结构，其中另外的接触结构的该第一金属层可以与栅极部分和另外的栅极部分电耦合。
根据另外各实施例，半导体器件可以进一步包括在接触结构中的每一个的第一金属层与半导体本体之间布置的钨层。
根据半导体器件的另外各实施例，该钨层可以包括用来连接测量温度和电流中的至少一个的传感器的互连。该钨层可以是精细节距结构化钨层。
根据另外各实施例，半导体器件可以进一步包括在半导体本体的背面上提供的背面金属层。
根据半导体器件的另外各实施例，半导体器件可以被配置为垂直晶体管。
根据半导体器件的另外各实施例，该背面金属层可以被配置为漏极端子。
根据半导体器件的另外各实施例，第一接触结构和第二接触结构可以被配置为源极端子。
根据各实施例提供了制造半导体器件的方法，其中该方法可以包括提供半导体本体，该半导体本体包含漂移区和邻近于该漂移区布置的栅极电极；在半导体本体的漂移区之上沉积第一金属层；在该第一金属层之上沉积粘附层；以及在该粘附层之上沉积第二金属层，其中包括第一金属层、粘附层和第二金属层的堆叠可以形成接触结构。
根据另外各实施例提供了制造半导体器件的方法，其中该方法可以包括提供半导体本体，该半导体本体包含第一漂移区、第二漂移区和在所述漂移区之间布置的栅极电极；在半导体本体之上沉积第一金属层；在该第一金属层之上沉积第二金属层；移除在第一漂移区与第二漂移区之间的区域中的第一金属层部分和第二金属层部分，从而形成了在第一漂移区之上的第一接触结构且形成了在第二漂移区之上的第二接触结构，其中该第一接触结构和第二接触结构横向上相互分离并且均包括在第一金属层部分之上布置的第二金属层部分。
尽管参考特定实施例已经特别地示出和描述了本发明，本领域技术人员应当理解在不脱离由所附权利要求所定义的本发明的精神和范围的情况下，可以在其中做出形式上和细节上的各种改变。本发明的范围因此由所附权利要求指示，并且进入权利要求的等效形式的含义和范围内的各种改变因此意在被包含。

Claims (25)

1.一种半导体器件，包括：
半导体本体，包括漂移区和邻近于该漂移区布置的栅极电极；以及
接触结构，在半导体本体的漂移区之上提供且具有第一金属层、在该第一金属层之上的粘附层和在该粘附层之上的第二金属层。
2.根据权利要求1所述的半导体器件，进一步包括：
邻近于该栅极电极布置的另外的漂移区，从而使得栅极电极被布置在两个漂移区之间。
3.根据权利要求2所述的半导体器件，进一步包括：
另外的接触结构，在半导体本体的该另外的漂移区之上提供且具有第一金属层、在该第一金属层之上的粘附层和在该粘附层之上的第二金属层。
4.根据权利要求3所述的半导体器件，
其中第二接触结构与第一接触结构在横向上分离。
5.根据权利要求3所述的半导体器件，进一步包括：
栅极部分，在接触结构之间在半导体本体的栅极电极之上提供并且电耦合到该栅极电极。
6.根据权利要求5所述的半导体器件，进一步包括：
介电材料，在接触结构之间提供并且覆盖该栅极部分。
7.根据权利要求6所述的半导体器件，进一步包括：
钝化材料，在接触结构之间在介电材料之上提供。
8.根据权利要求3所述的半导体器件，
其中接触结构的第二金属层和另外的接触结构的第二金属层的上表面是齐平的。
9.根据权利要求7所述的半导体器件，
其中钝化材料被提供在接触结构之上，由此将接触结构密封。
10.根据权利要求9所述的半导体器件，进一步包括：
在接触结构中的每一个的上表面之上的钝化材料中提供的开口，其将接触结构中的每一个的上表面暴露。
11.根据权利要求5所述的半导体器件，进一步包括：
在半导体本体之上提供并且电耦合到该栅极部分的另外的栅极部分，该另外的栅极部分被介电材料覆盖。
12.根据权利要求11所述的半导体器件，进一步包括：
栅极接触结构，在半导体本体之上提供且具有第一金属层、在该第一金属层之上的粘附层和在该粘附层之上的第二金属层，其中栅极接触结构的该第一金属层与栅极部分和另外的栅极部分电耦合。
13.根据权利要求1所述的半导体器件，
其中粘附层是反应保护和粘附层。
14.一种半导体器件，包括：
半导体本体，包括第一漂移区、第二漂移区和在所述漂移区之间布置的栅极电极；
第一接触结构，在该半导体本体的第一漂移区之上提供并且具有第一金属层和在该第一金属层之上的第二金属层；
第二接触结构，在该半导体本体的第二漂移区之上提供并且具有第一金属层和在该第一金属层之上的第二金属层，
其中该第二接触结构与第一接触结构在横向上分离。
15.根据权利要求14所述的半导体器件，进一步包括：
在接触结构中的每一个之内在第一金属层与第二金属层之间提供的粘附层。
16.根据权利要求14所述的半导体器件，进一步包括：
栅极部分，在接触结构之间在半导体本体的栅极电极之上提供并且电耦合到该栅极电极。
17.根据权利要求16所述的半导体器件，进一步包括：
在接触结构之间提供并且覆盖该栅极部分的介电材料。
18.根据权利要求17所述的半导体器件，进一步包括：
在接触结构之间在介电材料之上提供的钝化材料。
19.根据权利要求18所述的半导体器件，
其中钝化材料被提供在接触结构之上，由此将接触结构密封。
20.根据权利要求19所述的半导体器件，进一步包括：
在接触结构中的每一个的上表面之上的钝化材料中提供的开口，其将接触结构中的每一个的上表面暴露。
21.根据权利要求16所述的半导体器件，进一步包括：
在半导体本体之上提供并且电耦合到该栅极部分的另外的栅极部分，该另外的栅极部分被介电材料覆盖。
22.根据权利要求21所述的半导体器件，进一步包括：
另外的接触结构，在半导体本体之上提供且具有第一金属层、在该第一金属层之上的粘附层和在该粘附层之上的第二金属层，其中另外的接触结构的该第一金属层与栅极部分和另外的栅极部分电耦合。
23.根据权利要求14所述的半导体器件，进一步包括：
在接触结构中的每一个的第一金属层与半导体本体之间布置的钨层。
24.一种制造半导体器件的方法，该方法包括：
提供半导体本体，该半导体本体包含漂移区和邻近于该漂移区布置的栅极电极；
在半导体本体的漂移区之上沉积第一金属层；
在该第一金属层之上沉积粘附层；以及
在该粘附层之上沉积第二金属层，其中包括第一金属层、粘附层和第二金属层的堆叠形成接触结构。
25.一种制造半导体器件的方法，该方法包括：
提供半导体本体，该半导体本体包含第一漂移区、第二漂移区和在所述漂移区之间布置的栅极电极；
在半导体本体之上沉积第一金属层；
在该第一金属层之上沉积第二金属层；
移除在第一漂移区与第二漂移区之间的区域中的第一金属层部分和第二金属层部分，从而形成了在第一漂移区之上的第一接触结构且形成了在第二漂移区之上的第二接触结构，
其中该第一接触结构和第二接触结构在横向上相互分离并且均包括在第一金属层部分之上布置的第二金属层部分。
CN201510202154.3A 2014-02-04 2015-02-04 用于芯片嵌入的晶片基后道工序工艺 Pending CN104966733A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US14/171,839 US20150221764A1 (en) 2014-02-04 2014-02-04 Wafer based beol process for chip embedding
US14/171839 2014-02-04

Publications (1)

Publication Number Publication Date
CN104966733A true CN104966733A (zh) 2015-10-07

Family

ID=53547212

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201510202154.3A Pending CN104966733A (zh) 2014-02-04 2015-02-04 用于芯片嵌入的晶片基后道工序工艺

Country Status (3)

Country Link
US (2) US20150221764A1 (zh)
CN (1) CN104966733A (zh)
DE (1) DE102015101571B4 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140456A (zh) * 2020-01-19 2021-07-20 珠海格力电器股份有限公司 一种功率半导体芯片及其制备方法

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112652523A (zh) * 2020-12-21 2021-04-13 厦门市三安集成电路有限公司 一种半导体器件的背金工艺

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020056879A1 (en) * 2000-11-16 2002-05-16 Karsten Wieczorek Field effect transistor with an improved gate contact and method of fabricating the same
CN102184952A (zh) * 2010-02-23 2011-09-14 成都芯源系统有限公司 一种垂直电容耗尽型功率器件及制作方法

Family Cites Families (22)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326297B1 (en) 1999-09-30 2001-12-04 Novellus Systems, Inc. Method of making a tungsten nitride barrier layer with improved adhesion and stability using a silicon layer
US6855970B2 (en) * 2002-03-25 2005-02-15 Kabushiki Kaisha Toshiba High-breakdown-voltage semiconductor device
JP2006501666A (ja) * 2002-10-04 2006-01-12 コーニンクレッカ　フィリップス　エレクトロニクス　エヌ　ヴィ パワー半導体デバイス
DE10361135B4 (de) * 2003-12-23 2006-07-27 Infineon Technologies Ag Trenchtransistor und Verfahren zur Herstellung eines Trenchtransistors mit hochenergieimplantiertem Drain
US7135740B2 (en) * 2004-09-27 2006-11-14 Teledyne Licensing, Llc High voltage FET switch with conductivity modulation
JP4777676B2 (ja) * 2005-03-23 2011-09-21 本田技研工業株式会社 接合型半導体装置および接合型半導体装置の製造方法
US20070075360A1 (en) * 2005-09-30 2007-04-05 Alpha &Omega Semiconductor, Ltd. Cobalt silicon contact barrier metal process for high density semiconductor power devices
US20070075362A1 (en) * 2005-09-30 2007-04-05 Ching-Yuan Wu Self-aligned schottky-barrier clamped trench DMOS transistor structure and its manufacturing methods
US7790549B2 (en) * 2008-08-20 2010-09-07 Alpha & Omega Semiconductor, Ltd Configurations and methods for manufacturing charge balanced devices
US8022482B2 (en) * 2006-02-14 2011-09-20 Alpha & Omega Semiconductor, Ltd Device configuration of asymmetrical DMOSFET with schottky barrier source
DE102006034679A1 (de) 2006-07-24 2008-01-31 Infineon Technologies Ag Halbleitermodul mit Leistungshalbleiterchip und passiven Bauelement sowie Verfahren zur Herstellung desselben
JP4916247B2 (ja) * 2006-08-08 2012-04-11 トヨタ自動車株式会社 炭化珪素半導体装置及びその製造方法
US8008716B2 (en) * 2006-09-17 2011-08-30 Alpha & Omega Semiconductor, Ltd Inverted-trench grounded-source FET structure with trenched source body short electrode
JP4584222B2 (ja) * 2006-09-26 2010-11-17 シャープ株式会社 高耐圧トランジスタの製造方法
JP2008084995A (ja) * 2006-09-26 2008-04-10 Sharp Corp 高耐圧トレンチｍｏｓトランジスタ及びその製造方法
US7626231B1 (en) * 2008-06-23 2009-12-01 Force Mos Technology Co., Ltd. Integrated trench MOSFET and junction barrier schottky rectifier with trench contact structures
US7816732B2 (en) * 2008-06-23 2010-10-19 Force Mos Technology Co., Ltd. Integrated trench MOSFET and Schottky rectifier with trench contact structure
US7915672B2 (en) 2008-11-14 2011-03-29 Semiconductor Components Industries, L.L.C. Semiconductor device having trench shield electrode structure
US7791136B1 (en) * 2009-04-23 2010-09-07 Force Mos Technology Co., Ltd. Trench MOSFET having trench contacts integrated with trench Schottky rectifiers having planar contacts
CN102403352A (zh) 2010-09-14 2012-04-04 无锡华润上华半导体有限公司 一种mos晶体管
JP5644793B2 (ja) * 2012-03-02 2014-12-24 株式会社デンソー 半導体装置
JP6061181B2 (ja) * 2012-08-20 2017-01-18 ローム株式会社 半導体装置

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020056879A1 (en) * 2000-11-16 2002-05-16 Karsten Wieczorek Field effect transistor with an improved gate contact and method of fabricating the same
CN102184952A (zh) * 2010-02-23 2011-09-14 成都芯源系统有限公司 一种垂直电容耗尽型功率器件及制作方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113140456A (zh) * 2020-01-19 2021-07-20 珠海格力电器股份有限公司 一种功率半导体芯片及其制备方法

Also Published As

Publication number Publication date
DE102015101571B4 (de) 2021-12-02
US20150221764A1 (en) 2015-08-06
DE102015101571A1 (de) 2015-08-06
US20190259874A1 (en) 2019-08-22

Similar Documents

Publication Publication Date Title
CN101252096B (zh) 芯片封装结构以及其制作方法
CN103715166B (zh) 用于部件封装件的装置和方法
CN102790017B (zh) 半导体部件和制造半导体部件的方法
CN103972159B (zh) 三维封装结构及其形成方法
CN105144416B (zh) 具有光电子器件的照明设备
CN106549003A (zh) 贯穿衬底通孔结构及其制造方法
CN102332435B (zh) 电子元件及其制作方法
CN103515260B (zh) 封装内封装及其形成方法
CN104882417B (zh) 集成无源倒装芯片封装
TWI397161B (zh) 具改良熱及機械特性之焊墊之積體電路
US11056458B2 (en) Package comprising chip contact element of two different electrically conductive materials
CN103839910B (zh) 包括芯片载体的半导体器件组件、半导体晶片和制造半导体器件的方法
CN104617036A (zh) 晶圆级芯片尺寸封装中通孔互连的制作方法
US10262897B2 (en) Bond pad protection for harsh media applications
CN102652358A (zh) 基于面板的引线框封装方法和装置
CN109037188A (zh) 半导体装置封装
US10229891B2 (en) Chip embedding package with solderable electric contact
CN102543782B (zh) 转接封装结构及其形成方法
US20190259874A1 (en) Wafer based beol process for chip embedding
CN103824829A (zh) 非焊接掩膜限定的铜焊盘和嵌入式铜焊盘
CN103871914B (zh) 制作层堆叠的方法
CN105428507B (zh) 芯片封装结构及方法
CN210640230U (zh) 半导体结构
US20210111108A1 (en) Package with separate substrate sections
CN204144247U (zh) 三维封装结构

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20151007

WD01 Invention patent application deemed withdrawn after publication