CN103824829A - 非焊接掩膜限定的铜焊盘和嵌入式铜焊盘 - Google Patents

非焊接掩膜限定的铜焊盘和嵌入式铜焊盘 Download PDF

Info

Publication number
CN103824829A
CN103824829A CN201310541134.XA CN201310541134A CN103824829A CN 103824829 A CN103824829 A CN 103824829A CN 201310541134 A CN201310541134 A CN 201310541134A CN 103824829 A CN103824829 A CN 103824829A
Authority
CN
China
Prior art keywords
conductivity pad
face
pad
solder mask
passive component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201310541134.XA
Other languages
English (en)
Inventor
张蕾蕾
龙·博扎
翟军
祖海尔·博哈里
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Nvidia Corp
Original Assignee
Nvidia Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Nvidia Corp filed Critical Nvidia Corp
Publication of CN103824829A publication Critical patent/CN103824829A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H01L23/49894—Materials of the insulating layers or coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/3452—Solder masks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/50—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor for integrated circuit devices, e.g. power bus, number of leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09881—Coating only between conductors, i.e. flush with the conductors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/0989—Coating free areas, e.g. areas other than pads or lands free of solder resist
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.

Abstract

公开了非焊接掩膜限定的铜焊盘和嵌入式铜焊盘。本发明的实施例提供了封装系统，其总地包括衬底、形成在衬底的顶面上的第一电传导焊盘和第二电传导焊盘以及形成在衬底的顶面上并且布置在第一电传导焊盘和第二电传导焊盘之间的掩膜部分。封装系统进一步包括安装到掩膜部分的顶面上的无源部件，其中无源部件的背面的一部分分别与第一电传导焊盘和第二电传导焊盘物理接触。

Description

非焊接掩膜限定的铜焊盘和嵌入式铜焊盘
技术领域
本发明的实施例总地涉及具有无源部件的集成电路封装系统。
背景技术
集成电路可以形成在由诸如硅的材料制成的半导体晶片上。半导体晶片经处理以形成各种电子设备。晶片被切割成半导体芯片（芯片也被称为裸片（die）），随后可使用各种公知方法将其附接到封装衬底。封装衬底随后可通过焊料球被附接到印刷电路板（PCB）以提供至和自半导体芯片的电力和信号。
诸如手持计算机或蜂窝电话的电子设备的不断降低的大小已经驱动具有不断降低的外形的半导体器件组装和封装的需要。工业界已开发大量技术来减小封装上的电子部件的总封装高度和占用面积（footprint）。例如，已经提出的一个技术是减小布置在封装衬底上的有源部件（例如裸片）的厚度，从而减小封装高度。与无源部件被安装在封装衬底的外围（periphery）并且通过连接线电连接到封装衬底的常规方法相反，用来减小封装上的电子部件的占用面积的另一个技术是将无源部件（例如电容器）直接安装到封装衬底上。
图1示出了使用上文所述的两个技术的常规封装系统100的示意性剖视图。如所示，有源部件112通过焊料凸块116电连接到嵌入焊接掩膜层104内的传导焊盘114。焊接掩膜层104形成在封装衬底101上，并且覆盖封装衬底101的除无源部件110位于的区域之外的顶面。封装衬底101通过焊料球118附接到印刷电路板（PCB）120。可贯穿封装衬底101的导电线路122（仅示出一个）通过传导焊盘114和焊料凸块116将信号和/或电力从PCB120提供到有源部件112。一对分开的结合焊盘102a、102b可以形成在封装衬底101上的预定位置上并且穿过覆盖封装衬底101的顶面106的焊接掩膜层104而裸露。裸露的结合焊盘102a、102b中的每一个是所谓的焊接掩膜限定（SMD）的结合焊盘，其外围分别由焊接掩膜层104和焊接掩膜部分107覆盖。利用将适当量的焊膏108应用在结合焊盘102a、102b上，无源部件110的边缘可以结合到焊膏108并且因此通过焊膏108与结合焊盘102a、102b电通信。类似地，穿过封装衬底101形成并且通过焊料球118与PCB120电通信的导电线路124（仅示出一个）可以通过结合焊盘102a、102b和焊膏108将信号和/或电力从PCB120提供到无源部件110。
尽管已经降低图1中示出的有源部件112的厚度来减小封装的高度“H1”（从有源部件112的顶面到焊料球118的底部），但是由于市场上当前可获得的有限且固定大小的无源部件110，所以总封装高度“H2”（从无源部件110的顶面到焊料球118的底面）尚未进一步减小。
因此，本领域存在对于具有经减小的封装高度的具有成本效益的封装系统的需要。
发明内容
本发明的一个实施例提供封装系统，其总地包括衬底、形成在衬底的顶面上的第一电传导焊盘和第二电传导焊盘以及形成在衬底的顶面上并且布置在第一电传导焊盘和第二电传导焊盘之间的掩膜部分。封装系统进一步包括安装到掩膜部分的顶面上的无源部件，其中无源部件的背面的一部分分别与第一电传导焊盘和第二电传导焊盘物理接触。
本发明的一个优势在于，通过减小布置在无源部件下面的掩膜部分的厚度，封装系统的总高度可以减小25μm或更多。特别地，与第一和第二电传导焊盘的外围由焊接掩膜部分和焊接掩膜层覆盖的现存的封装结构相反，第一和第二电传导焊盘的顶面不由围绕第一和第二电传导焊盘形成的焊接掩膜层或掩膜部分覆盖。发明的无源部件可以直接布置在第一和第二电传导焊盘的顶面上，从而减小封装系统的总高度。封装系统的经减小的外形产生较薄并且较轻的电子设备。
附图说明
因此，可以详细地理解本发明的上述特征，并且可以参考实施例得到对如上面所简要概括的本发明更具体的描述，其中一些实施例在附图中示出。然而，应当注意的是，附图仅示出了本发明的典型实施例，因此不应被认为是对其范围的限制，本发明可以具有其他等效的实施例。此外，附图中的例示未按比例绘制并且出于例示目的而提供。
图1是常规封装系统的示意性剖视图。
图2A是根据本发明的一个实施例的、示出无源部件关于一对结合焊盘和焊接掩膜部分的示例性布置的封装系统的一部分的示意性顶视图。
图2B是沿图2A的线2B-2B取得的剖视图。
图2C是根据本发明的另一个实施例的、封装系统的一部分的剖面。
图3是根据本发明的另一个实施例的、封装系统的一部分的剖面。
图4示出了根据本发明的一个实施例的、用来形成封装系统的示例性工艺顺序。
图5示出了根据本发明的另一个实施例的、用来形成封装系统的示例性工艺顺序。
为了帮助理解，同样的参考数字在可能的地方已用来指明对于各图共同的同样的元件。应预期到的是，在一个实施例中所公开的元件可以有益地利用在其他实施例上而无需具体陈述。
具体实施方式
本发明的实施例提供其中布置在无源部件下面的焊接掩膜部分在厚度方面得到减小的经减小高度的封装系统。在各实施例中，无源部件与邻近焊接掩膜部分放置的一对结合焊盘的一部分直接物理接触。焊接掩膜部分形成在封装衬底上并且夹在（形成在封装衬底上的）该对结合焊盘之间。结合焊盘的每一个的背对焊接掩膜部分的对立侧可以与焊接掩膜层物理接触。焊接掩膜层覆盖封装衬底的、具有结合焊盘穿过其而裸露的开口的顶面。在某些实施例中，该对结合焊盘嵌入封装衬底的顶面内以进一步减小总封装外形。在这种情况下，可以移除布置在无源部件下面的焊接掩膜部分。下文将对本发明的细节进行更详细地讨论。
图2A是根据本发明的一个实施例的、示出无源部件关于一对结合焊盘和焊接掩膜部分的布置的封装系统200的一部分的示意性顶视图。图2B是沿图2A的线2B-2B取得的剖视图。为了便于理解，已经省略如图1示出的有源部件和其相关联的元件。参考图2B，封装系统200总地包括封装衬底201和覆盖封装衬底201的顶面205的焊接掩膜层204，封装衬底201的区域“R”为容纳无源部件210和一对结合焊盘202a、202b而裸露。无源部件可以是电容器、电阻器、变压器等。该对结合焊盘202a、202b形成在封装衬底201的顶面205上并且由焊接掩膜部分206适当地分隔开。焊接掩膜层204和焊接掩膜部分206可以用作向封装衬底201提供耐化学性和抗磨性的保护层。焊接掩膜层204和焊接掩膜部分206还提供封装衬底201的电隔离以及防止潮湿和沾污堆积在所有非电极区上。尽管区域“R”在图2A中示出为类方形，但应注意的是，类方形区域仅出于示例性目的而使用，因为裸露的区域“R”的形状和大小可以取决于用来形成焊接掩膜层204的掩膜的图案来变化。还应理解的是，尽管仅示出了无源部件和一对结合焊盘，但是各种数目的无源部件和结合焊盘可以取决于应用而形成在封装衬底上。
在图2B示出的实施例中，结合焊盘202a、202b中的每一个分别通过各自的侧面203a、203b与焊接掩膜层204物理接触。与外围由焊接掩膜层覆盖的常规焊接掩膜限定（SMD）的结合焊盘或与焊接掩膜层完全没有接触的非焊接掩膜限定（NSMD）的结合焊盘相对比，由于结合焊盘202a、202b仅一个侧面与焊接掩膜层204接触，所以产生的结合焊盘202a、202b可以被称为半非焊接掩膜限定（NHSMD）的结合焊盘。相信使结合焊盘202a、202b的一个侧面接触焊接掩膜层204能够防止随着焊膏214的潜在焊盘提升以及焊膏214的固化可能发生的相关联的收缩问题。在图2C示出的可替代实施例中，结合焊盘202a、202b的侧面203a、203b不与焊接掩膜层204物理接触，留有在焊接掩膜层204和结合焊盘202a或202b之间具有距离“D2”的间隙或间隔。在焊接掩膜层204和结合焊盘202a或202b之间的距离“D2”可以在大约0μm和大约100μm之间，例如大约50μm。
在图2B和2C的实施例中，焊接掩膜部分206形成在封装衬底201的顶面205上并且夹在结合焊盘202a、202b之间。焊接掩膜部分206可以与结合焊盘202a、202b分开距离“D1”。也就是说，焊接掩膜部分206不延伸到或覆盖在外围的结合焊盘202a、202b的顶面。在焊接掩膜部分206和结合焊盘202a或202b之间的距离“D1”可以在大约0μm和大约100μm之间，例如，大约50μm。应预期到的是，只要焊接掩膜部分206和结合焊盘202a、202b之间的热膨胀差异适当调节为避免对封装结构的可能的损坏，距离“D1”就可以被最小化或消除。
无源部件210直接布置在焊接掩膜部分206上，它的背面在两个对立侧面212a、212b上分别与结合焊盘202a、202b的顶面230a、230b物理接触。无源部件210通过使用焊膏214或任何适合的技术而附接到结合焊盘202a、202b，使得无源部件210与结合焊盘202a、202b电通信，并且因此通过导电线路224（仅示出一个）和焊料球218与附接到封装衬底201的底层PCB（省略）电通信。
焊接掩膜部分206可以与结合焊盘202a、202b具有同一高度。以图2B示出的实施例为例，结合焊盘202a、202b可以具有大约10μm到大约30μm的厚度“T1”，诸如大约18μm。焊接掩膜层204可以具有大约25μm到大约55μm的厚度“T2”，诸如大约40μm。焊接掩膜层204和焊接掩膜部分206可以由具有高流动性的聚合物制成，所述聚合物例如环氧树脂或聚酯树脂。如随后将讨论的，焊接掩膜部分206和焊接掩膜层204可以通过使用各种掩膜和/或蚀刻技术的单个沉积工艺或通过依次利用不同掩膜方法的两个沉积工艺来形成。与其中结合焊盘102a、102b的外围由焊接掩膜层104和焊接掩膜部分107覆盖的常规封装结构（图1）不同，发明的焊接掩膜部分206在厚度方面得到减小并且不覆盖结合焊盘202a、202b的顶面。因此，无源部件210能够直接布置在外围的结合焊盘202a、202b的顶面上，这将无源部件210的高度从大致高于焊接掩膜层204的顶面207的位置降低到低于焊接掩膜层204的顶面207的经降低的位置。已经证明，可以减小封装系统200的总高度“H3”，其与常规封装结构相比大约是25μm的厚度减小。
图3是根据本发明的另一个实施例的、示出无源部件关于一对结合焊盘和焊接掩膜层的布置的封装系统300的示意性剖视图。类似地，为了便于理解，已经省略如图1所示的有源部件和它的相关联的元件。一般地，除结合焊盘302a、302b被嵌入封装衬底301内之外，封装系统300类似于图2B和2C中示出的实施例。如所示，封装系统300包括封装衬底301和覆盖封装衬底301的顶面305的焊接掩膜层304，封装衬底301的区域“R”为容纳无源部件310和一对结合焊盘302a、302b而裸露。特别地，该对结合焊盘302a、302b分别被定位在形成在封装衬底301的顶面305中的腔306a、306b内。结合焊盘302a、302b可以间隔大约5μm到大约60μm的距离“D3”。腔306a、306b可以通过本领域公知的任何适合的工艺来形成，诸如湿法蚀刻工艺或干法蚀刻工艺。腔306a、306b可以形成在封装衬底301中的期望的深度。在一个示例中，腔306a、306b可具有大约10μm到大约30μm的厚度“T3”，诸如大约20μm。结合焊盘302a、302b的顶面303a、303b可以与封装衬底301的顶面305齐平或稍高于封装衬底301的顶面305。
在该实施例中，移除图2B和2C的实施例中所示出和描述的焊接掩膜部分。无源部件310通过焊膏314结合到结合焊盘302a、302b，各自的背面330a、330b分别在两个对立侧面312a、312b上与结合焊盘302a、302b直接物理接触。换句话说，无源部件310的底面311和封装衬底301的顶面305在同一高处。因为焊接掩膜部分被完全移除并且结合焊盘302a、302b被嵌入封装衬底301内，所以封装系统300的总高度“H4”可以进一步减小，其与常规封装结构相比大约是45μm的厚度减小。
图4示出了根据本发明的一个实施例的、用来形成诸如图2B和2C的封装系统200的封装系统的示例性工艺顺序400。应注意的是，图4中示出的步骤的数目和顺序不意图对本文所描述的本发明的范围进行限制，因为可以增加、删除和/或重新排序一个或多个步骤而不脱离本发明的基本范围。
工艺顺序400开始于步骤402，提供了具有形成在其上的两个或更多个结合焊盘的封装衬底，诸如图2B和2C示出的封装衬底201和一对结合焊盘202a、202b。结合焊盘可以通过本领域公知的任何适合的沉积工艺而形成在封装衬底上，所述沉积工艺诸如电镀工艺或物理气相沉积（PVD）工艺。结合焊盘可由任何电传导材料制成，诸如铜、铝、金、银或两个或更多个元素的合金。封装衬底可以是包括绝缘层的堆叠的层压衬底。封装衬底可以具有嵌入或形成在其中的导电线路（诸如图2B和2C示出的导电线路224）。导电线路可以包括在封装衬底内穿行的垂直方向的过孔或多个水平方向的线以在无源/有源部件和印刷电路板（PCB）之间提供电力、接地和/或输入/输出（I/O）信号互连。本文所使用的术语“水平”定义为平行于封装衬底的平面或表面的平面，而不考虑它的朝向。并且，术语“垂直”是指垂直于如本文所定义的水平的方向。因此，封装衬底给封装系统提供结构刚性以及用于在无源/有源部件和PCB之间路由输入和输出信号和电力的电接口。可用来制成封装衬底的适合的材料包括但不限于FR-2和FR-4，其是来自三菱瓦斯化学（Mitsubishi Gas and Chemical）的树脂基双马来酰亚胺三嗪树脂（resin-based Bismaleimide-Triazine（BT））以及传统基于环氧的层压板。FR-2是具有在大约0.2W/(K-m)的范围中的热传导性的合成树脂胶纸。FR-4是具有环氧树脂粘合剂的编织玻璃纤维布，其具有在大约0.35W/(K-m)的范围中的热传导性。BT/环氧层压封装衬底也具有在大约0.35W/(K-m)的范围中的热传导性。也可以使用具有小于大约0.5W/(K-m)的热传导性的其它合适刚性的、电隔离的并且热绝缘的材料。
在步骤404，焊接掩膜层（诸如图2B和2C示出的焊接掩膜层204）和经减小高度的焊接掩膜部分（诸如图2B和2C示出的焊接掩膜部分206）形成在封装衬底的顶面上。各种方法可以用来获得经减小的厚度的焊接掩膜部分。例如，在一个实施例中，可以使用掩膜来盖住结合焊盘位于的区来沉积焊接掩膜层和焊接掩膜部分。在两个结合焊盘形成在给定区域中的情况下，可在单个沉积步骤期间使用具有三个线性孔的掩膜来形成两个外部部分（即焊接掩膜层204）和位于两个外部部分之间的一个中间部分（即焊接掩膜部分206）。一旦已经达到两个外部部分的期望的厚度，则实施蚀刻工艺以对中间部分进行回蚀刻（etch back），产生经减小的厚度的焊接掩膜部分。可替代地，可通过将第一部分（即焊接掩膜层204）沉积在封装衬底上来实施两个沉积步骤。第一部分通过利用掩膜盖住预定区域即覆盖结合焊盘和焊接掩膜部分位于或要形成的区域来沉积。一旦已经达到第一部分的期望的厚度，就利用由第二掩膜覆盖的第一部分和结合焊盘来沉积第二部分（即焊接掩膜部分206）直到达到第二部分的期望的厚度为止。无论哪种情况，焊接掩膜部分和焊接掩膜层以以下方式形成：结合焊盘中的每一个的一个侧面与焊接掩膜层物理接触，如图2B所示；或结合焊盘中的每一个与夹在结合焊盘之间形成的焊接掩膜部分和焊接掩膜层没有接触，如图2C所示。
如果期望的话，结合焊盘可以在焊接掩膜部分和焊接掩膜层已经沉积在封装衬底上之后形成。
在步骤406，焊膏（诸如图2B和2C示出的焊膏214）被应用在结合焊盘中的每一个的顶面上。焊膏配置为将随后形成的无源部件结合到结合焊盘。
在步骤408，无源部件安装到焊接掩膜部分上，各自的末端附接到各自的结合焊盘。无源部件可以通过焊膏连接到结合焊盘。在一个实施例中，背面在无源部件的两个对立侧面上与在外围的各自的结合焊盘的顶面物理接触。无源部件的背面因此与焊接掩膜部分的顶面和结合焊盘的顶面在同一高处上。因此，获得如图2B和2C示出的封装系统的一部分。
图5示出了用来形成诸如图3的封装系统300的封装系统的示例性工艺顺序500。应注意的是，图5示出的步骤的数目和顺序不意图对本文所描述的本发明的范围进行限制，因为可以增加、删除和/或重新排序一个或多个步骤而不脱离本发明的基本范围。
工艺顺序500开始于步骤502，提供了具有嵌入其中的两个或更多个结合焊盘的封装衬底，诸如图3示出的封装衬底301和结合焊盘302a、302b。所嵌入的结合焊盘可以通过任何合适的技术来形成，例如通过使用湿法蚀刻工艺或干法蚀刻工艺以在封装衬底的顶面中形成腔，以及利用电传导材料填充腔，所述电传导材料诸如铜、铝、金、银或两个或更多个元素的合金。所嵌入的结合焊盘可以与封装衬底的顶面齐平或稍高于封装衬底的顶面，如图3所示。
在步骤504，焊接掩膜层（诸如图3示出的焊接掩膜层304）形成在封装衬底的、具有所嵌入的结合焊盘穿过其而裸露的开口的顶面上。开口具有能够容纳随后形成的无源部件的大小。焊接掩膜层可以通过类似于上文关于步骤404所讨论的那些工艺的任何合适的掩膜和沉积工艺来形成。
在步骤506，焊膏（诸如图3示出的焊膏314）被应用在所嵌入的结合焊盘中的每一个的顶面上。焊膏配置为将随后形成的无源部件结合到所嵌入的结合焊盘。
在步骤508，无源部件安装到封装衬底的顶面上，各自的末端通过焊膏分别附接到各自的结合焊盘。在一个实施例中，背面在无源部件的两个对立侧面上与各自的结合焊盘的顶面的一部分物理接触。无源部件的背面因此与焊接掩膜部分的顶面和结合焊盘的顶面在同一高处上。因此，获得如图3示出的封装系统的一部分。
总而言之，本发明的实施例提供超过现有技术封装结构的各种优势，诸如通过减小布置在无源部件下面的焊接掩膜部分的厚度来使封装系统的总厚度能够减小。焊接掩膜部分形成在封装衬底上并夹在一对结合焊盘（形成在封装衬底上）之间。焊接掩膜部分的高度减小到无源部件可以与一对结合焊盘的一部分直接物理接触的程度。与其中结合焊盘的外围由焊接掩膜层覆盖的常规封装结构不同，发明的焊接掩膜部件不覆盖结合焊盘的顶面。因此，无源部件可以直接布置在结合焊盘的顶面上，从而减小封装系统的总高度。在某些实施例中，完全移除布置在无源部件下面的焊接掩膜部分，使得背面在无源部件的两个对立侧面上可以与嵌入在封装衬底内的各自的结合焊盘的顶面物理接触。因此，进一步减小了封装系统的总高度。
尽管前述针对本发明的实施例，但是可以设计本发明的其他和进一步的实施例而不脱离本发明的基本范围。不同实施例的范围由下面的权利要求来确定。

Claims (12)

1.一种封装系统，包括：
衬底；
第一电传导焊盘和第二电传导焊盘，所述第一电传导焊盘和所述第二电传导焊盘形成在所述衬底的顶面上；
形成在所述衬底的顶面上的掩膜部分，所述掩膜部分布置在所述第一电传导焊盘和所述第二电传导焊盘之间；以及
安装到所述掩膜部分的顶面上的无源部件，
其中所述无源部件的背面的一部分分别与所述第一电传导焊盘和所述第二电传导焊盘物理接触。
2.根据权利要求1所述的封装系统，其中所述掩膜部分与所述第一电传导焊盘和所述第二电传导焊盘分开一段距离。
3.根据权利要求1所述的封装系统，其中所述背面的外围区域在所述无源部件的对立侧面上分别与所述第一电传导焊盘的顶面和所述第二电传导焊盘的顶面物理接触。
4.根据权利要求1所述的封装系统，其中所述掩膜部分的顶面与所述第一电传导焊盘的顶面和所述第二电传导焊盘的顶面在同一高度上。
5.根据权利要求1所述的封装系统，进一步包括：
覆盖所述衬底的顶面的掩膜层，其中所述掩膜层利用所述掩膜部分、所述第一电传导焊盘和所述第二电传导焊盘穿过其而裸露的开口来形成。
6.根据权利要求5所述的封装系统，其中所述第一电传导焊盘和所述第二电传导焊盘与所述掩膜层没有接触。
7.一种封装系统，包括：
衬底；
第一电传导焊盘和第二电传导焊盘，所述第一电传导焊盘和所述第二电传导焊盘嵌入所述衬底的顶面内；
安装到所述衬底的顶面上的无源部件，
其中所述无源部件的背面的一部分分别与所述第一电传导焊盘和所述第二电传导焊盘物理接触。
8.根据权利要求7所述的封装系统，其中所述第一电传导焊盘与所述第二电传导焊盘分开一段距离。
9.根据权利要求7所述的封装系统，其中所述第一电传导焊盘的顶面和所述第二电传导焊盘的顶面与所述衬底的顶面齐平或稍高于所述衬底的顶面。
10.根据权利要求7所述的封装系统，所述背面的外围区域在所述无源部件的对立侧面上分别与所述第一电传导焊盘的顶面和所述第二电传导焊盘的顶面物理接触。
11.根据权利要求7所述的封装系统，进一步包括：
覆盖所述衬底的顶面的掩膜层，其中所述掩膜层利用所述第一电传导焊盘和所述第二电传导焊盘穿过其而裸露的开口来形成。
12.一种用于制造封装系统的方法，包括：
提供具有第一电传导焊盘和第二电传导焊盘的衬底，所述第一电传导焊盘和所述第二电传导焊盘由中间区域分开；
在所述中间区域处形成掩膜部分；
将无源部件安装到所述掩膜部分的顶面上，其中所述无源部件配置为使得所述无源部件的背面的一部分分别与所述第一电传导焊盘和所述第二电传导焊盘物理接触。
CN201310541134.XA 2012-11-05 2013-11-05 非焊接掩膜限定的铜焊盘和嵌入式铜焊盘 Pending CN103824829A (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US13/669,289 2012-11-05
US13/669,289 US20140124254A1 (en) 2012-11-05 2012-11-05 Non-solder mask defined copper pad and embedded copper pad to reduce packaging system height

Publications (1)

Publication Number Publication Date
CN103824829A true CN103824829A (zh) 2014-05-28

Family

ID=50489875

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201310541134.XA Pending CN103824829A (zh) 2012-11-05 2013-11-05 非焊接掩膜限定的铜焊盘和嵌入式铜焊盘

Country Status (4)

Country Link
US (1) US20140124254A1 (zh)
CN (1) CN103824829A (zh)
DE (1) DE102013018381B4 (zh)
TW (1) TW201432883A (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112020222A (zh) * 2019-05-30 2020-12-01 鹏鼎控股(深圳)股份有限公司 内埋电路板及其制作方法

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2017165525A1 (en) * 2016-03-24 2017-09-28 BOT Home Automation, Inc. Jumpers for pcb design and assembly
US9907169B1 (en) 2016-08-30 2018-02-27 Avago Technologies General Ip (Singapore) Pte. Ltd. Printed circuit board (PCB) and PCB assembly having an encapsulating mold material on a bottom surface thereof and methods for molding an encapsulating mold material on a bottom surface of a PCB
TWI768680B (zh) * 2021-01-25 2022-06-21 欣興電子股份有限公司 具有低介電常數防焊層之封裝結構及其形成方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020098619A1 (en) * 2000-08-17 2002-07-25 Ahn Kie Y. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
US20020197768A1 (en) * 1997-09-12 2002-12-26 Deshmukh Rajan D. Flip chip semicondustor device and method of making the same
TW200507203A (en) * 2003-08-14 2005-02-16 Via Tech Inc Manufacturing process and structure of package substrate

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3152834B2 (ja) * 1993-06-24 2001-04-03 株式会社東芝 電子回路装置
US6115262A (en) * 1998-06-08 2000-09-05 Ford Motor Company Enhanced mounting pads for printed circuit boards
JP2004103665A (ja) * 2002-09-05 2004-04-02 Toshiba Corp 電子デバイスモジュール
TWI245597B (en) * 2003-06-30 2005-12-11 Siliconware Precision Industries Co Ltd Printed circuit boards and method for fabricating the same
TWI243462B (en) * 2004-05-14 2005-11-11 Advanced Semiconductor Eng Semiconductor package including passive component
TWI269361B (en) * 2005-06-17 2006-12-21 Advanced Semiconductor Eng Structure of substrate integrated embedded passive component and method of forming the same
US9345148B2 (en) * 2008-03-25 2016-05-17 Stats Chippac, Ltd. Semiconductor device and method of forming flipchip interconnection structure with bump on partial pad
US8222748B2 (en) * 2009-05-29 2012-07-17 Texas Instruments Incorporated Packaged electronic devices having die attach regions with selective thin dielectric layer
JP2012009586A (ja) * 2010-06-24 2012-01-12 Shinko Electric Ind Co Ltd 配線基板、半導体装置及び配線基板の製造方法
US20120325524A1 (en) * 2011-06-23 2012-12-27 Ibiden Co., Ltd. Flex-rigid wiring board and method for manufacturing the same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20020197768A1 (en) * 1997-09-12 2002-12-26 Deshmukh Rajan D. Flip chip semicondustor device and method of making the same
US20020098619A1 (en) * 2000-08-17 2002-07-25 Ahn Kie Y. Wafer on wafer packaging and method of fabrication for full-wafer burn-in and testing
TW200507203A (en) * 2003-08-14 2005-02-16 Via Tech Inc Manufacturing process and structure of package substrate

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112020222A (zh) * 2019-05-30 2020-12-01 鹏鼎控股(深圳)股份有限公司 内埋电路板及其制作方法

Also Published As

Publication number Publication date
DE102013018381B4 (de) 2022-10-06
US20140124254A1 (en) 2014-05-08
DE102013018381A1 (de) 2014-05-08
TW201432883A (zh) 2014-08-16

Similar Documents

Publication Publication Date Title
CN104882416B (zh) 具有堆叠式封装能力的半导体封装件及其制作方法
JP5296894B2 (ja) パッケージキャリアおよびその製造方法
JP5572684B2 (ja) パッケージキャリア及びその製造方法
US7847415B2 (en) Method for manufacturing a multichip module assembly
CN110098162A (zh) 包括导热层的半导体封装件
KR20150104033A (ko) 초박형 임베디드 반도체 소자 패키지 및 그 제조 방법
JP2008091852A (ja) 積層パッケージおよびその製造方法
CN105448864B (zh) 电子组件
CN104051376A (zh) 功率覆盖结构及其制作方法
TW200919687A (en) Methods and apparatus for EMI shielding in multi-chip modules
JP2007535156A (ja) 埋込み構成要素からの熱伝導
US20200321309A1 (en) Chip assembling on adhesion layer or dielectric layer, extending beyond chip, on substrate
CN108074883A (zh) 半导体封装件、其制造方法以及使用其的电子元件模块
KR20160066311A (ko) 반도체 패키지 및 반도체 패키지의 제조방법
CN103489802A (zh) 芯片封装结构及形成方法
CN103824829A (zh) 非焊接掩膜限定的铜焊盘和嵌入式铜焊盘
CN100380653C (zh) 半导体器件及其制造方法
CN104701332A (zh) 具有冷却特征的传感器封装和制造其的方法
CN104377177A (zh) 芯片装置
JP2014507809A (ja) Ｐｃｂ基板に埋め込まれたチップモジュール
CN104854965B (zh) 器件载体和器件载体装置
CN103400810A (zh) 半导体芯片的层叠封装结构及其制造方法
TW201232736A (en) Chip package and method for forming the same
US20050263482A1 (en) Method of manufacturing circuit device
CN102148221A (zh) 电子元件封装体及其制造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C02 Deemed withdrawal of patent application after publication (patent law 2001)
WD01 Invention patent application deemed withdrawn after publication

Application publication date: 20140528