CN104701332A - 具有冷却特征的传感器封装和制造其的方法 - Google Patents

具有冷却特征的传感器封装和制造其的方法 Download PDF

Info

Publication number
CN104701332A
CN104701332A CN201410741363.0A CN201410741363A CN104701332A CN 104701332 A CN104701332 A CN 104701332A CN 201410741363 A CN201410741363 A CN 201410741363A CN 104701332 A CN104701332 A CN 104701332A
Authority
CN
China
Prior art keywords
substrate
contact pad
groove
electrically coupled
photoelectric detector
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201410741363.0A
Other languages
English (en)
Inventor
V.奥格尼西安
Z.卢
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Optiz Inc
Original Assignee
Optiz Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Optiz Inc filed Critical Optiz Inc
Publication of CN104701332A publication Critical patent/CN104701332A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/024—Arrangements for cooling, heating, ventilating or temperature compensation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/46—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids
    • H01L23/467—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements involving the transfer of heat by flowing fluids by flowing gases, e.g. air
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/1446—Devices controlled by radiation in a repetitive configuration
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02002—Arrangements for conducting electric current to or from the device in operations
    • H01L31/02005—Arrangements for conducting electric current to or from the device in operations for device characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/02016—Circuit arrangements of general character for the devices
    • H01L31/02019—Circuit arrangements of general character for the devices for devices characterised by at least one potential jump barrier or surface barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/17—Structure, shape, material or disposition of the bump connectors after the connecting process of a plurality of bump connectors
    • H01L2224/171—Disposition
    • H01L2224/1718—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/17181—On opposite sides of the body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73257—Bump and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3672—Foil-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12043—Photo diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H01L2924/143—Digital devices
    • H01L2924/1433—Application-specific integrated circuit [ASIC]

Abstract

具有冷却特征的传感器封装和制造其的方法。传感器装置包括：具有相对的第一和第二表面的半导体材料的第一衬底、配置成接收冲击在第一表面上的光的光电检测器以及多个第一接触焊盘，第一接触焊盘均在第一和第二表面两者处暴露并电耦合到光电检测器中的至少一个。第二衬底包括：相对的第一和第二表面；电路；第二接触焊盘，第二接触焊盘均被设置在第二衬底的第一表面处并电耦合到电路中的至少一个；以及被形成为延伸到第二衬底的第二表面中但不到达第二衬底的第一表面的第一沟槽的多个冷却通道。第一衬底第二表面被安装到第二衬底第一表面，使得第一接触焊盘中的每一个第一接触焊盘电耦合到第二接触焊盘中的至少一个。

Description

具有冷却特征的传感器封装和制造其的方法
相关申请
本申请要求2013年12月15日提交的美国临时申请No.61/912,476的权益，并且其通过引用并入本文中。
技术领域
本发明涉及以紧凑然而提供提高的冷却能力的方式将例如光子传感器或加速计的微电子传感器装置封装在具有其ASIC处理器的单个封装中。
背景技术
因为半导体工业奋力争取更大的密度和性能，IC堆叠结构已成为突出的解决方案。然而，在堆叠结构中的IC封装倾向于运行起来更热得多。
在美国专利公布2013/0280864中公开了常规芯片堆叠技术，其将IC芯片堆叠在插入层上。为了解决热问题，独立的散热器附着在封装的顶部之上。将散热器附着在半导体封装之上已是用于IC冷却的标准解决方案。然而，这个解决方案是笨重的，且对传感器封装不可行，因为传感器活性区域需要暴露于环境（即，用于接收被感测到的东西，例如进入的光）。将散热器放置在封装之上将阻碍和密封掉传感器活性区域，阻止其正确的操作。
存在对用于将例如传感器装置的IC芯片堆叠在相关联的ASIC半导体晶片（例如传感器的处理器单元）之上的低轮廓技术的需要，其包括所有装置都在单个封装内的冷却解决方案。
发明内容
前述问题和需要由传感器装置处理。传感器装置包括第一和第二衬底。半导体材料的第一衬底包括相对的第一和第二表面、配置成接收冲击在第一表面上的光的多个光电检测器以及多个第一接触焊盘，第一接触焊盘均在第一和第二表面处暴露并电耦合到多个光电检测器中的至少一个。第二衬底包括：相对的第一和第二表面；电路；多个第二接触焊盘，第二接触焊盘均被设置在第二衬底的第一表面处并电耦合到电路中的至少一个；以及被形成为延伸到第二衬底的第二表面中但不到达第二衬底的第一表面的第一沟槽的多个冷却通道。第一衬底的第二表面被安装到第二衬底的第一表面，使得第一接触焊盘中的每一个第一接触焊盘电耦合到第二接触焊盘中的至少一个。
传感器装置包括第一、第二和第三衬底。半导体材料的第一衬底包括相对的第一和第二表面、配置成接收冲击在第一表面上的光的多个光电检测器以及多个第一接触焊盘，第一接触焊盘均电耦合到多个光电检测器中的至少一个。第二衬底包括：相对的第一和第二表面；电路；多个第二接触焊盘，第二接触焊盘均电耦合到电路中的至少一个；以及被形成为延伸到第二衬底的第二表面中但不到达第二衬底的第一表面的第一沟槽的多个冷却通道。第一衬底的第二表面被安装到第二衬底的第一表面。第三衬底包括相对的第一和第二表面、设置在第三衬底的第一表面处的多个第三接触焊盘和设置在第三衬底的第一表面处的多个第四接触焊盘。第三衬底的第一表面被安装到第二衬底的第二表面，使得第二接触焊盘中的每一个第二接触焊盘电耦合到第三接触焊盘中的至少一个。多个导线均使第一接触焊盘之一与第四接触焊盘之一电连接。
形成传感器装置的方法包括提供第一和第二衬底。半导体材料的第一衬底包括相对的第一和第二表面、配置成接收冲击在第一表面上的光的多个光电检测器以及多个第一接触焊盘，第一接触焊盘均在第一和第二表面处暴露并电耦合到多个光电检测器中的至少一个。第二衬底包括：相对的第一和第二表面；电路；多个第二接触焊盘，第二接触焊盘均被设置在第二衬底的第一表面处并电耦合到电路中的至少一个。该方法还包括将第一衬底的第二表面安装到第二衬底的第一表面，使得第一接触焊盘中的每一个第一接触焊盘电耦合到第二接触焊盘中的至少一个，并形成作为在第二衬底的第二表面内但不到达第二衬底的第一表面的第一沟槽的多个冷却通道。
形成传感器装置的方法包括提供第一、第二和第三衬底。半导体材料的第一衬底包括相对的第一和第二表面、配置成接收冲击在第一表面上的光的多个光电检测器以及多个第一接触焊盘，第一接触焊盘均电耦合到多个光电检测器中的至少一个。第二衬底包括：相对的第一和第二表面；电路；以及多个第二接触焊盘，第二接触焊盘均电耦合到电路中的至少一个。该方法包括：形成在第二衬底的第二表面内但不到达第二衬底的第一表面的多个冷却通道第一沟槽，以及将第一衬底的第二表面安装到第二衬底的第一表面。第三衬底包括相对的第一和第二表面、设置在第三衬底的第一表面处的多个第三接触焊盘和设置在第三衬底的第一表面处的多个第四接触焊盘。该方法还包括将第三衬底的第一表面安装到第二衬底的第二表面，使得第二接触焊盘中的每一个第二接触焊盘电耦合到第三接触焊盘中的至少一个，以及电连接在第一接触焊盘和第四接触焊盘之间的多个导线。
通过回顾说明书、权利要求和附图，本发明的其它目的和特征将变得明显。
附图说明
图1-9是示出在形成具有集成冷却解决方案的封装传感器装置中的步骤的侧横截面视图。
图10-13是示出在形成具有集成冷却解决方案的封装传感器装置的替换实施例中的步骤的侧横截面视图。
图14是示出具有集成冷却解决方案的封装传感器装置的另一替换实施例的侧横截面视图。
具体实施方式
本发明是用于将传感器装置堆叠在其处理器单元之上同时提供所有装置都在单个封装内的冷却解决方案的低轮廓方法和结构。图1-9图示在形成具有集成冷却解决方案的封装传感器装置中的步骤。
过程通过提供在本领域中公知的背侧照明传感器晶片10而开始。在图1中示出包括衬底12的一个示例，其包括具有在衬底的前表面18处或附近包含光电检测器16的传感器活性区域14的衬底12。光电检测器16被配置成接收穿过衬底12的背侧（即，穿过背表面20）的光并响应于那个接收到的光而生成电信号。传感器晶片10还包括支持电路22和在前表面18处的传感器焊盘24，传感器焊盘24连接到光电检测器16和/或支持电路22以用于将电信号从光电检测器16提供到外部世界。多个传感器（每一个具有其自己的光电检测器16、支持电路22和传感器焊盘24）在同一晶片10上形成（在图1中示出两个这样的传感器）。
绝缘（钝化）层26（例如二氧化硅（氧化物）或氮化硅（氮化物））在衬底12的前表面18上形成。优选地，钝化层26由在厚度上至少0.5 μm的二氧化硅制成。二氧化硅沉积可以是化学气相沉积（CVD）、溅射或任何另一适当的一个或多个沉积方法。用适当的光刻掩模（即，光致抗蚀剂沉积、掩模曝光和选择性移除）和等离子体蚀刻技术来选择性地移除在传感器焊盘24之上的钝化层26的部分。如果钝化层26是二氧化硅，则蚀刻剂可以是CF4、SF6、NF3或任何其它适当的蚀刻剂。如果钝化层26是氮化硅，则蚀刻剂可以是CF4、SF6、NF3、CHF3或任何其它适当的蚀刻剂。互连28然后附接到暴露的传感器焊盘24中的每一个传感器焊盘。互连28可以是球栅阵列（BGA）、聚合物凸起、铜柱或本领域中公知的任何其它适当的互连部件。铜柱或BGA（如所示）是对互连28的优选的选择。在图2中示出结果传感器晶片结构。
提供如图3所示的ASIC晶片30。ASIC晶片30包括衬底32，其包含电连接到设置在衬底32的顶表面38上的接合焊盘36的电路34。ASIC晶片衬底32优选地由硅制成。多个ASIC管芯40在同一衬底32上形成（在图3中一般地表示两个这样的管芯）。ASIC晶片30可具有电路34的单层或在衬底32内的电路34的多层。电路34可以是导电迹线、电装置、这两者等。
绝缘（钝化）层42（例如二氧化硅或氮化硅）在ASIC晶片30的顶表面38之上形成。优选地，这个钝化层42由具有至少0.5 μm的厚度的二氧化硅制成。二氧化硅沉积可以是等离子体增强化学气相沉积（PECVD）、化学气相沉积（CVD）或任何另一适当的一个或多个沉积方法。用适当的光刻掩模（即，光致抗蚀剂沉积、掩模曝光和选择性移除）和等离子体蚀刻技术来选择性地移除在接合焊盘36之上的钝化层42的部分。如果钝化层42是二氧化硅，则蚀刻剂可以是CF4、SF6、NF3或任何其它适当的蚀刻剂。如果钝化层42是氮化硅，则蚀刻剂可以是CF4、SF6、NF3、CHF3或任何其它适当的蚀刻剂。支持层44然后在钝化层42之上形成。支持层44可以是聚合物或玻璃。优选地，支持层44是通过喷射沉积而沉积在钝化层42之上的光反应液体聚合物的类型。优选地使用光刻蚀刻（即，接合焊盘36以及在接合焊盘36周围的钝化层42的部分被暴露，留下层的台阶）来选择性地移除在接合焊盘36之上并邻近于接合焊盘36的支持层44的部分。在图4中示出结果结构——ASIC晶片结构。
使用本领域中公知的热压缩或热声波技术将传感器晶片10和ASIC晶片30接合在一起（即，前表面18接合到顶表面38）。可选的粘合剂层在接合之前可通过轧辊沉积在ASIC晶片30上的支持层44之上。在压缩之后，接合焊盘36和传感器焊盘24中的对应焊盘通过对应的互连28电连接。然后通过机械研磨、化学机械抛光（CMP）、湿蚀刻、大气下游等离子体（ADP）、干化学蚀刻（DCE）或前述工艺的组合或应用于背表面20以减小衬底12的厚度（即，减小在光电检测器16之上的硅的量）的任何另一适当的一个或多个硅薄化方法来执行硅薄化。在图5中示出结果结构。
可选的光学层可被沉积在活性区域14之上。例如，光学层可包括光操纵元件，例如滤色器和微透镜46。保护层48被沉积在覆盖活性区域14的传感器晶片10的活性侧之上。优选的保护层48是保护带。保护带48的部分选择性地被移除（例如使用光刻法、激光器等），因而暴露在活性区域14之间的衬底12的部分。各向异性干蚀刻用于在活性区域14之间的衬底12的被暴露表面内形成沟槽50。蚀刻剂可以是CF4、SF6、NF3、Cl2、CCl2F2或任何其它适当的蚀刻剂。沟槽50向下延伸到并暴露传感器焊盘24。另一钝化层52被沉积在传感器晶片10的背侧上。优选地，钝化层52使用例如化学气相沉积（CVD）的二氧化硅沉积、溅射或任何另一适当的一个或多个沉积方法由具有至少0.5 μm的厚度的二氧化硅制成。用本领域中公知的适当的光刻掩模和等离子体蚀刻技术来移除在保护带48和传感器焊盘24之上的钝化层52的部分。如果钝化层52是二氧化硅，则蚀刻剂可以是CF4、SF6、NF3或任何其它适当的蚀刻剂。如果钝化层52是氮化硅，则蚀刻剂可以是CF4、SF6、NF3、CHF3或任何其它适当的蚀刻剂。在图6中示出结果结构。
光致抗蚀剂层被沉积在ASIC晶片衬底32的底表面上并经由光刻法被图案化以暴露衬底32的选择的部分。在光致抗蚀剂中形成的图案取决于待形成的冷却通道的设计，并可具有取决于优选的设计规范的很多变化。在光致抗蚀剂中的图案将指示ASIC晶片衬底如何被蚀刻以增加其表面积，因而增加其冷却能力。一个优选的图案是交叉的线的行和列。各向异性干蚀刻用于在ASIC晶片衬底32的底表面的被暴露部分内形成沟槽54。蚀刻剂可以是CF4、SF6、NF3、Cl2、CCl2F2或任何其它适当的蚀刻剂。沟槽54的壁可以是垂直的或可以是逐渐变细的。沟槽54形成延伸到衬底32的底表面内的冷却通道。在光致抗蚀剂被剥去之后，可选的扩散材料56（例如氮化硅）可在衬底32的底表面上（包括在沟槽50中）形成。这可跟随有在衬底32的底表面上（包括在沟槽50中）形成一个或多个可选的高热导电材料58。在扩散材料层56上形成的高热导电材料层58优选地是通过物理气相沉积（PVD）而沉积的一种或多种金属（优选地，钛和铜两者）。在图7中示出结果结构。
由沟槽54形成的冷却通道可通过用衬底60覆盖它们而变换成冷却隧道。衬底60可以是任何适当的结构或接合到ASIC晶片衬底32的底表面的薄膜。例如，衬底60可以是管芯附接带、金属箔或硅晶片。这些冷却隧道可用于将气流引导到封装的侧面以用于热耗散。可用机械刀片切块装备、激光切割或任何其它适当的工艺沿着在活性区域14之间的划片线来完成部件的晶片级切块/分割，导致分开的传感器封装，每一个传感器封装包含具有其自己的活性区域的传感器晶片管芯，如图8所示。
各个传感器封装可被安装到主体装置，例如插入层、印刷电路板或柔性印刷电路板。如图9所示，传感器封装通过互连66连接到印刷电路板（PCB）64，互连66产生在传感器晶片接合焊盘24和PCB64的接合焊盘68之间的电连接。PCB 64优选地包括允许传感器的活性区域暴露于进入的光的孔或窗口70。在主体和传感器封装之间的电互连66可以是球栅阵列、铜柱、粘合剂凸起或适当的任何其它适当的接合技术。可选的底层填料可在传感器封装被安装之后被沉积在传感器封装周围。图9示出在保护带被移除之后的最终结构。穿过冷却隧道54流动的空气从封装有效地移除热量（起源于传感器晶片管芯30并流动到ASIC晶片管芯10），假定了由于冷却隧道的ASIC管芯10的底表面的扩张表面积。
图10-13图示在形成具有集成冷却解决方案的封装传感器装置的替换实施例时的步骤。过程以与上面关于图1-6描述的相同的处理步骤开始，除了没有钝化层26和42、没有互连28和没有图案化支持层44以外，使得晶片10和30接合在一起而传感器焊盘24不电连接到接合焊盘36，如图10所示。
沟槽54在如上所述的ASIC晶片衬底32的底表面内形成。光致抗蚀剂的层然后被沉积在ASIC晶片衬底32的底表面上，并经由光刻法被图案化以移除光致抗蚀剂的在几组冷却通道之间的那些部分（即，在划片线附近的那些部分），让ASIC晶片的底表面的部分暴露。各向异性干蚀刻用于在ASIC晶片底表面的被暴露部分中形成沟槽74。蚀刻剂可以是CF4、SF6、NF3、Cl2、CCl2F2或任何其它适当的蚀刻剂。沟槽74延伸到接合焊盘36并暴露接合焊盘36。沟槽74的壁可以是垂直的或可以是逐渐变细的。光致抗蚀剂然后被移除，导致图11所示的结构。
扩散层56和金属层58在如上所述的衬底32的底表面上（包括在沟槽54内部）形成。通过使用光刻掩模和等离子体蚀刻选择性地移除扩散层和金属层56/58以暴露ASIC晶片接合焊盘36。绝缘层76在接合焊盘36周围形成以保护不受到对导电金属材料的电短路。绝缘层76可以是选择性地在接合焊盘36周围形成的焊料掩模。优选地，通过喷射涂布来沉积绝缘体，后面是光刻工艺以选择性地移除绝缘体，除了在接合焊盘36周围以外。在图12中示出结果结构。
（例如用机械刀片切块装备、激光切割或任何其它适当的工艺）沿着在活性区域之间的划片线执行部件的晶片级切块/分割，导致分开的传感器封装，每一个传感器封装包含具有其自己的活性区域的传感器晶片管芯。各个传感器封装可被安装到主体装置例如印刷电路板（PCB）或柔性印刷电路板。主体（被示为PCB 78）优选地包括封装至少部分地安装于的孔、沟槽或腔80。引线接合82用于将传感器焊盘24连接到在主体PCB 78上的导电焊盘84。ASIC管芯30的接合焊盘36通过球栅阵列互连86（或任何其它倒装芯片互连）连接到主体PCB 78的其它导电焊盘84。最后，保护带被移除，因而暴露传感器活性区域，导致在图13中示出的结构。穿过冷却隧道54流动的空气从封装有效地移除热量（起源于传感器晶片管芯30并流动到ASIC晶片管芯10），假定了由于冷却隧道的ASIC管芯10的底表面的扩张表面积。
图14图示另一替换的实施例，其中PCB 78包括通孔90而不是封装至少部分地安装于的腔80。如上所述的衬底60可被安装到ASIC晶片衬底32的底表面，使得冷却沟槽54是冷却隧道。
应理解，本发明不限于上面描述和本文图示的一个或多个实施例，而是包括落在所附权利要求的范围内的任何和所有变化。例如，在本文参考本发明并不意在限制任何权利要求或权利要求项的范围，而是替代地仅参考可由权利要求中的一个或多个权利要求涵盖的一个或多个特征。上面描述的材料、过程和数字的示例仅仅是示例性的，且不应被认为限制权利要求。此外，如从权利要求和说明书明显的，不是所有方法步骤都需要以所示或所要求保护的确切次序来执行，而是以允许本发明的封装半导体装置的正确形成的任何次序被执行。最后，单层材料可被形成为多层这样的或类似的材料，反之亦然。
应注意的是，如在本文使用的，术语“在…之上”和“在…上”都开放式地包括“直接在…上”（没有设置在其间的中间材料、元件或空间）和“间接地在…上”（设置在其间的中间材料、元件或空间）。同样，术语“邻近”包括“直接邻近”（没有设置在其间的中间材料、元件或空间）和“间接地邻近”（设置在其间的中间材料、元件或空间），“安装到”包括“直接安装到”（没有设置在其间的中间材料、元件或空间）和“间接地安装到”（设置在其间的中间材料、元件或空间），以及“电耦合到”包括“直接电耦合到”（没有将元件电连接在一起的其间的中间材料或元件）和“间接地电耦合到”（将元件电连接在一起的其间的中间材料或元件）。例如，“在衬底之上”形成元件可包括直接在其间没有中间材料/元件的衬底上形成元件以及间接地在其间有一个或多个中间材料/元件的衬底上形成元件。

Claims (24)

1.一种传感器装置，包括：
半导体材料的第一衬底，其包括：
　　相对的第一表面和第二表面，
　　多个光电检测器，其被配置成接收冲击在所述第一表面上的光，以及
　　多个第一接触焊盘，第一接触焊盘均在所述第一表面和第二表面两者处暴露并电耦合到所述多个光电检测器中的至少一个；
第二衬底，其包括：
　　相对的第一表面和第二表面；
　　电路；
　　多个第二接触焊盘，第二接触焊盘均被设置在所述第二衬底的所述第一表面处并电耦合到所述电路中的至少一个；以及
　　多个冷却通道，其被形成为延伸到所述第二衬底的所述第二表面中但不到达所述第二衬底的所述第一表面的第一沟槽；
其中所述第一衬底的所述第二表面被安装到所述第二衬底的所述第一表面，使得所述第一接触焊盘中的每一个第一接触焊盘电耦合到所述第二接触焊盘中的至少一个。
2.如权利要求1所述的装置，还包括：
安装到所述第二衬底的所述第二表面的第三衬底，其中所述第三衬底覆盖所述第一沟槽。
3.如权利要求1所述的装置，还包括：
第三衬底，其包括：
　　相对的第一表面和第二表面，
　　多个第三接触焊盘，其被设置在所述第三衬底的所述第二表面处，以及
　　孔，其在所述第三衬底的所述第一表面和第二表面之间延伸；
其中所述第一衬底的所述第一表面被安装到所述第三衬底的所述第二表面，使得所述第一接触焊盘中的每一个第一接触焊盘电耦合到所述第三接触焊盘中的至少一个，且所述光电检测器被定位成接收穿过所述孔的光。
4.如权利要求3所述的装置，其中所述第三衬底是印刷电路板。
5.如权利要求1所述的装置，还包括：
设置在所述第二衬底的所述第二表面之上并与所述第二衬底的所述第二表面绝缘的金属层。
6.如权利要求1所述的装置，还包括：
形成在所述第一衬底的所述第一表面中的一个或多个第二沟槽，其中第一多个接触焊盘被设置在一个或多个第二沟槽中。
7.一种传感器装置，包括：
半导体材料的第一衬底，其包括：
　　相对的第一表面和第二表面，
　　多个光电检测器，其被配置成接收冲击在所述第一表面上的光，以及
　　多个第一接触焊盘，第一接触焊盘均电耦合到所述多个光电检测器中的至少一个；
第二衬底，其包括：
　　相对的第一表面和第二表面；
　　电路；
　　多个第二接触焊盘，第二接触焊盘均电耦合到所述电路中的至少一个；以及
　　多个冷却通道，其被形成为延伸到所述第二衬底的所述第二表面中但不到达所述第二衬底的所述第一表面的第一沟槽；
其中所述第一衬底的所述第二表面被安装到所述第二衬底的所述第一表面；
第三衬底，其包括：
　　相对的第一表面和第二表面，
　　多个第三接触焊盘，其被设置在所述第三衬底的所述第一表面处，以及
　　多个第四接触焊盘，其被设置在所述第三衬底的所述第一表面处，
其中所述第三衬底的所述第一表面被安装到所述第二衬底的所述第二表面，使得所述第二接触焊盘中的每一个第二接触焊盘电耦合到所述第三接触焊盘中的至少一个；
多个导线，导线均使所述第一接触焊盘之一与所述第四接触焊盘之一电连接。
8.如权利要求7所述的装置，还包括：
在所述第三衬底的所述第一表面内形成的腔，其中所述第二衬底的至少一部分被设置在所述腔中。
9.如权利要求7所述的装置，还包括：
在所述第三衬底的所述第一表面和第二表面之间延伸的通孔，其中所述第二衬底的至少一部分被设置在所述通孔中。
10.如权利要求9所述的装置，还包括：
安装到所述第二衬底的所述第二表面的第四衬底，其中所述第四衬底覆盖所述第一沟槽。
11.如权利要求7所述的装置，其中所述第三衬底是印刷电路板。
12.如权利要求7所述的装置，还包括：
设置在所述第二衬底的所述第二表面之上并与所述第二衬底的所述第二表面绝缘的金属层。
13.如权利要求7所述的装置，还包括：
在所述第一衬底的所述第一表面内形成的一个或多个第二沟槽，其中第一多个接触焊盘被设置在所述一个或多个第二沟槽中。
14.如权利要求7所述的装置，还包括：
在所述第二衬底的所述第二表面内形成的一个或多个第二沟槽，其中所述第二多个接触焊盘被设置在所述一个或多个第二沟槽中。
15.一种形成传感器装置的方法，包括：
提供半导体材料的第一衬底，所述第一衬底包括：
　　相对的第一表面和第二表面，
　　多个光电检测器，其被配置成接收冲击在所述第一表面上的光，以及
　　多个第一接触焊盘，第一接触焊盘均在所述第一表面和第二表面两者处暴露并电耦合到所述多个光电检测器中的至少一个；
提供第二衬底，所述第二衬底包括：
　　相对的第一表面和第二表面；
　　电路；
　　多个第二接触焊盘，第二接触焊盘均被设置在所述第二衬底的所述第一表面处并电耦合到所述电路中的至少一个，
将所述第一衬底的所述第二表面安装到所述第二衬底的所述第一表面，使得所述第一接触焊盘中的每一个第一接触焊盘电耦合到所述第二接触焊盘中的至少一个；以及
形成作为在所述第二衬底的所述第二表面中但不到达所述第二衬底的所述第一表面的第一沟槽的多个冷却通道。
16.如权利要求15所述的方法，还包括：
将第三衬底安装到所述第二衬底的所述第二表面，其中所述第三衬底覆盖所述第一沟槽。
17.如权利要求15所述的方法，还包括：
提供第三衬底，其包括：
　　相对的第一表面和第二表面，
　　多个第三接触焊盘，其被设置在所述第三衬底的所述第二表面处，以及
　　孔，其在所述第三衬底的所述第一表面和第二表面之间延伸；以及
将所述第一衬底的所述第一表面安装到所述第三衬底的所述第二表面，使得所述第一接触焊盘中的每一个第一接触焊盘电耦合到所述第三接触焊盘中的至少一个，且所述光电检测器被定位成接收穿过所述孔的光。
18.如权利要求15所述的方法，还包括：
在所述第一衬底的所述第一表面内形成一个或多个第二沟槽，其中第一多个接触焊盘被设置在所述一个或多个第二沟槽中。
19.一种形成传感器装置的方法，包括：
提供半导体材料的第一衬底，其包括：
　　相对的第一表面和第二表面，
　　多个光电检测器，其被配置成接收冲击在所述第一表面上的光，以及
　　多个第一接触焊盘，第一接触焊盘均电耦合到所述多个光电检测器中的至少一个；
提供第二衬底，其包括：
　　相对的第一表面和第二表面；
　　电路；以及
　　多个第二接触焊盘，第二接触焊盘均电耦合到所述电路中的至少一个，
形成在所述第二衬底的所述第二表面中但不到达所述第二衬底的所述第一表面的多个冷却通道第一沟槽；
将所述第一衬底的所述第二表面安装到所述第二衬底的所述第一表面；
提供第三衬底，其包括：
　　相对的第一表面和第二表面，
　　多个第三接触焊盘，其被设置在所述第三衬底的所述第一表面处，以及
　　多个第四接触焊盘，其被设置在所述第三衬底的所述第一表面处；
将所述第三衬底的所述第一表面安装到所述第二衬底的所述第二表面，使得所述第二接触焊盘中的每一个第二接触焊盘电耦合到所述第三接触焊盘中的至少一个；以及
使在所述第一接触焊盘与所述第四接触焊盘之间的多个导线电连接。
20.如权利要求19所述的方法，还包括：
在所述第三衬底的所述第一表面内形成腔，其中所述第二衬底的至少一部分被设置在所述腔中。
21.如权利要求19所述的方法，还包括：
形成在所述第三衬底的所述第一表面和第二表面之间延伸的通孔，其中所述第二衬底的至少一部分被设置在所述通孔中。
22.如权利要求21所述的方法，还包括：
将第四衬底安装到所述第二衬底的所述第二表面，其中所述第四衬底覆盖所述第一沟槽。
23.如权利要求19所述的方法，还包括：
在所述第一衬底的所述第一表面内形成一个或多个第二沟槽，其中第一多个接触焊盘被设置在所述一个或多个第二沟槽中。
24.如权利要求19所述的方法，还包括：
在所述第二衬底的所述第二表面内形成一个或多个第二沟槽，其中所述第二多个接触焊盘被设置在所述一个或多个第二沟槽中。
CN201410741363.0A 2013-12-05 2014-12-05 具有冷却特征的传感器封装和制造其的方法 Pending CN104701332A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201361912476P 2013-12-05 2013-12-05
US61/912476 2013-12-05
US14/551262 2014-11-24
US14/551,262 US9496297B2 (en) 2013-12-05 2014-11-24 Sensor package with cooling feature and method of making same

Publications (1)

Publication Number Publication Date
CN104701332A true CN104701332A (zh) 2015-06-10

Family

ID=53271987

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410741363.0A Pending CN104701332A (zh) 2013-12-05 2014-12-05 具有冷却特征的传感器封装和制造其的方法

Country Status (5)

Country Link
US (4) US9496297B2 (zh)
KR (1) KR101597467B1 (zh)
CN (1) CN104701332A (zh)
HK (1) HK1211384A1 (zh)
TW (1) TWI593121B (zh)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108217580A (zh) * 2016-12-13 2018-06-29 台湾积体电路制造股份有限公司 封装的形成方法
CN108634929A (zh) * 2018-05-16 2018-10-12 沈阳工业大学 一种植入式眼压连续监测与控制系统

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same
US10020243B2 (en) 2016-03-08 2018-07-10 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies having a wide bandgap semiconductor device and an integrated fluid channel system
US10121729B2 (en) * 2016-07-25 2018-11-06 Toyota Motor Engineering & Manufacturing North America, Inc. Power electronics assemblies having a semiconductor device with metallized embedded cooling channels
US11127716B2 (en) * 2018-04-12 2021-09-21 Analog Devices International Unlimited Company Mounting structures for integrated device packages
KR102486469B1 (ko) 2018-07-06 2023-01-09 삼성전자주식회사 반도체 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194971A (zh) * 2010-03-02 2011-09-21 台湾积体电路制造股份有限公司 发光装置封装元件及其制造方法
CN102983111A (zh) * 2011-09-02 2013-03-20 奥普蒂兹公司 图像传感器的阶梯式封装及其制造方法
CN103199098A (zh) * 2012-01-04 2013-07-10 奥普蒂兹公司 改进的量子效率背照式cmos图像传感器与封装及其制作方法

Family Cites Families (65)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH07169872A (ja) * 1993-12-13 1995-07-04 Fujitsu Ltd 半導体装置及びその製造方法
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
US6424026B1 (en) * 1999-08-02 2002-07-23 International Rectifier Corporation Power module with closely spaced printed circuit board and substrate
US6627864B1 (en) 1999-11-22 2003-09-30 Amkor Technology, Inc. Thin image sensor package
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
DE10045419B4 (de) * 2000-09-14 2007-12-20 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung e.V. Verfahren zur Herstellung eines thermoelektrischen Bauelements, thermoelektrisches Bauelement sowie Vorrichtung zur Durchführung des Verfahrens
US20050051859A1 (en) 2001-10-25 2005-03-10 Amkor Technology, Inc. Look down image sensor package
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6861288B2 (en) * 2003-01-23 2005-03-01 St Assembly Test Services, Ltd. Stacked semiconductor packages and method for the fabrication thereof
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
JP2007528120A (ja) 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
US20050104186A1 (en) 2003-11-14 2005-05-19 International Semiconductor Technology Ltd. Chip-on-film package for image sensor and method for manufacturing the same
KR100673950B1 (ko) 2004-02-20 2007-01-24 삼성테크윈 주식회사 이미지 센서 모듈과 이를 구비하는 카메라 모듈 패키지
US20060124953A1 (en) * 2004-12-14 2006-06-15 Negley Gerald H Semiconductor light emitting device mounting substrates and packages including cavities and cover plates, and methods of packaging same
US7550319B2 (en) * 2005-09-01 2009-06-23 E. I. Du Pont De Nemours And Company Low temperature co-fired ceramic (LTCC) tape compositions, light emitting diode (LED) modules, lighting devices and method of forming thereof
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
KR100691398B1 (ko) 2006-03-14 2007-03-12 삼성전자주식회사 미소소자 패키지 및 그 제조방법
KR100770690B1 (ko) 2006-03-15 2007-10-29 삼성전기주식회사 카메라모듈 패키지
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7807508B2 (en) 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US7569409B2 (en) 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
CN101601131A (zh) * 2007-02-15 2009-12-09 日本电气株式会社 用于安装半导体封装的结构
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
CN100546026C (zh) 2007-04-29 2009-09-30 鸿富锦精密工业（深圳）有限公司 影像摄取装置
KR101572600B1 (ko) 2007-10-10 2015-11-27 테세라, 인코포레이티드 다층 배선 요소와 마이크로전자 요소가 실장된 어셈블리
US20090212381A1 (en) 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
US20100053407A1 (en) 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
US8232633B2 (en) 2008-09-25 2012-07-31 King Dragon International Inc. Image sensor package with dual substrates and the method of the same
JP2010219425A (ja) 2009-03-18 2010-09-30 Toshiba Corp 半導体装置
TW201104747A (en) * 2009-07-29 2011-02-01 Kingpak Tech Inc Image sensor package structure
US8283745B2 (en) 2009-11-06 2012-10-09 Taiwan Semiconductor Manufacturing Company, Ltd. Method of fabricating backside-illuminated image sensor
US8183580B2 (en) * 2010-03-02 2012-05-22 Taiwan Semiconductor Manufacturing Company, Ltd. Thermally-enhanced hybrid LED package components
US8492911B2 (en) 2010-07-20 2013-07-23 Lsi Corporation Stacked interconnect heat sink
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8546951B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8552518B2 (en) 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8546900B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8604576B2 (en) 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
US8432011B1 (en) 2011-12-06 2013-04-30 Optiz, Inc. Wire bond interposer package for CMOS image sensor and method of making same
US8570669B2 (en) 2012-01-23 2013-10-29 Optiz, Inc Multi-layer polymer lens and method of making same
US8692344B2 (en) 2012-03-16 2014-04-08 Optiz, Inc Back side illuminated image sensor architecture, and method of making same
US20130249031A1 (en) 2012-03-22 2013-09-26 Vage Oganesian Quantum Efficiency Back Side Illuminated CMOS Image Sensor And Package, And Method Of Making Same
US9233511B2 (en) 2012-05-10 2016-01-12 Optiz, Inc. Method of making stamped multi-layer polymer lens
US8921759B2 (en) 2012-07-26 2014-12-30 Optiz, Inc. Integrated image sensor package with liquid crystal lens
US9041840B2 (en) * 2012-08-21 2015-05-26 Semiconductor Components Industries, Llc Backside illuminated image sensors with stacked dies
US8759930B2 (en) 2012-09-10 2014-06-24 Optiz, Inc. Low profile image sensor package
US9496297B2 (en) 2013-12-05 2016-11-15 Optiz, Inc. Sensor package with cooling feature and method of making same

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102194971A (zh) * 2010-03-02 2011-09-21 台湾积体电路制造股份有限公司 发光装置封装元件及其制造方法
CN102983111A (zh) * 2011-09-02 2013-03-20 奥普蒂兹公司 图像传感器的阶梯式封装及其制造方法
CN103199098A (zh) * 2012-01-04 2013-07-10 奥普蒂兹公司 改进的量子效率背照式cmos图像传感器与封装及其制作方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108217580A (zh) * 2016-12-13 2018-06-29 台湾积体电路制造股份有限公司 封装的形成方法
CN108217580B (zh) * 2016-12-13 2022-11-22 台湾积体电路制造股份有限公司 封装的形成方法
CN108634929A (zh) * 2018-05-16 2018-10-12 沈阳工业大学 一种植入式眼压连续监测与控制系统
CN108634929B (zh) * 2018-05-16 2020-06-26 沈阳工业大学 一种植入式眼压连续监测与控制系统

Also Published As

Publication number Publication date
US9496297B2 (en) 2016-11-15
KR20150065604A (ko) 2015-06-15
US20170033241A1 (en) 2017-02-02
US20180226517A1 (en) 2018-08-09
US20150162366A1 (en) 2015-06-11
HK1211384A1 (zh) 2016-05-20
US9893218B2 (en) 2018-02-13
US9972730B2 (en) 2018-05-15
US10199519B2 (en) 2019-02-05
US20170033136A1 (en) 2017-02-02
KR101597467B1 (ko) 2016-03-07
TW201523895A (zh) 2015-06-16
TWI593121B (zh) 2017-07-21

Similar Documents

Publication Publication Date Title
CN108597998B (zh) 晶圆级系统封装方法及封装结构
US9893213B2 (en) Method of forming a wire bond sensor package
CN104701332A (zh) 具有冷却特征的传感器封装和制造其的方法
KR100938970B1 (ko) 반도체 장치 및 그 제조 방법
TWI512932B (zh) 晶片封裝體及其製造方法
CN101355058B (zh) 半导体装置及其制造方法
JP6180567B2 (ja) 応力解放式画像センサパッケージ構造及び方法
CN104425453B (zh) 3dic互连装置和方法
US9666625B2 (en) Method of making low profile sensor package with cooling feature
KR20090076832A (ko) 반도체 장치 및 그 제조 방법
US6420208B1 (en) Method of forming an alternative ground contact for a semiconductor die
JP2006237594A (ja) 半導体装置及びその製造方法
US9403672B2 (en) Chip package and method of manufacturing the same
JP2007012896A (ja) 回路基板、回路基板の製造方法および半導体装置
TWI511266B (zh) 晶片封裝體及其形成方法
CN111627857A (zh) 封装方法及封装结构
JP2004088085A (ja) 半導体装置の製造方法
KR20110065674A (ko) 반도체 디바이스의 제조 방법 및 이를 이용한 반도체 디바이스

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
REG Reference to a national code

Ref country code: HK

Ref legal event code: DE

Ref document number: 1211384

Country of ref document: HK

RJ01 Rejection of invention patent application after publication

Application publication date: 20150610

RJ01 Rejection of invention patent application after publication
REG Reference to a national code

Ref country code: HK

Ref legal event code: WD

Ref document number: 1211384

Country of ref document: HK