JP6180567B2 - 応力解放式画像センサパッケージ構造及び方法 - Google Patents

応力解放式画像センサパッケージ構造及び方法 Download PDF

Info

Publication number
JP6180567B2
JP6180567B2 JP2016032708A JP2016032708A JP6180567B2 JP 6180567 B2 JP6180567 B2 JP 6180567B2 JP 2016032708 A JP2016032708 A JP 2016032708A JP 2016032708 A JP2016032708 A JP 2016032708A JP 6180567 B2 JP6180567 B2 JP 6180567B2
Authority
JP
Japan
Prior art keywords
substrate
trenches
forming
photodetectors
dam structure
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2016032708A
Other languages
English (en)
Other versions
JP2016157945A (ja
Inventor
オガネシアン ヴァーゲ
オガネシアン ヴァーゲ
ルー ジェンフア
ルー ジェンフア
Original Assignee
オプティツ インコーポレイテッド
オプティツ インコーポレイテッド
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by オプティツ インコーポレイテッド, オプティツ インコーポレイテッド filed Critical オプティツ インコーポレイテッド
Publication of JP2016157945A publication Critical patent/JP2016157945A/ja
Application granted granted Critical
Publication of JP6180567B2 publication Critical patent/JP6180567B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14632—Wafer-level processed structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/1462—Coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14636—Interconnect structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14643—Photodiode arrays; MOS imagers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14685—Process for coatings or optical elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14687—Wafer level processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
    • H01L27/14698—Post-treatment for the devices, e.g. annealing, impurity-gettering, shor-circuit elimination, recrystallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods

Description

〔関連出願〕
本出願は、引用により本明細書に組み込まれている２０１５年２月２４日出願の米国特許仮出願第６２／１２０，２５５号の利益を主張するものである。
本発明は、画像センサに関し、より具体的には、誘起応力を低減する方式でパッケージ化された画像センサに関する。
シリコンウェーハは、硬く、壊れやすく、かつ安定である。しかし、シリコンウェーハは、それが集積回路をその上に形成するために処理される（例えば、ドーピング、加工、薄厚化、材料／構造の層がそれに追加されることなど）前に安定であるだけである。その後には、ウェーハは、不安定になることになり、特にウェーハが非常に薄くて不均衡な構造的支持を有する時に激しく反る可能性があり、ウェーハを極端に脆弱にし、かつ機械的応力損傷を受けやすくする。
ウェーハ直径が生産率／効率を高めるために大きくなり、熱放散、ダイスタック、電気抵抗の低減、及び薄型デバイスに対する要件を満たすためにチップが薄くなると、大きいウェーハ上のこのように薄いチップは、これまでより一層大きい応力を受けることになる。これらの機械的応力の問題は、画像センサウェーハ（すなわち、画像センサがその上に形成されたウェーハ）に対して特に厳しいものになる。画像センサウェーハの活性側には、不動態化、低ｋ誘電体層、マイクロレンズ、カラーフィルタ、導電回路、光学強化、光シールドなどを含むことができる材料及び構造の層が形成される。これらの層及び構造は、シリコンウェーハを不安定にするだけでなく、それら自体が、同じ機械的応力により一層敏感であり、かつ損傷を受ける可能性がある。
これに加えて、画像センサウェーハの活性側は、それをウェーハから離間させるスタンドオフ（ダム）を含む保護基板を用いてカプセル封入される可能性がある。スタンドオフは、表層に結合され、かつウェーハ薄厚化及びダイスカット段階中の莫大な量の機械的応力の蓄積と共に表層に機械的応力を導入し、これは、表層及び／又はシリコン基板上の亀裂、層間剥離、及び多くの他の欠陥を引き起こす可能性がある。
機械的応力蓄積を避ける／解放するためにプレカット（部分ダイスカット）を行うことが当業技術で公知である。研削前ダイスカット（ＤＢＧ）のような処理は、部分的に切断してシリコンウェーハにする段階、ウェーハの他方の側を薄くする段階、ウェーハに蓄積された応力を除去するためにプラズマエッチを用いる段階、その後に最終単体化切断を行う段階を含む。しかし、ＤＢＧ処理又は類似の処理の限界は、そのような処理が非パッケージ化半導体シリコンウェーハのためのものであるということである。必要とされるのは、ウェーハレベルパッケージ化（ＷＬＰ）処理（すなわち、ウェーハ単体化の前の集積回路のパッケージ化）に適合し、かつその一部である機械的応力除去のための方法及び構造である。
上述の問題及び必要性は、対向する第１及び第２の表面を有する第１基板と、第１基板の第１表面の上又は下に形成され、かつ第１基板の第１表面上に入射する光に応答して１又は２以上の信号を生成するように構成された複数の光検知器と、第１基板の第１表面に形成され、かつ複数の光検知器に電気的に結合された複数の導体パッドと、各々が第１基板の第２表面の中へ形成され、かつ第１基板を通って導体パッドのうちの１つに延びる複数の孔と、各々が導体パッドのうちの１つから複数の孔のうちの１つを通って第１基板の第２表面に沿って延びる導電リードとを含むセンサパッケージによって対処される。導電リードは、第１基板から絶縁されている。１又は２以上のトレンチが、第１基板の周囲部分の中に形成され、各々は、第２表面から第１表面まで延びている。絶縁材料が、１又は２以上のトレンチの側壁を覆っている。
センサパッケージを形成する方法は、対向する第１及び第２の表面を有する第１基板と、第１基板の第１表面の上又は下に形成され、かつ第１基板の第１表面上に入射する光に応答して１又は２以上の信号を生成するように構成された複数の光検知器と、第１基板の第１表面に形成され、かつ複数の光検知器に電気的に結合された複数の導体パッドとを含むセンサチップを与える段階を含む。複数の孔が、第１基板の第２表面の中へ形成され、複数の孔の各々は、第１基板を通って導体パッドのうちの１つに延びる。複数の導電リードが形成され、各々は、導体パッドのうちの１つから複数の孔のうちの１つを通って第１基板の第２表面に沿って延びる。１又は２以上のトレンチが、第１基板の周囲部分の中に形成され、各々は、第２表面から第１表面に延びる。１又は２以上のトレンチの側壁を覆う絶縁材料が形成される。
複数のセンサパッケージを形成する方法は、対向する第１及び第２の表面を有する第１基板と、そこに形成された複数のセンサであって、各センサが、第１基板の第１表面の上又は下に形成されて第１基板の第１表面上に入射する光に応答して１又は２以上の信号を生成するように構成された複数の光検知器と、第１基板の第１表面に形成され、かつ複数の光検知器に電気的に結合された複数の導体パッドとを含む上記複数のセンサとを含むセンサチップを与える段階を含む。複数の孔が、第１基板の第２表面の中に形成され、複数の孔の各々は、第１基板を通って導体パッドのうちの１つに延びる。複数の導電リードが形成され、各々は、導体パッドのうちの１つから複数の孔のうちの１つを通って第１基板の第２表面に沿って延びる。ダム構造が、第１基板の第１表面上に、かつ複数の光検知器の上ではなくその周りに形成される。第２基板が、ダム構造上に形成され、第２基板は、複数の光検知器の上を延び、ダム構造及び第２基板は、センサの各々に対して複数の光検知器の上に密封空洞を形成する。１又は２以上のトレンチが、センサの各々の周囲部分において第１基板の中に形成され、第２表面から第１表面に、かつダム構造の中に延びる。１又は２以上のトレンチの側壁を覆う絶縁材料が形成される。第１基板は、トレンチにおいて個別のダイに単体化され、各ダイは、センサのうちの１つを含む。
本発明の他の目的及び特徴は、本明細書、特許請求の範囲、及び添付図面の精査によって明らかになるであろう。
本発明の画像センサパッケージを形成する際の段階を説明する側面断面図である。 本発明の画像センサパッケージを形成する際の段階を説明する側面断面図である。 本発明の画像センサパッケージを形成する際の段階を説明する側面断面図である。 本発明の画像センサパッケージを形成する際の段階を説明する側面断面図である。 本発明の画像センサパッケージを形成する際の段階を説明する側面断面図である。 シリコン基板の中に形成されたトレンチの代替構成を説明する側面断面図である。 シリコン基板の中に形成されたトレンチの代替構成を説明する側面断面図である。 シリコン基板の中に形成されたトレンチの代替構成を説明する側面断面図である。 シリコン基板の中に形成されたトレンチの代替構成を説明する側面断面図である。 シリコン基板の中に形成されたトレンチの代替構成を説明する側面断面図である。 シリコン基板の中に形成されたトレンチの代替構成を説明する側面断面図である。 シリコン基板の中へのビア孔の代替構成を説明する側面断面図である。 シリコン基板の中へのビア孔の代替構成を説明する側面断面図である。 本発明の画像センサパッケージを形成する際の段階を説明する側面断面図である。 本発明の画像センサパッケージを形成する際の段階を説明する側面断面図である。 本発明の画像センサパッケージを形成する際の段階を説明する側面断面図である。 本発明の画像センサパッケージを形成する際の段階を説明する側面断面図である。 本発明の画像センサパッケージを形成する際の段階を説明する側面断面図である。 本発明の画像センサパッケージを形成する際の段階を説明する側面断面図である。 本発明の画像センサパッケージを形成する際の段階を説明する側面断面図である。
本発明は、パッケージの側面に急峻な特徴部を有するセンサパッケージである。急峻な特徴部は、センサウェーハ（例えば、画像センサ、光センサ、生体識別センサなど）の表側（活性側）からではなく裏側からプレカットが行われた結果である。急峻な特徴部は、シリコン及び／又は不動態化層が外部要素に露出されないようにカプセル材料の層によってカプセル封入される。画像センサの結合パッドが、相互接続バンプが形成される画像センサの裏側に経路変更される。画像センサの表側は、センサ活性区域の上に空洞を形成するダム構造を用いて永久保護基板によってカプセル封入される。
図１−１４は、画像センサアセンブリを形成する処理を説明している。処理は、図１に示すように、半導体基板１０と、複数の結合パッド１２と、光検知器（すなわち、フォトダイオード）１４及びフォトダイオードの作動をサポートする回路層１６を備えた活性区域とを有する画像センサウェーハ１を与えることによって始まる。フォトダイオード１４は、センサ活性区域上に入射する光に応答して電気信号を生成する。それらの信号は、最終的にチップ外への信号伝達のために結合パッド１２に結合される。
画像センサ１は、好ましくは、不動態化、低ｋ誘電体層、マイクロレンズ及びカラーフィルタ２０、導電回路、光学強化、光シールドなどを含むことのできる表層１８を含む。図２に示すような多くの画像センサ２２（各々がそれ独自のフォトダイオード、回路層、結合パッド、及び表層を備えた）を収容する画像センサウェーハは、当業技術で公知であり、本明細書で更に説明はしない。
センサ活性区域は、ダム構造２６によって基板に装着された永久保護基板２４によってカプセル封入される。保護基板２４は、好ましくは光学透明である。ダム２６は、好ましくは、ポリマー材料の堆積とポリマー材料の選択的除去とによって光学透明材料上に形成される。接着剤が、ダム２６に塗布され、ダムは、次に、画像センサウェーハに結合される。ダム２６及び基板２４は、図３に示すように、画像センサ２２の活性区域の上に密封空洞２８を形成する。画像センサウェーハ基板１０の裏面上のシリコンは、図４に示すように、機械研削、化学機械研磨（ＣＭＰ）、湿式エッチング、大気圧下流プラズマ（ＡＤＰ）、乾式化学エッチング（ＤＥＣ）、又はあらゆる他の適切なシリコン薄厚化方法によって薄くすることができる。薄厚化処理の後に、ウェーハに蓄積された応力を解放するために、任意的なプラズマ−エッチング段階を行うことができる（しかし、これは、表層１８上に蓄積した全ての応力を解放することにはならない）。
画像センサウェーハ基板１０の裏側のシリコンの各部分は、図５に示すように、画像センサ２２を分離するスクライビング線３０において選択的に除去される（基板１０を少なくとも部分的に貫通して延びるトレンチ３２と基板１０を通って延びて結合パッド１２を露出させるビア孔３４とを形成する）。シリコンは、リソグラフィ及びプラズマエッチング方法、又は当業技術で公知のあらゆる他のシリコンエッチング方法を用いて選択的に除去される。画像センサ結合パッド１２は、ウェーハ裏面から結合パッド１２のうちの１つまで完全に各々が延びるビア孔３４によって画像センサウェーハの裏側から露出させる必要がある。ビア孔３４は、先細又は非先細にすることができる。トレンチ３２は、図６Ａ−６Ｆに様々な構成に示すように、先細又は非先細が可能であり、かつ先細又は非先細であってウェーハ基板１０を部分的に又は完全に貫通して延びることができる任意的な２次トレンチ部分３２ａを有することができる。具体的には、図６Ａ及び６Ｂは、シリコンウェーハを部分的に貫通してエッチングされ、表層１８まで完全には延びずに表層１８を露出させないそれぞれ先細及び非先細トレンチ３２を説明している。図６Ｃ−６Ｆは、トレンチ先細部の異なる変形を説明しており、その各々は、ウェーハを部分的に貫通するトレンチ３２と、表層１８まで完全に延びて表層１８を露出させるトレンチ３２の２次トレンチ部分３２ａとを含む。図６Ｃ−６Ｆの構成の全てにおいて、トレンチ３２は、トレンチ部分３２ａが始まるそのシリコン側壁に段差（すなわち、肩部）を有する。図７Ａ及び７Ｂは、それぞれ先細及び非先細ビア孔構成を示している。
図８に示すように、表層１８を通って部分的にダム２６の中にトレンチ３２／３２ａを延ばす（すなわち、トレンチをシリコンウェーハ及び表層を完全に貫通してスクライビング線３０に沿ってダムの中へ部分的に入れる）ために、機械的ダイスカット機又はレーザが使用される。それによって表層上の物理的応力が除去され、後の処理でダイ単体化段階中の亀裂を防止することになる。図９は、基板１０を貫通する２次トレンチ部分３２ａが先細であることを除いて同じ構成を示している。
二酸化珪素、窒化珪素、又はあらゆる他の適切な不動態化／絶縁層３６は、物理気相成長（ＰＶＤ）のような方法を用いて又はスピン／スプレーコーティングシステムによってシリコンウェーハの裏面の上に共形的に堆積させることができる。図１０に示すように、結合パッド１８をビア孔３４の端部で露出したままにしておくことを除き、不動態化／絶縁層３６は、それがトレンチ３２及び孔３４を埋めるように形成されるか又は選択的にエッチングされる。
導電材料は、物理気相成長及びメッキ又はあらゆる他の適切な導電材料堆積方法を用いて不動態化層３６の上に堆積される。導電層は、チタン、銅、ニッケル及び金、又はあらゆる他の適切な導電材料のスタックとすることができる。フォトリソグラフィ及びエッチング処理を用いて導電層が選択的に除去され、導電材料の導電リード３８を残すが、その各々は、図１１に示すようにビア孔３４を通って画像センサの裏面に結合パッド１２を経路変更するように、結合パッド１２からビア孔側壁に沿い、基板１０の裏面に沿って延びる。
カプセル材料４０は、ウェーハ裏面を覆ってトレンチ３２及び孔３４を充填しながら基板１０の裏面上に堆積される。カプセル材料は、ポリマー又は他の誘電材料とすることができる。図１２に示すように、導電リード３８の選択部分３８ａ（経路変更導体パッドとして言及する）を露出させるためにフォトリソグラフィ処理を用いてカプセル材料が選択的に除去される。裏面のトレンチ／孔の全てを完全に充填するようにカプセル材料を示しているが、これに代えて、カプセル材料は、トレンチ／孔を完全には充填しない裏面構造の上の薄い共形層とすることができるであろう。カプセル材料は、スプレーコーティングによって堆積させることができる。
電気的相互接続４２が、経路変更された導体パッド３８ａ上に形成される。電気的相互接続４２は、ボールグリッドアレイ（ＢＧＡ）、メッキバンプ、導電性接着剤バンプ、金スタッドバンプ、又はあらゆる他の適切な相互接続方法とすることができる。好ましくは、相互接続バンプは、半田ボールグリッドアレイである。トレンチ３２を通って延びるスクライビング線を通る構成要素のウェーハレベルダイスカット／単体化が、次に、機械的ブレードダイスカット機器、又はカプセル材料４０、ダム２６の一部、及び透明基板２４を通って延びるあらゆる他の適切な処理を用いて行われる。この単体化は、図１３に示すようにシリコン基板を通る切断を伴わず、ダム２６を通る部分的なものを伴うだけである。
最終の単体化されたダイセンサパッケージを図１４に示している。センサダイの側面は、基板１０のシリコンが一切露出しないようにカプセル封入される（すなわち、基板１０の側面部分が、絶縁層３６又はカプセル封入材料４０で保護／密封される）。更に、センサ活性区域は、ダム２６及び透明基板２４が処理の早期にそこに形成された状態で、露出することは決してない。
本発明は、上述した本明細書に説明する実施形態に必ずしも限定されず、特許請求の範囲に入るいずれか及び全ての変形を包含することは理解されるものとする。例えば、ダム構造は省略することができ、その場合に空洞は、基板材料のエッチングにより保護基板の底面の中に形成される。本明細書での本発明への言及は、いずれの特許請求の範囲又は特許請求の範囲の条項の範囲も限定するものではなく、むしろ１又は２以上の特許請求の範囲によって包含される１又は２以上の特徴に単に言及するだけであるように意図している。上述の材料、処理、及び数値的な例は、単に例示に過ぎず、何らかの最終的な特許請求の範囲を限定するものと見なすべきではない。更に、方法段階の全てを説明した順番通りに実行する必要はなく、むしろパッケージ化された画像センサの適切な形成を可能にするあらゆる順番で実行することができる。最後に、材料の単層は、そのような又は類似の材料から構成される複数の層として形成することができ、その逆も同様である。
本明細書に使用するように用語「の上に」又は「上に」は、共に「直接的に上に」（その間に中間的な材料、要素、又は空間が一切配置されない）及び「間接的に上に」（その間に中間的な材料、要素、又は空間が配置される）を包含的に含む。同様に、用語「隣接する」は、「直接的に隣接する」（それらの間に中間的な材料、要素、又は空間が一切配置されない）及び「間接的に隣接する」（それらの間に中間的な材料、要素、又は空間が配置される）を含み、「に装着される」は、「直接的に装着される」（それらの間に中間的な材料、要素、又は空間が一切配置されない）及び「間接的に装着される」（それらの間に中間的な材料、要素、又は空間が配置される）を含み、「電気的に結合する」は、「直接的に電気的に結合する」（両要素間に両要素を電気的に接続する中間的な材料又は要素が一切ない）及び「間接的に電気的に結合する」（両要素間に両要素を電気的に接続する中間的な材料又は要素がある）を含む。例えば、「基板の上に」要素を形成することは、それらの間に中間的な材料／要素を一切含まずに直接的に基板の上に要素を形成することと共に、それらの間に１又は２以上の中間的な材料／要素を含んで間接的に基板の上に要素を形成することを含む。
１ 画像センサウェーハ
１０ 半導体基板
１２ 結合パッド
１４ 光検知器
１６ 回路層

Claims (16)

  1. 対向する第１及び第２表面を有する第１基板と、
    前記第１基板の前記第１表面の上又は下に形成され、かつ該第１基板の該第１表面上に入射する光に応答して１又は２以上の信号を生成するように構成された複数の光検知器と、
    前記第１基板の前記第１表面に形成され、かつ前記複数の光検知器に電気的に結合された複数の導体パッドと、
    各々が前記第１基板の前記第２表面の中へ形成され、かつ該第１基板を通って前記導体パッドのうちの１つに延びる複数の孔と、
    各々が前記導体パッドのうちの１つから前記複数の孔のうちの１つを通って前記第１基板の前記第２表面に沿って延び、該第１基板から絶縁された導電リードと、
    前記第１基板の前記第１表面上に形成され、かつ前記複数の光検知器の上ではなくその周りに形成されたダム構造と、
    前記ダム構造上に配置され、かつ前記複数の光検知器の上を延びる第２基板であって、該ダム構造及び該第２基板が、該複数の光検知器の上に密封空洞を形成する前記第２基板と、
    前記第１基板の周囲部分の中に形成され、各々が前記第２表面から前記第１表面に向かうが、該第１表面には到達しないで延びる１又は２以上の第１トレンチと、
    前記１又は２以上の第１トレンチの１つから前記第１表面まで各々延び、かつ部分的に前記ダム構造内を延びるが、前記ダム構造を完全には貫通していない１又は２以上の第２トレンチであって、前記１又は２以上の第１トレンチの横寸法よりもより狭い横寸法を有する前記１又は２以上の第２トレンチと、
    導電性材料が前記１又は２以上の第１トレンチ及び前記１又は２以上の第２トレンチ内に配置されないようにして、前記１又は２以上の第１トレンチ及び前記１又は２以上の第２トレンチ内に配置された絶縁材料と、
    を含むことを特徴とするセンサパッケージ。
  2. 各々が前記導電リードのうちの１つに電気的に接続された複数の電気コネクタ、
    を更に含むことを特徴とする請求項１に記載のセンサパッケージ。
  3. 前記第１基板の前記第２表面の上に配置され、かつ前記導電リードを前記複数の電気コネクタと電気的に接触するその導体パッド部分を除いて覆う絶縁材料の層、
    を更に含むことを特徴とする請求項２に記載のセンサパッケージ。
  4. 前記複数の孔の各々が、漏斗形状断面を有することを特徴とする請求項１に記載のセンサパッケージ。
  5. センサパッケージを形成する方法であって、
    対向する第１及び第２表面を有する第１基板と、該第１基板の該第１表面の上又は下に形成され、かつ該第１基板の該第１表面上に入射する光に応答して１又は２以上の信号を生成するように構成された複数の光検知器と、該第１基板の該第１表面に形成され、かつ該複数の光検知器に電気的に結合された複数の導体パッドとを含むセンサチップを与える段階と、
    前記第１基板の前記第２表面の中に各々が該第１基板を通って前記導体パッドのうちの１つに延びる複数の孔を形成する段階と、
    各々が前記導体パッドのうちの１つから前記複数の孔のうちの１つを通って前記第１基板の前記第２表面に沿って延びる複数の導電リードを形成する段階と、
    前記第１基板の前記第１表面上に、かつ前記複数の光検出器の上ではなくその周りにダム構造を形成する段階と、
    第２基板を前記ダム構造上に装着する段階であって、該第２基板が、前記複数の光検出器の上を延び、該ダム構造及び該第２基板が、該複数の光検出器の上に密封空洞を形成する前記装着する段階と、
    前記第１基板の周囲部分の中に各々が前記第２表面から前記第１表面に向かうが、前記第１表面に到達しない１又は２以上の第１トレンチを形成する段階と、
    前記１又は２以上の第１トレンチの１つから前記第１表面まで各々延び、かつ部分的に前記ダム構造内を延びるが、前記ダム構造を完全には貫通しない１又は２以上の第２トレンチを形成する段階であって、前記１又は２以上の第１トレンチの横寸法よりもより狭い横寸法を有する前記１又は２以上の第２トレンチを形成する段階と、
    導電性材料が前記１又は２以上の第１トレンチ内及び前記１又は２以上の第２トレンチ内に配置されないようにして、前記１又は２以上の第１トレンチ及び前記１又は２以上の第２トレンチ内に絶縁材料を形成する段階と、
    を含むことを特徴とする方法。
  6. 前記１つ又は２つ以上の第１トレンチを形成する段階が、プラズマエッチングを使用して達成され、
    前記１つ又は２つ以上の第２トレンチを形成する段階が、機械的ダイスカット機又はレーザを使用して達成される、
    ことを特徴とする請求項５に記載の方法。
  7. 各々が前記導電リードのうちの１つに電気的に接続された複数の電気コネクタを形成する段階、
    を更に含むことを特徴とする請求項５に記載の方法。
  8. 前記第１基板の前記第２表面の上にあり、前記導電リードを前記複数の電気コネクタと電気的に接触するその導体パッド部分を除いて覆う絶縁材料の層を形成する段階、
    を更に含むことを特徴とする請求項７に記載の方法。
  9. 前記導電リードの各々と前記第１基板との間に絶縁材料の層を形成する段階、
    を更に含むことを特徴とする請求項５に記載の方法。
  10. 前記複数の孔の各々が、漏斗形状断面を有することを特徴とする請求項５に記載の方法。
  11. 複数のセンサパッケージを形成する方法であって、
    対向する第１及び第２表面を有する第１基板と、そこに形成された複数のセンサであって、各センサが、該第１基板の該第１表面の上又は下に形成されて該第１基板の該第１表面上に入射する光に応答して１又は２以上の信号を生成するように構成された複数の光検知器と、該第１基板の該第１表面に形成され、かつ該複数の光検知器と電気的に結合された複数の導体パッドとを含む前記複数のセンサとを含むセンサチップを与える段階と、
    前記第１基板の前記第２表面の中に各々が該第１基板を通って前記導体パッドのうちの１つに延びる複数の孔を形成する段階と、
    各々が前記導体パッドのうちの１つから前記複数の孔のうちの１つを通って前記第１基板の前記第２表面に沿って延びる複数の導電リードを形成する段階と、
    前記第１基板の前記第１表面上に、かつ前記複数の光検知器の上ではなくその周りにダム構造を形成する段階と、
    第２基板を前記ダム構造上に装着する段階であって、該第２基板が、前記複数の光検知器の上を延び、該ダム構造及び該第２基板が、前記センサの各々に対して該複数の光検知器の上に密封空洞を形成する前記装着する段階と
    前記センサの各々の周囲部分において前記第１基板の中に前記第２表面から前記第１表面に向かうが、前記複数の光検出器表面には到達しない１又は２以上の第１トレンチを形成する段階と、
    前記１又は２以上の第１トレンチの１つから前記第１表面まで各々延び、かつ部分的に前記ダム構造内を延びるが、前記ダム構造を完全には貫通しない１又は２以上の第２トレンチを形成する段階であって、前記１又は２以上の第１トレンチの横寸法よりもより狭い横寸法を有する前記１又は２以上の第２トレンチを形成する段階と、
    導電性材料が前記１又は２以上の第１トレンチ内及び前記１又は２以上の第２トレンチ内に配置されないようにして、前記１又は２以上の第１トレンチ及び前記１又は２以上の第２トレンチ内に絶縁材料を形成する段階と、
    前記１又は２以上の第１トレンチ及び前記１又は２以上の第２トレンチにおいて前記第１基板を各ダイが前記センサのうちの１つを含む個別のダイに単体化する段階と、
    を含むことを特徴とする方法。
  12. 前記単体化の前に、
    各々が前記導電リードのうちの１つに電気的に接続された複数の電気コネクタを形成する段階、
    を更に含むことを特徴とする請求項１１に記載の方法。
  13. 前記単体化の前に、
    前記第１基板の前記第２表面の上にあり、かつ前記導電リードを前記複数の電気コネクタと電気的に接触するその導体パッド部分を除いて覆う絶縁材料の層を形成する段階、
    を更に含むことを特徴とする請求項１２に記載の方法。
  14. 前記単体化の前に、
    前記導電リードの各々と前記第１基板との間に絶縁材料の層を形成する段階、
    を更に含むことを特徴とする請求項１１に記載の方法。
  15. 前記複数の孔の各々が、漏斗形状断面を有することを特徴とする請求項１１に記載の方法。
  16. 前記１つ又は２つ以上の第１トレンチを形成する段階が、プラズマエッチングを使用して達成され、
    前記１つ又は２つ以上の第２トレンチを形成する段階が、機械的ダイスカット機又はレーザを使用して達成される、
    ことを特徴とする請求項１１に記載の方法。
JP2016032708A 2015-02-24 2016-02-24 応力解放式画像センサパッケージ構造及び方法 Active JP6180567B2 (ja)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
US201562120255P 2015-02-24 2015-02-24
US62/120,255 2015-02-24
US15/017,506 US9543347B2 (en) 2015-02-24 2016-02-05 Stress released image sensor package structure and method
US15/017,506 2016-02-05

Publications (2)

Publication Number Publication Date
JP2016157945A JP2016157945A (ja) 2016-09-01
JP6180567B2 true JP6180567B2 (ja) 2017-08-16

Family

ID=56690563

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2016032708A Active JP6180567B2 (ja) 2015-02-24 2016-02-24 応力解放式画像センサパッケージ構造及び方法

Country Status (5)

Country Link
US (2) US9543347B2 (ja)
JP (1) JP6180567B2 (ja)
KR (1) KR101822732B1 (ja)
CN (1) CN106409849B (ja)
TW (1) TWI628784B (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10304813B2 (en) * 2015-11-05 2019-05-28 Innolux Corporation Display device having a plurality of bank structures
US9741617B2 (en) 2015-11-16 2017-08-22 Amkor Technology, Inc. Encapsulated semiconductor package and method of manufacturing thereof
JP2017135246A (ja) * 2016-01-27 2017-08-03 ルネサスエレクトロニクス株式会社 半導体装置およびその製造方法
CN108206195B (zh) * 2016-12-20 2020-08-25 精材科技股份有限公司 半导体结构的制作方法
US11348796B2 (en) * 2017-08-17 2022-05-31 Semiconductor Components Industries, Llc Backmetal removal methods
EP3471146B1 (en) * 2017-10-16 2020-09-09 ams AG Method for manufacturing an optical sensor and optical sensor
CN107994045B (zh) * 2017-12-29 2021-05-18 苏州晶方半导体科技股份有限公司 影像传感芯片的封装结构及其制作方法
US10899604B2 (en) * 2019-04-18 2021-01-26 Infineon Technologies Ag Integration of stress decoupling and particle filter on a single wafer or in combination with a waferlevel package
CN110745772B (zh) * 2019-10-21 2023-10-20 重庆大学 一种mems应力隔离封装结构及其制造方法
JP7459490B2 (ja) * 2019-11-28 2024-04-02 株式会社ソシオネクスト 半導体ウェハ及び半導体装置
US11676983B2 (en) * 2020-01-07 2023-06-13 Powertech Technology Inc. Sensor with dam structure and method for manufacturing the same
US11961854B2 (en) * 2020-12-29 2024-04-16 Sywe Neng Lee Semiconductor device

Family Cites Families (83)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1073758A (ja) 1996-06-07 1998-03-17 Olympus Optical Co Ltd 結像光学系
IL123207A0 (en) 1998-02-06 1998-09-24 Shellcase Ltd Integrated circuit device
JP2001127010A (ja) * 1999-10-25 2001-05-11 Hitachi Ltd 半導体装置及びその製造方法
IL133453A0 (en) 1999-12-10 2001-04-30 Shellcase Ltd Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
DE50210653D1 (de) 2001-08-24 2007-09-20 Schott Ag Verfahren zur herstellung von elektronischen bauelementen
FR2832252B1 (fr) 2001-11-14 2004-03-12 St Microelectronics Sa Boitier semi-conducteur a capteur, muni d'un insert de fixation
US7033664B2 (en) 2002-10-22 2006-04-25 Tessera Technologies Hungary Kft Methods for producing packaged integrated circuit devices and packaged integrated circuit devices produced thereby
US6972480B2 (en) 2003-06-16 2005-12-06 Shellcase Ltd. Methods and apparatus for packaging integrated circuit devices
JP2007528120A (ja) 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
US7535649B2 (en) 2004-03-09 2009-05-19 Tang Yin S Motionless lens systems and methods
JP2005309323A (ja) 2004-04-26 2005-11-04 Kodak Digital Product Center Japan Ltd 撮像用焦点距離検出方法及び撮像装置
US7573547B2 (en) 2004-09-27 2009-08-11 Idc, Llc System and method for protecting micro-structure of display array using spacers in gap within display device
US7826145B2 (en) 2004-11-05 2010-11-02 The Regents Of The University Of California Fluidic adaptive lens systems with pumping systems
WO2006054562A1 (ja) 2004-11-16 2006-05-26 Citizen Watch Co., Ltd. 自動合焦点装置
US7279782B2 (en) 2005-01-05 2007-10-09 Advanced Chip Engineering Technology Inc. FBGA and COB package structure for image sensor
US7452743B2 (en) * 2005-09-01 2008-11-18 Aptina Imaging Corporation Microelectronic imaging units and methods of manufacturing microelectronic imaging units at the wafer level
US20070190747A1 (en) 2006-01-23 2007-08-16 Tessera Technologies Hungary Kft. Wafer level packaging to lidded chips
US7936062B2 (en) 2006-01-23 2011-05-03 Tessera Technologies Ireland Limited Wafer level chip packaging
JP2007310004A (ja) 2006-05-16 2007-11-29 Citizen Holdings Co Ltd 自動合焦点装置
JP4750626B2 (ja) 2006-05-31 2011-08-17 シチズンホールディングス株式会社 自動合焦点装置
US7724347B2 (en) 2006-09-05 2010-05-25 Tunable Optix Corporation Tunable liquid crystal lens module
US7459729B2 (en) 2006-12-29 2008-12-02 Advanced Chip Engineering Technology, Inc. Semiconductor image device package with die receiving through-hole and method of the same
US7829438B2 (en) 2006-10-10 2010-11-09 Tessera, Inc. Edge connect wafer level stacking
US7901989B2 (en) 2006-10-10 2011-03-08 Tessera, Inc. Reconstituted wafer level stacking
US8513789B2 (en) 2006-10-10 2013-08-20 Tessera, Inc. Edge connect wafer level stacking with leads extending along edges
US7935568B2 (en) 2006-10-31 2011-05-03 Tessera Technologies Ireland Limited Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US7807508B2 (en) 2006-10-31 2010-10-05 Tessera Technologies Hungary Kft. Wafer-level fabrication of lidded chips with electrodeposited dielectric coating
US8569876B2 (en) 2006-11-22 2013-10-29 Tessera, Inc. Packaged semiconductor chips with array
US7791199B2 (en) 2006-11-22 2010-09-07 Tessera, Inc. Packaged semiconductor chips
US7749886B2 (en) 2006-12-20 2010-07-06 Tessera, Inc. Microelectronic assemblies having compliancy and methods therefor
US7569409B2 (en) * 2007-01-04 2009-08-04 Visera Technologies Company Limited Isolation structures for CMOS image sensor chip scale packages
JP5584474B2 (ja) 2007-03-05 2014-09-03 インヴェンサス・コーポレイション 貫通ビアによって前面接点に接続された後面接点を有するチップ
JP2008270520A (ja) 2007-04-20 2008-11-06 Sharp Corp 青色レーザ対応受光素子およびその製造方法、光ピックアップ装置並びに電子機器
JP4483896B2 (ja) 2007-05-16 2010-06-16 ソニー株式会社 半導体装置及びその製造方法
EP2206013A4 (en) 2007-05-31 2011-07-20 Artificial Muscle Inc OPTICAL SYSTEMS EMPLOYING COMPATIBLE ELECTROLYTE MATERIALS
US8772919B2 (en) * 2007-08-08 2014-07-08 Wen-Cheng Chien Image sensor package with trench insulator and fabrication method thereof
EP2213148A4 (en) 2007-10-10 2011-09-07 Tessera Inc ROBUST MULTILAYER WIRING ELEMENTS AND ASSEMBLIES INCLUDING MICROELECTRONIC ELEMENTS INCLUDED
US7986178B2 (en) 2007-12-14 2011-07-26 Supertex, Inc. Pulse width modulation driver for electroactive lens
US20100053407A1 (en) 2008-02-26 2010-03-04 Tessera, Inc. Wafer level compliant packages for rear-face illuminated solid state image sensors
US20090212381A1 (en) 2008-02-26 2009-08-27 Tessera, Inc. Wafer level packages for rear-face illuminated solid state image sensors
JP5344336B2 (ja) * 2008-02-27 2013-11-20 株式会社ザイキューブ 半導体装置
JP2009267049A (ja) * 2008-04-24 2009-11-12 Olympus Corp 光学装置および光学装置の製造方法
JP2009290033A (ja) 2008-05-29 2009-12-10 Sharp Corp 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
US7859033B2 (en) 2008-07-09 2010-12-28 Eastman Kodak Company Wafer level processing for backside illuminated sensors
JP2010040672A (ja) * 2008-08-01 2010-02-18 Oki Semiconductor Co Ltd 半導体装置およびその製造方法
JP5324890B2 (ja) 2008-11-11 2013-10-23 ラピスセミコンダクタ株式会社 カメラモジュールおよびその製造方法
JP2010177568A (ja) * 2009-01-30 2010-08-12 Panasonic Corp 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法
JP2010219425A (ja) 2009-03-18 2010-09-30 Toshiba Corp 半導体装置
JP5318634B2 (ja) * 2009-03-30 2013-10-16 ラピスセミコンダクタ株式会社 チップサイズパッケージ状の半導体チップ及び製造方法
JP2011009645A (ja) 2009-06-29 2011-01-13 Toshiba Corp 半導体装置及びその製造方法
CN104317164B (zh) 2009-12-11 2018-03-30 富士胶片株式会社 黑色可固化组合物
TWI511243B (zh) * 2009-12-31 2015-12-01 Xintec Inc 晶片封裝體及其製造方法
US8432032B2 (en) * 2010-01-13 2013-04-30 Chia-Sheng Lin Chip package and fabrication method thereof
CN102782862B (zh) * 2010-02-26 2015-08-26 精材科技股份有限公司 芯片封装体及其制造方法
US8476738B2 (en) * 2010-06-29 2013-07-02 Chien-Hung Liu Electronic package with stacked semiconductor chips
US8847376B2 (en) 2010-07-23 2014-09-30 Tessera, Inc. Microelectronic elements with post-assembly planarization
US8697569B2 (en) 2010-07-23 2014-04-15 Tessera, Inc. Non-lithographic formation of three-dimensional conductive elements
US9640437B2 (en) 2010-07-23 2017-05-02 Tessera, Inc. Methods of forming semiconductor elements using micro-abrasive particle stream
US8796135B2 (en) 2010-07-23 2014-08-05 Tessera, Inc. Microelectronic elements with rear contacts connected with via first or via middle structures
US8598695B2 (en) 2010-07-23 2013-12-03 Tessera, Inc. Active chip on carrier or laminated chip having microelectronic element embedded therein
US8791575B2 (en) 2010-07-23 2014-07-29 Tessera, Inc. Microelectronic elements having metallic pads overlying vias
US8686565B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Stacked chip assembly having vertical vias
US8685793B2 (en) 2010-09-16 2014-04-01 Tessera, Inc. Chip assembly having via interconnects joined by plating
US8847380B2 (en) 2010-09-17 2014-09-30 Tessera, Inc. Staged via formation from both sides of chip
US8610259B2 (en) 2010-09-17 2013-12-17 Tessera, Inc. Multi-function and shielded 3D interconnects
JP5674399B2 (ja) 2010-09-22 2015-02-25 富士フイルム株式会社 重合性組成物、感光層、永久パターン、ウエハレベルレンズ、固体撮像素子、及び、パターン形成方法
US20120167392A1 (en) 2010-12-30 2012-07-05 Stmicroelectronics Pte. Ltd. Razor with chemical and biological sensor
US8546951B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8552518B2 (en) 2011-06-09 2013-10-08 Optiz, Inc. 3D integrated microelectronic assembly with stress reducing interconnects
US8546900B2 (en) 2011-06-09 2013-10-01 Optiz, Inc. 3D integration microelectronic assembly for integrated circuit devices
US8604576B2 (en) 2011-07-19 2013-12-10 Opitz, Inc. Low stress cavity package for back side illuminated image sensor, and method of making same
US9018725B2 (en) 2011-09-02 2015-04-28 Optiz, Inc. Stepped package for image sensor and method of making same
US8796800B2 (en) 2011-11-21 2014-08-05 Optiz, Inc. Interposer package for CMOS image sensor and method of making same
US8432011B1 (en) 2011-12-06 2013-04-30 Optiz, Inc. Wire bond interposer package for CMOS image sensor and method of making same
US20130168791A1 (en) 2012-01-04 2013-07-04 Vage Oganesian Quantum Efficiency Back Side Illuminated CMOS Image Sensor And Package, And Method Of Making Same
US8570669B2 (en) 2012-01-23 2013-10-29 Optiz, Inc Multi-layer polymer lens and method of making same
US8692344B2 (en) 2012-03-16 2014-04-08 Optiz, Inc Back side illuminated image sensor architecture, and method of making same
US20130249031A1 (en) 2012-03-22 2013-09-26 Vage Oganesian Quantum Efficiency Back Side Illuminated CMOS Image Sensor And Package, And Method Of Making Same
US9233511B2 (en) 2012-05-10 2016-01-12 Optiz, Inc. Method of making stamped multi-layer polymer lens
US8871613B2 (en) * 2012-06-18 2014-10-28 Semiconductor Components Industries, Llc Semiconductor die singulation method
US8759930B2 (en) 2012-09-10 2014-06-24 Optiz, Inc. Low profile image sensor package
US20140264693A1 (en) * 2013-03-12 2014-09-18 Optiz, Inc. Cover-Free Sensor Module And Method Of Making Same
JP5825415B2 (ja) 2014-09-12 2015-12-02 大日本印刷株式会社 センサーパッケージおよびその製造方法

Also Published As

Publication number Publication date
KR20160103530A (ko) 2016-09-01
CN106409849B (zh) 2019-12-17
KR101822732B1 (ko) 2018-01-26
US9853079B2 (en) 2017-12-26
JP2016157945A (ja) 2016-09-01
CN106409849A (zh) 2017-02-15
TWI628784B (zh) 2018-07-01
TW201637187A (zh) 2016-10-16
US20170084656A1 (en) 2017-03-23
US9543347B2 (en) 2017-01-10
US20160247849A1 (en) 2016-08-25

Similar Documents

Publication Publication Date Title
JP6180567B2 (ja) 応力解放式画像センサパッケージ構造及び方法
TWI659512B (zh) 半導體裝置以及囊封半導體晶粒的方法
TWI588950B (zh) 封裝半導體裝置以及形成封裝半導體裝置之方法
US9570634B2 (en) Sensor package with exposed sensor array and method of making same
KR101837808B1 (ko) 와이어 본드 센서 패키지 및 방법
US8110900B2 (en) Manufacturing process of semiconductor device and semiconductor device
US9379072B2 (en) Chip package and method for forming the same
US9177919B2 (en) Chip package and method for forming the same
US20100279463A1 (en) Method of forming stacked-die packages
KR20130098685A (ko) 반도체 패키지
KR101671581B1 (ko) 쿨링 피처를 갖는 저프로파일 센서 패키지와 이를 제조하는 방법
US10199519B2 (en) Method of making a sensor package with cooling feature
JP2013526066A (ja) 低減されたダイ歪みアッセンブリのためのパッケージ基板のためのｃｔｅ補償
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
US8786093B2 (en) Chip package and method for forming the same
TWI503937B (zh) 晶片封裝體及其形成方法
TWI575676B (zh) 電子封裝結構及其製法
CN113964046A (zh) 芯片-衬底复合半导体器件
US20220278075A1 (en) Packaging structure and formation method thereof

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20170213

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20170216

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20170511

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20170703

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20170718

R150 Certificate of patent or registration of utility model

Ref document number: 6180567

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250