JP2010177568A - 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法 - Google Patents

半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法 Download PDF

Info

Publication number
JP2010177568A
JP2010177568A JP2009020571A JP2009020571A JP2010177568A JP 2010177568 A JP2010177568 A JP 2010177568A JP 2009020571 A JP2009020571 A JP 2009020571A JP 2009020571 A JP2009020571 A JP 2009020571A JP 2010177568 A JP2010177568 A JP 2010177568A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor substrate
film
protective plate
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2009020571A
Other languages
English (en)
Inventor
Hikari Sano
光 佐野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Original Assignee
Panasonic Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp filed Critical Panasonic Corp
Priority to JP2009020571A priority Critical patent/JP2010177568A/ja
Priority to CN200980134247XA priority patent/CN102138212A/zh
Priority to PCT/JP2009/006461 priority patent/WO2010086936A1/ja
Publication of JP2010177568A publication Critical patent/JP2010177568A/ja
Priority to US13/037,615 priority patent/US20110147904A1/en
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0203—Containers; Encapsulations, e.g. encapsulation of photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
    • H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481—Internal lead connections, e.g. via connections, feedthrough structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14618—Containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/02—Details
    • H01L31/0232—Optical elements or arrangements associated with the device
    • H01L31/02327—Optical elements or arrangements associated with the device the optical elements being integrated or being directly associated to the device, e.g. back reflectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
    • H01L27/144—Devices controlled by radiation
    • H01L27/146—Imager structures
    • H01L27/14601—Structural or functional details thereof
    • H01L27/14625—Optical elements or arrangements associated with the device
    • H01L27/14627—Microlenses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electromagnetism (AREA)
  • Manufacturing & Machinery (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)

Abstract

【課題】耐湿性を向上することが可能な半導体装置を提供する。
【解決手段】本発明の半導体装置は、半導体基板１と、半導体基板１の表面に設けられた受光素子２と、半導体基板１の表面の上方に設けられた透光性基板４と、半導体基板１の表面と透光性基板４の表面との間に設けられ、透光性基板４を半導体基板１に固定する接着剤層５と、接着剤層５の透光性基板４および半導体基板１と接しない側面を覆う絶縁膜８とを備える。
【選択図】図２

Description

本発明は、半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法に関するものである。
従来、各種電子機器に活用されている半導体装置において、素子層の補強や保護のために、素子を形成する半導体基板の表面に接着剤層を介して保護板を備えることで、高機能化や高搭載性の要望に対応した様々な半導体装置が提案されてきている。
ここで、図２４に示す従来の半導体装置（撮像装置）の構成を簡単に説明する（例えば、特許文献１参照）。図２４は、同半導体装置の構成を示す断面図である。
この半導体装置は、半導体基板３１と、半導体基板３１の表面に設けられた半導体層３２と、半導体層３２の上面に設けられたマイクロレンズ３３とを備えている。そして、半導体基板３１は、半導体基板３１の外周部上に設けられた接着剤３５によりガラス基板３４と接着されている。
半導体基板３１には、その表面と裏面との間を貫通する貫通孔３７が設けられており、貫通孔３７内には貫通電極３６が設けられている。貫通電極３６は、導電膜３９と導電体４０とから構成されている。導電体４０はその一部が開口されており、外部端子４０ａとなる露出部分を有する。半導体基板３１の表面側には、電極パッド４１および絶縁膜４３が設けられている。
半導体基板３１の裏面側には絶縁膜３８が設けられており、絶縁膜３８と導電体４０の外部端子４０ａ以外の部分との上面には、オーバーコート４５が設けられている。また、半導体基板３１の裏面側には、外部端子４０ａと接して外部電極４２が設けられている。
図２４に示す半導体装置においては、半導体基板３１にガラス基板３４が保護板として貼り付けられる。この保護板を支持材として半導体基板３１を薄厚化し、貫通孔３７を形成してさらに貫通孔３７内に貫通電極３６を形成することにより、半導体装置の小型化と裏面実装性とが実現される。
国際公開第２００５／０２２６３１号
しかしながら、従来の半導体装置では、保護板と半導体基板とを接着する接着剤の耐湿性が低い。すなわち、半導体基板の表面上では、上述のごとく半導体層の保護や補強などのための保護板が接着剤で固定されているが、この接着剤が合成樹脂性であることから吸水性をもち、この接着剤を介して半導体装置内に水分が浸入する。その結果、接着剤が半導体基板や保護板から剥離したり、半導体基板上に露出して設けられた電極が腐食したり、マイクロレンズ上で結露が発生したりし、半導体装置の特性が劣化する。
そこで本発明は、かかる問題点に鑑み、耐湿性を向上することが可能な半導体装置を提供することを目的とするものである。
上記目的を達成するために、本発明の半導体装置は、半導体基板と、前記半導体基板の表面に設けられた半導体層と、前記半導体基板の表面の上方に設けられた保護板と、前記半導体基板の表面と前記保護板の表面との間に設けられ、前記保護板を前記半導体基板に固定する接着剤層と、前記接着剤層の前記保護板および前記半導体基板と接しない側面を覆う第１の表面膜とを備えることを特徴とする。
この構成により、保護板と半導体基板とを接着する接着剤層の外周は耐湿性の表面膜で覆われるので、この接着剤層を介して半導体装置内に水分が浸入することがなくなる。したがって、耐湿性を向上することが可能な半導体装置を実現できる。その結果、保護板で保護された半導体基板の表面の半導体層やその近傍の接続端子等が水分によって劣化したり、接着剤層が半導体基板や保護板から剥離したりして半導体装置の特性が劣化することを防止できる。
ここで、前記第１の表面膜は、前記接着剤層の側面上から前記半導体基板の上に連続して設けられていることが好ましい。同様に、前記第１の表面膜は、前記接着剤層の側面上から前記保護板の上に連続して設けられていることが好ましい。
この構成により、表面膜は接着剤層の外周ならびにそれに隣接する半導体基板および保護板を一体的に覆うので、水分の浸入を防止する表面膜を接着剤層の外周に隙間なく形成することができ、接着剤層を介して半導体装置内に水分が浸入することを高確率で防止することができる。
また、本発明は、上記半導体装置を搭載した電子機器とすることもできる。
この構成により、耐湿性を向上することが可能な電子機器を実現することができる。
また、本発明は、表面に半導体層が設けられた半導体基板の表面上に接着剤層を介して保護板を固定する工程と、前記接着剤層の前記保護板および前記半導体基板と接しない側面に第１の表面膜を形成する工程とを含むことを特徴とする半導体装置の製造方法とすることもできる。同様に、表面の複数箇所に半導体層が設けられた半導体基板の表面上に接着剤層を介して保護板を固定する工程と、前記半導体基板の裏面から表面に貫通する第１の貫通溝を形成する工程と、前記第１の貫通溝の底の前記接着剤層を除去し、前記第１の貫通溝に連なり、かつ前記接着剤層の前記半導体基板と接する表面から前記保護板と接する裏面に貫通する第２の貫通溝を形成する工程と、前記第２の貫通溝の内壁上に第１の表面膜を形成する工程とを含むことを特徴とする半導体装置の製造方法とすることもできる。
この構成により、耐湿性を向上することが可能な半導体装置の製造方法を実現することができる。
本発明によれば、保護板と半導体基板とを備え、保護板と半導体基板とが接着剤層で接着された半導体装置において耐湿性を向上させることができ、歩留まりを改善し、さらに信頼性の高い半導体装置を得ることができる。
以下、本発明に係る半導体装置の一実施形態としての撮像装置について図面を参照しながら説明する。
図１は本実施形態の撮像装置の鳥瞰図（一部が切り欠かれた鳥瞰図）であり、図２は同撮像装置の断面図であり、図３Ａおよび図３Ｂは同撮像装置の断面図（図２の外周側の領域Ａの拡大断面図）である。
図１および図２に示すように本実施形態の撮像装置では、半導体基板１の表面（図１および図２においては上面）に、半導体プロセスで半導体層が形成されている。具体的には、半導体基板１表面の中央部分に半導体層により構成される複数の受光素子（光学素子の一例）２が設けられている。半導体基板１の外周部分表面には、受光素子２の駆動や制御のための素子が形成された周辺回路（図示せず）が設けられている。
半導体基板１表面の周辺回路が設けられた外周部分には、半導体基板１をその表面から裏面（図１および図２においては下面）に向けて貫通する円筒状の貫通孔７が設けられている。そして、貫通孔７内には、図２に示すように、貫通孔７の内壁面に接し、貫通孔７の内壁を被覆するようにして設けられた円筒状の絶縁膜８と、この絶縁膜８の内壁面に接して貫通孔７内に貫通電極６が設けられている。
貫通電極６は、貫通孔７内の円筒状の導電膜９と、この導電膜９に接して設けられた、導電膜９より厚い貫通孔７内の円柱状の導電体１０とにより構成されている。導電体１０は、外部端子１０ａとなる露出部分を有する。そして、貫通電極６の導電膜９には、半導体基板１の表面において周辺回路に接続された電極１１が電気的に接続されている。
半導体基板１の表面は、図２および図３Ａのごとく、貫通電極６の接続部が形成された貫通孔７と電極１１の間の開口を除き絶縁層１３で全面的に覆われており、絶縁層１３内には周辺回路（素子）と電極１１とを電気的に接続する導電体（図示せず）が形成されている。半導体基板１の表面側には、絶縁層１３の上面を覆う絶縁層としての表面保護膜１４が設けられている。表面保護膜１４は電極１１の表面で開口しており、該開口は例えば半導体プロセスにおける検査端子に用いられる。ここで、絶縁層１３には例えば１層以上の酸化シリコンのＣＶＤ膜などが用いられ、表面保護膜１４は、例えば１層以上の窒化シリコンのＣＶＤ膜を用いるのが一般的である。なお、電極１１はその表面を表面保護膜１４で覆う構成としてもよい。このような構成とすることで、貫通電極６の形成工程において電極１１を補強するのに有効である。また、電極１１は絶縁層１３の内部に形成しても良い。このような構成とすることで、貫通孔７と電極１１の間の絶縁層が薄くなるので、絶縁層を除去して貫通孔７の底の電極１１の表面を露出する工程を容易にすることができる。
半導体基板１と接着剤層５との間の表面保護膜１４の表面には、各受光素子２と対応する位置にそれぞれマイクロレンズ３が設けられている。なお、マイクロレンズ３と表面保護膜１４との間にはカラーフィルターが設けられてもよい。半導体基板１上方、具体的にはマイクロレンズ３上方には、ガラス基板などの透光性基板４が保護板として設けられている。透光性基板４の少なくとも外周側の部分の下面は接着剤層５で半導体基板１の表面に接着されている。
接着剤層５は、屈折率が透光性基板４と同程度になるように調整されたアクリル系の透明樹脂などの材料膜から構成され、半導体基板１の表面全体を覆うように形成される。これにより、加工中の応力負荷を均一にすることができる。接着剤層５は、半導体基板１の表面と透光性基板４の表面との間に設けられ、透光性基板４を半導体基板１に固定する。なお、受光デバイスなどでは接着剤層５の光劣化が懸念されるため、接着剤層５は半導体基板１表面の周辺回路が設けられる領域上にのみ形成され、半導体基板１表面の受光素子２が形成された領域には形成されず該領域は開口されてもよい。
半導体基板１の裏面および側面（外周面）ならびに接着剤層５の側面（外周面）は、図２および図３Ａのごとく、貫通電極６が形成された部分を除き全面的に絶縁膜８で覆われている。また、絶縁膜８および導電体１０の下面は、外部端子１０ａが形成された部分および半導体基板１の側面に形成された絶縁膜８上を除き、オーバーコート１５により全面的に覆われている。
半導体基板１の裏面には、外部端子１０ａに接して外部電極１２が設けられている。外部電極１２は、貫通電極６および電極１１を介して、半導体基板１の表面側の周辺回路に接続され、この周辺回路に受光素子２が電気的に接続された状態となっている。
透光性基板４は、受光素子２およびマイクロレンズ３上にほこりが付着して画像に移りこむのを防ぎ、また受光素子２およびマイクロレンズ３を保護し、さらにマイクロレンズ３やカラーフィルターが水分により劣化するのを防ぎ、さらにまた加工やハンドリング時の半導体基板１の補強を図る目的で用いられる。
なお、絶縁層１３は半導体基板１の側面近傍領域（スクライブ領域）で開口して形成されているのが好ましい。この場合、後で述べる製造工程においてスクライブ領域上に透光性基板４に達する貫通溝を形成する際に、接着剤層５の除去に先立って絶縁層１３を除去する必要がなくなる。
また、表面保護膜１４は半導体基板１のスクライブ領域で開口していることが好ましい。この場合、スクライブ領域上に透光性基板４に達する貫通溝を形成する際に表面保護膜１４を除去する必要がなくなる。
以上の説明で本実施形態の撮像装置について基本的な構成が説明されたが、以下本実施形態の撮像装置における特徴点について説明する。
絶縁膜８は、図２に示すように、外気と接し、かつ透光性基板４および半導体基板１と接しない接着剤層５の側面を覆う第１の絶縁膜８ａと、半導体基板１の裏面上に設けられ、第１の絶縁膜８ａと接合された第２の絶縁膜８ｂと、貫通孔７の内壁上の該内壁と導電膜９との間に設けられ、絶縁層１３および第２の絶縁膜８ｂと接合された第３の絶縁膜８ｃとから構成されている。
なお、第１の絶縁膜８ａ、第２の絶縁膜８ｂおよび第３の絶縁膜８ｃは一体的に形成された連続膜であることが好ましく、この場合には絶縁膜８の機械的強度を上げ、接着剤層５の側面から絶縁膜８が脱落するのを防ぐことができる。
また、第１の絶縁膜８ａは、半導体基板１や透光性基板４と化学的に結合した状態となっていることが好ましい。この場合には、絶縁膜８と半導体基板１や透光性基板４との境界面が水分の浸入経路とならないため、防湿効果を高めることができる。
例えば、半導体基板１にケイ素を含む基板としてのシリコン基板が用いられ、透光性基板４にケイ素を含む基板としてのケイ酸ガラス板が用いられ、絶縁膜８として酸化シリコン膜が用いられる。そして、絶縁膜８は例えばＣＶＤ膜を用いて形成される。酸化シリコンのＣＶＤ膜は面としては緻密で防湿性が高く、しかもシリコン基板およびケイ酸ガラス板に対して、機械的および化学的に一体化して形成することができる。
接着剤層５は、図３Ａに示すように、その外周面が吸水性の低い耐湿性の絶縁膜８で覆われている。絶縁膜８は、接着剤層５の側面上から半導体基板１の側面上および透光性基板４の表面（図３Ａにおいては下面）上に連続して設けられており、半導体基板１の側面の少なくとも接着剤層５近傍部と透光性基板４の表面とに密着している。したがって、接着剤層５の外周は絶縁膜８で覆われ、接着剤層５は絶縁膜８で密封された状態となっている。これにより、接着剤層５の側面から水分が浸入するのを防ぐことができる。よって、接着剤層５が合成樹脂などの吸湿性のある有機膜で構成されていたとしても、水分が接着剤層５に浸入し、その結果として接着剤層５が半導体基板１や透光性基板４から剥離したり、電極１１が腐食したり、マイクロレンズ３上に結露が発生したりして撮像装置の特性が劣化しない。
半導体基板１の表面上の絶縁層１３は、図３Ａに示すように、半導体基板１の外周部の表面上で開口されており、接着剤層５は絶縁層１３の開口部において半導体基板１表面と接している。
図３Ａに示すように、透光性基板４は外周部４Ａにおいて厚さが薄く、外周部４Ａでは端部に向けて徐々に厚さが薄くなる。側面（外周面）が平坦な外周部４Ａは、半導体基板１の外周部分の表面の上方に設けられており、その一部が半導体基板１の側面から突出している。
なお、図３Ｂに示すように、透光性基板４の外周部４Ａの表面（図３Ａにおいては下面）には、該表面よりも高さが低い段差部が設けられており、絶縁膜８は接着剤層５の側面上から段差部の表面および側面上に連続して設けられていることが好ましい。これにより、接着剤層５の外周に設けられた絶縁膜８はその一部が透光性基板４に突出し設けられ、透光性基板４と密着するため、絶縁膜８と透光性基板４との密着性を高めさらに撮像装置の防湿効果を高めることができる。
次に、本実施形態の撮像装置の製造方法を図４〜図１９の断面図を用いて説明する。
なお、図４〜図１３では、図１〜図３Ｂに対して半導体基板１の向きを上下反転させて描かれているので、半導体基板１の上面が裏面となり、下面が表面となっている。
また、本実施形態の撮像装置の製造方法では、半導体基板１は表面の複数箇所に受光素子２が所定間隔で形成された大判の半導体基板１（半導体ウェハ）を個片に分離して形成されるものであり、また透光性基板４も大判状態のものを個片に分離して形成されるものであるが、説明の混乱を避けるために、半導体ウェハは半導体基板１と表現し、大判の透光性基板４も透光性基板４と表現することとする。
先ずは、半導体基板１の表面に受光素子２が形成され、半導体基板１の表面上にマイクロレンズ３、絶縁層１３および表面保護膜１４が形成され、絶縁層１３の上に電極１１が形成される。
次に、図４に示すように、受光素子２、マイクロレンズ３、電極１１、絶縁層１３および表面保護膜１４を有する半導体基板１の表面（図４においては下面）上に、透光性基板４が接着剤層５により固定され、その後、透光性基板４を支持材として半導体基板１が薄厚化される。
次に、図５に示すように、半導体基板１の裏面（図５においては上面）上に、貫通電極形成部Ｂと、個片のための分離予定部（スクライブ領域）Ａとに開口１６ａを有するマスク層１６が設けられる。その後、開口１６ａの半導体基板１を除去することにより、半導体基板１に裏面から表面に貫通する貫通孔７および第１の貫通溝７Ａが同時に形成される。なお、第１の貫通溝７Ａは個片となる半導体基板１の全周に形成されている。
次に、図６に示すように、第１の貫通溝７Ａの底の接着剤層５を除去し、透光性基板４を露出させることにより、第１の貫通溝７Ａに連なり、かつ接着剤層５の半導体基板１と接する表面（図６においては上面）から透光性基板４と接する裏面（図６においては下面）に貫通する第２の貫通溝７Ｂが形成される。なお、半導体基板１の裏面上に残存したマスク層１６は、接着剤層５の除去と同時に除去されてもよい。この場合、残存マスク層１６の除去工程を省略することができる。また、開口１６ａの半導体基板１、接着剤層５または絶縁膜８のいずれかを除去した後に残存マスク層１６を除去してもよく、該除去には例えばプラズマアッシングやウェット処理が用いられる。
次に、図７に示すように、貫通孔７と電極１１との間に位置する貫通孔７の孔底の絶縁層１３を開口し、電極１１を露出させる。ここで、例えば、透光性基板４としてケイ酸ガラス板が用いられ、絶縁層１３に酸化シリコン膜が用いられるなど、透光性基板４および絶縁層１３が互いに性質の類似した材質を用いて構成されている場合には、絶縁層１３を開口すると同時に、第２の貫通溝７Ｂの底の透光性基板４も除去されて、透光性基板４の表面（図７においては上面）に段差部（溝部）が形成される。
なお、スクライブ領域Ａに絶縁層１３が設けられている場合、接着剤層５を除去する工程より前に、第１の貫通溝７Ａおよび貫通孔７の底の絶縁層１３を除去する工程が必要となる。しかしながらこの場合、絶縁層１３を先に除去することにより電極１１が露出された状態で接着剤層５を除去することになり、電極１１へのダメージが懸念される。特に、電極１１は、例えば、Ａｌなどの導体膜が用いられるのが一般的であるが、Ａｌは化学反応性の高い物質であり、その点からも、絶縁層１３で電極１１を保護した状態で接着剤層５を除去した後で、絶縁層１３を除去することが好ましい。そのため、スクライブ領域Ａで絶縁層１３は設けられておらず、開口されていることが好ましい。
絶縁層１３および表面保護膜１４がそれぞれ構成膜の積層構造体の場合、絶縁層１３および表面保護膜１４の一部の構成膜のみをスクライブ領域Ａにおいて開口する構成としてもよい。例えば、図２０Ａに示すように、絶縁層１３が下層から絶縁層１３Ａ、１３Ｂおよび１３Ｃと積層されてなる積層構造体であり、表面保護膜１４が下層から表面保護膜１４Ａおよび１４Ｂと積層されてなる積層構造体である場合、スクライブ領域Ａにおいて表面保護膜１４Ａおよび１４Ｂのみを開口し、絶縁層１３Ａ、１３Ｂおよび１３Ｃを開口しない構成としてもよい。このような構成とすることで、スクライブ領域Ａに半導体基板１の裏面から保護板４の表面に至る貫通溝を形成する工程において、表面保護膜１４を開口する工程を省くことができ、かつ、半導体プロセスにおける絶縁層１３および表面保護膜１４の構成膜を積層する工程において、スクライブ領域Ａにおける構成膜の平坦性を保つことができる。
また、貫通電極６との接続部である電極１１を備える場合は、絶縁層１３および表面保護膜１４の構成膜のうち、少なくとも電極１１の形成層（電極１１が形成されている層）より上層の構成膜はスクライブ領域Ａにおいて開口する構成とすることが好ましい。例えば、図２０Ｂに示すように、絶縁層１３が下層から１３Ａ、１３Ｂおよび１３Ｃと積層されてなる積層構造体であり、電極１１を含む配線が絶縁層１３Ｃの上面に形成されており、絶縁層１３Ｃの表面に表面保護膜１４Ａおよび１４Ｂが積層されてなる積層構造体である表面保護膜１４が形成されている場合、電極１１の形成層より上層の表面保護膜１４Ａおよび１４Ｂはスクライブ領域Ａにおいて開口されている。このような構成とすることで、貫通電極６を形成する貫通孔７の底とスクライブ領域Ａの第１の貫通溝７Ａの底の絶縁層１３Ａ〜１３Ｃの開口を同時に形成することができる。
さらに、絶縁層１３の構成膜のうち、少なくとも上面に電極１１が形成される構成膜、つまり電極１１の形成層より下層の少なくとも一部の構成膜はスクライブ領域Ａにおいて開口する構成とすることが好ましい。例えば、図２０Ｃに示すように、絶縁層１３が下層から絶縁層１３Ａ、１３Ｂおよび１３Ｃと積層されてなる積層構造体であり、表面保護膜１４が下層から表面保護膜１４Ａおよび１４Ｂと積層されてなる積層構造体である場合、電極１１より上層の表面保護膜１４Ａおよび１４Ｂと、上面に電極１１が形成される絶縁層１３Ｃとはスクライブ領域Ａにおいて開口されている。このような構成とすることで、第１の貫通溝７Ａの底の接着剤層５を除去する工程において、電極１１が絶縁層１３Ｃで被覆されていることにより、電極１１を保護することができる。この場合、まず電極１１と接する絶縁層１３Ｃのみを残して第１の貫通溝７Ａおよび貫通孔７の底の絶縁層１３Ａおよび１３Ｂを除去し、その後、第１の貫通溝７Ａの底の接着剤層５を除去した後、貫通孔７の底の電極１１と接する残った絶縁層１３Ｃを除去するとよい。
また、上述の第１の貫通溝７Ａおよび第２の貫通溝７Ｂの形成ならびに絶縁膜８の除去は、ドライエッチングで連続的に行われるのが好ましいが、必要に応じてウェットエッチングが用いられても良く、それぞれ好適なエッチングガスやエッチング液が選択される。
次に、図８に示すように、第１の貫通溝７Ａ、第２の貫通溝７Ｂおよび貫通孔７の内壁と、半導体基板１の裏面（図８においては上面）との上に同時に絶縁膜８が形成される。これにより、接着剤層５の透光性基板４および半導体基板１と接しない側面に絶縁膜８が形成され、さらに接着剤層５の上から透光性基板４の段差部の上に連続して絶縁膜８が形成される。ここで、絶縁膜８は、例えば酸化シリコンのＣＶＤ膜を第１の貫通溝７Ａ、第２の貫通溝７Ｂおよび貫通孔７の内壁全面と半導体基板１の裏面全面とに一体的に形成した後、第２の貫通溝７Ｂおよび貫通孔７の底の酸化シリコンのＣＶＤ膜を同時に除去し電極１１および透光性基板４を露出させて形成される。
なお、図５から図８に示す工程は、例えばドライプロセスを用いて同一の搬送系と制御系を用いて使用ガスやチャンバーを換えることで連続的に行われることが好ましく、これにより工程間の所要時間を短縮し、生産性を上げることができる。
次に、図９に示すように、貫通孔７、第１の貫通溝７Ａおよび第２の貫通溝７Ｂの内壁ならびに半導体基板１の裏面（図９においては上面）の上に、スパッタにより一層以上の導電膜９が形成される。
次に、図１０に示すように、メッキにより導電体１０が形成される。これにより、貫通電極６が形成され、導電膜９と電極１１との導通が完成する。このとき、第１の貫通溝７Ａおよび第２の貫通溝７Ｂ内にメッキによる導電体１０が形成されないように、第１の貫通溝７Ａ内にその開口を塞ぐレジストマスク１８が形成されている。
次に、図１１に示すように、レジストマスク１８を除去した後、導電体１０をマスクとしたエッチングにより、半導体基板１の裏面（図１１においては上面）および第１の貫通溝７Ａおよび第２の貫通溝７Ｂの内壁の上の導電膜９が除去される。
次に、図１２に示すように、半導体基板１の裏面（図１２においては上面）の上にオーバーコート１５が設けられる。
次に、図１３に示すように、貫通電極６の導電体１０の上に外部電極１２が設けられ、貫通電極６と外部電極１２とが電気的に接続される。
次に、図１４に示すように、半導体基板１を上下反転させ、ダイシングシート１９の接着層２０に外部電極１２が埋め込まれるようにして接着層２０とオーバーコート１５とを接着させる。そしてこの状態で、個片へのスクライブ領域Ａの透光性基板４、つまり透光性基板４の第２の貫通溝７Ｂの底を構成する部分に透光性基板４の裏面（図１４においては上面）からダイシングブレード２１を当て第２の貫通溝７Ｂの近傍までダイシングをし、透光性基板４の第２の貫通溝７Ｂの底を構成する部分が除去される。この除去では、除去される透光性基板４の第２の貫通溝７Ｂの底を構成する部分の所定領域の最大幅が第２の貫通溝７Ｂの底の幅より大きい。
次に、図１５および図１８に示すように、このダイシングが完了される。このとき、透光性基板４の第２の貫通溝７Ｂの底を構成する部分は除去により厚さが薄くなり、薄膜４Ｂ（透光性基板４の第２の貫通溝７Ｂに連なる領域）として残っている。
次に、図１６および図１９に示すように、ダイシングシート１９を外方に引っ張り、薄膜４Ｂを起点として透光性基板４を分割し、個片化が完了する。
最後に、図１７に示すように、ダイシングシート１９および接着層２０が外される。以上により、図１〜図３Ｂに示す撮像装置の完成品が製造される。
なお、例えばダイシングブレード２１にブレード幅が先端ほど細くなった形状のブレードを用いるなどにより、透光性基板４の薄膜４Ｂを第２の貫通溝７Ｂの底の中心部より離れるほど肉厚になる形状に形成するのが好ましい。この場合、第１の貫通溝７Ａおよび第２の貫通溝７Ｂ近傍の素子へのダイシングダメージの発生を低減することができる。
また、図１６および図１９に示すごとくダイシングシート１９を外方に引っ張って個片化を行うと、透光性基板４の側面に突出状（凸状）の外周部４Ａが残ってしまう。したがって、この外周部４Ａにより本撮像装置を二次実装したり電子機器に搭載したりする際にハンドリングに支障が出たり、脱落したりするのを防ぐため、透光性基板４の薄膜４Ｂにレーザー照射して薄膜４Ｂを除去することで透光性基板４を分割するのが好ましい。この場合、分割により除去される透光性基板４の薄膜４Ｂの所定領域の幅が第２の貫通溝７Ｂの底の幅より小さく、図２１に示すように、丸みを備えた形状の外周部４Ａが形成される。あるいは、透光性基板４の薄膜４Ｂをドライエッチングやウェットエッチングし、薄膜４Ｂを除去することで透光性基板４を分割するのが好ましい。この場合、分割により除去される透光性基板４の薄膜４Ｂの所定領域の幅が第２の貫通溝７Ｂの底の幅とほぼ同じになり、図２２に示すように、突出状の外周部４Ａは形成されない。
また、透光性基板４のダイシング性や各種分割手法への適合性の観点から、外部電極１２は図１６および図１９に示す個片化の工程の後に形成されてもよい。
以上のように、本実施形態の撮像装置の製造方法によれば、従来の貫通電極の製造方法とほぼ同様のプロセスを用いて、貫通電極６の形成と同時に基板分割のための第１の貫通溝７Ａおよび第２の貫通溝７Ｂを形成できる。したがって、従来の製造プロセスに対してタクト的および設備的な追加をあまり必要とせず、コスト的な負荷を抑えて防湿効果の高い撮像装置を得ることができる。
また、従来の撮像装置の製造方法における個片化プロセスでは、ダイシング時に透光性基板、接着剤層および半導体基板の異なる材料を一度に切断する必要があり、ブレードへの負荷が大きく、また半導体基板１へのダイシングダメージも入りやすい。したがって、半導体基板１のみをダイシングする場合に比べ、ダイシング速度を低速にする、スクライブ領域を広げるなどする必要があり、生産性が落ちるといった課題がある。これに対し、本実施形態の撮像装置の製造方法における個片化プロセスでは、ダイシング時に透光性基板４のみを切断すればよく、ダイシング時のブレードへの負荷が少なくてすみ、ブレードの磨耗が抑えられブレードを長期間使用することができる。また、ブレード幅より、スクライブ領域の第１の貫通溝７Ａおよび第２の貫通溝７Ｂの幅を小さく形成することができるので、スクライブ領域を従来の撮像装置より狭くすることができ、大判の半導体基板１に対する撮像装置の取れ数を増やすことができ低コスト化を実現することができる。
また、図２３Ａに示すように、第１の貫通溝７Ａおよび第２の貫通溝７Ｂをブレード幅と同等以上の幅に形成して、第２の貫通溝７Ｂの底の透光性基板４のみを切断しても良い。この方法によれば、図２３Ｂに示すように、透光性基板４の側面に突出状の外周部４Ａが形成されないので、前述したような突出状の外周部４Ａの除去プロセスが必要とされない。また、透光性基板４が半導体基板１より一回り大きく形成されるので、透光性基板４の側面からの散乱光の影響をより低減することができる。
以上、本発明の半導体装置およびその製造方法について、実施の形態に基づいて説明したが、本発明は、この実施の形態に限定されるものではない。本発明の要旨を逸脱しない範囲内で当業者が思いつく各種変形を施したものも本発明の範囲内に含まれる。
例えば、接着剤層５の側面上には吸水性の低い耐湿性の表面膜が形成されれば必ずしも絶縁膜８を形成する必要はなく、金属膜などの導体膜やその他の無機材料膜を備える構成としてもよい。また、絶縁膜８は必ずしも第１の貫通溝７Ａおよび第２の貫通溝７Ｂの内壁全面を覆っている必要はなく、第１の貫通溝７Ａおよび第２の貫通溝７Ｂ近傍の半導体基板１の表面もしくは側面の少なくとも一部と保護板の表面もしくは側面の一部とに密着して、接着剤層５の側面外周を覆う、耐湿性を有する表面膜を備える構成であればよい。
また、本発明の貫通もしくは非貫通の凹部に基板コンタクトや放熱ビアを設けた構成としてもよい。例えば、撮像素子の他、ダイオード素子やパワーアンプ素子などにも適用できる。また、半導体基板１は凹部をもたない構成であってもよい。例えば、側面電極や保護板を貫通して外部電極を設ける場合や、半導体基板１の外部電極形成面と反対面に保護板を備える場合などは貫通電極用の凹部は不要である。
また、上記実施形態では本発明の半導体装置として撮像装置を例示したが、半導体基板の表面に接着剤層で固定された保護板を備えるものであれば、これに限られない。したがって、本発明は、半導体基板および保護板を備える、光学デバイス、メモリー、ＬＳＩ、およびディスクリート装置などの様々な半導体装置、ならびにそれを搭載した携帯電話、デジタルスチルカメラ、ビデオカメラおよびテレビなどの様々な電子機器に活用することができる。
本発明は、半導体装置およびそれを搭載した電子機器に利用することができ、特に光学デバイスおよびそれを搭載したデジタルカメラやカメラ付携帯電話などの電子機器に利用することができる。
本発明の実施形態の撮像装置の鳥瞰図である。 同実施形態の撮像装置の断面図である。 同実施形態の撮像装置の断面図（図２の領域Ａの拡大断面図）である。 同実施形態の撮像装置の断面図（図２の領域Ａの拡大断面図）である。 同実施形態の撮像装置の製造方法を説明するための断面図である。 同実施形態の撮像装置の製造方法を説明するための断面図である。 同実施形態の撮像装置の製造方法を説明するための断面図である。 同実施形態の撮像装置の製造方法を説明するための断面図である。 同実施形態の撮像装置の製造方法を説明するための断面図である。 同実施形態の撮像装置の製造方法を説明するための断面図である。 同実施形態の撮像装置の製造方法を説明するための断面図である。 同実施形態の撮像装置の製造方法を説明するための断面図である。 同実施形態の撮像装置の製造方法を説明するための断面図である。 同実施形態の撮像装置の製造方法を説明するための断面図である。 同実施形態の撮像装置の製造方法を説明するための断面図である。 同実施形態の撮像装置の製造方法を説明するための断面図である。 同実施形態の撮像装置の製造方法を説明するための断面図である。 同実施形態の撮像装置の製造方法を説明するための断面図である。 同実施形態の撮像装置の製造方法を説明するための断面図である。 同実施形態の撮像装置の製造方法を説明するための断面図である。 同実施形態の撮像装置の変形例の断面図である。 同実施形態の撮像装置の変形例の断面図である。 同実施形態の撮像装置の変形例の断面図である。 同実施形態の撮像装置の製造方法の変形例を説明するための断面図である。 同実施形態の撮像装置の製造方法の変形例を説明するための断面図である。 同実施形態の撮像装置の製造方法の変形例を説明するための断面図である。 同実施形態の撮像装置の変形例の断面図である。 従来の半導体装置の構成を示す断面図である。
１、３１ 半導体基板
２ 受光素子
３、３３ マイクロレンズ
４ 透光性基板
４Ａ 外周部
４Ｂ 薄膜
５ 接着剤層
６、３６ 貫通電極
７、３７ 貫通孔
７Ａ 第１の貫通溝
７Ｂ 第２の貫通溝
８、３８、４３ 絶縁膜
８ａ 第１の絶縁膜
８ｂ 第２の絶縁膜
８ｃ 第３の絶縁膜
９、３９ 導電膜
１０、４０ 導電体
１０ａ、４０ａ 外部端子
１１ 電極
１２、４２ 外部電極
１３、１３Ａ、１３Ｂ、１３Ｃ 絶縁層
１４、１４Ａ、１４Ｂ 表面保護膜
１５、４５ オーバーコート
１６ マスク層
１６ａ 開口
１８ レジストマスク
１９ ダイシングシート
２０ 接着層
２１ ダイシングブレード
３２ 半導体層
３４ ガラス基板
３５ 接着剤
４１ 電極パッド

Claims (54)

  1. 半導体基板と、
    前記半導体基板の表面に設けられた半導体層と、
    前記半導体基板の表面の上方に設けられた保護板と、
    前記半導体基板の表面と前記保護板の表面との間に設けられ、前記保護板を前記半導体基板に固定する接着剤層と、
    前記接着剤層の前記保護板および前記半導体基板と接しない側面を覆う第１の表面膜とを備える
    半導体装置。
  2. 前記半導体基板には、貫通または非貫通の凹部が設けられている
    請求項１に記載の半導体装置。
  3. 前記凹部は、孔である
    請求項２に記載の半導体装置。
  4. 前記第１の表面膜は、前記接着剤層の側面上から前記半導体基板の上に連続して設けられている
    請求項１に記載の半導体装置。
  5. 前記第１の表面膜は、前記接着剤層の側面上から前記保護板の上に連続して設けられている
    請求項１に記載の半導体装置。
  6. 前記保護板の表面には、該表面よりも高さが低い段差部が設けられており、
    前記第１の表面膜は、前記接着剤層の側面上から前記段差部の表面および側面上に連続して設けられている
    請求項５に記載の半導体装置。
  7. 前記半導体装置は、さらに、前記半導体基板の裏面上に設けられ、前記第１の表面膜と接合された第２の表面膜を備える
    請求項４に記載の半導体装置。
  8. 前記半導体基板の裏面には、貫通または非貫通の凹部が設けられ、
    前記半導体装置は、さらに、前記凹部の内壁上に設けられ、前記第２の表面膜と接合された第３の表面膜を備える
    請求項７に記載の半導体装置。
  9. 前記第１の表面膜および前記第２の表面膜は、一体的に形成された連続膜である
    請求項７に記載の半導体装置。
  10. 前記第２の表面膜および前記第３の表面膜は、一体的に形成された連続膜である
    請求項８に記載の半導体装置。
  11. 前記第１の表面膜は、前記半導体基板と化学的に結合している
    請求項４に記載の半導体装置。
  12. 前記第１の表面膜は、前記保護板と化学的に結合している
    請求項５に記載の半導体装置。
  13. 前記第１の表面膜は、絶縁膜である
    請求項１に記載の半導体装置。
  14. 前記第１の表面膜は、酸化シリコン膜である
    請求項１１又は１２に記載の半導体装置。
  15. 前記半導体基板は、シリコン基板である
    請求項１１に記載の半導体装置。
  16. 前記保護板は、ケイ素を含有する
    請求項１２に記載の半導体装置。
  17. 前記半導体層により光学素子が形成され、
    前記保護板は、透光性基板である
    請求項１に記載の半導体装置。
  18. 前記保護板は、ケイ酸ガラスである
    請求項１６又は１７に記載の半導体装置。
  19. 前記半導体装置は、さらに、前記半導体基板の表面上に設けられた絶縁層を備え、
    前記絶縁層は、前記半導体基板の外周部分の表面上で開口されている
    請求項１に記載の半導体装置。
  20. 前記半導体装置は、さらに、前記半導体基板の表面上に設けられた絶縁層を備え、
    前記絶縁層の構成膜の一部は、前記半導体基板の外周部分で開口部を備える
    請求項１に記載の半導体装置。
  21. 前記半導体装置は、さらに、前記凹部内に設けられた導電膜を備える
    請求項２に記載の半導体装置。
  22. 前記凹部は、前記半導体基板の表面から裏面に貫通する貫通孔であり、
    前記半導体装置は、さらに、前記半導体基板の表面上に設けられ、前記導電膜と接続された電極を備える
    請求項２１に記載の半導体装置。
  23. 前記電極の表面の少なくとも一部は、前記接着剤層と接する
    請求項２２に記載の半導体装置。
  24. 前記半導体装置は、さらに、前記半導体基板の表面上に設けられた絶縁層を備え、
    前記絶縁層は、前記電極の形成層より上層の構成膜が前記半導体基板の外周部分で開口されている
    請求項２２に記載の半導体装置。
  25. 前記半導体装置は、さらに、前記半導体基板の表面上に設けられた絶縁層を備え、
    前記絶縁層は、前記凹部と前記電極との間で開口されている
    請求項２３に記載の半導体装置。
  26. 前記絶縁層は、前記電極の形成層より下層の少なくとも一部の構成膜が前記半導体基板の外周部分で開口されている
    請求項２４に記載の半導体装置。
  27. 前記半導体装置は、さらに、前記凹部の内壁と前記導電膜との間に設けられ、前記絶縁層と接合された絶縁膜を備える
    請求項２５に記載の半導体装置。
  28. 前記絶縁層および前記保護板は、互いに性質の類似した材質で構成されている
    請求項１９に記載の半導体装置。
  29. 前記絶縁層は、酸化シリコン膜から構成され、
    前記保護板は、ケイ酸ガラスから構成されている
    請求項２８に記載の半導体装置。
  30. 前記保護板の外周部は、前記半導体基板の側面から突出している
    請求項１に記載の半導体装置。
  31. 前記保護板の外周部の側面は、平坦面である
    請求項３０に記載の半導体装置。
  32. 前記保護板は、外周部において厚さが薄い
    請求項１に記載の半導体装置。
  33. 前記保護板の外周部は、端部に向けて徐々に厚さが薄くなる
    請求項３２に記載の半導体装置。
  34. 前記保護板の外周部は、前記半導体基板の外周部分の表面の上方に設けられている
    請求項３２又は３３に記載の半導体装置。
  35. 請求項１〜３４のいずれか１項に記載の半導体装置を搭載した電子機器。
  36. 表面に半導体層が設けられた半導体基板の表面上に接着剤層を介して保護板を固定する工程と、
    前記接着剤層の前記保護板および前記半導体基板と接しない側面に第１の表面膜を形成する工程とを含む
    半導体装置の製造方法。
  37. 表面の複数箇所に半導体層が設けられた半導体基板の表面上に接着剤層を介して保護板を固定する工程と、
    前記半導体基板の裏面から表面に貫通する第１の貫通溝を形成する工程と、
    前記第１の貫通溝の底の前記接着剤層を除去し、前記第１の貫通溝に連なり、かつ前記接着剤層の前記半導体基板と接する表面から前記保護板と接する裏面に貫通する第２の貫通溝を形成する工程と、
    前記第２の貫通溝の内壁上に第１の表面膜を形成する工程とを含む
    半導体装置の製造方法。
  38. 前記半導体装置の製造方法は、さらに、
    前記保護板が固定された前記半導体基板を薄厚化する工程を含む
    請求項３６又は３７に記載の半導体装置の製造方法。
  39. 前記半導体装置の製造方法は、さらに、
    前記保護板が固定された前記半導体基板を薄厚化する工程を含み、
    前記半導体基板を薄厚化する工程は、前記第１の貫通溝を形成する工程より前に行われる
    請求項３７に記載の半導体装置の製造方法。
  40. 前記第１の表面膜を形成する工程において、前記第１の表面膜の形成と同時に前記半導体基板の裏面上に第２の表面膜を形成する
    請求項３６又は３７に記載の半導体装置の製造方法。
  41. 前記半導体装置の製造方法は、さらに、
    前記半導体基板に貫通または非貫通の凹部を形成する工程を含む
    請求項３６又は３７に記載の半導体装置の製造方法。
  42. 前記第１の貫通溝を形成する工程において、前記第１の貫通溝の形成と同時に、前記半導体基板に貫通または非貫通の凹部を形成する
    請求項３７に記載の半導体装置の製造方法。
  43. 前記第１の表面膜を形成する工程において、前記第１の表面膜の形成と同時に前記凹部の内壁上に第３の表面膜を形成する
    請求項４１に記載の半導体装置の製造方法。
  44. 前記半導体装置の製造方法は、さらに、
    前記半導体基板の表面上に絶縁層を形成し、前記絶縁層の上に電極を形成する工程と、
    前記第１の表面膜を形成する工程より前に行われる、前記絶縁層の前記凹部と前記電極との間に位置する部分を開口する工程とを含む
    請求項４１に記載の半導体装置の製造方法。
  45. 前記半導体装置の製造方法は、さらに、
    前記半導体基板の表面上に絶縁層を形成し、前記絶縁層の上に電極を形成する工程と、
    前記第１の表面膜を形成する工程より前で、かつ前記第２の貫通溝を形成する工程より後に行われる、前記絶縁層の前記凹部と前記電極との間に位置する部分を開口する工程とを含む
    請求項４２に記載の半導体装置の製造方法。
  46. 前記半導体装置の製造方法は、さらに、
    前記保護板の一部を除去し、前記保護板の表面に段差部を形成する工程を含み、
    前記第１の表面膜を形成する工程では、前記接着剤層の上から前記段差部の上に連続して前記第１の表面膜が形成される
    請求項３６又は３７に記載の半導体装置の製造方法。
  47. 前記絶縁層を開口する工程において、前記絶縁層を開口すると同時に、前記第２の貫通溝の底の前記保護板を除去し、前記保護板の表面に段差部を形成する
    請求項４５に記載の半導体装置の製造方法。
  48. 前記半導体装置の製造方法は、さらに、
    前記第１の表面膜を形成する工程より後に行われる、前記第２の貫通溝に連なる個所において前記保護板を分割する工程を含む
    請求項３７に記載の半導体装置の製造方法。
  49. 前記半導体装置の製造方法の前記保護板を分割する工程は、前記保護板の除去する領域の幅が前記第２の貫通溝の底の幅より狭くなるように、前記第２の貫通溝に連なる領域の前記保護板を除去することにより、前記保護板の分割が行われる
    請求項４８に記載の半導体装置の製造方法。
  50. 前記半導体装置の製造方法は、さらに、
    前記第２の貫通溝に連なる個所の前記保護板の接着面と反対面側の一部を除去する工程を含み、
    前記保護板を分割する工程において、前記保護板の前記除去により厚さが薄くなった部分を起点として前記保護板を分割する
    請求項４８に記載の半導体装置の製造方法。
  51. 前記保護板を除去する工程において、前記除去される前記保護板の領域の幅が前記第２の貫通溝の底の幅より大きくなるように、前記保護板の除去が行われる
    請求項５０に記載の半導体装置の製造方法。
  52. 前記保護板を分割する工程において、前記保護板の前記除去により厚さが薄くなった部分にレーザー照射し、前記保護板が分割される
    請求項５０に記載の半導体装置の製造方法。
  53. 前記保護板を分割する工程において、前記保護板の前記除去により厚さが薄くなった部分をエッチングし、前記保護板が分割される
    請求項５０に記載の半導体装置の製造方法。
  54. 前記保護板を分割する工程において、前記分割により除去される前記保護板の領域の幅が前記第２の貫通溝の底の幅とほぼ同じになるように、前記保護板の分割が行われる
    請求項５３に記載の半導体装置の製造方法。
JP2009020571A 2009-01-30 2009-01-30 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法 Pending JP2010177568A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2009020571A JP2010177568A (ja) 2009-01-30 2009-01-30 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法
CN200980134247XA CN102138212A (zh) 2009-01-30 2009-11-30 半导体装置和使用它的电子设备及半导体装置的制造方法
PCT/JP2009/006461 WO2010086936A1 (ja) 2009-01-30 2009-11-30 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法
US13/037,615 US20110147904A1 (en) 2009-01-30 2011-03-01 Semiconductor device, electronic apparatus using the semiconductor device, and method of manufacturing the semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009020571A JP2010177568A (ja) 2009-01-30 2009-01-30 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法

Publications (1)

Publication Number Publication Date
JP2010177568A true JP2010177568A (ja) 2010-08-12

Family

ID=42395207

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009020571A Pending JP2010177568A (ja) 2009-01-30 2009-01-30 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法

Country Status (4)

Country Link
US (1) US20110147904A1 (ja)
JP (1) JP2010177568A (ja)
CN (1) CN102138212A (ja)
WO (1) WO2010086936A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101131782B1 (ko) 2011-07-19 2012-03-30 디지털옵틱스 코포레이션 이스트 집적 모듈용 기판
JP2016157945A (ja) * 2015-02-24 2016-09-01 オプティツ インコーポレイテッド 応力解放式画像センサパッケージ構造及び方法

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7798703B2 (en) * 2007-05-09 2010-09-21 Infineon Technologies Ag Apparatus and method for measuring local surface temperature of semiconductor device
US9093667B2 (en) 2011-02-02 2015-07-28 Joled Inc. Method for producing electroluminescence device
TWI505413B (zh) * 2011-07-20 2015-10-21 Xintec Inc 晶片封裝體及其製造方法
JP6007694B2 (ja) 2012-09-14 2016-10-12 ソニー株式会社 固体撮像装置及び電子機器
CN108155198B (zh) * 2017-12-22 2021-04-02 成都先锋材料有限公司 一种cmos影像传感封装结构及其制作方法

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294405A (ja) * 2007-04-25 2008-12-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
JP4365743B2 (ja) * 2004-07-27 2009-11-18 富士通マイクロエレクトロニクス株式会社 撮像装置
CN101065844B (zh) * 2005-01-04 2010-12-15 株式会社映煌 固体摄像装置及其制造方法
JP2008166632A (ja) * 2006-12-29 2008-07-17 Manabu Bonshihara 固体撮像装置及びその製造方法並びにカメラモジュール
JP2008288285A (ja) * 2007-05-15 2008-11-27 Sharp Corp 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008294405A (ja) * 2007-04-25 2008-12-04 Sanyo Electric Co Ltd 半導体装置及びその製造方法

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101131782B1 (ko) 2011-07-19 2012-03-30 디지털옵틱스 코포레이션 이스트 집적 모듈용 기판
US8592233B2 (en) 2011-07-19 2013-11-26 Moshe Kriman Substrate for integrated modules
JP2016157945A (ja) * 2015-02-24 2016-09-01 オプティツ インコーポレイテッド 応力解放式画像センサパッケージ構造及び方法

Also Published As

Publication number Publication date
WO2010086936A1 (ja) 2010-08-05
CN102138212A (zh) 2011-07-27
US20110147904A1 (en) 2011-06-23

Similar Documents

Publication Publication Date Title
TWI549247B (zh) 晶片封裝體
US7893514B2 (en) Image sensor package, method of manufacturing the same, and image sensor module including the image sensor package
US20110147782A1 (en) Optical device and method of manufacturing the same
WO2010086936A1 (ja) 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法
US8692358B2 (en) Image sensor chip package and method for forming the same
US9231018B2 (en) Wafer level packaging structure for image sensors and wafer level packaging method for image sensors
US9601531B2 (en) Wafer-level packaging structure for image sensors with packaging cover dike structures corresponding to scribe line regions
US8338904B2 (en) Semiconductor device and method for manufacturing the same
US9611143B2 (en) Method for forming chip package
JP2009277883A (ja) 電子素子ウェハモジュールおよびその製造方法、電子素子モジュール、電子情報機器
US8822325B2 (en) Chip package and fabrication method thereof
US20150206916A1 (en) Semiconductor device and manufacturing method thereof
JP2009076629A (ja) 半導体装置とその製造方法
JP2006024891A (ja) 半導体装置及びその製造方法
JP2012069918A (ja) チップパッケージビルドアップのシステム及び方法
US10714528B2 (en) Chip package and manufacturing method thereof
US20140113412A1 (en) Chip package and fabrication method thereof
JP4468427B2 (ja) 半導体装置の製造方法
TWI520322B (zh) 低輪廓感測器模組及其製造方法
JP2005322745A (ja) 半導体素子、半導体素子の製造方法、固体撮像素子、並びに固体撮像素子の製造方法
JP2005286028A (ja) 固体撮像素子パッケージ、半導体パッケージ、カメラモジュール、及び固体撮像素子パッケージの製造方法
US9449897B2 (en) Chip package and method for forming the same
US8304288B2 (en) Methods of packaging semiconductor devices including bridge patterns
JP2010177351A (ja) 固体撮像装置およびそれを備えた電子機器
US20150279900A1 (en) Manufacturing method of semiconductor structure

Legal Events

Date Code Title Description
RD03 Notification of appointment of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7423

Effective date: 20111209

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20111222

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121016

RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20121214

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130423