JP2008288285A - 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置 - Google Patents

積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置 Download PDF

Info

Publication number
JP2008288285A
JP2008288285A JP2007129791A JP2007129791A JP2008288285A JP 2008288285 A JP2008288285 A JP 2008288285A JP 2007129791 A JP2007129791 A JP 2007129791A JP 2007129791 A JP2007129791 A JP 2007129791A JP 2008288285 A JP2008288285 A JP 2008288285A
Authority
JP
Japan
Prior art keywords
metal layer
cutting
layer side
laminated substrate
margin
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007129791A
Other languages
English (en)
Inventor
Kiyohisa Ota
清久 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sharp Corp
Original Assignee
Sharp Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sharp Corp filed Critical Sharp Corp
Priority to JP2007129791A priority Critical patent/JP2008288285A/ja
Priority to US12/119,920 priority patent/US20090026620A1/en
Priority to CNA2008100995175A priority patent/CN101308801A/zh
Publication of JP2008288285A publication Critical patent/JP2008288285A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10106—Light emitting diode [LED]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/14—Related to the order of processing steps
    • H05K2203/1476—Same or similar kind of process performed in phases, e.g. coarse patterning followed by fine patterning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T83/00—Cutting
    • Y10T83/02—Other than completely through work thickness
    • Y10T83/0304—Grooving

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Led Device Packages (AREA)
  • Led Devices (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

【課題】表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を、バリを発生させることなく切断する。
【解決手段】積層基板の切断方法は、表面に金属層３が形成され、裏面に裏面電極４が形成された積層基板２を切断する方法において、金属層３側、及び裏面電極４側からそれぞれ積層基板２の厚みの途中まで切断する工程を含み、金属層３側からの切りしろの幅と裏面電極４側からの切りしろの幅とが、互いに異なっている。
【選択図】図６

Description

本発明は、表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板の切断方法、この積層基板を備えた半導体装置の製造方法、半導体装置、発光装置及びバックライト装置に関する。
従来の積層基板の切断方法を説明する。図８（ａ）〜（ｃ）は、従来の積層基板の切断方法を説明するための断面図である。絶縁基板７５の外形線に接続した導体部７１と、外形線から独立した導体部７２とは、電解めっき用導通部７３により接続されている。図８（ｂ）に示すように、導通部７３に予め切り込み７４を入れた後、図８（ｃ）に示すように、ザグリ加工法等によって、絶縁基板７５に凹部７６を形成して、導通部７３を切断する。
図９（ａ）（ｂ）は、従来の積層基板の他の切断方法を説明するための断面図である。基板６１の主面６１ａ上に、メタライズ層６２を複数形成する。これらメタライズ層６２は、基板６１表面の露出部、すなわち非メタライズ部６３によって、個々の大きさに分離、分割されている。上記非メタライズ部６３は、切断時の切りしろとなるものであり、切断時に使用するカッタの刃幅以上の幅に設定されている。そして、図示を省略した精密切断機等に基板６１をセットし、非メタライズ部６３の幅よりも狭い刃幅を有する外周刃のダイヤモンドカッタ６４等により、非メタライズ部６３からなる切りしろに沿って、所望とする回路基板の大きさに切断する。
図１０（ａ）（ｂ）は、従来の積層基板のさらに他の切断方法を説明するための断面図である。表面実装型ＬＥＤ基板は、多面取りされたＬＥＤ裏面側に回り込んだ導体パターン上の少なくともダイシングによって切断される部分に該導体パターンを覆うようにレジスト膜を形成している。従って、図１０（ａ）に示すように、多面取りされたＬＥＤをダイシング装置のダイシングブレードでダイシング切断しても、図１０（ｂ）に示すように、導体パターンのバリは、導体パターンを覆うレジスト膜によって押さえ込まれるために、導体パターンのバリは、レジスト膜から外部に突出することはない。
次に、厚膜の金属層、多層配線樹脂層、ガラスエポキシ基板、裏面電極層からなる多層基板から個々の発光装置の切断を行う例を示す。図１１（ａ）は従来の積層基板のさらに他の切断方法を説明するための平面図であり、図１１（ｂ）は図１１（ａ）における断面ＡＡに沿った断面図である。セラミックや樹脂を母体とする絶縁基板の内部や表面に配線を有した積層基板を備えた半導体素子や発光装置の製造方法で、積層基板を切断して個片化する工程においては様々な課題を有している。
発光装置材８９は、ガラスエポキシ基板８１を備えている。ガラスエポキシ基板（以下、ガラエポ基板という）８１の上には、多層配線樹脂層８０が形成されている。多層配線樹脂層８０は、配線層８８と樹脂層８７とを有している。樹脂層８７の上には、厚膜金属層９３が形成されている。ガラエポ基板８１の多層配線樹脂層８０と反対側には、裏面電極９４が形成されている。ガラエポ基板８１に形成された貫通孔内のめっきによって、配線層８８と裏面電極９４とが、電気的に接続されている。
厚膜金属層９３には、カップ状の凹部９９が形成されている。凹部９９の内部は、エッチングされており、凹部９９の底には、樹脂層８７のＬＥＤチップ搭載面８６が露出している。ＬＥＤチップ搭載面８６に搭載されるＬＥＤチップ及び凹部９９内のＬＥＤチップを封止する封止樹脂は、図示を省略している。凹部９９の内壁は、ＬＥＤチップを取り囲む反射面となっている。このような凹部９９が、碁盤目状に配置されている。この凹部９９の間の未加工部分を切断する。通常、ガラエポ基板のダイシングには、電鋳ブレードと呼ばれる表面にダイヤモンド粒子が付着したブレードを用いて、厚膜金属層９３からブレードを当ててダイシングを行う。
特開平３−１８３１９０号公報（平成３年（１９９１）８月９日公開） 特開平３−２５９５８９号公報（平成３年（１９９１）１１月１９日公開） 特開２００７−８８１５５号公報（平成１９年４月５日公開）
しかしながら、前述した図１１（ａ）（ｂ）に示す従来技術では、切断した断面には、裏面電極９４側で電極のバリが発生するという問題がある。また、厚膜の金属層９３のダイシング時に金属の切りくずが出て、ブレードの消耗も大きく、切断が困難であるという問題もある。ブレードを、超硬ブレードと呼ばれるタングステンカーバイトからなる刃が鋸刃状になっているブレードに変えれば、容易にフルダイスできるが、この構成では、多層配線樹脂層８０にクラックが発生するという問題がある。
また、裏面電極９４側から電鋳ブレードでダイシングすると、多層配線樹脂層８０にクラックは、ほとんど入らなかったが、厚膜の金属層９３の上部で金属バリが発生するという問題がある。
この発光装置は、切断面を実装面とするため、金属バリがあると実装の支障になるという問題が生じる。また、金属バリがダストとなり、短絡要因となるという問題も生じる。なお、材料硬度としては、厚膜の金属層＝裏面電極＜ガラエポ基板＝多層配線樹脂層となる。即ち、厚膜金属層９３及び裏面電極９４は、ガラエポ基板８１及び多層配線樹脂層８０よりも硬度が小さい。厚膜金属層９３及び裏面電極９４は、互いに同じ程度の硬度を有し、ガラエポ基板８１及び多層配線樹脂層８０は、互いに同じ程度の硬度を有する。
図８〜図１０に示す構成は、一方の面のみに金属層が形成された基板等を切断する構成であり、両面に金属層が形成された基板を切断する本願発明を示唆するものではない。
このように、図１１（ａ）（ｂ）に示す構成では、切断する積層基板を固定するための粘着シートが柔らかいため、切断時の金属層（厚膜の金属層、裏面電極層）でバリが発生するという問題があり、また、金属層を切断する場合、切りくずで切断効率が悪化して、材料とブレードとの相性、及び切断方法の相性により、ブレードが消耗するという問題があり、さらに、樹脂材料が積層された構造を切断する際、ブレードの選定、切断の仕方を工夫しないと樹脂層にクラックが生じるという問題がある。
本発明は、上記の問題点に鑑みてなされたものであり、その目的は、表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を、バリを発生させることなく切断することができる積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置を実現することにある。
本発明に係る積層基板の切断方法は、上記課題を解決するために、表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を切断する方法において、前記第１金属層側、及び前記第２金属層側からそれぞれ前記積層基板の厚みの途中まで切断する工程を含み、前記第１金属層側からの切りしろの幅と前記第２金属層側からの切りしろの幅とが、互いに異なることを特徴とする。
この特徴によれば、第１金属層側から積層基板の厚みの途中まで切断し、第２金属層側から積層基板の厚みの途中まで切断する。このため、第１金属層を積層基板の反対側に向かって切断することがないので、切断によるバリが第１金属層から発生することがない。また、第２金属層を積層基板の反対側に向かって切断することがないので、切断によるバリが第２金属層から発生することもない。従って、表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を、バリを発生させることなく切断することができる。また、第１金属層側からの切りしろの幅と第２金属層側からの切りしろの幅とが、互いに異なっているので、切断後の端面の形状を安定させることができる。
本発明に係る積層基板の切断方法では、前記第１金属層側からの切りしろの幅よりも前記第２金属層側からの切りしろの幅の方が大きいことが好ましい。
上記構成によれば、第１金属層を無電位とし、積層基板の端面を実装面として基板に実装することにより、第１金属層の端面が基板に接触するので、第１金属層に形成したカップ状の凹部に設けた発光素子からの発熱を、第１金属層から基板を通して良好に放熱することができる。
本発明に係る積層基板の切断方法では、前記第１金属層側からの切りしろの幅よりも前記第２金属層側からの切りしろの幅の方が小さいことが好ましい。
上記構成によれば、第１金属層の端面を実装面として基板に実装することにより、第１金属層の端面と基板との間に隙間が生じるので、第１金属層を有電位とすることができる。
本発明に係る積層基板の切断方法では、幅の広い切りしろよりも内側に幅の狭い切りしろが位置するように切断することが好ましい。
上記構成によれば、積層基板及び第１及び第２金属層の端面の段差形状を確実に制御することができる。また、積層基板及び第１及び第２金属層の端面のうち、段差の高い部分の端面の対向する幅が、規格で決められた精度が要求されるパッケージサイズであるが、
本願の切断方法では、段差の高い方の端面が必ず、積層基板の表側あるいは裏側どちらの一方に片寄るように形成できるので、高精度で制御できるダイシング装置の切断ピッチの精度内にパッケージサイズをおさめることができる。
本発明に係る積層基板の切断方法では、最後の切断工程の切りしろ幅は、他の切断工程の切りしろ幅よりも小さいことが好ましい。
上記構成によれば、安定して切削することができる。
本発明に係る積層基板の切断方法では、前記第１金属層と前記積層基板との間の界面は、第１金属層側から切断し、前記第２金属層と前記積層基板との間の界面は、第２金属層側から切断することが好ましい。
上記構成によれば、切断端面におけるバリの発生を防止することができる。
本発明に係る積層基板の切断方法では、前記第１金属層は、前記第２金属層よりも厚いことが好ましい。
上記構成によれば、第１金属層にカップ状の凹部を形成して、その中に発光素子を設けた発光装置を構成することができる。
本発明に係る積層基板の切断方法では、前記第１金属層は、超硬ブレードによって切断することが好ましい。
上記構成によれば、超硬ブレードにより、金属層を良好に切断することができる。
本発明に係る積層基板の切断方法では、前記ブレードの半径方向に沿って超音波を前記ブレードに印加しながら切断することが好ましい。
上記構成によれば、ブレードが半径方向に沿って伸縮し、溝との間の隙間に水を侵入させることができるので、ブレードの外周の目詰まりを防止することができる。
本発明に係る積層基板の切断方法では、前記積層基板は、異なる材料が積層された多層基板であることが好ましい。
上記構成によれば、第２金属層を裏面電極とし、第１金属層にカップ状の凹部を形成して、その中に発光素子を実装した発光装置を構成することができる。
本発明に係る積層基板の切断方法では、前記積層基板は、ガラスエポキシ基板を含むことが好ましい。
上記構成によれば、第２金属層を裏面電極とし、第１金属層にカップ状の凹部を形成して、その中に発光素子を実装した発光装置を構成することができる。
本発明に係る積層基板の切断方法では、前記積層基板は、多層配線樹脂層を含むことが好ましい。
上記構成によれば、第２金属層を裏面電極とし、第１金属層にカップ状の凹部を形成して、その中に発光素子を実装した発光装置を構成することができる。
本発明に係る積層基板の切断方法では、前記切断する工程は、前記第１金属層側から前記積層基板の厚みの途中まで切断して第１切断溝を形成する工程と、前記第２金属層側から前記第１切断溝に到達する第２切断溝を形成する工程とを含み、前記第１切断溝を形成する工程は、超硬ブレードによって前記第１金属層を前記積層基板に到達する直前まで切断する工程を含むことが好ましい。
上記構成によれば、第１金属層を超硬ブレードによって切断するので、第１金属層を良好に切断することができ、積層基板は電鋳ブレードによって切断することができるので、積層基板が樹脂によって構成されていても破損無く切断することができる。
本発明に係る積層基板の切断方法では、前記切断する工程は、前記第２金属層側から前記積層基板の厚みの途中まで切断して第１切断溝を形成する工程と、前記第１金属層側から前記第１切断溝に到達する第２切断溝を形成する工程とを含み、前記第２切断溝を形成する工程は、前記第２金属層側に貼り付けられた粘着シートにブレードを切り込ませながら前記第２切断溝を形成することが好ましい。
上記構成によれば、粘着シートにブレードを切り込ませながら切断するので、粘着シートにより、切断の切りくずによるブレードの目詰まりを取り除くドレス効果により切断効率が向上する。
本発明に係る半導体装置の製造方法は、上記課題を解決するために、表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を備えた半導体装置の製造方法であって、前記第１金属層側、及び前記第２金属層側からそれぞれ前記積層基板の厚みの途中まで切断する工程を含み、前記第１金属層側からの切りしろの幅と前記第２金属層側からの切りしろの幅とが、互いに異なることを特徴とする。
この特徴によれば、第１金属層側から積層基板の厚みの途中まで切断し、第２金属層側から積層基板の厚みの途中まで切断する。このため、第１金属層を積層基板の反対側に向かって切断することがないので、切断によるバリが第１金属層から発生することがない。また、第２金属層を積層基板の反対側に向かって切断することがないので、切断によるバリが第２金属層から発生することもない。従って、表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を、バリを発生させることなく切断することができる。また、第１金属層側からの切りしろの幅と第２金属層側からの切りしろの幅とが、互いに異なっているので、切断後の端面の形状を安定させることができる。
本発明に係る半導体装置は、上記課題を解決するために、表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を備えた半導体装置の製造方法であって、前記第１金属層側、前記第２金属層側からそれぞれ前記積層基板の厚みの途中まで前記積層基板を切断する工程を含み、前記第１金属層側からの切りしろの幅と前記第２金属層側からの切りしろの幅とが互いに異なる製造方法によって製造されたことを特徴とする。
この特徴によれば、第１金属層側から積層基板の厚みの途中まで切断し、第２金属層側から積層基板の厚みの途中まで切断する。このため、第１金属層を積層基板の反対側に向かって切断することがないので、切断によるバリが第１金属層から発生することがない。また、第２金属層を積層基板の反対側に向かって切断することがないので、切断によるバリが第２金属層から発生することもない。従って、表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を、バリを発生させることなく切断することができる。また、第１金属層側からの切りしろの幅と第２金属層側からの切りしろの幅とが、互いに異なっているので、切断後の端面の形状を安定させることができる。
本発明に係る発光装置は、上記課題を解決するために、表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を備えた発光装置であって、前記第１金属層には、発光素子が配置されたカップ状の凹部が形成されており、前記第１金属層側、前記第２金属層側からそれぞれ前記積層基板の厚みの途中まで前記積層基板を切断する工程を含み、前記第１金属層側からの切りしろの幅と前記第２金属層側からの切りしろの幅とが、互いに異なる製造方法によって製造された発光装置であって、前記第１金属層側からの切りしろと前記第２金属層側からの切りしろとが出会う前記積層基板の端面の位置に段差が形成されていることを特徴とする。
この特徴によれば、第１金属層側から積層基板の厚みの途中まで切断し、第２金属層側から積層基板の厚みの途中まで切断する。このため、第１金属層を積層基板の反対側に向かって切断することがないので、切断によるバリが第１金属層から発生することがない。また、第２金属層を積層基板の反対側に向かって切断することがないので、切断によるバリが第２金属層から発生することもない。従って、表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を、バリを発生させることなく切断することができる。また、第１金属層側からの切りしろの幅と第２金属層側からの切りしろの幅とが、互いに異なっているので、切断後の端面の形状を安定させることができる。
本発明に係る発光装置では、前記第１金属層の端面に、さらに段差が前記積層基板に隣接して形成されていることが好ましい。
上記構成によれば、第１金属層を超硬金属のブレードで切断し、積層基板を電鋳ブレードで切断することができる。
本発明に係るバックライト装置は、上記課題を解決するために、表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を備えた発光装置であって、前記第１金属層には、発光素子が配置されたカップ状の凹部が形成されており、前記第１金属層側、前記第２金属層側からそれぞれ前記積層基板の厚みの途中まで切断する工程を含み、前記第１金属層側からの切りしろの幅と前記第２金属層側からの切りしろの幅とが互いに異なる製造方法によって製造された発光装置であって、前記第１金属層側からの切りしろと前記第２金属層側からの切りしろとが出会う前記積層基板の端面の位置に段差が形成されている発光装置と、前記発光装置に設けられた積層基板の端面を実装面として前記発光装置が実装された反射シートと、前記発光装置から発光された光を散乱させて液晶パネルを照射する導光板とを備えたことを特徴とする。
この特徴によれば、発光装置は、第１金属層側から積層基板の厚みの途中まで切断し、第２金属層側から積層基板の厚みの途中まで切断することにより製造される。このため、第１金属層を積層基板の反対側に向かって切断することがないので、切断によるバリが第１金属層から発生することがない。また、第２金属層を積層基板の反対側に向かって切断することがないので、切断によるバリが第２金属層から発生することもない。従って、表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を、バリを発生させることなく切断することができる。また、第１金属層側からの切りしろの幅と第２金属層側からの切りしろの幅とが、互いに異なっているので、切断後の端面の形状を安定させることができる。
本発明に係る積層基板の切断方法は、以上のように、前記第１金属層側、及び前記第２金属層側からそれぞれ前記積層基板の厚みの途中まで切断する工程を含み、前記第１金属層側からの切りしろの幅と前記第２金属層側からの切りしろの幅とが、互いに異なっている。このため、表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を、バリを発生させることなく切断することができるという効果を奏する。
本発明の一実施形態について図１ないし図７に基づいて説明すると以下の通りである。図１は、本実施の形態に係る発光装置材１９の外観を示す斜視図である。図２（ａ）は発光装置材１９の構成を説明するための平面図であり、図２（ｂ）は図２（ａ）に示す断面ＡＡに沿った断面図である。発光装置材１９は、積層基板２を備えている。積層基板２は、ガラエポ基板１１を有している。ガラエポ基板１１の上には、多層配線樹脂層１０が形成されている。多層配線樹脂層１０は、配線層１８と樹脂層１７とを有している。樹脂層１７の上には、複数のストライプ状の厚膜金属層３が、所定の間隔を空けて互いに平行に形成されている。ガラエポ基板１１の多層配線樹脂層１０と反対側には、裏面電極４が形成されている。ガラエポ基板１１に形成された貫通孔内のめっきによって、配線層１８と裏面電極４とが、電気的に接続されている。
各厚膜金属層３の表面には、複数のカップ状の凹部９が、所定の間隔を空けて形成されている。各凹部９の内部は、エッチングされており、各凹部９の底には、樹脂層１７のＬＥＤチップ搭載面１６がそれぞれ露出している。ＬＥＤチップ搭載面１６に搭載されるＬＥＤチップ及び凹部９内のＬＥＤチップを封止する封止樹脂は、図示を省略している。各凹部９の内壁は、ＬＥＤチップを取り囲む反射面となっている。このような複数個の凹部９が、図１に示すようにマトリックス状に配置されている。図１に示すように、ストライプ状に形成された各金属層の間を破線１５ｂに沿って、回転する電鋳ブレード６ａを相対移動させることにより切断するとともに、破線１５ａに沿って、回転する電鋳ブレード６ａを相対移動させることにより各凹部９の間の金属層３を通って発光装置材１９を切断する。電鋳ブレード６ａの直径は、例えば約２インチ〜３インチであり、その厚みは、例えば約数十μｍ〜数百μｍである。電鋳ブレード６ａの周縁には、粒状のダイヤモンドが付着している。発光装置材１９は、その端面を切断基準にして、電鋳ブレード６ａにより切り出す。端面を切断基準にして切断することにより、寸法精度を向上させることができる。
また、発光装置材１９の端部で貫通穴を形成し、その孔を表あるいは裏で、切断用のモニターで認識し、切断基準とすることで、寸法精度を向上させることができる。ただし、前述およびこの場合は、まず、表側で、貫通孔あるいは端面から直近のカップ状の凹部９のリフレクター切断箇所までの距離を計測し、貫通穴もしくは端面からこの距離部を補正した上で裏側の切断を所定ピッチで行うが、貫通孔や切断箇所の中心を切断用のモニターで認識する際の誤差で、裏、表で多少、切断位置に誤差がでてしまう。
この誤差をなくすために、複数のカップ状の凹部９のうち、発光装置材１９の端に位置する凹部９のガラエポ基板を取り除き、ＬＥＤチップの搭載面を切断用のモニターの認識に使用し、搭載面とリフレクター切断箇所間の距離の設計値を使用して切断を行う。
この設計値に対する作製精度が多層配線樹脂層の製造工程の精度で決まり、上記の距離計測の精度に比べて、精度が高いので寸法精度をより向上させることができる。
図３（ａ）〜図３（ｄ）は、発光装置材１９に設けられた積層基板の切断方法を説明するための断面図である。図４は、上記積層基板の切断方法によって製造された発光装置１ａの構成を示す断面図である。図５は、発光装置１ａの外観を示す斜視図である。
図３（ａ）を参照すると、まず、裏面電極４に粘着シート２０を貼り付けて発光装置材１９を固定する。そして、超硬ブレード６ｂにより、凹部９の間の金属層３の表面から、金属層３と積層基板２との間の界面に到達する直前まで金属層３を切削して切断溝５ａ（図３（ｂ））を形成する。超硬ブレード６ｂは、超硬合金によって構成されており、その円周上には、爪状の鋸刃が形成されている。超硬合金は、タングステンカーバイドとコバルトとを含む。超硬ブレード６ｂによれば、金属を良好に切削することができる。
図３（ｂ）を参照すると、次に、超硬ブレード６ｂよりも薄い電鋳ブレード６ａにより、金属層３の厚みの残りを切削し、さらに積層基板２の厚みの途中まで切削して切断溝５ｂ（図３（ｃ））を形成する。
図３（ｃ）、図３（ｄ）、図４及び図５を参照すると、粘着シート２０を裏面電極４から引き剥がし、発光装置材１９をひっくり返して、粘着シート２０を金属層３の表面に貼り付けて固定する。その後、電鋳ブレード６ａよりも薄い電鋳ブレード６ｃにより、裏面電極４及び積層基板２を切削して切断溝５ｂに到達する切断溝５ｃを形成する。切断溝５ａと切断溝５ｂとの間の金属層３の端面には、段差８ｂが形成される。切断溝５ｂと切断溝５ｃとの間の積層基板２の端面には、段差８ａが形成される。このように、切断溝５ａは、金属層３に形成され、切断溝５ｂは、金属層３と積層基板２とを跨いで形成され、切断溝５ｃは、積層基板２から裏面電極４を貫通して形成される。切断溝５ａの幅は、切断溝５ｂの幅よりも広く、切断溝５ｂの幅は、切断溝５ｃの幅よりも広い。このようにして、発光装置１ａが製造される。発光装置１ａの幅寸法Ｗ１は、例えば３ｍｍ〜５ｍｍである。
このようにして製造された発光装置１ａの金属層３（金属リフレクター）は、凹部９内に設けられた図示しないＬＥＤチップのアノードの電位とカソードの電位とのいずれかの電位を有している。発光装置１ａは、その端面を実装面として、バックライト装置の反射シートに実装される。端面には、図４に示すように段差８ａ・８ｂが形成されているので、金属層３（金属リフレクター）の端面と反射シートの実装面とは接触せず、積層基板２のガラエポ基板が反射シートの実装面と接触する。
図６（ａ）〜図６（ｃ）は、上記積層基板の他の切断方法を説明するための断面図である。図７は、上記積層基板の他の切断方法によって製造された発光装置１ｂの構成を示す断面図である。まず、図６（ａ）に示すように、裏面電極４側から積層基板２の厚みの途中まで、電鋳ブレード６ｄにより切削して切断溝５ｄを形成する。
そして、図６（ｂ）に示すように、発光装置材をひっくり返して、裏面電極４に粘着シート２０を貼り付ける。次に、電鋳ブレード６ｄよりも薄い電鋳ブレード６ｅを、金属層３から積層基板２を通って粘着シート２０まで到達させて切削し、切断溝５ｅを形成して図７に示す発光装置１ｂを製造する。発光装置１ｂの幅寸法Ｗ２は、例えば３ｍｍ〜５ｍｍである。
図６（ｂ）に示すように、電鋳ブレード６ｅを粘着シート２０に到達させて切削すると、粘着シート２０のドレス効果により、電鋳ブレード６ｅの目詰まりが除去され、粘着シート２０に到達させないで切削するよりも低い消費電流で切削することができる。
図１に示す破線１５ａに沿ってブレードにより切削すると、金属層３の破線１５ａに沿った端面にもブレードの回転方向に向かってバリが生じる。ブレードの半径方向に沿ってブレードに超音波を印加すると、ブレードが半径方向に縮んで生じた隙間に水を浸入させることができ、バリを低減させることができる。
切断溝５ｄと切断溝５ｅとの間の積層基板２の端面には、段差８ｃが形成される。このように、切断溝５ｄは、裏面電極４と積層基板２とを跨いで形成され、切断溝５ｅは、金属層３と積層基板２とを跨いで形成される。切断溝５ｄの幅は、切断溝５ｅの幅よりも広い。
このようにして製造された発光装置１ｂの金属層３（金属リフレクター）は、凹部９内に設けられた図示しないＬＥＤチップのアノードの電位とカソードの電位とのいずれの電位も有しておらず、無電位である。発光装置１ｂは、その端面を実装面として、バックライト装置の反射シートに実装される。端面には、図７に示すように段差８ｃが形成されているので、金属層３（金属リフレクター）の端面が、反射シートの実装面と接触する。このため、金属リフレクター内の図示しないＬＥＤから発生した熱を良好に放熱することができ、放熱性がよい。
図４及び図５に示す発光装置１ａまたは図７に示す発光装置１ｂを備えたバックライト装置を構成することができる。バックライト装置は、発光装置１ａと、発光装置１ａに設けられた積層基板２の端面を実装面として発光装置１ａが実装された反射シートと、発光装置１ａから発光された光を散乱させて液晶パネルを照射する導光板とを備えている。
バックライト装置は、発光装置１ｂと、発光装置１ｂに設けられた金属層３の端面を実装面として実装された反射シートと、導光板とを備えるように構成してもよい。
本発明は上述した実施形態に限定されるものではなく、請求項に示した範囲で種々の変更が可能である。すなわち、請求項に示した範囲で適宜変更した技術的手段を組み合わせて得られる実施形態についても本発明の技術的範囲に含まれる。
本発明は、表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板の切断方法、この積層基板を備えた半導体装置の製造方法、半導体装置、発光装置及びバックライト装置に適用することができる。
本実施の形態に係る発光装置材の外観を示す斜視図である。 （ａ）は上記発光装置材の構成を説明するための平面図であり。（ｂ）は（ａ）に示す断面ＡＡに沿った断面図である。 （ａ）〜（ｄ）は、上記発光装置材に設けられた積層基板の切断方法を説明するための断面図である。 上記積層基板の切断方法によって製造された発光装置の構成を示す断面図である。 上記発光装置の外観を示す斜視図である。 （ａ）〜（ｃ）は、上記積層基板の他の切断方法を説明するための断面図である。 上記積層基板の他の切断方法によって製造された発光装置の構成を示す断面図である。 （ａ）〜（ｃ）は、従来の積層基板の切断方法を説明するための断面図である。 （ａ）〜（ｂ）は、従来の積層基板の他の切断方法を説明するための断面図である。 （ａ）〜（ｂ）は、従来の積層基板のさらに他の切断方法を説明するための断面図である。 （ａ）は従来の積層基板のさらに他の切断方法を説明するための平面図であり、（ｂ）は（ａ）における断面ＡＡに沿った断面図である。
符号の説明
１ 発光装置
２ 積層基板
３ 金属層（第１金属層）
４ 裏面電極（第２金属層）
５ａ、５ｂ 切断溝（第１切断溝）
５ｃ 切断溝（第２切断溝）
５ｄ 切断溝（第１切断溝）
５ｅ 切断溝（第２切断溝）
６ａ、６ｃ〜６ｅ 電鋳ブレード
７ 粘着シート
８ａ、８ｂ、８ｃ 段差
９ 凹部
１０ 多層配線樹脂層
１１ ガラエポ基板
１５ａ、１５ｂ 破線
１６ ＬＥＤチップ搭載面
１７ 樹脂層
１８ 配線層
１９ 発光装置材
２０ 粘着シート

Claims (19)

  1. 表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を切断する方法において、
    前記第１金属層側、及び前記第２金属層側からそれぞれ前記積層基板の厚みの途中まで切断する工程を含み、
    前記第１金属層側からの切りしろの幅と前記第２金属層側からの切りしろの幅とが、互いに異なることを特徴とする積層基板の切断方法。
  2. 前記第１金属層側からの切りしろの幅よりも前記第２金属層側からの切りしろの幅の方が小さい請求項１に記載の積層基板の切断方法。
  3. 前記第１金属層側からの切りしろの幅よりも前記第２金属層側からの切りしろの幅の方が大きい請求項１に記載の積層基板の切断方法。
  4. 幅の広い切りしろよりも内側に幅の狭い切りしろが位置するように切断する請求項１に記載の積層基板の切断方法。
  5. 最後の切断工程の切りしろ幅は、他の切断工程の切りしろ幅よりも小さい請求項１に記載の積層基板の切断方法。
  6. 前記第１金属層と前記積層基板との間の界面は、第１金属層側から切断し、
    前記第２金属層と前記積層基板との間の界面は、第２金属層側から切断する請求項１に記載の積層基板の切断方法。
  7. 前記第１金属層は、前記第２金属層よりも厚い請求項１に記載の積層基板の切断方法。
  8. 前記第１金属層は、超硬ブレードによって切断する請求項１に記載の積層基板の切断方法。
  9. 前記ブレードの半径方向に沿って超音波を前記ブレードに印加しながら切断する請求項８に記載の積層基板の切断方法。
  10. 前記積層基板は、異なる材料が積層された多層基板である請求項１に記載の積層基板の切断方法。
  11. 前記積層基板は、ガラスエポキシ基板を含む請求項１に記載の積層基板の切断方法。
  12. 前記積層基板は、多層配線樹脂層を含む請求項１に記載の積層基板の切断方法。
  13. 前記切断する工程は、前記第１金属層側から前記積層基板の厚みの途中まで切断して第１切断溝を形成する工程と、
    前記第２金属層側から前記第１切断溝に到達する第２切断溝を形成する工程とを含み、
    前記第１切断溝を形成する工程は、超硬ブレードによって前記第１金属層を前記積層基板に到達する直前まで切断する工程を含む請求項１に記載の積層基板の切断方法。
  14. 前記切断する工程は、前記第２金属層側から前記積層基板の厚みの途中まで切断して第１切断溝を形成する工程と、
    前記第１金属層側から前記第１切断溝に到達する第２切断溝を形成する工程とを含み、
    前記第２切断溝を形成する工程は、前記第２金属層側に貼り付けられた粘着シートにブレードを切り込ませながら前記第２切断溝を形成する請求項１に記載の積層基板の切断方法。
  15. 表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を備えた半導体装置の製造方法であって、
    前記第１金属層側、及び前記第２金属層側からそれぞれ前記積層基板の厚みの途中まで切断する工程を含み、
    前記第１金属層側からの切りしろの幅と前記第２金属層側からの切りしろの幅とが、互いに異なることを特徴とする半導体装置の製造方法。
  16. 表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を備えた半導体装置の製造方法であって、前記第１金属層側、前記第２金属層側からそれぞれ前記積層基板の厚みの途中まで前記積層基板を切断する工程を含み、前記第１金属層側からの切りしろの幅と前記第２金属層側からの切りしろの幅とが互いに異なる製造方法によって製造されたことを特徴とする半導体装置。
  17. 表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を備えた発光装置であって、前記第１金属層には、発光素子が配置されたカップ状の凹部が形成されており、前記第１金属層側、前記第２金属層側からそれぞれ前記積層基板の厚みの途中まで前記積層基板を切断する工程を含み、前記第１金属層側からの切りしろの幅と前記第２金属層側からの切りしろの幅とが、互いに異なる製造方法によって製造された発光装置であって、
    前記第１金属層側からの切りしろと前記第２金属層側からの切りしろとが出会う前記積層基板の端面の位置に段差が形成されていることを特徴とする発光装置。
  18. 前記第１金属層の端面に、さらに段差が前記積層基板に隣接して形成されている請求項１７記載の発光装置。
  19. 表面に第１金属層が形成され、裏面に第２金属層が形成された積層基板を備えた発光装置であって、前記第１金属層には、発光素子が配置されたカップ状の凹部が形成されており、前記第１金属層側、前記第２金属層側からそれぞれ前記積層基板の厚みの途中まで切断する工程を含み、前記第１金属層側からの切りしろの幅と前記第２金属層側からの切りしろの幅とが互いに異なる製造方法によって製造された発光装置であって、前記第１金属層側からの切りしろと前記第２金属層側からの切りしろとが出会う前記積層基板の端面の位置に段差が形成されている発光装置と、
    前記発光装置に設けられた積層基板の端面を実装面として前記発光装置が実装された反射シートと、
    前記発光装置から発光された光を散乱させて液晶パネルを照射する導光板とを備えたことを特徴とするバックライト装置。
JP2007129791A 2007-05-15 2007-05-15 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置 Pending JP2008288285A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2007129791A JP2008288285A (ja) 2007-05-15 2007-05-15 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置
US12/119,920 US20090026620A1 (en) 2007-05-15 2008-05-13 Method for cutting multilayer substrate, method for manufacturing semiconductor device, semiconductor device, light emitting device, and backlight device
CNA2008100995175A CN101308801A (zh) 2007-05-15 2008-05-13 叠层基板的裁切方法、半导体器件及其制法、发光装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007129791A JP2008288285A (ja) 2007-05-15 2007-05-15 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置

Publications (1)

Publication Number Publication Date
JP2008288285A true JP2008288285A (ja) 2008-11-27

Family

ID=40125155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007129791A Pending JP2008288285A (ja) 2007-05-15 2007-05-15 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置

Country Status (3)

Country Link
US (1) US20090026620A1 (ja)
JP (1) JP2008288285A (ja)
CN (1) CN101308801A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015061003A (ja) * 2013-09-20 2015-03-30 日本シイエムケイ株式会社 リジッドフレックス多層プリント配線板の製造方法
JP2020093349A (ja) * 2018-12-13 2020-06-18 株式会社ディスコ 金属板の加工方法

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5259336B2 (ja) * 2008-10-23 2013-08-07 ルネサスエレクトロニクス株式会社 半導体装置及び半導体装置の製造方法
EP2384269B1 (en) * 2008-12-23 2018-09-26 Trelleborg Sealing Solutions Kalmar AB A method of forming a cutting line partially through a multilayer plate structure.
JP2010177568A (ja) * 2009-01-30 2010-08-12 Panasonic Corp 半導体装置およびそれを用いた電子機器、ならびに半導体装置の製造方法
DE102011018295B4 (de) * 2011-04-20 2021-06-24 Austriamicrosystems Ag Verfahren zum Schneiden eines Trägers für elektrische Bauelemente
JP2013069814A (ja) * 2011-09-21 2013-04-18 Renesas Electronics Corp 半導体装置の製造方法
KR20160032221A (ko) * 2013-07-18 2016-03-23 코닌클리케 필립스 엔.브이. 발광 디바이스들의 웨이퍼의 다이싱
US9755105B2 (en) * 2015-01-30 2017-09-05 Nichia Corporation Method for producing light emitting device
EP3407379A4 (en) * 2016-01-22 2019-10-09 Toppan Printing Co., Ltd. SUBSTRATE FOR PACKAGING AND METHOD FOR PRODUCING THE SAID SUBSTRATE
CN109311676B (zh) * 2016-06-07 2022-03-25 株式会社钟化 石墨片加工物及石墨片加工物的制造方法
US10242912B2 (en) * 2016-07-08 2019-03-26 Analog Devices, Inc. Integrated device dies and methods for singulating the same
US10483239B2 (en) 2016-12-20 2019-11-19 Sandisk Semiconductor (Shanghai) Co. Ltd. Semiconductor device including dual pad wire bond interconnection
CN108206169B (zh) * 2016-12-20 2020-06-02 晟碟半导体（上海）有限公司 包含在裸芯边缘处的裸芯接合垫的半导体装置
CN112748594B (zh) * 2019-10-30 2023-01-24 京东方科技集团股份有限公司 一种显示母板及其制备方法和显示面板制备方法
CN114180822B (zh) * 2021-12-08 2024-03-12 华天慧创科技（西安）有限公司 一种晶圆级堆叠结构光学玻璃的切割方法

Family Cites Families (58)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3972113A (en) * 1973-05-14 1976-08-03 Mitsubishi Denki Kabushiki Kaisha Process of producing semiconductor devices
FR2567709B1 (fr) * 1984-07-11 1990-11-09 Nec Corp Ensemble a paillette comprenant un substrat de cablage multi-couche
US4863560A (en) * 1988-08-22 1989-09-05 Xerox Corp Fabrication of silicon structures by single side, multiple step etching process
US5202841A (en) * 1989-07-14 1993-04-13 Mitsubishi Denki Kabushiki Kaisha Layout pattern verification system
US4961821A (en) * 1989-11-22 1990-10-09 Xerox Corporation Ode through holes and butt edges without edge dicing
US5369594A (en) * 1992-06-18 1994-11-29 International Business Machines Corporation Conjugate gradient method in computer-aided circuit design
US5387314A (en) * 1993-01-25 1995-02-07 Hewlett-Packard Company Fabrication of ink fill slots in thermal ink-jet printheads utilizing chemical micromachining
US5447871A (en) * 1993-03-05 1995-09-05 Goldstein; Edward F. Electrically conductive interconnection through a body of semiconductor material
US5391236A (en) * 1993-07-30 1995-02-21 Spectrolab, Inc. Photovoltaic microarray structure and fabrication method
JP3374880B2 (ja) * 1994-10-26 2003-02-10 三菱電機株式会社 半導体装置の製造方法、及び半導体装置
US5903469A (en) * 1994-11-08 1999-05-11 Synopsys, Inc. Method of extracting layout parasitics for nets of an integrated circuit using a connectivity-based approach
JPH08292938A (ja) * 1995-02-24 1996-11-05 Fujitsu Ltd 有限要素メッシュ発生方法及び装置、並びに解析方法及び装置
US5658471A (en) * 1995-09-22 1997-08-19 Lexmark International, Inc. Fabrication of thermal ink-jet feed slots in a silicon substrate
DE19601261C1 (de) * 1996-01-16 1997-04-10 Itt Ind Gmbh Deutsche Verfahren und Hilfsvorrichtung zum Herstellen von Halbleiterschaltungselementen
US6185722B1 (en) * 1997-03-20 2001-02-06 International Business Machines Corporation Three dimensional track-based parasitic extraction
JPH10275936A (ja) * 1997-03-28 1998-10-13 Rohm Co Ltd 半導体発光素子の製法
US6061508A (en) * 1997-07-03 2000-05-09 International Business Machines Corporation Modeling and processing of on-chip interconnect capacitance
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
US6271102B1 (en) * 1998-02-27 2001-08-07 International Business Machines Corporation Method and system for dicing wafers, and semiconductor structures incorporating the products thereof
US6154716A (en) * 1998-07-29 2000-11-28 Lucent Technologies - Inc. System and method for simulating electronic circuits
US6687658B1 (en) * 1998-09-01 2004-02-03 Agere Systems, Inc. Apparatus and method for reduced-order modeling of time-varying systems and computer storage medium containing the same
JP4540150B2 (ja) * 1998-09-30 2010-09-08 日東電工株式会社 熱剥離型粘着シート
US6444138B1 (en) * 1999-06-16 2002-09-03 James E. Moon Method of fabricating microelectromechanical and microfluidic devices
US6381730B1 (en) * 1999-07-09 2002-04-30 Sequence Design, Inc. Method and system for extraction of parasitic interconnect impedance including inductance
US6538210B2 (en) * 1999-12-20 2003-03-25 Matsushita Electric Industrial Co., Ltd. Circuit component built-in module, radio device having the same, and method for producing the same
US6436807B1 (en) * 2000-01-18 2002-08-20 Agere Systems Guardian Corp. Method for making an interconnect layer and a semiconductor device including the same
US6477686B1 (en) * 2000-04-27 2002-11-05 International Business Machines Corporation Method of calculating 3-dimensional fringe characteristics using specially formed extension shapes
KR20020009828A (ko) * 2000-07-27 2002-02-02 윤종용 잉크 젯 프린트 헤드의 비아홀 형성방법
KR100378195B1 (ko) * 2001-02-21 2003-03-29 삼성전자주식회사 패턴의 밀도에 연속적으로 조절되는 밀도를 갖는 더미패턴군들을 포함하는 마스크용 데이터 생성 방법 및그러한 생성 방법이 저장된 기록매체
DE10116328A1 (de) * 2001-04-02 2002-10-17 Infineon Technologies Ag Verfahren zur Verifikation eines Layouts einer integrierten Schaltung mit Hilfe eines Rechners sowie dessen Anwendung zur Herstellung einer integrierten Schaltung
JP2002368088A (ja) * 2001-06-05 2002-12-20 Fujitsu Ltd ダミーパターン発生工程とｌｃｒ抽出工程とを有するｌｓｉ設計方法及びそれを行うコンピュータプログラム
US20030085715A1 (en) * 2001-08-15 2003-05-08 David Lubkeman System and method for locating a fault on ungrounded and high-impedance grounded power systems
JP2003151924A (ja) * 2001-08-28 2003-05-23 Tokyo Seimitsu Co Ltd ダイシング方法およびダイシング装置
US6618846B2 (en) * 2001-08-31 2003-09-09 Synopsys, Inc. Estimating capacitance effects in integrated circuits using congestion estimations
KR100396900B1 (ko) * 2001-12-11 2003-09-02 삼성전자주식회사 반도체 집적 회로의 배선 캐패시턴스 추출 방법 및 이를기록한 기록 매체
US6911155B2 (en) * 2002-01-31 2005-06-28 Hewlett-Packard Development Company, L.P. Methods and systems for forming slots in a substrate
AU2003220941A1 (en) * 2002-03-20 2003-09-29 J.S.T. Mfg. Co., Ltd. Flexible good conductive layer and anisotropic conductive sheet comprising same
US20030229875A1 (en) * 2002-06-07 2003-12-11 Smith Taber H. Use of models in integrated circuit fabrication
US7152215B2 (en) * 2002-06-07 2006-12-19 Praesagus, Inc. Dummy fill for integrated circuits
JP4182199B2 (ja) * 2002-06-28 2008-11-19 富士通マイクロエレクトロニクス株式会社 半導体装置の設計方法、半導体装置の設計プログラム及び半導体設計装置
US6763504B2 (en) * 2002-09-06 2004-07-13 International Business Machines Corporation Method for reducing RC parasitics in interconnect networks of an integrated circuit
US20040049754A1 (en) * 2002-09-06 2004-03-11 Sun Microsystems, Inc. Method and apparatus for filling and connecting filler material in a layout
US6961915B2 (en) * 2002-11-06 2005-11-01 Lsi Logic Corporation Design methodology for dummy lines
US20040098688A1 (en) * 2002-11-19 2004-05-20 Cadence Design Systems, Inc. Method, system, and article of manufacture for implementing long wire metal-fill
US7231624B2 (en) * 2002-11-19 2007-06-12 Cadence Design Systems, Inc. Method, system, and article of manufacture for implementing metal-fill with power or ground connection
JP2004227673A (ja) * 2003-01-23 2004-08-12 Tdk Corp 切り込み形成機および光記録媒体製造装置
JP2004240801A (ja) * 2003-02-07 2004-08-26 Renesas Technology Corp 半導体集積回路の寄生容量抽出装置及び寄生容量抽出方法
US20050027491A1 (en) * 2003-07-29 2005-02-03 Telefonaktiebolaget Lm Ericsson (Publ) Symbolic analysis of electrical circuits for application in telecommunications
JP4753170B2 (ja) * 2004-03-05 2011-08-24 三洋電機株式会社 半導体装置及びその製造方法
JP2005252196A (ja) * 2004-03-08 2005-09-15 Toshiba Corp 半導体装置及びその製造方法
JP4938998B2 (ja) * 2004-06-07 2012-05-23 富士通株式会社 基板及び積層体の切断方法、並びに積層体の製造方法
TWI235019B (en) * 2004-07-27 2005-06-21 Unimicron Technology Corp Process of conductive column and circuit board with conductive column
US7598167B2 (en) * 2004-08-24 2009-10-06 Micron Technology, Inc. Method of forming vias in semiconductor substrates without damaging active regions thereof and resulting structures
US7306975B2 (en) * 2005-07-01 2007-12-11 Texas Instruments Incorporated Semiconductor wafer cutting blade and method
JP2007088155A (ja) * 2005-09-21 2007-04-05 Stanley Electric Co Ltd 表面実装型ｌｅｄ基板
JP5214128B2 (ja) * 2005-11-22 2013-06-19 シャープ株式会社 発光素子及び発光素子を備えたバックライトユニット
JP2007194469A (ja) * 2006-01-20 2007-08-02 Renesas Technology Corp 半導体装置の製造方法
US8159828B2 (en) * 2007-02-23 2012-04-17 Alpha & Omega Semiconductor, Inc. Low profile flip chip power module and method of making

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015061003A (ja) * 2013-09-20 2015-03-30 日本シイエムケイ株式会社 リジッドフレックス多層プリント配線板の製造方法
JP2020093349A (ja) * 2018-12-13 2020-06-18 株式会社ディスコ 金属板の加工方法

Also Published As

Publication number Publication date
CN101308801A (zh) 2008-11-19
US20090026620A1 (en) 2009-01-29

Similar Documents

Publication Publication Date Title
JP2008288285A (ja) 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置
JP5108496B2 (ja) 回路基板およびその製造方法、回路装置およびその製造方法
TWI532142B (zh) Manufacturing method of semiconductor device
JP4488733B2 (ja) 回路基板の製造方法および混成集積回路装置の製造方法。
CN205609512U (zh) 半导体封装体
JP2007036014A (ja) 回路装置
JP5864739B2 (ja) フィルム配線基板および発光装置
TWI403234B (zh) 安裝基板及使用該基板之薄型發光裝置的製造方法
KR20050030550A (ko) 혼성 집적 회로 장치 및 그 제조 방법
CN1937269A (zh) 表面安装型led基板
JP5103805B2 (ja) 発光装置及びその製造方法
US9282629B2 (en) Wiring substrate and semiconductor package
KR100637819B1 (ko) 혼성 집적 회로 장치 및 그 제조 방법
JP2010278309A (ja) 回路基板の製造方法および回路装置の製造方法
JP4606447B2 (ja) 中板の金属基板の製造方法。
JP2006100750A (ja) 回路装置およびその製造方法
JP2004006585A (ja) 混成集積回路装置の製造方法
JP7382354B2 (ja) 半導体装置、および、半導体装置の製造方法
JP4699043B2 (ja) 基板の製造方法
CN102931165B (zh) 封装基板的制造方法
JP2009099661A (ja) 配線基板の個片化方法およびパッケージ用基板
JP2005123606A (ja) 混成集積回路装置およびその製造方法
JP7086903B2 (ja) 発光装置
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
JP2010103297A (ja) 半導体装置及び半導体装置の製造方法