CN1937269A - 表面安装型led基板 - Google Patents

表面安装型led基板 Download PDF

Info

Publication number
CN1937269A
CN1937269A CN200610138935.1A CN200610138935A CN1937269A CN 1937269 A CN1937269 A CN 1937269A CN 200610138935 A CN200610138935 A CN 200610138935A CN 1937269 A CN1937269 A CN 1937269A
Authority
CN
China
Prior art keywords
led
surface mounting
substrate
conductor
cutting
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN200610138935.1A
Other languages
English (en)
Other versions
CN1937269B (zh
Inventor
小川芳宏
上野一彦
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Stanley Electric Co Ltd
Original Assignee
Stanley Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Stanley Electric Co Ltd filed Critical Stanley Electric Co Ltd
Publication of CN1937269A publication Critical patent/CN1937269A/zh
Application granted granted Critical
Publication of CN1937269B publication Critical patent/CN1937269B/zh
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

本发明提供表面安装型LED基板，其在利用切割装置的切割刀具将可获取多个的表面安装型LED分离/分割为单个的表面安装型LED时，不需变更以往的制造步骤及制造成本，且不影响批量生产性，即可降低飞边的产生。在可获取多个表面安装型LED的表面安装型LED基板(1)中，在从安装有LED芯片的表面侧经过侧面侧绕到背面侧的导体图形(3a、3b)，至少在将所述绕到背面侧的导体图形(3a、3b)的至少切断线上设置保护层(5)，该切断线用于将所述可获取多个的表面安装型LED分离/分割为单个表面安装型LED，由此，在切断可获取多个的表面安装型LED时，利用保护层(5)抑制产生于导体图形(3a、3b)的切断面的飞边。

Description

表面安装型LED基板
技术领域
本发明涉及表面安装型LED基板，具体讲涉及在表面安装型LED的制造步骤之一的切割步骤中，在利用切割刀具切断基板时，采取了抑制构成基板的导体图形的切断面产生飞边(バリ)的措施的表面安装型LED基板。
背景技术
表面安装型LED大致经过如下制造步骤制作。即，在表面形成有导体图形的可获取多个的基板上，通过导电性粘接剂保持规定间隔地芯片焊接(die bonding)多个LED芯片，再通过焊线对芯片焊接后的LED芯片进行引线焊接(wire bonding)。然后，利用密封树脂进行树脂密封以覆盖LED芯片和焊线。
这样，在可获取多个的基板上形成有通过基板及密封树脂成为一体的可获取多个的多个表面安装型LED。将它们保持规定间隔，利用切割装置的切割刀具同时切断基板和密封树脂后，完成被分离/分割为单个的表面安装型LED。
可是，经过上述制造步骤完成的表面安装型LED存在缺陷。即，其是在切割可获取多个的基板时产生的，由基板的结构引起的。
因此，说明在表面安装型LED中使用的普通基板的结构。作为构成基板的基础的基体材料，使用纸酚醛、纸环氧树脂、玻璃环氧树脂、陶瓷等绝缘体、或者铝、铁等金属。并且，在基体材料的一个表面或两面粘贴有铜箔，通过蚀刻去除该铜箔的无用部分而保留必要部分，由此形成采用铜箔的导体图形。
该情况时，根据需要，有时也在导体图形上依次实施铜、镍和金的电镀处理。特别是在利用焊线通过引线焊接进行LED芯片和导体图形的电极连接时，成为可靠进行焊线与两个电极的接合的有效手段。
在利用切割装置的切割刀具切割形成于上述结构的可获取多个的基板上的多个表面安装型LED时，在形成于基板上的导体图形被切割刀具切断时，在导体图形的切断面产生飞边。
特别是在表面安装型LED的下方伸出的飞边，在将表面安装型LED安装在母板(mother board)上时成为确保相对于母板的平面度的障碍，导致表面安装型LED以没有再现性和统一性的分散的方向被安装，并且还妨碍可靠安装。
其结果，被安装在母板上的表面安装型LED不能满足对该表面安装型LED要求的各种光学特性，破坏对安装的可靠性，因此成为产生因母板的性能不良造成的成品率降低的原因的可能性较大。
因此，在切割基板时，为了极力抑制产生于导体图形的切断面的飞边或者完全不产生飞边，提出如下方法。
首先，在前者情况下，一般采取的方法如图9(a)所示，多个LED芯片50和焊线51分别进行芯片焊接和引线焊接，把利用由透光性树脂构成的密封树脂52将它们树脂密封后的可获取多个的基板53设置在柔软的有机类切割座54上。并且，对于与有机类切割座54一起移动的所获取的多个表面安装型LED 60，利用切割装置的从密封树脂52侧朝向基板53侧旋转的切割刀具55同时切割密封树脂52和基板53。
在这种切割方法中，切割座54比较柔软，所以不能抑制基板53的朝向下方的导体图形57的切断面产生飞边58，对飞边的产生基本没有抑制效果。
并且，如图9(b)所示，把密封树脂52的上表面侧设置在柔软的有机类切割座54上，对于与有机类切割座54一起移动的所获取的多个表面安装型LED 60，利用切割装置的从基板53侧朝向密封树脂52侧旋转的切割刀具55同时切割基板53和密封树脂52。
在这种切割方法中，虽然可以降低基板53的朝向下方的导体图形57的切断面的飞边58的产生量，但不能在该状态下进行产品的外观检查，且在切割时，所设置的密封树脂52部分有可能因切割刀具55的压力、振动等而从切割座54剥落。
另外，如图9(c)所示，在冰56的大致平坦面上粘贴可获取多个的基板53，对于与大致平坦的冰56一起移动的所获取的多个表面安装型LED 60，利用切割装置的从密封树脂52侧朝向基板53侧旋转的切割刀具55同时切割密封树脂52和基板53。
在这种切割方法中，基板53的下表面接触硬质部件，能够抑制基板53的朝向下方的导体图形57的切断面产生飞边58，但将基板粘贴(固定)在冰56的大致平坦面上需要时间，在批量生产性方面有欠缺。
另一方面，后者的在切割时完全不产生飞边的方法，如图10所示，关于飞边的产生最成为问题的基板53的下表面的导体图形57，至少去除成为切割的切断线59的位置的导体图形，不切断导体图形即能够切割(例如参照专利文献1。)。
专利文献1：日本特开2002-222997号公报
可是，图10所示的方法需要以切割宽度(切割刀具厚度)以上的宽度设计导体图形被去除的部分。其结果，形成于表面安装型LED的基板下表面侧的导体图形的面积减小，产品相对于应力的强度降低，并且在通过导电性部件把产品安装在母板上时，成为产品侧的接合电极的导体图形的面积减小，所以产生固定力相对于横方向的加重的降低。
发明内容
因此，本发明就是鉴于上述问题而提出的，其目的在于，提供如下的表面安装型LED基板：放置在可获取多个的基板上的多个LED芯片通过密封树脂成为一体，在利用切割装置的切割刀具将可获取多个的多个表面安装型LED分离/分割为单个的表面安装型LED时，不需变更以往的制造步骤及制造成本，且不影响批量生产性，即可降低飞边的产生。
为了解决上述课题，本发明之一的表面安装型LED基板，利用密封树脂对保持规定间隔安装的多个LED芯片进行了树脂密封，可以获取多个表面安装型LED，其特征在于，所述表面安装型LED基板形成有从安装了LED芯片的表面侧经过侧面侧绕到背面侧的导体图形，至少在所述绕到背面侧的导体图形上的至少切断线上形成有保护(resist)层，该切断线用于将所述可以获取多个的表面安装型LED分离/分割为单个的表面安装型LED。
并且，本发明之二的特征在于，在本发明之一的表面安装型LED基板中，对所述导体图形的形成有所述保护层的部分以外实施了镀金。
本发明在可获取多个表面安装型LED的表面安装型LED基板中，在从安装有LED芯片的表面侧经过侧面侧绕到背面侧的导体图形中，至少在将所述绕到背面侧的导体图形上的至少切断线上设置保护层，该切断线用于将所述可获取多个的表面安装型LED分离/分割为单个表面安装型LED。
因此，产生于导体图形的切断面的飞边被保护层抑制，不会从该保护膜突出到外部。
其结果，使用了本发明的表面安装型LED基板的表面安装型LED，在安装于母板上时，能够以可靠稳定的状态放置在母板的安装面上。因此，安装在母板上的表面安装型LED表现具有再现性的稳定的光学特性，并且可以实现针对安装的可靠性，可以发挥确保母板的成品率的作用。
并且，对于放置在可获取多个的基板上的多个LED芯片通过密封树脂成为一体而可获取多个的多个表面安装型LED，利用切割装置的切割刀具分离/分割为单个表面安装型LED时，不需变更以往的制造步骤及制造成本，且不影响批量生产性，即可降低飞边的产生。
附图说明
图1是从表面侧表示本发明的表面安装型LED用基板的实施方式的立体图。
图2是从背面侧表示本发明的表面安装型LED用基板的实施方式的立体图。
图3是从表面侧表示使用本发明的表面安装型LED用基板所获取的多个表面安装型LED的立体图。
图4是从背面侧表示使用本发明的表面安装型LED用基板所获取的多个表面安装型LED的立体图。
图5是从表面侧表示使用了本发明的表面安装型LED用基板的表面安装型LED的立体图。
图6是从背面侧表示使用了本发明的表面安装型LED用基板的表面安装型LED的立体图。
图7是表示切割使用以往的表面安装型LED用基板所获取的多个表面安装型LED时的状态的主视图。
图8是表示切割使用以往的表面安装型LED用基板所获取的多个表面安装型LED时的状态的主视图。
图9是表示切割使用以往的表面安装型LED用基板所获取的多个表面安装型LED的方法的侧视图。
图10是从背面侧表示以往的表面安装型LED用基板的立体图。
具体实施方式
以下，参照图1～图8具体说明本发明的优选实施方式(对相同部分赋予相同符号)。另外，以下叙述的实施方式是本发明的优选具体示例，所以附加了技术上优选的各种限定，但本发明的范围在以下说明中只要没有特别限定本发明的描述，则不限于这些实施方式。
图1和图2是表示本实施方式的可获取多个的表面安装型LED基板(以下简称为LED基板)的立体图，图1是安装了LED芯片的一侧的图，图2是安装了LED芯片的一侧的相反侧的图。
LED基板1在基体材料2的表面侧(LED芯片的安装面侧)的相对的两缘部形成有一对导体图形3a、3b，各个导体图形3a、3b从基体材料2的缘部经过侧面侧绕到背面侧(LED芯片的安装面的相反面侧)。
基体材料2如在背景技术中叙述的那样，使用纸酚醛、纸环氧树脂、玻璃环氧树脂、陶瓷等绝缘体、或者铝、铁等金属。特别是在使用金属材料时，需要在基体材料和导体图形之间设置绝缘层，以使两者之间不产生短接。
并且，从形成于基体材料2的表面侧的相对的两缘部的一对导体图形3a、3b，分别朝向LED基板1的内侧以规定间隔相互对峙地延伸出导体图形3a、3b，形成了芯片焊盘4a和引线焊盘4b。
另一方面，在绕到基体材料2的背面侧的各个导体图形3a、3b上局部地形成保护膜5，用于局部地覆盖导体图形3a、3b。该情况下，形成有保护膜5的部分至少是，在将在该可获取多个的LED基板上为一体的状态下制造的可获取多个的多个表面安装型LED(以下简称为LED)分离/分割为单个LED时，被切割装置的切割刀具切割的位置。
并且，导体图形3a、3b的被保护膜5覆盖的部分之外的露出部分，被依次实施了铜、镍和金的电镀，这是为了能够确实以较高的可靠性进行芯片焊接、引线焊接和对于LED母板的安装时的锡焊提供等。
另外，在基体材料2上被绕到基体材料2的背面侧的一对导体图形3a、3b夹持的位置，设有由绝缘材料构成的极性标记6，发挥表示导体图形3a、3b的极性的作用。
图3和图4表示把多个LED芯片安装在上述结构的可获取多个的LED基板上，并利用由透光性树脂构成的密封树脂使多个LED成为一体的状态。图3是安装了LED芯片的一侧的立体图，图4是安装了LED芯片的一侧的相反侧的立体图。
在上述结构的可获取多个的LED基板1的芯片焊盘4a上通过导电性粘接剂(未图示)放置LED芯片7，实现LED芯片7的下侧电极和导体图形3a的电连接。LED芯片7的上侧电极通过焊线8连接到引线焊盘4b上，实现LED芯片7的上侧电极和导体图形3b的电连接。
并且，放置在可获取多个的LED基板1上的多个LED芯片7和所布线的多个焊线8被密封树脂9密封成一体而对它们进行覆盖，以便保护LED芯片7不遭受水分、尘埃和气体等外部环境的影响，而且保护焊线8不遭受振动和冲击等机械应力。并且，密封树脂9还在与LED芯片7的光出射面之间形成界面，具有使LED芯片7发出的光从LED芯片7的光出射面有效出射到密封树脂9内的功能。
这样沿着切割线切割可获取多个的LED 10时，分离/分割为图5和图6所示的单个LED。图5是安装了LED芯片的一侧的立体图，图6是安装了LED芯片的一侧的相反侧的立体图。
图5和图6所示的LED已经在上述图1和图2所示的可获取多个的LED基板、以及图3和图4所示的可获取多个的LED各自的说明中具体描述，所以此处省略说明。
可是，在利用切割装置的切割刀具切割图7(a)所示的所获取的多个LED时，在导体图形的切断面产生飞边。特别是产生于绕到LED背面侧的导体图形的切断面的飞边中，如图7(b)所示的LED的朝向下方的飞边在将该LED安装在母板上时，成为使LED处于从母板浮起状态的原因，成为确保相对于母板的平面度的障碍，导致LED以没有再现性和统一性的分散的方向安装，并且妨碍可靠安装。
其结果，被安装在母板上的LED不能满足对该LED要求的各种光学特性，且破坏安装的可靠性，因此成为产生因母板的性能不良造成的成品率降低的原因的可能性较大。
对此，本发明的表面安装型LED基板，在绕到所获取的多个LED背面侧的导体图形上的至少通过切割被切断的部分，形成覆盖该导体图形的保护膜。
因此，如图8(a)所示，在利用切割装置的切割刀具切割所获取的多个LED时，如图8(b)所示，导体图形的飞边被覆盖导体图形的保护膜按压，因此不会从保护膜突出到外部。
因此，使用了本发明的表面安装型LED基板的LED，在安装于母板上时，能够以可靠稳定的状态安装在母板的安装面上。其结果，安装在母板上的LED表现具有再现性的稳定的光学特性，并且可以实现针对安装的可靠性，可以发挥确保母板的成品率的作用。
并且，导体图形的形成有保护膜的部分没有被实施镍和金的电镀，所以该部分的导体图形的厚度比其他部分薄，将产生于切断面的飞边高度也抑制得较低。此外，由于将要产生的飞边也由保护膜按压，所以能够更加可靠地用保护膜抑制飞边。
另外，在利用切割装置的切割刀具，将在可获取多个的LED基板上通过密封树脂成为一体的多个LED分离/分割为单体LED时，不需变更以往的制造步骤及制造成本，且不影响批量生产性，即可降低飞边的产生。

Claims (2)

1.一种表面安装型LED基板，该基板利用密封树脂对保持规定间隔安装的多个LED芯片进行了树脂密封，可以获取多个表面安装型LED，其特征在于，
所述表面安装型LED基板形成有从安装了LED芯片的表面侧经过侧面侧绕到背面侧的导体图形，至少在所述绕到背面侧的导体图形上的至少切断线上形成有保护层，该切断线用于将所述可以获取多个的表面安装型LED分离/分割为单个的表面安装型LED。
2.根据权利要求1所述的表面安装型LED基板，其特征在于，在所述导体图形的形成有所述保护层的部分以外实施了镀金。
CN200610138935.1A 2005-09-21 2006-09-21 表面安装型led基板 Expired - Fee Related CN1937269B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2005274075A JP2007088155A (ja) 2005-09-21 2005-09-21 表面実装型ｌｅｄ基板
JP2005274075 2005-09-21
JP2005-274075 2005-09-21

Publications (2)

Publication Number Publication Date
CN1937269A true CN1937269A (zh) 2007-03-28
CN1937269B CN1937269B (zh) 2010-05-26

Family

ID=37883179

Family Applications (1)

Application Number Title Priority Date Filing Date
CN200610138935.1A Expired - Fee Related CN1937269B (zh) 2005-09-21 2006-09-21 表面安装型led基板

Country Status (3)

Country Link
US (1) US7714346B2 (zh)
JP (1) JP2007088155A (zh)
CN (1) CN1937269B (zh)

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TWI302043B (en) * 2006-06-27 2008-10-11 Everlight Electronics Co Ltd Base structure for ultra-thin light-emitting diode and manufacturing method thereof
JP2008288285A (ja) * 2007-05-15 2008-11-27 Sharp Corp 積層基板の切断方法、半導体装置の製造方法、半導体装置、発光装置及びバックライト装置
JP2008311506A (ja) * 2007-06-15 2008-12-25 Harvatek Corp 高い効率の発光効果を有する発光ダイオードチップの封止方法およびその封止構造
JP4823396B2 (ja) * 2009-06-22 2011-11-24 三菱電機株式会社 半導体パッケージおよび当該半導体パッケージの実装構造
CN102024893B (zh) * 2010-05-29 2012-03-07 比亚迪股份有限公司 衬底、垂直结构led芯片及制备方法
WO2014075002A1 (en) * 2012-11-12 2014-05-15 A Zykin Led spirit connector system and manufacturing method
US10128426B1 (en) 2013-11-11 2018-11-13 Andrey Zykin LS core LED connector system and manufacturing method
US10043783B1 (en) * 2013-11-11 2018-08-07 Andrey Zykin LED spirit system and manufacturing method
JP7029223B2 (ja) * 2016-07-13 2022-03-03 ローム株式会社 半導体発光装置
JP7231450B2 (ja) * 2019-03-18 2023-03-01 ローム株式会社 半導体発光装置

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06132396A (ja) * 1992-10-19 1994-05-13 Rohm Co Ltd ダイシング方法
JP3553405B2 (ja) * 1999-03-03 2004-08-11 ローム株式会社 チップ型電子部品
JP4926337B2 (ja) * 2000-06-28 2012-05-09 アバゴ・テクノロジーズ・ジェネラル・アイピー（シンガポール）プライベート・リミテッド 光源
JP2002222997A (ja) 2001-01-25 2002-08-09 Seiwa Electric Mfg Co Ltd 表面実装型発光ダイオード、及びその製造方法
JP2002223001A (ja) * 2001-01-26 2002-08-09 Nichia Chem Ind Ltd 光電装置
US7244965B2 (en) * 2002-09-04 2007-07-17 Cree Inc, Power surface mount light emitting die package
JP4516320B2 (ja) * 2004-01-08 2010-08-04 シチズン電子株式会社 Ｌｅｄ基板
JP4062358B2 (ja) * 2004-09-16 2008-03-19 日立エーアイシー株式会社 Ｌｅｄ装置

Also Published As

Publication number Publication date
US7714346B2 (en) 2010-05-11
JP2007088155A (ja) 2007-04-05
US20070063204A1 (en) 2007-03-22
CN1937269B (zh) 2010-05-26

Similar Documents

Publication Publication Date Title
CN1937269B (zh) 表面安装型led基板
US7898066B1 (en) Semiconductor device having EMI shielding and method therefor
CN102789994B (zh) 侧面可浸润半导体器件
TWI587457B (zh) 樹脂密封型半導體裝置及其製造方法
JP5400094B2 (ja) 半導体パッケージ及びその実装方法
JP5232394B2 (ja) 半導体装置の製造方法
JP7144157B2 (ja) 半導体装置およびその製造方法
JP2006310630A (ja) 光半導体装置、及び光半導体装置製造方法
JP2006294701A (ja) 半導体装置及びその製造方法
US20180108584A1 (en) Semiconductor Substrate
WO2006109566A1 (ja) 半導体装置
CN109545770B (zh) 半导体封装结构
KR100613792B1 (ko) 혼성 집적 회로 장치 및 그 제조 방법
US20090289342A1 (en) Semiconductor Device and Semiconductor Device Manufacturing Method
KR20150109284A (ko) 반도체 장치 및 그 제조 방법
KR20040040348A (ko) 회로 장치, 회로 모듈 및 회로 장치의 제조 방법
JPWO2009113267A1 (ja) 半導体装置および半導体装置の製造方法
JP2010040894A (ja) 半導体装置および半導体装置の製造方法
JP5178648B2 (ja) パッケージの製造方法、及び半導体装置
JP4357278B2 (ja) 集積回路ダイ製作方法
JP2018085487A (ja) 半導体装置の製造方法および半導体装置
WO2024203110A1 (ja) 半導体装置、および半導体装置の製造方法
JP2005109377A (ja) 半導体装置およびその製造方法
US20240266295A1 (en) Electronic package module and method for fabrication of the same
US20230129628A1 (en) Semiconductor Device Package Having Improved Conductive Stub Coverage

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant
CF01 Termination of patent right due to non-payment of annual fee

Granted publication date: 20100526

Termination date: 20150921

EXPY Termination of patent right or utility model