JP4516320B2 - Ｌｅｄ基板 - Google Patents

Ｌｅｄ基板 Download PDF

Info

Publication number
JP4516320B2
JP4516320B2 JP2004002527A JP2004002527A JP4516320B2 JP 4516320 B2 JP4516320 B2 JP 4516320B2 JP 2004002527 A JP2004002527 A JP 2004002527A JP 2004002527 A JP2004002527 A JP 2004002527A JP 4516320 B2 JP4516320 B2 JP 4516320B2
Authority
JP
Japan
Prior art keywords
led
substrate
insulating substrate
hole
copper foil
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Lifetime
Application number
JP2004002527A
Other languages
English (en)
Other versions
JP2005197479A (ja
Inventor
貞人 今井
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Citizen Electronics Co Ltd
Original Assignee
Citizen Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Citizen Electronics Co Ltd filed Critical Citizen Electronics Co Ltd
Priority to JP2004002527A priority Critical patent/JP4516320B2/ja
Priority to US11/029,389 priority patent/US20050151142A1/en
Publication of JP2005197479A publication Critical patent/JP2005197479A/ja
Application granted granted Critical
Publication of JP4516320B2 publication Critical patent/JP4516320B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01023—Vanadium [V]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12033—Gunn diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Description

この発明は発光ダイオード素子（以下ＬＥＤ素子という。）を基板に搭載して形成される表面実装型の発光ダイオード（以下ＬＥＤという。）のその基板であるＬＥＤ基板に関するものであり、特にスルーホールを有するものに関する。
表面実装型のＬＥＤは、低電力で発光し、実装に適しているところから各種表示パネルの光源、液晶表示装置のバックライトあるいは表面スイッチの光源として広く使用されている。かかるＬＥＤは、ｐ型半導体層とｎ型半導体層がｐ−ｎ接合されたＬＥＤ素子（又はＬＥＤチップ）がＬＥＤ基板に搭載されて形成される。このようなＬＥＤ基板の一例として図５に示すような表面実装型のＬＥＤ基板が知られている（これに類似するものは例えば、特許文献１参照）。
特開平８−２１３６６０ 図１５
ここで、図５（ａ）はＬＥＤ基板１１０を示す断面図であり、図５（ｂ）はそのＬＥＤ基板１１０を用いたＬＥＤ１５０を示す断面図である。図５（ａ）において、１０２は絶縁材よりなる長方形の絶縁基板、１０３、１０４は絶縁基板１０２に設けられた接続電極である。接続電極１０３、１０４は共に、絶縁基板１０２の上面から側面を経て、その下面にまで形成されている。このように構成されたＬＥＤ基板１１０を用いてＬＥＤを形成するには、図５（ｂ）に示すように、絶縁基板１０２の上面に（ここでは接続電極１０２の上に）ＬＥＤ素子１０１を固着するとともに、ＬＥＤ素子１０１と接続電極１０３、１０４とをワイヤー１０６で電気的に接続する。そして透明な樹脂よりなる封止部材１０７を、前記ＬＥＤ素子１０１、ワイヤー１０６、および接続電極１０３、１０４を被覆、保護するようにして、絶縁基板１０２上にモールド加工等により形成する。このようにして表面実装型のＬＥＤ１５０が形成される。この表面実装型のＬＥＤ１５０は一般的なものであるが、前記の封止部材１０７によって封止をする際に、溶融状態になった封止部材１０７が絶縁基板１０２の裏側に回り込むのを防止するために、治具等に必要なスペースとして、絶縁基板１０２は封止部材１０７よりも外側に張り出した張り出し部を必要とする。このため、表面実装型のＬＥＤ１５０の外形が大きくなり、これにより実装面積が大きくなり、これが組み込まれる装置の小型化を図る上で不利となる。
そこで、この欠点を改善することを目的とした表面実装型の電子部品の基板構造としてとして、図６に示すＬＥＤ基板１２０に類似のもの（例えば特許文献２参照）と図７に示すＬＥＤ基板１３０に類似のもの（例えば特許文献３参照）が知られている。
特開平８−１０７１６１ 図７ 特開２００１−１４８５１７ 図８
ここで、図６（ａ）ＬＥＤ基板１２０の断面図、図６（ｂ）はＬＥＤ基板１２０を用いて形成したＬＥＤの集合体１６０Ｓを示す図である。図６（ａ）に示すＬＥＤ基板１２０において、１２２は絶縁基板、１２８は絶縁基板１２２に設けられたスルーホール、１２３および１２４は絶縁基板１２２の上面からそれぞれ前記のスルーホール１２８を経て絶縁基板１２２の下面にまで形成された接続電極である。（ここで、便宜上、スルーホール１２８を挟んで右側の接続電極の部分を接続電極１２３とし、左側の部分を接続電極１２４とするが、これらは後述するようにスルーホールを通るダイシングにより絶縁基板１２２が分割される前は一体として導通している。）１２５は前記スルーホール１２８の入り口を塞ぐようにして、前記の接続電極１２３、１２４に接着されたドライフィルムである。図６（ｃ）は図６（ａ）に示したＬＥＤ基板１２０を用いた表面実装型の電子部品としてのＬＥＤ１６０を示す図である。ＬＥＤ基板（１２０）を用いてＬＥＤ１６０を形成するには、図６（ｂ）に示すように、ＬＥＤ基板上（ここでは、接続電極１２３の上）にＬＥＤ素子１０１を固着するとともに、ＬＥＤ素子１０１と接続電極１２３、１２４とをワイヤー１０６で電気的に接続する。そしてこれらの上を透明なモールド樹脂よりなる封止部材１２７をモールド加工により形成して封止する。この際、上記したようにスルーホール１２８の入り口は前記ドライフィルム１２５により塞がれているので、封止部材１２７の溶融したモール樹脂がスルーホール１２８内に入り込み、絶縁基板１２２の下面側にしみだすのを防止することができる。このようにして図６（ｂ）に示すＬＥＤの集合体１６０Ｓが形成される。そして、この集合体１６０Ｓを点線で示すライン（スルーホール１２８を通るライン）に沿ってダイシングすることにより、図６（ｃ）に示す個々のＬＥＤ１６０が分割されて形成される。
このＬＥＤ１６０の構造によれば、スルーホール１２８により絶縁基板１２２の上下面の接続電極１２３、１２４の導通がなされるため、図５に示したＬＥＤ１５０のような絶縁ＬＥＤ基板（１０２）の張り出し部が不要となり、平面寸法が小型となる。しかし、ドライフィルム１２５と絶縁基板１２２（又は絶縁基板１２２上の接続電極１２３、１２４）の間にある程度密着力が必要とされるため接着面積を大きくとらなければならないので、ＬＥＤ１６０の小型化に限度がある。また、表面のメッキにより接続電極１２３、１２４を形成しているときは、その上にドライフィルム１２５をフォトエッチングによりパターニングする際に、レジストが耐えられず、図６（ａ）に示すような構造がとれない場合がある。
図７（ａ）に示すＬＥＤ基板１３０は図６に示すＬＥＤ基板１２０の上記の問題を改善するための銅箔貼り付け方式によるＬＥＤ基板である。図７（ａ）に示すＬＥＤ基板１３０において、１３２は絶縁基板、１３８はＬＥＤ基板１３２設けられたスルーホール、１３３は、絶縁基板１３２の上面に形成された銅箔よりなる銅箔パタ−ンである。導箔パターン１３３はスルーホール１３８の入り口を塞ぐようにして絶縁基板１３２の上面に形成されている。銅箔パターン１３３の上にはボンディングのための表面メッキ部１３５ａおよび１３５ｂが形成されている。又、スルーホール１３８の内面から絶縁基板１３２の下面にかけて、銅箔パターン１３３と導通する裏側メッキ部１３４が形成されている。
図７（ｂ）は図７（ａ）に示したＬＥＤ基板１３０を用いて表面実装型の電子部品としてのＬＥＤを形成する方法を示す図である。図７（ｂ）に示すように、ＬＥＤ基板（図７（ａ）の１３０）の上面（ここでは銅箔パターン１３３）の上にＬＥＤ素子１０１を固定するとともに、ＬＥＤ素子１０１と表面メッキ部１３５ａ、１３４ａとをそれぞれワイヤー１０６で電気的に接続する。１３７は透明なモールド樹脂よりなる封止部材であり、図６（ｂ）の封止部材１２７と同様にして形成される。この形成の際、銅箔パターン１３３により、スルーホール１３８、１３８の入り口が塞がれているので、溶融した封止部材１３７のモールド樹脂がスルーホール１３８を通って絶縁基板２３２の裏面にしみ出すことが防止される。このようにして図７（ｂ）に示すＬＥＤの集合体１７０Ｓが形成された後に点線で示すライン（スルーホール１３８を通るライン）に沿ってダイシングされ、図７（ｃ）に示す個々のＬＥＤ１７０に分割される。このとき、ＬＥＤ１７０においては銅箔パターン１３３は分割されて、表面メッキ部１３５ａに導通する左側の導箔電極１３３ａと、表面メッキ部１３５ｂに導通する右側の導箔電極１３３ａとに分かれる。
このように構成された銅箔貼り付け方式によるＬＥＤ基板１３０を用いた表面実装型のＬＥＤ１７０は、図６に示したＬＥＤ１６０に比較すると、図７（ｂ）に示すようにドライフィルム（１２５）を用いることなく、前記銅箔パターン１３３のみにより前記封止部材１３７の溶融したモールド樹脂がスルーホール内１３８に侵入するのを防止することができるので、ドライフィルムに必要な平面スペースを省くことが出来、電子部品としての小型化の目的が達成できる。
しかしながら、このような銅箔貼り付け方式によるＬＥＤ（１７０）は図７（ｂ）に示すようにスルーホール部（１３８）をダイシングする際、ダイシングのストレスにより、銅箔パターン１３３が絶縁基板１３２からの剥離する場合があるという問題がある。
本発明は上記したように、小型化のためにＬＥＤ基板にスルーホールを有する表面実装型のＬＥＤにおいて、スルーホールに溶融した封止部材が侵入するのを防止するための手段として図６に示すようなドライフィルム（１２５）を用いた場合にはドライフィルムの必要面積のためにＬＥＤの小型化が制限を受けること、この点を改善するために、図７に示すようにＬＥＤ基板上の接続電極を銅箔（１３３）により構成して、スルーホールの入り口を塞ぐようにすると、ダイシングの際ストレスにより、銅箔の剥離を生ずることがあるという問題を改善することを課題とする。
上記の課題を達成するための第１の手段として本発明は、ＬＥＤ基板上にＬＥＤ素子を搭載しモールド樹脂よりなる封止部材により封止して形成されるＬＥＤ（発光ダイオード）のＬＥＤ基板の構造において、該ＬＥＤ基板は、絶縁基板にＬＥＤ素子を外部に導通するための導通電極手段とスルーホールを設け、かつ前記導通電極手段は前記絶縁基板上面において前記絶縁基板の一端を除いて前記絶縁基板がはみ出るように配置されており、プリプレグにより前記スルーホールの入り口を塞ぐと共に、前記導通電極手段上の窓状の一部を除いて前記絶縁基板上の全面を被覆し、前記導通電極手段上の窓状の一部であって前記プリプレグにより被覆されない部分に、前記ＬＥＤ素子をダイボンド及びワイヤーによりボンディングするための実装領域を設けてなる構造を有することを特徴とする。
上記の課題を達成するための第２の手段として本発明は、ＬＥＤ基板上にＬＥＤ素子を搭載しモールド樹脂よりなる封止部材により封止して形成されるＬＥＤ（発光ダイオード）のＬＥＤ基板の構造において、該ＬＥＤ基板は絶縁基板にＬＥＤ素子を外部に導通するための導通電極手段とスルーホールを設け、かつ前記導通電極手段は前記絶縁基板上面において前記絶縁基板の一端を除いて前記絶縁基板がはみ出るように配置されており、銅箔よりなる導通電極手段によりスルーホールの入り口を塞ぎ、前記銅箔上の窓状の一部を除いてプリプレグにより前記絶縁基板上の全面を被覆し、前記銅箔上の窓状の一部であって前記プリプレグにより被覆されない部分に、前記ＬＥＤ素子をダイボンド及びワイヤーによりボンディングするための実装領域を設けてなる構造を有することを特徴とする。
上記の課題を解決するための第３の手段として本発明は、前記第１の手段において、
前記導通電極手段は銅等を下地とするものであり、導通電極手段上を全面にわたり、プリプレグ等の樹脂材で被覆した後、そのプリプレグ等の樹脂材の一部を除去し、除去により露出した銅等の下地の上に前記ＬＥＤ素子を実装するためのメッキ処理を施したことを特徴とする。
上記の課題を解決するための第４の手段として本発明は、前記第3の手段において、前記プリプレグ等の樹脂材の一部を除去し、除去により露出した銅等の下地の上に前記ＬＥＤ素子を実装するためにするメッキ処理はＮｉ／Ａｕメッキ、またはＡｇメッキであることを特徴とする。
上記の課題を解決するための第５の手段として本発明は、前記第１の手段乃至第４の手段のいずれかにおいて、前記絶縁基板はガラエポ、ＢＴレジン、アルミナの中の１つからなることを特徴とする。
また、上記の課題を解決するための第６の手段として本発明は、ＬＥＤ基板上にＬＥＤ素子を搭載しモールド樹脂よりなる封止部材により封止して形成されるＬＥＤ（発光ダイオード）のＬＥＤ基板の構造において、該ＬＥＤ基板は絶縁基板にＬＥＤ素子を外部に導通するための導通電極手段とスルーホールを設け、かつ前記導通電極手段は前記絶縁基板上面において前記絶縁基板の一端のコーナーを除いて前記絶縁基板がはみ出るように配置され、前記スルーホールは前記絶縁基板の一端のコーナーに配置されており、銅箔よりなる導通電極手段によりスルーホールの入り口を塞ぎ、前記銅箔上の窓状の一部を除いてプリプレグにより前記絶縁基板上の全面を被覆し、前記銅箔上の窓状の一部であって前記プリプレグにより被覆されない部分に、前記ＬＥＤ素子をダイボンド及びワイヤーによりボンディングするための実装領域を設けてなる構造を有することを特徴とする。
前記第１の手段乃至第３のいずれかに係る本発明のＬＥＤ基板の基板構造によれば、プリプレグ等の粘度、接着力の高い樹脂により、絶縁基板に設けられたスルーホールの入り口が塞がれるとともに、絶縁基板上の導通電極手段もこれにより被覆保護される。また、導通電極手段は全部プリプレグ等により被覆されるのではなく、前記ＬＥＤ素子との接続に必要な領域は露出させることができる。よって、導通電極手段の面積を特別に増やすことなく、プリプレグ等の樹脂により、封止部材の溶融したモールド樹脂のスルーホールへの侵入を防ぐとともに、導通電極手段の絶縁基板との密着力を強化して、スルーホールのダイシングの際に導通電極手段が絶縁基板から剥離するのを防止し、従来の問題点を改善し、小型で信頼性の高い表面実装型のＬＥＤの製造を可能とする。また、前記導通電極手段の露出領域はかなり広くとれるのでこの領域にＬＥＤ素子の接続のための表面メッキを施すことにより、反射効率を高めＬＥＤとしての出射光の強さを高めるのに貢献する。
前記第４の手段又は第５の手段に係る本発明のＬＥＤ基板構造によれば、上記の効果の他に、絶縁基板上の導通電極手段を銅箔で形成することにより、導通電極手段上に一旦形成したプリプレグ等の樹脂層の一部をエッチング除去して、前記ＬＥＤ素子との接続に必要な領域は露出する際に、銅箔である導通電極手段は十分にエッチングに耐えうるという利点を有する。
ＬＥＤ基板上にＬＥＤ素子を搭載しモールド樹脂よりなる封止部材により封止して形成されるＬＥＤ（発光ダイオード）のＬＥＤ基板の構造において、該ＬＥＤ基板は、絶縁基板にＬＥＤ素子を外部に導通するための導通電極手段である下地電極パターンとスルーホールを設け、前記下地電極パターンの一部を被覆するプリプレグにより前記スルーホールの入り口を塞ぎ、前記下地電極パターンの前記プリプレグに被覆されない部分の露出した下地電極パターンの表面をメッキして表面メッキ部とし、その表面メッキ部を前記ＬＥＤ素子をワイヤー等によりボンディングするためのボンディング領域とするような構造とする。
以下に図面を参照して、本発明に係るＬＥＤ基板の基板構造の実施例１を説明する。図１は実施例１の構成を示す図である。図１（ａ）はＬＥＤ基板１０の断面図であり、図１（ｂ）はその上面図である。図１（ａ）、（ｂ）において、２はガラエポ、BTレジンまたはアルミナ等の絶縁材よりなる長方形の絶縁基板、３は絶縁基板２に設けられたスルーホールである。４は絶縁基板２上に形成された導通電極手段としての下地電極パターンである。下地電極パターン４は銅メッキ等により、絶縁基板２の上面からスルーホール３を通って絶縁基板２の下面にまで形成されている。絶縁基板２の上面においては、前記下地電極パターン４の上にＮｉ／ＡｕメッキまたはAgメッキよりなる表面メッキ部５ａおよび５ｂが形成されている。また、スルーホール３の内面および絶縁基板２の下面に形成された下地電極パターン４の上にも同様の材料の表面メッキ部３ａが形成されている。ここで、前記表面メッキ部５ａ、５ｂは、スルーホール３を挟んで互いに反対側の位置に形成される。６はプリプレグよりなる被覆樹脂であり、表面メッキ部５ａ、５ｂを残して、絶縁基板２上のすべての部分（下地電極パターン４も含め）を被覆する。
ここで、前記の表面メッキ部５ａ、５ｂおよび被覆樹脂６の形成の方法を図２を用いて説明する。すなわち（１）図２（ａ）、（ｂ）に示すように絶縁基板２上にスルーホール３を経て下面に至るまで、公知の方法で下地電極パターン４を形成する。（２）次に、図２（ｃ）に示すように、絶縁基板２の上面の全面に、プリプレグよりなる前記被覆樹脂６を塗布等により形成する。（３）次に、図２（ｄ）に示すようにレジスト形成、エッチング等の公知の技術により、必要な部分（表面メッキ部５ａおよび５ｂに対応する部分）の被覆樹脂６を除去し、この部分の下地電極パターン４を露出させる。（４）次に、図２（ｅ）に示すように、露出した下地電極パターン４の表面上にＮｉ／ＡｕメッキまたはAgメッキによるメッキ層を形成することにより、表面メッキ部５ａ、５ｂを形成する。このとき、スルーホール３の内面および絶縁基板２の下面に形成された下地電極パターン４の上にも同様の材料の表面メッキ部３ａが形成される。このようにして、図１（ａ）、（ｂ）に示すＬＥＤ基板１０が形成される。なお、この状態で、図１（ａ）に示すようにスルーホール３の入り口はプリプレグよりなる前記被覆樹脂６により塞がれている。
このようにして形成したＬＥＤ基板１０（図１（ａ）、（ｂ））の上に、図１（ｃ）に示すように、ｐ−ｎ接合の半導体の発光ダイオードのチップであるＬＥＤ素子１を固定し、このＬＥＤ素子１をワイヤー１２により前記表面メッキ部３ａ、３ｂに電気的に接続する。その後、モールド樹脂よりなる封止部材７を形成し、これらを封止する。このようにして、ＬＥＤの集合体であるＬＥＤ集合体５０Ｓを形成する。次に、図１（ｃ）の点線で示す切断線に沿ってスルーホール３を通るダイシングにより図１０（ｄ）に示す個々のＬＥＤ５０が切り離されて形成される。このとき、一体となっていた下地電極パターン４（図１（ｂ）、図２（ｂ）参照）はスルーホール３の左右に分離されて、ＬＥＤ５０においては下地電極パターン４ａ、４ｂとなる。そして、下地電極パターン４ａは表面メッキ部５ａと接続し、下地電極パターン４ｂは表面メッキ部５ａと接続することとなる。
このようにして製造されたＬＥＤ５０は表面実装型のＬＥＤであり、左右のスルーホール３の表面メッキ部３ａを図示しない回路基板の対応する電極に半田付け等により固定することができる。そして表面メッキ部３ａを介して下地電極パターン４ａと４ｂの間に所定の電圧を印加することにより、ＬＥＤ素子１に所定の電流を流し、これを発光させることができる。このＬＥＤ５０の製造の過程において、図１（ｃ）に示したようにＬＥＤ基板（１０）の上にモールド加工によりモールド樹脂よりなる封止部材７を形成する際に、スルーホール３の入り口はプリプレグよりなる前記被覆樹脂６により塞がれているので、溶融したモールド樹脂がスルーホール３に侵入して絶縁基板２の裏側にしみ出すのが防止できる。しかも、被覆樹脂６は、図１（ｂ）に示すように表面メッキ部５ａ、５ｂを除く広い範囲で絶縁基板２上に固着されているので、ワイヤー（１２）のボンディングエリアである表面メッキ部５ａ、５ｂの面積を増やし、スルーホール３の近傍における被覆樹脂６の幅が狭くなっても（図１（ｃ）参照）、被覆樹脂６全体としての密着力は十分高いので、図６に示した従来のドライフィルム１２５を接着するＬＥＤ基板１２０に比較すると、密着力の心配をすることなく、ボンディングエリアを有効に広げることができ、電極の利用効率を高め、最終的にはＬＥＤの小型化を図ることができる。
なお、下地パターン電極４として銅をある程度厚くメッキしておけば、図２（ｄ）に示すように被覆樹脂６の必要部分（表面メッキ部５ａ、５ｂに対応する部分）を除去する際に、エッチング液によって下地パターン電極４が侵され、破損することを防ぐことができる。
なお、本実施例１においては、表面メッキ部（５ａ、５ｂ）を、ワイヤーによるボンディングをするためのボンディングエリアとしたが、本発明はこれに限らず、かかる表面メッキ部をダイボンド及びワイヤー等の手段によりＬＥＤ素子をボンディングするための実装領域とすることができる。
以下に図面を参照して、本発明に係るＬＥＤ基板の基板構造の実施例２を説明する。図３は実施例２の構成を示す図である。図３（ａ）は実施例２に係るＬＥＤ基板２０の断面図であり、図３（ｂ）はその上面図である。図３（ａ）、（ｂ）において８は絶縁基板２の上面に、導通電極手段として形成された、銅箔よりなる銅箔パターンである。銅箔パターン８は絶縁基板２の上面全体に圧着により接合された後に、公知のエッチング等によるパターニングにより形成される。銅箔パターン８の上にはプリプレグよりなる被覆樹脂６が、図１及び図２に示した実施例１の場合と同様にして形成され、必要部分を除いて銅箔パターン８を被覆し、絶縁基板２上に強固に保持する。５ａ、５ｂは被覆樹脂６の形成後、銅箔パターン８の露出部に形成された表面メッキ部であり、図１に示す表面メッキ部５ａ、５ｂと同様の材質よりなる。３ｃは絶縁基板２に設けられたスルーホール３において銅箔パターン８の下面とスルーホール３の内面から絶縁基板２の下面にかけて形成された表面メッキ部である。表面メッキ部３ｃは銅箔パターン８が形成された後に形成されるが、前記表面メッキ部５ａ、５ｂと同様の材質で形成することもできるが、必要に応じて、図示は省略するが、図１に示すような銅を下地とする２層のメッキ部とすることもできる。このようにして、実施例２に係るＬＥＤ基板２０が形成される。
次に、図３（ｃ）に示すように、このＬＥＤ基板２０の上に、図１に示す実施例１の場合と同様にしてＬＥＤ素子１が搭載され、ワイヤー１２による接続がなされる。その後、モールド樹脂よりなる封止部材７による封止が行われ、ＬＥＤの集合体６０Ｓが形成される。ＬＥＤの集合体６０Ｓを点線で示す位置でダイシングすることにより、図３（ｄ）に示す表面実装型のＬＥＤ６０が分離して形成される。このＬＥＤ６０においては、銅箔パターン８はダイシングによりスルーホール３の右側の部分８ａと左側の部分８ｂとの分離され、銅箔パターン８ａは表面メッキ部５ａと導通し、銅箔パターン８ｂは表面メッキ部８ｂと導通し、ＬＥＤ６０が図示しない回路基板に表面実装された場合に、ワイヤー１２を介してＬＥＤ素子１に所用の電流を供給する役割をなす。このようなＬＥＤ６０の製造工程において、図３（ｃ）に示すように、ＬＥＤ基板（２０）上にモールド樹脂による封止部材を形成する際に、スルーホール３は銅箔パターン８により塞がれているので、溶融したモールド樹脂がスルーホール３に侵入して絶縁板２の裏側にしみ出すのを防止することができる。又、ＬＥＤの集合体６０Ｓをダイシングして個々のＬＥＤ６０に分割する際には、銅箔パターン８を切断するためのストレスが発生するが、上記したように、銅箔パターン８はプリプレグよりなる被覆樹脂６により、絶縁基板２上に強固に固定されている
ため、ダイシングのストレスによっても、絶縁基板２から剥離することはない。この点が図７に示した従来例と異なるところであり、本実施例２の長所である。
以下に図面を参照して、本発明に係るＬＥＤ基板の基板構造の実施例３を説明する。図４は実施例３の構成を示す図である。図４（ａ）は実施例３に係るＬＥＤ基板３０の構造を示す上面図であり、図４（ｂ）は図４（ａ）のＡ−Ａ断面図であり、図４（ｃ）は図４（ａ）のＢ−Ｂ断面図である。図４（ａ）、（ｂ）、（ｃ）において、１８は絶縁基板２の上に導通電極手段として形成された銅箔パターンである。銅箔パターン１８の平面形状は図３に示した銅箔パターン８とは異なった形状となっている（この点を除けばＬＥＤ基板３０の構造は図３に示したＬＥＤ基板２０の構造と同様である。）。すなわち銅箔パターン１８の平面形状は、スルーホール３をカバーする部分が凸部となり、更に、表面メッキ部５ａと５ｂの間に食い込む凹部が設けられている。これは、スルーホール３を銅箔パターン１８の中央部からずらせることにより、銅箔パターン１８の利用面積を高めるとともに、後述するように、ＬＥＤ７０を形成した際に銅箔パターン１８の端面がなるべく外部に露出しないようにするためである。本実施例３に係るＬＥＤ基板３０の形成方法は基本的には図３示した実施例２に係るＬＥＤ基板２０の形成方法と同様である。
ＬＥＤ基板３０を形成した後、図３（ｃ）に示すのと同様の方法により、表面メッキ部５ａにＬＥＤ素子１を搭載し、ワイヤー１２により、ＬＥＤ素子１を表面メッキ部５ａと５ｂに接続した後に、封止部材７により封止を行い、図４（ａ）の点線で示すラインに沿ってダイシングを行い、図４（ｄ）に示す個別の表面実装型のＬＥＤ７０が形成される。このＬＥＤ７０はコーナー部にスルーホール３が配されており、スルーホール３を通るダイシングにより、図４（ｅ）に示すように、銅箔パターン（１８）がスルーホール３の右側の銅箔パターン１８ａとスルーホール３の左側の銅箔パターン１８ｂが導通しないように分割され、銅箔パターン１８ａは表面メッキ部５ａと、銅箔パターン部１８ｂは表面メッキ部５ｂと、それぞれ導通する。銅箔パターン部１８ａと銅箔パターン１８ｂはスルーホール３の近傍においてはその端面が外部に露出しているが、それ以外の場所においては、その端面は図４（ｅ）に示すように絶縁基板２の端面から若干距離をおいて位置しているで、この部分が、図３（ｄ）に示す被覆樹脂６により覆われ、側面が外部に露出するのを防止している。これにより、ＬＥＤ７０の取り扱いの安全性が向上する。又、ＬＥＤ７０においては、平面的に見て、全体の面積に占める表面メッキ部５ａ、５ｂの割合を大きくとることができ、ＬＥＤ素子１の発光の反射を増加させることができ、最終的にＬＥＤ７０の出射光の光量を上げることができる。本実施例３のその他の長所は、図３に示して説明した実施例２の長所と同様である。
本発明の実施例１に係るＬＥＤ基板及びこのＬＥＤ基板を用いたＬＥＤの構造を示す図である。 図１に示したＬＥＤ基板の形成方法を示す図である。 本発明の実施例２に係るＬＥＤ基板及びこのＬＥＤ基板を用いたＬＥＤの構造を示す図である。 本発明の実施例３に係るＬＥＤ基板及びこのＬＥＤ基板を用いたＬＥＤの構造を示す図である。 従来のＬＥＤ基板及びこれを用いたＬＥＤの構造を示す図である。 従来のＬＥＤ基板及びこれを用いたＬＥＤの構造を示す図である。 従来のＬＥＤ基板及びこれを用いたＬＥＤの構造を示す図である。
符号の説明
１ ＬＥＤ素子
２ 絶縁基板
３ スルーホール
３ａ、３ｃ、５ａ、５ｂ 表面メッキ部
４、４ａ、４ｂ 下地電極パターン
６ 被覆樹脂
７ 封止部材
８、１８ 銅箔パターン
１０、２０、３０ ＬＥＤ基板
１２ ワイヤー
５０、６０、７０ ＬＥＤ
５０Ｓ、６０Ｓ、７０Ｓ ＬＥＤ集合体








Claims (6)

  1. ＬＥＤ基板上にＬＥＤ素子を搭載しモールド樹脂よりなる封止部材により封止して形成されるＬＥＤ（発光ダイオード）のＬＥＤ基板の構造において、
    該ＬＥＤ基板は、絶縁基板にＬＥＤ素子を外部に導通するための導通電極手段とスルーホールを設け、かつ前記導通電極手段は前記絶縁基板上面において前記絶縁基板の一端を除いて前記絶縁基板がはみ出るように配置されており、プリプレグにより前記スルーホールの入り口を塞ぐと共に、前記導通電極手段上の窓状の一部を除いて前記絶縁基板上の全面を被覆し、前記導通電極手段上の窓状の一部であって前記プリプレグにより被覆されない部分に、前記ＬＥＤ素子をダイボンド及びワイヤーによりボンディングするための実装領域を設けてなる構造を有することを特徴とするＬＥＤ基板。
  2. ＬＥＤ基板上にＬＥＤ素子を搭載しモールド樹脂よりなる封止部材により封止して形成されるＬＥＤ（発光ダイオード）のＬＥＤ基板の構造において、
    該ＬＥＤ基板は絶縁基板にＬＥＤ素子を外部に導通するための導通電極手段とスルーホールを設け、かつ前記導通電極手段は前記絶縁基板上面において前記絶縁基板の一端を除いて前記絶縁基板がはみ出るように配置されており、銅箔よりなる導通電極手段によりスルーホールの入り口を塞ぎ、前記銅箔上の窓状の一部を除いてプリプレグにより前記絶縁基板上の全面を被覆し、前記銅箔上の窓状の一部であって前記プリプレグにより被覆されない部分に、前記ＬＥＤ素子をダイボンド及びワイヤーによりボンディングするための実装領域を設けてなる構造を有することを特徴とするＬＥＤ基板。
  3. 前記導通電極手段は銅を下地とするものであり、導通電極手段上を全面にわたり、プリプレグで被覆した後、そのプリプレグの一部を除去し、除去により露出した銅の下地の上に前記ＬＥＤ素子を実装するためのメッキ処理を施したことを特徴とする請求項１に記載のＬＥＤ基板。
  4. 前記プリプレグの一部を除去し、除去により露出した銅の下地の上に前記ＬＥＤ素子を実装するためにするメッキ処理はＮｉ／Ａｕメッキ、またはＡｇメッキであることを特徴とする請求項３に記載のＬＥＤ基板。
  5. 前記絶縁基板はガラエポ、ＢＴレジン、アルミナの中の１つからなることを特徴とする請求項１乃至請求項４のいずれかに記載のＬＥＤ基板。
  6. ＬＥＤ基板上にＬＥＤ素子を搭載しモールド樹脂よりなる封止部材により封止して形成されるＬＥＤ（発光ダイオード）のＬＥＤ基板の構造において、
    該ＬＥＤ基板は絶縁基板にＬＥＤ素子を外部に導通するための導通電極手段とスルーホールを設け、かつ前記導通電極手段は前記絶縁基板上面において前記絶縁基板の一端のコーナーを除いて前記絶縁基板がはみ出るように配置され、前記スルーホールは前記絶縁基板の一端のコーナーに配置されており、銅箔よりなる導通電極手段によりスルーホールの入り口を塞ぎ、前記銅箔上の窓状の一部を除いてプリプレグにより前記絶縁基板上の全面を被覆し、前記銅箔上の窓状の一部であって前記プリプレグにより被覆されない部分に、前記ＬＥＤ素子をダイボンド及びワイヤーによりボンディングするための実装領域を設けてなる構造を有することを特徴とするＬＥＤ基板。
JP2004002527A 2004-01-08 2004-01-08 Ｌｅｄ基板 Expired - Lifetime JP4516320B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2004002527A JP4516320B2 (ja) 2004-01-08 2004-01-08 Ｌｅｄ基板
US11/029,389 US20050151142A1 (en) 2004-01-08 2005-01-06 LED substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004002527A JP4516320B2 (ja) 2004-01-08 2004-01-08 Ｌｅｄ基板

Publications (2)

Publication Number Publication Date
JP2005197479A JP2005197479A (ja) 2005-07-21
JP4516320B2 true JP4516320B2 (ja) 2010-08-04

Family

ID=34737116

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004002527A Expired - Lifetime JP4516320B2 (ja) 2004-01-08 2004-01-08 Ｌｅｄ基板

Country Status (2)

Country Link
US (1) US20050151142A1 (ja)
JP (1) JP4516320B2 (ja)

Families Citing this family (24)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100593943B1 (ko) * 2005-04-30 2006-06-30 삼성전기주식회사 발광 다이오드 패키지의 제조 방법
KR100674871B1 (ko) * 2005-06-01 2007-01-30 삼성전기주식회사 측면 발광형 엘이디 패키지 및 그 제조 방법
JP3988777B2 (ja) * 2005-07-29 2007-10-10 オムロン株式会社 表面実装用の半導体パッケージおよびその製造方法
KR100629521B1 (ko) * 2005-07-29 2006-09-28 삼성전자주식회사 Ｌｅｄ 패키지 및 그 제조방법과 이를 이용한 ｌｅｄ어레이 모듈
JP2007088155A (ja) * 2005-09-21 2007-04-05 Stanley Electric Co Ltd 表面実装型ｌｅｄ基板
DE102006032416A1 (de) * 2005-09-29 2007-04-05 Osram Opto Semiconductors Gmbh Strahlungsemittierendes Bauelement
US8395725B2 (en) 2006-01-19 2013-03-12 Kabushiki Kaisha Toshiba Light emitting module, backlight using the same, and liquid crystal display device
KR100809263B1 (ko) 2006-07-10 2008-02-29 삼성전기주식회사 직하 방식 백라이트 장치
JP2009239116A (ja) * 2008-03-27 2009-10-15 Sharp Corp 発光装置
DE102008024704A1 (de) * 2008-04-17 2009-10-29 Osram Opto Semiconductors Gmbh Optoelektronisches Bauteil und Verfahren zur Herstellung eines optoelektronischen Bauteils
TW201011936A (en) * 2008-09-05 2010-03-16 Advanced Optoelectronic Tech Light emitting device and fabrication thereof
JP5650716B2 (ja) * 2009-04-03 2015-01-07 オスラム オプト セミコンダクターズ ゲゼルシャフト ミット ベシュレンクテル ハフツングＯｓｒａｍ Ｏｐｔｏ Ｓｅｍｉｃｏｎｄｕｃｔｏｒｓ ＧｍｂＨ オプトエレクトロニクス部品の製造方法、オプトエレクトロニクス部品、および複数のオプトエレクトロニクス部品を有する部品レイアウト
JP5659519B2 (ja) * 2009-11-19 2015-01-28 豊田合成株式会社 発光装置、発光装置の製造方法、発光装置の実装方法及び光源装置
TW201126764A (en) * 2010-01-25 2011-08-01 Icp Technology Co Ltd Method for manufacturing light-emitting diode with substrate having fine perforations and light-emitting diode
CN102024893B (zh) * 2010-05-29 2012-03-07 比亚迪股份有限公司 衬底、垂直结构led芯片及制备方法
CN102468374A (zh) * 2010-11-11 2012-05-23 展晶科技(深圳)有限公司 发光二极管制造方法
JP2013069731A (ja) * 2011-09-21 2013-04-18 Citizen Electronics Co Ltd 発光装置
JP2013239644A (ja) * 2012-05-16 2013-11-28 Toshiba Corp 半導体発光装置
JP6736256B2 (ja) * 2015-03-23 2020-08-05 ローム株式会社 Ｌｅｄパッケージ
US9941450B2 (en) * 2015-06-18 2018-04-10 Articulated Technologies, Llc Roll-to-roll fabricated light sheet and encapsulated semiconductor device
CN106097904B (zh) * 2016-07-15 2019-08-23 华灿光电（浙江）有限公司 一种led显示器件的制作方法
JP6964421B2 (ja) * 2017-03-23 2021-11-10 ローム株式会社 半導体発光装置
JP2019125683A (ja) * 2018-01-16 2019-07-25 東芝マテリアル株式会社 Ｌｅｄモジュール
CN110197867A (zh) 2018-02-26 2019-09-03 世迈克琉明有限公司 半导体发光器件及其制造方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135492A (ja) * 1996-10-29 1998-05-22 Citizen Electron Co Ltd スルーホール電極付き電子部品およびその製造方法
JP2000031545A (ja) * 1998-07-16 2000-01-28 Rohm Co Ltd 半導体発光素子及びその製造方法

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3541491B2 (ja) * 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
JP3507251B2 (ja) * 1995-09-01 2004-03-15 キヤノン株式会社 光センサｉｃパッケージおよびその組立方法
US6835895B1 (en) * 1996-12-19 2004-12-28 Ibiden Co., Ltd. Printed wiring board and method for manufacturing the same
KR20070086863A (ko) * 1998-09-03 2007-08-27 이비덴 가부시키가이샤 다층프린트배선판 및 그 제조방법
EP1814154A1 (en) * 2000-02-25 2007-08-01 Ibiden Co., Ltd. Multilayer printed circuit board and multilayer printed circuit manufacturing method
US6345903B1 (en) * 2000-09-01 2002-02-12 Citizen Electronics Co., Ltd. Surface-mount type emitting diode and method of manufacturing same
EP1251530A3 (en) * 2001-04-16 2004-12-29 Shipley Company LLC Dielectric laminate for a capacitor
JP4789350B2 (ja) * 2001-06-11 2011-10-12 シチズン電子株式会社 発光ダイオードの製造方法
JP3694255B2 (ja) * 2001-06-19 2005-09-14 株式会社シチズン電子 Ｓｍｄ部品の構造および製造方法
US6599768B1 (en) * 2002-08-20 2003-07-29 United Epitaxy Co., Ltd. Surface mounting method for high power light emitting diode
US7070207B2 (en) * 2003-04-22 2006-07-04 Ibiden Co., Ltd. Substrate for mounting IC chip, multilayerd printed circuit board, and device for optical communication
JP4377617B2 (ja) * 2003-06-20 2009-12-02 日本特殊陶業株式会社 コンデンサ、コンデンサ付き半導体素子、コンデンサ付き配線基板、および、半導体素子とコンデンサと配線基板とを備える電子ユニット
JP4280583B2 (ja) * 2003-08-25 2009-06-17 新光電気工業株式会社 ヴィアの形成方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10135492A (ja) * 1996-10-29 1998-05-22 Citizen Electron Co Ltd スルーホール電極付き電子部品およびその製造方法
JP2000031545A (ja) * 1998-07-16 2000-01-28 Rohm Co Ltd 半導体発光素子及びその製造方法

Also Published As

Publication number Publication date
JP2005197479A (ja) 2005-07-21
US20050151142A1 (en) 2005-07-14

Similar Documents

Publication Publication Date Title
JP4516320B2 (ja) Ｌｅｄ基板
JP3956965B2 (ja) チップ部品型発光装置及びそのための配線基板
JP4279388B2 (ja) 光半導体装置及びその形成方法
JP4121536B2 (ja) 半導体発光素子、その製造方法及びその実装方法、並びに発光装置
TWI675497B (zh) 發光裝置封裝及搭載發光裝置之封裝
KR20120002916A (ko) 엘이디 모듈, 엘이디 패키지와 배선기판 및 그 제조방법
JP4910220B1 (ja) Ｌｅｄモジュール装置及びその製造方法
US7791083B2 (en) Light-emitting diode
JP2012124191A (ja) 発光装置及びその製造方法
JP6191224B2 (ja) 配線基板及びこれを用いた発光装置
JP6736256B2 (ja) Ｌｅｄパッケージ
JP4306247B2 (ja) 半導体発光装置
JP4958273B2 (ja) 発光装置及びその製造方法
JP2015192095A (ja) Ｌｅｄ発光装置及びｌｅｄ発光装置の製造方法
JPH1050734A (ja) チップ型半導体
US11011686B2 (en) Semiconductor light emitting device
JP4904623B2 (ja) 光半導体素子
JP2000082827A (ja) 半導体装置およびその製造方法
JP2008159671A (ja) プリント配線基板および電子装置
JP2004207363A (ja) 発光素子収納用パッケージおよび発光装置
US11508879B2 (en) Semiconductor device and manufacturing method therefor
TW201917915A (zh) 發光二極體及其製造方法
TWI420711B (zh) 發光二極體封裝及其製作方法
WO2023048007A1 (ja) 発光装置及び発光装置の製造方法
WO2020195451A1 (ja) モジュールおよびその製造方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20061214

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090623

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090630

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20090825

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20091222

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100202

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100511

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100514

R150 Certificate of patent or registration of utility model

Ref document number: 4516320

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130521

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160521

Year of fee payment: 6

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

EXPY Cancellation because of completion of term