JP2013239644A - 半導体発光装置 - Google Patents

半導体発光装置 Download PDF

Info

Publication number
JP2013239644A
JP2013239644A JP2012112747A JP2012112747A JP2013239644A JP 2013239644 A JP2013239644 A JP 2013239644A JP 2012112747 A JP2012112747 A JP 2012112747A JP 2012112747 A JP2012112747 A JP 2012112747A JP 2013239644 A JP2013239644 A JP 2013239644A
Authority
JP
Japan
Prior art keywords
semiconductor light
electrode
light emitting
metal layer
emitting device
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012112747A
Other languages
English (en)
Inventor
Masami Yamamoto
真美 山本
Kazuhiro Inoue
一裕 井上
Yasunori Nagahata
安典 長畑
Teruo Takeuchi
輝雄 竹内
Hidenori Ekoshi
秀徳 江越
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Original Assignee
Toshiba Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp filed Critical Toshiba Corp
Priority to JP2012112747A priority Critical patent/JP2013239644A/ja
Priority to US13/614,779 priority patent/US20130307014A1/en
Publication of JP2013239644A publication Critical patent/JP2013239644A/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1203—Rectifying Diode
    • H01L2924/12035—Zener diode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0095—Post-treatment of devices, e.g. annealing, recrystallisation or short-circuit elimination
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/483—Containers
    • H01L33/486—Containers adapted for surface mounting

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Led Device Packages (AREA)

Abstract

【課題】実施形態は、生産性を向上させ、コストを低減できるパッケージを備えた半導体発光装置を提供する。
【解決手段】実施形態に係る半導体発光装置は、第１の面と第２の面とに接する側面を有し、前記側面に前記第１の面から前記第２の面に連通する凹部が設けられた絶縁性のベースを備える。前記ベースは、前記第１の面の上に設けられ前記凹部の開口を塞ぐ第１の金属層と、前記凹部の内面に設けられた第２の金属層と、前記第２の面の上に設けられ、前記第２の金属層を介して前記第１の金属層に電気的に接続された第３の金属層と、を含む。そして、前記第１の面上に固着された半導体発光素子と、前記第１の面を覆い前記半導体発光素子を封止する樹脂であって、前記半導体発光素子が放射する光の少なくとも一部を透過する樹脂と、をさらに備える。
【選択図】図１

Description

本発明の実施形態は、半導体発光装置に関する。
半導体発光素子と、蛍光体と、を組み合わせ、白色光などの可視光やその他の波長帯の光を放射する半導体発光装置は、小型で扱い易い光源としてその用途が広がりつつある。例えば、半導体発光素子を収容するパッケージの多くは、専用の金型を用いて成形される樹脂ボディと、そこから延出するリードと、を有する。そして、１つのリードフレームシート上に複数の樹脂ボディが成形され、それぞれのリードを加工および切断することにより個々の半導体発光装置が製作される。
このため、１つのリードフレームから製作される半導体装置の数は、樹脂ボディから延出するリードの占めるスペースにより制約を受け、生産性の向上、および、製造コストの低減には限界があった。さらに、専用金型の制作費の製造コストに占める割合も大きい。そこで、生産性を向上させ、製造コストを低減できるパッケージを備えた半導体発光装置が必要とされている。
特開２０１１−１７６２７１号公報
実施形態は、生産性を向上させ、コストを低減できるパッケージを備えた半導体発光装置を提供する。
実施形態に係る半導体発光装置は、第１の面と、前記第１の面とは反対側の第２の面と、前記第１の面と前記第２の面とに接する側面と、を有し、前記側面に前記第１の面から前記第２の面に連通する凹部が設けられた絶縁性のベースを備える。前記ベースは、前記第１の面の上に設けられ前記凹部の開口を塞ぐ第１の金属層と、前記凹部の内面に設けられた第２の金属層と、前記第２の面の上に設けられ、前記第２の金属層を介して前記第１の金属層に電気的に接続された第３の金属層と、を含む。そして、前記第１の面上に固着された半導体発光素子と、前記第１の面を覆い前記半導体発光素子を封止する樹脂であって、前記半導体発光素子が放射する光の少なくとも一部を透過する樹脂と、をさらに備える。
第１実施形態に係る半導体発光装置を表す模式図である。 第１実施形態に係る半導体発光装置の製造過程を表すフローチャートである。 第１実施形態に係る半導体装置に用いられる基板を表す模式図である。 第１実施形態に係る半導体装置に用いられる基板の製造過程を表す模式図である。 第１実施形態に係る半導体発光装置の製造過程を表す模式図である。 図５に続く製造過程を表す模式断面図である。 第１実施形態の変形例に係る半導体装置に用いられる基板を表す模式図である。 第１実施形態に係る半導体発光装置の実装過程を表す模式断面図である。 第２実施形態に係る半導体発光装置を表す模式図である。 第３実施形態に係る半導体発光装置を表す模式図である。 第３実施形態の変形例に係る半導体発光装置を表す模式図である。 第４実施形態に係る半導体発光装置を表す模式図である。 第５実施形態に係る半導体発光装置を表す模式図である。 第６実施形態に係る半導体発光装置を表す模式図である。 第７実施形態に係る半導体発光装置を表す模式図である。 第７実施形態の変形例に係る半導体発光装置を表す模式図である。 第８実施形態に係る半導体発光装置を表す模式図である。
以下、本発明の実施の形態について図面を参照しながら説明する。なお、図面中の同一部分には同一番号を付してその詳しい説明は適宜省略し、異なる部分について説明する。
（第１実施形態）
図１は、第１実施形態に係る半導体発光装置１００を表す模式図である。図１（ａ）は、半導体発光装置１００の外観を模式的に表す斜視図であり、図１（ｂ）は、その正面図である。
半導体発光装置１００は、絶縁性のベース１０と、半導体発光素子２０と、半導体発光素子２０を封止する樹脂３０と、を備える。すなわち、ベース１０および樹脂３０からなるパッケージに、半導体発光素子２０を収容した構成を有する。
ベース１０は、第１の面１０ａと、第１の面１０ａとは反対側の第２の面１０ｂと、第１の面１０ａと第２の面１０ｂとに接する側面１０ｃと、を有する。そして、ベース１０の側面１０ｃには、第１の面１０ａから第２の面１０ｂに連通する凹部１７が設けられる。
図１（ａ）に示すように、ベース１０の第１の面１０ａには、電極３と、電極５と、が並設される。さらに、第１の面１０ａには、側面電極７ａ（第１の金属層）と、マウントベッド５ａと、側面電極７ｂ（第１の金属層）と、が設けられる。側面電極７ａは電極３につながり、マウントベッド５ａおよび側面電極７ｂは、電極５につながる。
側面電極７ａは、凹部１７の開口を塞いで設けられる。凹部１７の内面には、例えば、後述する金属層３３（第２の金属層）が設けられる。また、側面電極７ａは、側面１０ｃとは反対側の側面１０ｄに設けられた凹部１７の開口を塞ぐ。
図１（ｂ）に示すように、第２の面１０ｂの側には、裏面メタル（第３の金属層）１３および１５が設けられる。裏面メタル１３は、側面１０ｃの凹部１７を介して側面電極７ａに電気的に接続される。一方、裏面メタル１５は、側面１０ｄの凹部１７を介して側面電極７ｂに電気的に接続される。例えば、裏面メタル１３は、凹部１７の内面に設けられた金属層３３を介して側面電極７ａに接続されても良いし、凹部１７を埋め込んだメタル、所謂ビアにより接続されても良い。
第１の面１０ａの上に設けられたマウントベッド５ａには、半導体発光素子２０が固着される。半導体発光素子２０の固着（ダイボンディング）には、例えば、導電ペーストまたは接着剤を用いることができる。
半導体発光素子２０は、例えば、発光ダイオード（Light Emitting Diode：ＬＥＤ）であり、その上面にｐ電極と、ｎ電極と、を有する。以下、第１電極２０ａおよび第２電極２０ｂと表示するが、いずれがｐ電極またはｎ電極であっても良い。第１電極２０ａは、金属ワイヤ９ａを介して電極３に接続され、第２電極２０ｂは、金属ワイヤ９ｂを介して電極５に接続される。そして、第１電極２０ａは、側面電極７ａおよび凹部１７の金属層３３を介して裏面メタル１３に電気的に接続される。第２電極２０ｂは、側面電極７ｂおよび凹部１７の金属層３３を介して裏面メタル１５に電気的に接続される。
さらに、半導体発光素子２０は、第１の面１０ａを覆う樹脂３０により封止される。樹脂３０は、半導体発光素子２０が放射する光の少なくとも一部を透過する透明樹脂である。また、樹脂３０は、半導体発光素子２０が放射する光により励起され蛍光を発する蛍光体を含んでも良い。また、図１（ａ）および（ｂ）に示すように、樹脂３０は、ベース１０の第１の面１０ａの全体を覆う。
図２は、半導体発光装置１００の製造過程を表すフローチャートである。
最初に、複数の半導体発光素子２０を基板上（図５参照）にマウントし、固着させる（チップマウント：Ｓ０１）。続いて、第１電極２０ａおよび電極３に金属ワイヤ９ａをボンディングし、その間を電気的に接続する。第２電極２０ｂおよび電極５に金属ワイヤ９ｂをボンディングし、その間を電気的に接続する（Ｓ０２）。
次に、基板上に樹脂３０を形成し、半導体発光素子２０を封止する（Ｓ０３）。例えば、シリコーン樹脂を用いて、基板上に均一な厚さの樹脂３０を形成する。続いて、樹脂３０が形成された基板を、例えば、ダイシングブレードを用いて切断し、個々の半導体発光装置１００を切り出す（Ｓ０４）。そして、半導体発光装置１００の特性を個別に検査し、所定の仕様を満足するものを選別する（Ｓ０５）。
図３は、第１実施形態に係る半導体装置に用いられる基板１２０を表す模式図である。図３（ａ）は、表面の電極パターンを表す平面図であり、図３（ｂ）は、裏面のメタルパターンを表す平面図である。
図３（ａ）に示すように、電極３と電極５とは、電極７を介してつながったパターンに設けられる。電極５の電極７とは反対側の位置には、マウントベッド５ａが設けられる。一方、図３（ｂ）に示す裏面では、電極７の中心に対応する位置にスルーホール１７ａが設けられ、その周りにメタルパターン２３が設けられる。
図３（ａ）および図３（ｂ）に示す破線は、図２のステップＳ０４において基板１２０から切り出される１つのベース１０を表している。すなわち、電極７は、中央で切断され、側面電極７ａおよび７ｂとなる。裏面側では、スルーホール１７ａが中央で切断され、ベース１０の側面１０ｃおよび１０ｄにおけるそれぞれの凹部１７となる。また、メタルパターン２３は、裏面メタル１３および１５に切断される。
図４（ａ）〜図４（ｄ）は、基板１２０の製造過程を表す模式図である。
図４（ａ）に示すように、基板１２０は、例えば、金属層２４および２３ａが、それぞれ表面２１ａおよび裏面２１ｂに設けられた絶縁体２１を用いて製作される。絶縁体２１は、例えば、ポリイミドフィルムであり、その両面に金属層２４および２３ａとして、例えば、銅箔が圧着される。
図４（ｂ）に示すように、裏面２１ｂの側に設けられた金属層２３ａを選択的にエッチングし、開口２７を形成する。続いて、図４（ｃ）に示すように、絶縁体２１の裏面２１ｂから表面２１ａに連通するスルーホール１７ａを形成する。スルーホール１７ａは、例えば、開口２７を介してレーザ光を照射し、絶縁体２１を選択的に除去することにより形成できる。また、表面２１ａの側の金属層２４は除去せず、スルーホール１７ａの開口を塞いだ状態に残す。
次に、図４（ｄ）に示すように、スルーホール１７ａの内面に金属層３３を形成する。金属層３３は、例えば、金（Ａｕ）、銀（Ａｇ）またはパラジウム（Ｐｄ）からなる薄膜であり、電界または無電界メッキ法を用いて形成することができる。これにより、表面２１ａに設けられた金属層２４と、裏面２１ｂに設けられた金属層２３ａが電気的に接続される。また、金属層３３は、裏面２１ｂに設けられた全てのスルーホール１７ａの内面に形成される。
続いて、表面２１ａの側の金属層２４を、図３（ａ）に示すパターンに加工し、裏面２１ｂの側の金属層２３ａを、図３（ｂ）に示すメタルパターン２３に加工し、基板１２０を完成させる。
図５（ａ）〜図６（ｂ）は、半導体発光装置１００の製造過程を表す模式図である。図５（ａ）は、基板１２０の表面を表す平面図であり、図５（ｂ）〜図６（ｂ）は、図５（ａ）に示すＶｂ−Ｖｂ線に沿った断面図である。
図５（ａ）および図５（ｂ）は、基板１２０の表面２１ａに半導体発光素子２０を実装した状態を示している。複数のマウントベッド５ａのそれぞれに、半導体発光素子２０が固着される。そして、金属ワイヤ９ａおよび９ｂにより、電極３および電極５に接続される。そして、図５（ｂ）に示すように、電極３と電極５とは、電極７および金属層３３を介してメタルパターン２３に電気的に接続される。
次に、図６（ａ）に示すように、基板１２０の表面を覆う樹脂３０を形成する。樹脂３０は、例えば、真空成形を用いて均一な厚さの樹脂層として形成すれば良い。すなわち、製品毎のパッケージの形状に合わせた専用金型を用いる必要がないため、生産性の向上を図ることができる。
続いて、図６（ｂ）に示すように、樹脂３０および基板１２０を切断し、個々の半導体発光装置１００を切り出す。これにより、基板１２０はベース１０に分割され、ベース１０の側面に凹部１７が形成される。
このように、半導体発光装置１００は、そのパッケージの大きさに切り出されるため、パッケージから延出するリードが占めるスペースを必要としない。これにより、基板１２０の全体を有効に活用し、半導体発光装置１００の収率を向上させることが可能となる。また、専用金型を使用しないことから、その費用分のコストも低減される。
図７は、第１実施形態の変形例に係る半導体装置に用いられる基板１３０および１４０を表す模式図である。図７（ａ）は、それぞれの基板の表面に設けられる電極パターンを表す平面図であり、図３（ａ）に示すパターンと同じである。図７（ｂ）および図７（ｃ）は、それぞれ基板１３０および１４０の裏面を表す平面図である。
図７（ｂ）に示すように、基板１３０では、スルーホール１７ａに加えて、スルーホール３５が設けられる。そして、メタルパターン２３の面積が拡大され、スルーホール１７ａおよび３５の両方の周りに設けられる。また、スルーホール３５は、図７（ａ）に示すマウントベッド５ａ（第４の金属層）に対応する位置に設けられる。そして、スルーホール３５の内面にも金属層３３（第５の金属層）が設けられ、マウントベッド５ａとメタルパターン２３を電気的に接続する。また、スルーホール３５の内部に金属を埋め込んでも良い。
基板１３０から切り出されるベース１０は、図７（ｂ）中に破線で示すように、凹部１７の周りに設けられた裏面メタル１３と、凹部１７およびスルーホール３５の周りに設けられる裏面メタル１５と、を有する。そして、裏面メタル１５は、凹部１７を介して側面電極７ｂに電気的に接続されると共に、スルーホール３５を介してマウントベッド５ａにも電気的に接続される。
図７（ｃ）に示す基板１４０では、図７（ｂ）に示すメタルパターン２３が、スルーホール１７ａの周りに設けられるメタルパターン２３ｂと、スルーホール３５の周りに設けられるメタルパターン２３ｃと、に分離されている。このため、基板１４０から切り出されるベース１０では、凹部１７を介して側面電極７ａに接続される裏面メタル１３と、凹部１７を介して側面電極７ｂに接続される裏面メタル１５と、スルーホール３５を介してマウントベッド５ａに接続される裏面メタル１９（第６の金属層）が設けられる。
次に、図８を参照して、半導体発光装置１００の実装過程を説明する。図８（ａ）は、半導体発光装置１００を実装基板３２の上にマウントする直前の状態を表す模式断面図である。図８（ｂ）は、半導体発光装置１００を実装基板３２の上にマウントした後の状態を表す模式断面図である。
図８（ａ）に示すように、実装基板３２は、その上面にランドパターン３４を有し、ランドパターン３４の表面には、クリームハンダ３６が塗布される。半導体発光装置１００を実装する場合、例えば、実装基板３２上の所定位置に半導体発光装置１００を載置し、裏面メタル１３をクリームハンダ３６に接触させた状態でリフロー炉に搬入してハンダ付けを行う。この過程において、溶融したクリームハンダ３６は、裏面メタル１３の全体に広がり、半導体発光装置１００を実装基板３２に固定する。
さらに、図８（ｂ）に示すように、クリームハンダ３６は、凹部１７の金属層３３の表面に沿って這い上がり側面電極７ａの裏面側にも接触して、フィレット３８を形成する。これにより、半導体発光装置１００を実装した後の目視検査において、裏面メタル１３と、クリームハンダ３６と、の間の濡れ性を検査することが可能となる。
また、実装基板３２に実装された半導体発光装置１００に不具合がある時は、フィレット３８にハンダごてを接触させて加熱することによりハンダを溶融させ、半導体発光装置１００を交換することが可能となる。
すなわち、半導体発光装置１００のように、樹脂３０の裏面側に実装パッドを有する構造では、フィレット３８を形成することが難しく、実装基板の信頼性の向上、および、そのリペアが困難であった。本実施形態では、ベース１０の側面に凹部１７を設けることによりフィレット３８を容易に形成できる。これにより、半導体発光装置１００を実装した基板の信頼性およびリペア性を向上させることが可能となる。
（第２実施形態）
図９は、第２実施形態に係る半導体発光装置２００を表す模式図である。図９（ａ）は、半導体発光装置２００の外観を模式的に表す斜視図であり、図９（ｂ）は、その正面図である。
半導体発光装置２００は、絶縁性のベース４０と、半導体発光素子２０と、半導体発光素子２０を封止する樹脂３０と、を備える。
図９（ａ）に示すように、ベース４０の第１の面４０ａには、電極３と、電極５と、が並設される。さらに、第１の面４０ａには、側面電極７ａと、マウントベッド４３と、側面電極７ｂと、が設けられる。本実施形態では、マウントベッド４３と、電極５と、が離間して設けられる。
マウントベッド５ａの上に固着された半導体発光素子２０の第１電極２０ａは、金属ワイヤ９ａを介して電極３に接続され、第２電極２０ｂは、金属ワイヤ９ｂを介して電極５に接続される。そして、第１電極２０ａは、側面電極７ａおよび凹部１７の金属層３３を介して裏面メタル１３に電気的に接続される。第２電極２０ｂは、側面電極７ｂおよび凹部１７の金属層３３を介して裏面メタル１５に電気的に接続される。
ベース４０の第２の面４０ｂの側には、裏面メタル１３、１５および１９が設けられる。裏面メタル１９は、裏面メタル１３および１５から離間して設けられ、スルーホール３５を介してマウントベッド４３に接続する（図７（ｃ）参照）。したがって、半導体発光素子２０を駆動する電流は、裏面メタル１３および１５を介して供給され、半導体発光素子２０の熱は、スルーホール３５を介して裏面メタル１９に放熱される。すなわち、半導体発光装置２００では、例えば、裏面メタル１９をヒートシンクに接触させることにより放熱性を向上させることができ、高電流駆動による高出力動作が可能となる。
（第３実施形態）
図１０は、第３実施形態に係る半導体発光装置３００を表す模式図である。図１０（ａ）は、半導体発光装置３００の外観を模式的に表す斜視図であり、図１０（ｂ）は、その正面図である。
半導体発光装置３００は、絶縁性のベース５０と、半導体発光素子２０と、保護素子５５と、半導体発光素子２０および保護素子５５を封止する樹脂３０と、を備える。保護素子５５は、例えば、ツェナーダイオードであり、半導体発光素子２０に流れる過電流を抑制する。
図１０（ａ）に示すように、ベース５０の第１の面５０ａには、電極３と、電極５と、が並設される。さらに、第１の面５０ａには、側面電極７ａと、マウントベッド５ａと、側面電極７ｂと、が設けられる。側面電極７ａは電極３につながり、マウントベッド５ａおよび側面電極７ｂは、電極５につながる。
マウントベッド５ａの上に固着された半導体発光素子２０の第１電極２０ａは、金属ワイヤ９ａを介して電極３に接続され、第２電極２０ｂは、金属ワイヤ９ｂを介して電極５に接続される。そして、第１電極２０ａは、側面電極７ａおよび凹部１７の金属層３３を介して裏面メタル１３に電気的に接続される。第２電極２０ｂは、側面電極７ｂおよび凹部１７の金属層３３を介して裏面メタル１５に電気的に接続される。
保護素子５５は、電極３の上にマウントされ、その上面の電極５５ａと電極５との間が金属ワイヤ９ｃにより接続される。保護素子５５は、上面の電極５５ａと下面電極との間に電流を流すことにより動作する。したがって、保護素子５５の下面電極は、電極３に電気的に接続される。そして、半導体発光装置３００の高電圧に対する耐性が向上し、例えば、静電サージによる破壊を抑制できる。
図１１は、第３実施形態の変形例に係る半導体発光装置４００を表す模式図である。図１１（ａ）は、半導体発光装置４００の外観を模式的に表す斜視図であり、図１１（ｂ）は、その正面図である。
半導体発光装置４００は、絶縁性のベース６０と、半導体発光素子２０と、保護素子５５と、半導体発光素子２０および保護素子５５を封止する樹脂３０と、を備える。
図１１（ａ）に示すように、ベース６０の第１の面６０ａには、電極３と、電極５と、が並設される。さらに、第１の面６０ａには、側面電極７ａと、マウントベッド５ａと、側面電極７ｂと、が設けられる。側面電極７ａは電極３につながり、マウントベッド５ａおよび側面電極７ｂは、電極５につながる。
マウントベッド５ａの上に固着された半導体発光素子２０の第１電極２０ａは、金属ワイヤ９ａを介して電極３に接続され、第２電極２０ｂは、金属ワイヤ９ｂを介して電極５に接続される。そして、第１電極２０ａは、側面電極７ａおよび凹部１７の金属層３３を介して裏面メタル１３に電気的に接続される。第２電極２０ｂは、側面電極７ｂおよび凹部１７の金属層３３を介して裏面メタル１５に電気的に接続される。
保護素子５５は、電極５の上にマウントされ、その上面電極５５ａと電極３との間が金属ワイヤ９ｃにより接続される。保護素子５５は、上面電極５５ａと下面電極との間に電流を流すことにより動作する。保護素子５５の下面電極は、電極５に電気的に接続される。そして、半導体発光装置４００においても、例えば、高電圧に対する耐性が向上し、静電サージによる破壊を抑制できる。
（第４実施形態）
図１２は、第４実施形態に係る半導体発光装置５００を表す模式図である。図１２（ａ）は、半導体発光装置５００の外観を模式的に表す斜視図であり、図１２（ｂ）は、その正面図である。
半導体発光装置５００は、絶縁性のベース７０と、半導体発光素子２５と、半導体発光素子２５を封止する樹脂３０と、を備える。半導体発光素子２５は、上面電極２５ａと、下面電極と、の間に電流を流すことにより発光する。
図１２（ａ）に示すように、ベース７０の第１の面７０ａには、電極３と、電極５と、が並設される。さらに、第１の面７０ａには、側面電極７ａと、マウントベッド５ａと、側面電極７ｂと、が設けられる。側面電極７ａは電極３につながり、マウントベッド５ａおよび側面電極７ｂは、電極５につながる。
半導体発光素子２５は、導電性ペースト５３を介してマウントベッド５ａに固着される。これにより、下面電極は、マウントベッド５ａを介して電極５に接続される。半導体発光素子２５の上面電極２５ａは、金属ワイヤ９ａを介して電極３に接続される。そして、上面電極２５ａは、側面電極７ａおよび凹部１７の金属層３３を介して裏面メタル１３に電気的に接続される。
図１２（ｂ）に示すように、ベース７０は、マウントベッド５ａの下にスルーホール３５を有し、スルーホール３５の内面に設けられた金属層３３を介して、マウントベッド５ａと、裏面メタル１５と、が電気的に接続される（図７（ｂ）参照）。また、電極５は、側面電極７ｂおよび凹部１７の金属層３３を介して裏面メタル１５に電気的に接続される。このため、半導体発光素子２５の裏面電極は、スルーホール３５を介した接続と、側面電極７ｂおよび凹部１７を介した接続の両方により、裏面メタル１５に電気的に接続される。
さらに、本実施形態では、スルーホール３５を介して半導体発光素子２５の熱を放熱することができ、高電流、高出力動作が可能である。
（第５実施形態）
図１３は、第５実施形態に係る半導体発光装置６００を表す模式図である。図１３（ａ）は、半導体発光装置６００の外観を模式的に表す斜視図であり、図１３（ｂ）は、その正面図である。
半導体発光装置６００は、絶縁性のベース８０と、半導体発光素子４５と、半導体発光素子４５を封止する樹脂３０と、を備える。半導体発光素子４５は、その下面に第１電極と第２電極と（図示しない）を備えるフリップチップ構造を有する。
図１３（ａ）に示すように、ベース８０の第１の面８０ａには、電極３と、電極５と、が並設される。さらに、第１の面８０ａには、側面電極７ａと、側面電極７ｂと、が設けられる。側面電極７ａは電極３につながり、側面電極７ｂは電極５につながる。
半導体発光素子４５は、例えば、ハンダボール等を介して、電極３および電極５に固着される。例えば、電極３にハンダボールを介して第１電極が接続され、電極５にハンダボールを介して第２電極が接続される。第１電極は、側面電極７ａおよび凹部１７の金属層３３を介して裏面メタル１３に電気的に接続され、第２電極は、側面電極７ｂおよび凹部１７の金属層３３を介して裏面メタル１５に電気的に接続される。
本実施形態では、金属ワイヤによる接続が無いため、樹脂３０の厚みを薄くできる。これにより、パッケージの低背化が可能である。
（第６実施形態）
図１４は、第６実施形態に係る半導体発光装置７００を表す模式図である。図１４（ａ）は、半導体発光装置７００の外観を模式的に表す斜視図であり、図１４（ｂ）は、その正面図である。
半導体発光装置７００は、絶縁性のベース９０と、半導体発光素子２５と、半導体発光素子２５を封止する樹脂３０と、を備える。半導体発光素子２５は、上面電極２５ａと、下面電極と、の間に電流を流すことにより発光する。
図１４（ａ）に示すように、ベース９０の第１の面９０ａには、電極３と、電極５と、が並設される。さらに、第１の面９０ａには、側面電極７ａと、マウントベッド５ａと、側面電極７ｂと、が設けられる。本実施形態では、側面電極７ａは、電極３から離間して設けられ、側面電極７ｂは、電極５から離間して設けられる。
半導体発光素子２５は、導電性ペースト５３を介してマウントベッド５ａに固着される。これにより、下面電極は、マウントベッド５ａを介して電極５に接続される。半導体発光素子２０の上面電極２５ａは、金属ワイヤ９ａを介して電極３に接続される。
本実施形態では、電極３と、側面電極７ａと、が離間しているため、側面電極７ａと凹部１７を介した裏面メタル１３への電流パスが無い。また、電極５と、側面電極７ｂと、が離間しているため、側面電極７ｂと凹部１７を介した裏面メタル１５への電流パスも無い。そこで、図１４（ｂ）に示すように、ベース９０は、マウントベッド５ａの下にスルーホール３５を有し、スルーホール３５の内面に設けられた金属層３３を介して、マウントベッド５ａと、裏面メタル１５と、が電気的に接続される。また、電極３の下にスルーホール３７が設けられ、スルーホール３７の内面に設けられた金属層３３を介して、電極３と裏面メタル１３とが電気的に接続される。これにより、半導体発光素子２５の上面電極２５ａと裏面メタル１３とが、スルーホール３７を介して電気的に接続される。一方、半導体発光素子２５の下面電極は、スルーホール３５を介して裏面メタル１５に電気的に接続される。
本実施形態では、側面電極７ａと、電極３と、が離間して設けられ、側面電極７ｂと、電極５と、が離間して設けられる。これにより、ベース９０の第１の面９０ａと、樹脂３０と、の界面の密着性が向上し、ハンダやフラックスの侵入を抑制することができる。その結果、金属ワイヤ９ａの剥がれや半導体発光素子２５の劣化を防ぐことができる。
（第７実施形態）
図１５は、第７実施形態に係る半導体発光装置８００を表す模式図である。図１５（ａ）は、半導体発光装置８００の外観を模式的に表す斜視図であり、図１５（ｂ）は、その正面図である。
半導体発光装置８００は、絶縁性のベース１０と、半導体発光素子２５と、半導体発光素子２５を封止する樹脂３０と、を備える。半導体発光素子２５は、上面電極２５ａと、下面電極と、の間に電流を流すことにより発光する。
さらに、本実施形態では、ベース１０の第１の面１０ａと、樹脂３０と、の間に、樹脂層６３が設けられる。樹脂層６３は、ベース１０の外縁に沿って設けられ、ベース１０の第１の面１０ａに対する密着性が樹脂３０よりも高い。
半導体発光素子２５は、導電性ペースト５３を用いてマウントベッド５ａに固着される。そして、半導体発光素子２５の上面電極２５ａは、金属ワイヤ９ａを介して電極３に接続される。電極３は、側面電極７ａおよび凹部１７を介して裏面メタル１３電気的に接続される。一方、半導体発光素子２５の下面電極は、導電性ペースト５３を介してマウントベッド５ａに電気的に接続される。そして、マウントベッド５ａは、電極５、側面電極７ｂおよび凹部１７を介して裏面メタル１５に電気的に接続される。
本実施形態では、樹脂３０と、ベース１０と、の間に樹脂層６３を介在させることにより密着性を向上させ、ハンダやフラックスのパッケージ内への侵入を抑制することができる。
図１６は、第７実施形態の変形例に係る半導体発光装置８５０を表す模式図である。図１６（ａ）は、半導体発光装置８５０の外観を模式的に表す斜視図であり、図１６（ｂ）は、その正面図である。
半導体発光装置８５０は、絶縁性のベース１０と、半導体発光素子２５と、半導体発光素子２５を封止する樹脂３０と、を備える。半導体発光素子２５は、上面電極２５ａと、下面電極と、の間に電流を流すことにより発光する。
本実施形態では、ベース１０の第１の面１０ａと、樹脂３０と、の間に設けられた樹脂層６５が、半導体発光素子２５のマウント部分、および、金属ワイヤ９ａの電極３へのボンディング部分を除いて、ベース１０の第１の面１０ａの大部分を覆う。樹脂層６５は、例えば、酸化チタンなどを含む白樹脂であり、半導体発光素子２５から放射される光を反射する。また、半導体発光素子２５と、ベース１０と、の間の電気的な接続は、半導体発光装置８００と同じである。
本実施形態では、樹脂３０と、ベース１０と、の間に樹脂層６５を介在させることにより密着性を向上させ、ハンダやフラックスのパッケージ内への侵入を抑制することができる。さらに、半導体発光素子２５から放射される光を樹脂層６５が反射することにより輝度を向上させることができる。
（第８実施形態）
図１７は、第８実施形態に係る半導体発光装置９００を表す模式図である。図１７（ａ）は、ベース１５０の第１の面１５０ａ側の外観を模式的に表す斜視図であり、図１７（ｂ）は、第２の面１５０ｂ側の外観を表す斜視図である。
図１７（ａ）に示すように、第１の面１５０ａの上には、４つのマウントベッド７９が設けられ、それぞれに半導体発光素子２５ａ、２５ｂ、２５ｃおよび２５ｄが導電性ペースト５３を用いて固着される。また、第１の面１５０ａには、４つの電極７１、７３、７５および７７が設けられる。
図１７（ｂ）に示すように、第２の面１５０ｂには、裏面メタル８３、８５、９３、９５、９７および９９が設けられている。電極７１は、ベース１５０の側面に設けられた凹部１７を介して裏面メタル８３に電気的に接続される。また、電極７３、７５および７７は、それぞれ凹部１７を介して裏面メタル８５、９３および９５に電気的に接続される。
半導体発光素子２５ａの上面電極は、金属ワイヤ９ａを介して電極７１に接続される。一方、半導体発光素子２５ａの下面電極は、マウントベッド７９を介して電極７３に接続されており、さらに、凹部１７を介して裏面メタル８５に接続される。一方、半導体発光素子２５ｂ、２５ｃおよび２５ｄは、金属ワイヤ９ｂ、９ｃおよび９ｄを介して、電極７５と、電極７７と、の間に直列に接続されている。
例えば、電極７１に接続された裏面メタル８３と、電極７３に接続された裏面メタル８５と、の間に供給する電流を制御することにより、半導体発光素子２５ａの発光を制御することができる。また、電極７５に接続された裏面メタル９３と、電極７７に接続された裏面メタル９５と、の間に供給する電流を制御することにより、半導体発光素子２５ｂ、２５ｃおよび２５ｄの発光を制御することができる。
このように、本実施形態では、複数の半導体発光素子２５ａ〜２５ｄを任意に接続し、それぞれ、裏面メタル８３、８５、９３および９７を介して、それぞれの発光を任意に制御することが可能である。
以上、第１実施形態から第８実施形態に例示した半導体発光装置は、基板上に固着された半導体発光素子を樹脂封止し、例えば、ダイサーブレードで切断することにより製造することができる。これにより、製造コストを低減し、生産性の向上を図ることができる。また、絶縁性ベースの側面に凹部を形成することにより、第１の面に設けられた電極と、第２の面に設けられた裏面メタルと、の間の電気的な接続を容易に実現することができる。さらに、半導体発光装置の実装時に、フィレットを形成することが容易となり、実装の信頼性を向上させることができる。また、フィレットの形成が可能であれば、不具合を有する半導体発光装置の取り外しが可能となり、実装基板のリペアを実施することができる。
本発明のいくつかの実施形態を説明したが、これらの実施形態は、例として提示したものであり、発明の範囲を限定することは意図していない。これら新規な実施形態は、その他の様々な形態で実施されることが可能であり、発明の要旨を逸脱しない範囲で、種々の省略、置き換え、変更を行うことができる。これら実施形態やその変形は、発明の範囲や要旨に含まれるとともに、特許請求の範囲に記載された発明とその均等の範囲に含まれる。
３、５、７、７１、７３、７５，７７・・・電極、 ５ａ、４３、７９・・・マウントベッド、 ７ａ、７ｂ・・・側面電極、 ９ａ、９ｂ、９ｃ・・・金属ワイヤ、 １０、４０、５０、６０、７０、８０、９０、１５０・・・ベース、 １０ａ、４０ａ、５０ａ、６０ａ、７０ａ、８０ａ、９０ａ、１５０ａ・・・第１の面、 １０ｂ、４０ｂ、１５０ｂ・・・第２の面、 １０ｃ、１０ｄ・・・側面、 １３、１５、１９、８３、８５、９３、９５・・・裏面メタル、 １７・・・凹部、 １７ａ、３５、３７・・・スルーホール、 ２０、２５、２５ａ、２５ｂ、２５ｃ、２５ｄ、４５・・・半導体発光素子、 ２０ａ・・・第１電極、 ２０ｂ・・・第２電極、 ２１・・・絶縁体、 ２１ａ・・・表面、 ２１ｂ・・・裏面、 ２３、２３ｂ、２３ｃ・・・メタルパターン、 ２３ａ、２４、３３・・・金属層、 ２５ａ、５５ａ・・・上面電極、 ２７・・・開口、 ３０・・・樹脂、 ３２・・・実装基板、 ３４・・・ランドパターン、 ３６・・・クリームハンダ、 ３８・・・フィレット、 ５３・・・導電性ペースト、 ５５・・・保護素子、 ６３、６５・・・樹脂層、 １２０、１３０、１４０・・・基板、 １００、２００、３００、４００、５００、６００、７００、８００、８５０、９００半導体発光装置

Claims (7)

  1. 第１の面と、前記第１の面とは反対側の第２の面と、前記第１の面と前記第２の面とに接する側面と、を有し、前記側面に前記第１の面から前記第２の面に連通する凹部が設けられた絶縁性のベースであって、前記第１の面の上に設けられ前記凹部の開口を塞ぐ第１の金属層と、前記凹部の内面に設けられた第２の金属層と、前記第２の面の上に設けられ前記第２の金属層を介して前記第１の金属層に電気的に接続された第３の金属層と、を含むベースと、
    前記第１の面上に固着された半導体発光素子と、
    前記第１の面を覆い前記半導体発光素子を封止する樹脂であって、前記半導体発光素子が放射する光の少なくとも一部を透過する樹脂と、
    を備えた半導体発光装置。
  2. 前記半導体発光素子は、前記第１の金属層と、前記第２の金属層と、を介して前記第３の金属層に電気的に接続される請求項１記載の半導体発光装置。
  3. 前記ベースは、前記第１の面から前記第２の面に連通するスルーホールを有し、
    前記半導体発光素子は、前記スルーホールを介して前記第３の金属層に電気的に接続される請求項１または２に記載の半導体発光装置。
  4. 前記ベースは、前記第１の面に設けられ前記スルーホールの開口を塞ぐ第４の金属層と、前記スルーホールの内面に設けられた第５の金属層と、を有し、
    前記半導体発光素子は、前記第４の金属層と、前記第５の金属層を介して前記第３の金属層に電気的に接続される請求項３記載の半導体発光装置。
  5. 前記ベースは、前記第１の面から前記第２の面に連通するスルーホールと、前記第２の面上の前記スルーホールの周りに設けられた第６の金属層と、を有し、
    前記半導体発光素子は、前記スルーホールを介して前記第６の金属層に電気的に接続される請求項１または２に記載の半導体発光装置。
  6. 前記ベースは、前記第１の面に設けられ前記スルーホールの開口を塞ぐ第４の金属層と、前記スルーホールの内面に設けられた第５の金属層と、を有し、
    前記半導体発光素子は、前記第４の金属層と、前記第５の金属層を介して前記第６の金属層に電気的に接続される請求項５記載の半導体発光装置。
  7. 前記樹脂は、前記第１の面の全体を覆う請求項１〜４記載の半導体発光装置。
JP2012112747A 2012-05-16 2012-05-16 半導体発光装置 Pending JP2013239644A (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2012112747A JP2013239644A (ja) 2012-05-16 2012-05-16 半導体発光装置
US13/614,779 US20130307014A1 (en) 2012-05-16 2012-09-13 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012112747A JP2013239644A (ja) 2012-05-16 2012-05-16 半導体発光装置

Publications (1)

Publication Number Publication Date
JP2013239644A true JP2013239644A (ja) 2013-11-28

Family

ID=49580605

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012112747A Pending JP2013239644A (ja) 2012-05-16 2012-05-16 半導体発光装置

Country Status (2)

Country Link
US (1) US20130307014A1 (ja)
JP (1) JP2013239644A (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207754A (ja) * 2013-12-13 2015-11-19 日亜化学工業株式会社 発光装置
JP2016100555A (ja) * 2014-11-26 2016-05-30 ローム株式会社 電子装置
JP2019208069A (ja) * 2013-12-13 2019-12-05 日亜化学工業株式会社 発光装置
US11611009B2 (en) 2021-03-22 2023-03-21 Kabushiki Kaisha Toshiba Semiconductor device

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9006759B2 (en) * 2010-04-15 2015-04-14 Citizen Electronics Co., Ltd. Light-emitting device
JP6592902B2 (ja) * 2014-03-28 2019-10-23 日亜化学工業株式会社 発光装置
TW201543720A (zh) * 2014-05-06 2015-11-16 Genesis Photonics Inc 封裝結構及其製備方法
JP6519311B2 (ja) * 2014-06-27 2019-05-29 日亜化学工業株式会社 発光装置
US10043956B2 (en) 2016-09-29 2018-08-07 Nichia Corporation Method for manufacturing light emitting device
DE102017115780A1 (de) * 2017-07-13 2019-01-17 Tdk Electronics Ag Leuchtdiodenbauteil, Leuchtdiodenanordnung und Verfahren zur Herstellung eines Leuchtdiodenbauteils
JP1599551S (ja) * 2017-08-23 2018-03-12
TWD194647S (zh) * 2018-05-11 2018-12-11 今臺電子股份有限公司 發光二極體封裝

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3795248B2 (ja) * 1999-03-19 2006-07-12 ローム株式会社 チップ型発光装置
KR100425566B1 (ko) * 1999-06-23 2004-04-01 가부시키가이샤 시티즌 덴시 발광 다이오드
KR100772774B1 (ko) * 2000-04-24 2007-11-01 로무 가부시키가이샤 측면발광반도체 발광장치 및 그 제조방법
US20020024299A1 (en) * 2000-08-09 2002-02-28 Tadahiro Okazaki Chip-type light-emitting device
US6345903B1 (en) * 2000-09-01 2002-02-12 Citizen Electronics Co., Ltd. Surface-mount type emitting diode and method of manufacturing same
JP4789350B2 (ja) * 2001-06-11 2011-10-12 シチズン電子株式会社 発光ダイオードの製造方法
JP3694255B2 (ja) * 2001-06-19 2005-09-14 株式会社シチズン電子 Ｓｍｄ部品の構造および製造方法
US7919787B2 (en) * 2003-06-27 2011-04-05 Avago Technologies Ecbu Ip (Singapore) Pte. Ltd. Semiconductor device with a light emitting semiconductor die
JP4516320B2 (ja) * 2004-01-08 2010-08-04 シチズン電子株式会社 Ｌｅｄ基板
WO2006030671A1 (ja) * 2004-09-16 2006-03-23 Hitachi Aic Inc. Ｌｅｄ用反射板およびｌｅｄ装置
JP4875844B2 (ja) * 2004-11-25 2012-02-15 ローム株式会社 半導体装置の製造方法
JP2010103294A (ja) * 2008-10-23 2010-05-06 Citizen Electronics Co Ltd 発光ダイオード
CN102468374A (zh) * 2010-11-11 2012-05-23 展晶科技(深圳)有限公司 发光二极管制造方法
JP2012186450A (ja) * 2011-02-16 2012-09-27 Rohm Co Ltd Ｌｅｄモジュール

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2015207754A (ja) * 2013-12-13 2015-11-19 日亜化学工業株式会社 発光装置
JP2019208069A (ja) * 2013-12-13 2019-12-05 日亜化学工業株式会社 発光装置
JP2016100555A (ja) * 2014-11-26 2016-05-30 ローム株式会社 電子装置
US11611009B2 (en) 2021-03-22 2023-03-21 Kabushiki Kaisha Toshiba Semiconductor device

Also Published As

Publication number Publication date
US20130307014A1 (en) 2013-11-21

Similar Documents

Publication Publication Date Title
JP2013239644A (ja) 半導体発光装置
JP3910144B2 (ja) 半導体発光装置およびその製造方法
JP5349755B2 (ja) 表面実装の発光チップパッケージ
JP5940799B2 (ja) 電子部品搭載用パッケージ及び電子部品パッケージ並びにそれらの製造方法
KR101986855B1 (ko) 발광 부품용 회로와 그 제조 방법
JP2014183142A (ja) 半導体装置、半導体装置の製造方法
KR20150032493A (ko) 반도체 장치 및 그 제조 방법
JP2007329516A (ja) 半導体発光装置
JP5693800B1 (ja) Ｌｅｄ装置
KR20190129178A (ko) 박막 패드를 구비하는 발광 소자 패키지 및 그 제조 방법
JP6065586B2 (ja) 発光装置及びその製造方法
JPWO2009130743A1 (ja) 光素子用パッケージ、半導体発光装置および照明装置
US9899357B2 (en) LED module
JP2007012895A (ja) 回路装置およびその製造方法
US9972562B2 (en) Semiconductor device and corresponding method
JP2013258348A (ja) 半導体装置の製造方法
JP2016058447A (ja) Ｌｅｄパッケージおよびその製造方法、ならびにｌｅｄ素子搭載基板およびその製造方法
JP6899226B2 (ja) 半導体装置
JP5104020B2 (ja) モールドパッケージ
JP2007067452A (ja) 半導体発光装置
JP2014146846A (ja) チップ型発光素子
JP6486726B2 (ja) 発光モジュール
US10586758B2 (en) Substrate-with-support
JP7407360B2 (ja) 発光装置の製造方法
JP4408931B2 (ja) 半導体発光装置