JP4875844B2 - 半導体装置の製造方法 - Google Patents

半導体装置の製造方法 Download PDF

Info

Publication number
JP4875844B2
JP4875844B2 JP2004341028A JP2004341028A JP4875844B2 JP 4875844 B2 JP4875844 B2 JP 4875844B2 JP 2004341028 A JP2004341028 A JP 2004341028A JP 2004341028 A JP2004341028 A JP 2004341028A JP 4875844 B2 JP4875844 B2 JP 4875844B2
Authority
JP
Japan
Prior art keywords
wiring
sealing resin
semiconductor device
resin layer
original substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2004341028A
Other languages
English (en)
Other versions
JP2006156491A (ja
Inventor
一真 谷田
修 宮田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2004341028A priority Critical patent/JP4875844B2/ja
Priority to CN2005800298787A priority patent/CN101015053B/zh
Priority to US11/630,162 priority patent/US7928581B2/en
Priority to PCT/JP2005/019003 priority patent/WO2006057117A1/ja
Priority to KR1020077005638A priority patent/KR20070073744A/ko
Priority to TW094138135A priority patent/TW200620551A/zh
Publication of JP2006156491A publication Critical patent/JP2006156491A/ja
Application granted granted Critical
Publication of JP4875844B2 publication Critical patent/JP4875844B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/76—Making of isolation regions between components
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/8119—Arrangement of the bump connectors prior to mounting
    • H01L2224/81191—Arrangement of the bump connectors prior to mounting wherein the bump connectors are disposed only on the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0388—Other aspects of conductors
    • H05K2201/0394—Conductor crossing over a hole in the substrate or a gap between two separate substrate parts
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H05K2201/09181—Notches in edge pads
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1581—Treating the backside of the PCB, e.g. for heating during soldering or providing a liquid coating on the backside
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

この発明は、配線基板とその上に接続された半導体チップとを備えた半導体装置の製造方法に関する。
半導体装置には、配線基板と、機能素子が形成された機能面をこの配線基板の一方表面に対向させて接続された半導体チップとを備えたものがある。
配線基板には、半導体チップが接続された上記一方表面から、配線基板の端面を経て上記一方表面の反対側の他方表面に至る導電膜が形成されている。この導電膜は、配線基板の端面から上記他方表面に渡って形成され、この半導体装置を実装基板に接続するための外部接続部と、配線基板の上記一方表面に形成され、半導体チップと外部接続部とを接続する配線部とを含む。
このような半導体装置は、複数の配線基板が作り込まれたより大きな基板（以下、「元基板」という。）の各配線基板に半導体チップが接続された後、元基板が配線基板の個片に切り分けられて得られる。この際、元基板は、たとえば、ダイシングブレードなどの切断工具により機械的に切断される。
元基板には、隣接する配線基板の境界にまたがって、元基板を厚さ方向に貫通するスルーホールが形成されており、このスルーホールの内面や配線基板においてスルーホール付近の上記一方表面および他方表面には、金属材料からなる導電膜が形成されている。この導電膜が元基板とともに切断されることにより、外部接続部および配線部を含む導電膜を備えた配線基板が得られる。
特開２００２−５０７１４号公報
ところが、金属材料からなる導電膜は、延性を有するため、切断工具により切断される際、切断工具の移動方向に引きずられて延び、その移動方向下流側でバリを生じる。このようなバリを有する半導体装置が、実装基板に実装されると、実装基板上に隣接して実装される他の部品等との間で電気的短絡を生じる原因となる。また、バリが半導体装置から分離し、たとえば、実装基板上に落ちることによっても実装基板上で電気的短絡が生じることがある。
そこで、この発明の目的は、導電部材のバリを有さない半導体装置を得ることができる半導体装置の製造方法を提供することである。
上記の目的を達成するための請求項１記載の発明は、複数の配線基板（２）が作り込まれ、互いに隣接する上記配線基板の境界にまたがって形成された導電部材（１３）を少なくとも一方表面（２ａ）に有する元基板（１１）から形成される上記配線基板を有する半導体装置の製造方法であって、機能素子（４）が形成された機能面（３ａ）を有する半導体チップ（３）を、上記元基板における各配線基板に対して、その機能面が上記一方表面と所定間隔を隔てて対向するように接続するチップ接続工程と、このチップ接続工程の後、上記元基板と上記半導体チップとの隙間、および上記導電部材上に封止樹脂層（７）を形成する封止樹脂層形成工程と、この封止樹脂層形成工程の後、上記元基板と切断工具（Ｂ）とを、その切断工具が上記元基板の上記一方表面と反対側の他方表面（２ｂ）から上記一方表面に抜けるように相対移動させることにより、上記元基板を、互いに隣接する上記配線基板の境界に沿って切断する工程とを含むことを特徴とする半導体装置（１，２１）の製造方法である。
なお、括弧内の数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この発明によれば、各配線基板毎に半導体チップが接続された元基板を、互いに隣接する配線基板の境界に沿って切断することにより、配線基板に半導体チップが接続された構成の半導体装置を得ることができる。
元基板を切断する工程では、切断工具（たとえば、ダイシングブレード、カット金型など）は、元基板に対して、封止樹脂層が形成されている一方表面と反対側の他方表面側から一方表面側に抜けるように相対的に移動される。このとき、たとえ導電部材が延性を有する金属材料からなる場合であっても、切断工具の移動方向下流側に存在する封止樹脂層によって、その導電部材が切断工具に引きずられて延びることが防止される。したがって、この製造方法によれば、導電部材のバリを有さない半導体装置を製造できる。そして、この半導体装置では、導電部材のバリを有しないので、実装基板に実装されたときに、その実装基板上に実装される他の部品との間での電気的な短絡を生じるおそれがない。
上記元基板を切断する工程は、上記元基板の上記一方表面（上記半導体チップが接続された面）にテープを貼り付ける工程と、上記テープが貼り付けられた上記元基板を、互いに隣接する上記配線基板の境界に沿って切断する工程とを含んでいてもよい。この場合、導電部材上に、封止樹脂層が形成されていることにより、この封止樹脂層が形成されていない場合と比べて、元基板上において、半導体チップと、半導体チップが存在していない領域との間の段差を小さくして、テープに貼り付けることができる。
上記封止樹脂層は、上記元基板の上記一方表面において、上記半導体チップとの間および上記導電部材上を含む連続した領域に形成されていてもよく、たとえば、上記一方表面のほぼ全面に形成されていてもよい。
封止樹脂層を構成する樹脂としては、公知のアンダーフィル材を用いることができる。導電部材上に形成する封止樹脂層は、従来、元基板（配線基板）と半導体チップとの間およびその付近にのみ形成されていたアンダーフィル材を、導電部材が形成された隣接する配線基板の境界（配線基板の端部）付近まで拡大して形成すればよく、アンダーフィル材と別に導電部材上に形成する必要はない。
請求項２記載のように、上記元基板には、互いに隣接する上記配線基板の境界にまたがる領域に上記元基板を厚さ方向に貫通するスルーホール（１２）が形成されていてもよく、この場合、上記導電部材が、上記一方表面から上記スルーホールの内面を経て上記他方表面に至るように連続して形成されていてもよい。
この場合、元基板を、互いに隣接する配線基板の境界に沿って切断することにより、スルーホールは配線基板の端面に形成された溝となり、スルーホール内に形成された導電部材は、配線基板の端面（溝）に形成された導電部材となる。
この発明によれば、元基板を切断する工程では、導電部材の他方表面に形成された部分は、切断工具の移動方向下流側に存在する元基板によって、切断工具に引きずられ延びることが防止される。したがって、この製造方法によれば、配線基板の一方表面から端面（溝）を経て他方表面に至る導電部材を有しつつ、バリを有さない半導体装置を得ることができる。
このようにして得られた半導体装置は、導電部材のうち、溝内（配線基板の端面）に形成された部分および他方表面に形成された部分を外部接続部として、たとえば、半田により、実装基板に形成された電極パッドに接続できる。
請求項３記載のように、この半導体装置の製造方法は、上記封止樹脂層形成工程の前に、上記スルーホールの上記一方表面の側を塞ぐ蓋部材（２３）を形成する工程をさらに含んでもよい。この場合、請求項４記載のように、上記蓋部材を形成する工程は、上記導電部材と同種の金属により上記蓋部材を形成する工程を含んでもよく、請求項５記載のように、上記蓋部材を形成する工程は、めっきにより上記蓋部材を形成する工程を含んでもよい。
請求項６記載のように、上記導電部材は、銅からなるものであってもよい。
請求項７記載のように、上記封止樹脂層形成工程は、上記元基板の上記一方表面の全面に、上記封止樹脂層を形成する工程を含んでもよい。
半導体装置（２１）は、配線基板（２）と、機能素子（４）が形成された機能面（３ａ）を有し、この機能面を上記配線基板の一方表面（２ａ）に対向させて、この一方表面との間に所定間隔を保持して接合されかつ電気的に接続された半導体チップ（３）と、上記配線基板の少なくとも上記一方表面上に形成され、上記配線基板の端面（２ｅ）とほぼ面一の端面（６ｅ）を有する導電部材（６）と、上記配線基板と上記半導体チップとの間および上記導電部材上に形成された封止樹脂層（７）と、上記配線基板の上記端面において上記配線基板の厚さ方向に渡って形成された溝の上記一方表面の側を塞ぐように形成され、導電性を有する蓋部材（２２）とを含んでもよく、この場合、上記封止樹脂層、および上記蓋部材の各々が、上記配線基板の上記端面と面一の端面（７ｅ，２２ｅ）を有してもよい。
半導体装置は、配線基板と、上記配線基板にフリップチップ接続された半導体チップと、上記配線基板の少なくとも一方表面上に形成され、上記配線基板の端面とほぼ面一の端面を有する導電部材と、上記配線基板と上記半導体チップとの間および上記導電部材上に形成された封止樹脂層と、上記配線基板の上記端面において上記配線基板の厚さ方向に渡って形成された溝の上記一方表面の側を塞ぐように形成され、導電性を有する蓋部材とを含んでもよく、この場合、上記封止樹脂層、および上記蓋部材の各々が、上記配線基板の上記端面と面一の端面を有してもよい。
半導体装置は、配線基板と、上記配線基板にフリップチップ接続された半導体チップと、上記配線基板の一方表面上に形成された導電部材と、上記配線基板と上記半導体チップとの間および上記導電部材上に形成された封止樹脂層と、上記配線基板の端面において上記配線基板の厚さ方向に渡って形成された溝の上記一方表面の側を塞ぐように形成され、導電性を有する蓋部材とを含んでもよく、この場合、上記導電部材、上記封止樹脂層、および上記蓋部材の各々が、上記配線基板の上記端面と面一の端面を有してもよい。
半導体装置は、配線基板と、上記配線基板にフリップチップ接続された半導体チップと、上記配線基板の一方表面上に形成された導電部材と、上記配線基板上に形成され、上記半導体チップを覆う封止樹脂層と、上記配線基板の端面において上記配線基板の厚さ方向に渡って形成された溝の上記一方表面の側を塞ぐように形成され、導電性を有する蓋部材とを含んでもよく、この場合、上記導電部材、上記封止樹脂層、および上記蓋部材の各々が、上記配線基板の上記端面と面一の端面を有してもよい。
これらの半導体装置は、請求項３記載の製造方法により製造でき、請求項３記載の発明と同様の効果を奏することができる。
上記配線基板の端面（２ｅ）には、上記配線基板の厚さ方向に渡って溝（８）が形成されている。上記導電部材は、上記配線基板において、上記一方表面から上記溝の内面を経て上記一方表面と反対側の他方表面（２ｂ）に至るように連続して形成されていてもよい。
この半導体装置は、請求項２記載の製造方法より製造でき、請求項２記載の発明と同様の効果を奏することができる。
蓋部材を含むこの半導体装置は、上記一方表面側において、上記スルーホールを塞ぐように蓋部材が形成された元基板を用いて製造することができる。封止樹脂層は、未硬化（液状）の封止樹脂をこの元基板の上記一方表面に膜状に形成した後、この封止樹脂を硬化させることにより形成できる。この場合、蓋部材により、未硬化の封止樹脂がスルーホール内に流れ込むことを防止できる。したがって、スルーホールの内面に形成された導電部材を外部接続部として用いる場合であっても、この外部接続部が封止樹脂層に覆われて、たとえば、半田による接続が阻害されることを防止できる。
蓋部材は、導電性を有するものであってもよく、この場合、蓋部材は、導電部材に接続されていてもよい。蓋部材は金属材料からなってもよく、この場合、蓋部材はめっきにより形成されてもよい。
上記蓋部材は、上記導電部材と同種の金属からなるものであってもよい。
上記導電部材は、銅からなるものであってもよい。
上記溝は、半円柱状であってもよい。
上記半導体チップは、上記導電部材と、接続部材（５）を介して接続されていてもよい。
以下では、この発明の実施の形態を、図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係る製造方法により得られた半導体装置の構造を示す図解的な断面図である。
この半導体装置１は、配線基板２と、機能素子４が形成された機能面３ａを有する半導体チップ３とを備えている。半導体チップ３は、配線基板２の表面２ａに機能面３ａを対向させて、接続部材５によって、表面２ａと所定間隔を保つように接続されている。
配線基板２の端面２ｅ付近には、銅（Ｃｕ）などの金属材料からなる導電膜６が形成されている。導電膜６は、端面２ｅと、表面２ａの反対側の面（裏面）２ｂとに渡って連続して形成された外部接続部６Ｔと、表面２ａに形成され、外部接続部６Ｔと接続部材５とを接続する配線部６Ｗとを含んでいる。配線部６Ｗと外部接続部６Ｔとは、一体に形成されている。接続部材５は、配線部６Ｗの上に形成されている。
表面２ａを垂直に見下ろす平面視において、配線基板２は半導体チップ３より大きく、配線基板２の周縁部には、半導体チップ３が対向していない領域が存在している。
配線基板２の表面２ａのほぼ全面に渡って、封止樹脂層７が形成されている。封止樹脂層７は、公知のアンダーフィル材からなる。封止樹脂層７は、配線基板２と半導体チップ３との隙間に充填されており、これにより、半導体チップ３の機能面３ａや接続部材５などが保護されている。また、封止樹脂層７は、導電膜６の配線部６Ｗ上を覆っている。
この半導体装置１は、外部接続部６Ｔ、すなわち、導電膜６のうち、配線基板２の端面２ｅおよび裏面２ｂに形成された部分を介して、実装基板に接続することができる。この際、外部接続部６Ｔと実装基板に形成された電極パッドとを、半田により接続することができる。
図２は、配線基板２の端面２ｅ付近を拡大して示す図解的な斜視図である。
配線基板２の端面２ｅには、配線基板２の厚さ方向に渡って半円柱状の溝８が形成されている。
外部接続部６Ｔは、溝８内では、溝８の内面に沿って形成されており、裏面２ｂでは、裏面２ｂの内方に向かって延びるように形成されている。配線部６Ｗは、外部接続部６Ｔとの接続部では、溝８の縁部に沿って半円弧状に形成されている。
封止樹脂層７の端面７ｅ（配線基板２の面内方向において端面２ｅ側の面）および外部接続部６Ｔの端面６ｅ（配線基板２の面内方向において端面２ｅ側の面）は、配線基板２の端面２ｅとほぼ面一になっている。
図３Ａないし図３Ｃは、半導体装置１の製造方法を説明するための図解的な断面図である。
半導体装置１は、複数の配線基板２が作り込まれたより大きな基板（以下、「元基板」という。）１１の各配線基板２に半導体チップ３が接続された後、元基板１１が配線基板２の個片に切り分けられて得られる。
元基板１１において、互いに隣接する配線基板２の境界にまたがる領域には、元基板１１を厚さ方向に貫通するスルーホール１２が形成されている。
また、元基板１１において、半導体装置１の導電膜６（図１および図２参照）に対応する領域に、導電膜６と同種の金属材料からなる導電膜１３が形成されている。導電膜１３は、互いに隣接する配線基板２の境界にまたがって形成されており、スルーホール１２の内壁を覆っている。
このような元基板１１が表面２ａを上方に向けられて、表面２ａにおいて、各配線基板２毎に、表面２ａとの間に所定間隔を保持して、半導体チップ３が接続される（図３Ａ参照）。半導体チップ３は、その機能面３ａを表面２ａに対向させて接続される。この際、半導体チップ３の接続部材５が、導電膜１３（配線部６Ｗに相当する部分）に接続される。
続いて、封止樹脂層７を形成するために、元基板１１の表面２ａ上に全面に、未硬化（液状）の封止樹脂の膜７Ｐが形成される（図３Ｂ参照）。この未硬化の封止樹脂の膜７Ｐにより、元基板１１と半導体チップ３との隙間が埋められるとともに、導電膜１３の表面２ａ上に形成された部分、すなわち、配線部６Ｗに相当する部分がほぼ完全に覆われる。そして、この未硬化の樹脂が硬化されて封止樹脂層７が得られる。
次に、元基板１１の表面２ａ側が、テープ１４を介して支持板１５に貼り付けられ、元基板１１が、表面２ａを下方に向けられて支持板１５上に支持された状態とされる。この状態が、図３Ｃに示されている。
導電膜１３の上に、封止樹脂層７が形成されていることにより、封止樹脂層７が形成されていない場合と比べて、元基板１１上において、半導体チップ３と、半導体チップ３が存在していない領域との間の段差Ｄを小さくして、テープ１４に貼り付けることができる。
そして、元基板１１が、テープ１４および支持板１５とともに、互いに隣接する配線基板２の境界に沿って切断され（切断位置Ｃを、図３Ｃに一点鎖線で示す。）、元基板１１が配線基板２の個片にされて、図１に示す半導体装置１が得られる。
図４は、元基板１１の切断面を示す図解的な側面図である。
元基板は、たとえば、ダイシングブレードＢ（図４に二点鎖線で示す。）などの切断工具により機械的に切断される。
ダイシングブレードＢは、元基板１１を切断するべき部分の付近では、元基板１１の裏面２ｂ側から表面２ａ側に抜けて相対移動するように回転（図４に、ダイシングブレードＢの回転方向を矢印Ｒで示す）される。ここで、導電膜１３の配線部６Ｗ相当部１３Ｗに対して、ダイシングブレードＢの移動方向下流側には、封止樹脂層７が存在している。同様に、導電膜１３において、裏面２ｂに形成された部分に対して、ダイシングブレードＢの移動方向下流側には、元基板１１が存在している。
このため、導電膜１３の配線部６Ｗ相当部１３Ｗや裏面２ｂに形成された部分は、ダイシングブレードＢに引きずられてバリを生じることがない。すなわち、封止樹脂層７が存在していなかったとすると、導電膜１３の配線部６Ｗ相当部１３Ｗは、ダイシングブレードＢに引きずられて延ばされ、バリ１６（図４に二点鎖線で示す。）を生じるが、封止樹脂層７が存在していることにより、ダイシングブレードＢの相対移動方向に延びることができないから、バリ１６が生じない。
したがって、この製造方法により、導電部材６のバリを有さない半導体装置１を製造できる。そして、この半導体装置１では、導電部材６のバリを有しないので、実装基板に実装されたときに、その実装基板上に実装される他の部品との間での電気的な短絡を生じるおそれがない。
また、この製造方法によれば、導電膜１３の配線部６Ｗ相当部１３Ｗの上に形成する封止樹脂層７は、従来、元基板１１（配線基板２）と半導体チップ３との間およびその付近にのみ形成されていたアンダーフィル材を、互いに隣接する配線基板２の境界付近まで拡大して形成すればよい。
図５は、本発明の第２の実施形態に係る製造方法により得られる半導体装置の構造を示す図解的な断面図である。図５において、図１に示す各部に対応する部分には、図１と同じ参照符号を付している。
この半導体装置２１は、配線基板２と、配線基板２に機能面３ａを対向させて接続された半導体チップ３を備えている。配線基板２の端面２ｅ付近には、銅（Ｃｕ）などの金属材料からなる導電膜６が形成されている。導電膜６は、端面２ｅと、表面２ａの反対側の面（裏面）２ｂとに渡って連続して形成された外部接続部６Ｔと、表面２ａに形成され、外部接続部６Ｔと接続部材５とを接続する配線部６Ｗとを含んでいる。
図６は、半導体装置２１において、配線基板２の端面２ｅ付近を拡大して示す図解的な斜視図である。
端面２ｅには、配線基板２の厚さ方向に渡って半円柱状の溝８が形成されている。外部接続部６Ｔは、溝８内では、溝８の内面に沿って形成されている。
溝８の表面２ａ側を塞ぐように、蓋配線２２が形成されている。蓋配線２２は、表面２ａを垂直に見下ろす平面視において、溝８上およびその周縁部に形成されており、半円形を有している。また、蓋配線２２は導電性を有し、たとえば、導電膜６と同種の金属材料からなる。
封止樹脂層７の端面７ｅ、外部接続部６Ｔの端面６ｅ、および蓋配線２２の端面２２ｅ（配線基板２の面内方向において端面２ｅ側の面）は、配線基板２の端面２ｅとほぼ面一になっている。
この半導体装置２１は、半導体装置１の製造方法と同様の製造方法により製造できる。この際、元基板１１は、配線部６Ｗを覆い、スルーホール１２の表面２ａ側を塞ぐ蓋配線２３（図４に二点鎖線で示す。）が形成されたものとすることができる。
未硬化（液状）の封止樹脂の膜７Ｐを、元基板１１の表面２ａに形成する際、蓋配線２３により、未硬化の封止樹脂がスルーホール１２内に流れ込むことを防止できる。したがって、未硬化の封止樹脂を硬化させた後、封止樹脂層７は、スルーホール１２内に存在しないようにすることができる。
元基板１１が、互いに隣接する配線基板２の境界に沿って切断されると、元基板１１に形成された蓋配線２３は、溝８の表面２ａ側を塞ぐ蓋配線２２となる。
以上のような製造方法により、半導体装置２１において、外部接続部６Ｔ（その一部または全部）が封止樹脂層７に覆われて、半田による接続が阻害されることを防止できる。
本発明の実施形態の説明は以上の通りであるが、本発明は他の形態でも実施できる。たとえば、封止樹脂層７は、元基板１１の表面２ａの全面に形成する必要はなく、半導体チップ３が対向していない領域では、導電膜１３上以外の領域には形成されなくてもよい。この場合でも、元基板１１の切断時のバリの発生を防止できる。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
本発明の第１の実施形態に係る製造方法により得られる半導体装置の構造を示す図解的な断面図である。 図１に示す半導体装置において、配線基板の端面付近を拡大して示す図解的な斜視図である。 図１に示す半導体装置の製造方法を説明するための図解的な断面図である。 図１に示す半導体装置の製造方法を説明するための図解的な断面図である。 図１に示す半導体装置の製造方法を説明するための図解的な断面図である。 元基板の切断面を示す図解的な側面図である。 本発明の第２の実施形態に係る製造方法により得られる半導体装置の構造を示す図解的な断面図である。 図５に示す半導体装置において、配線基板の端面付近を示す拡大して図解的な斜視図である。
符号の説明
１，２１ 半導体装置
２ 配線基板
２ａ 配線基板の表面
２ｂ 配線基板の裏面
２ｅ 配線基板の端面
３ 半導体チップ
３ａ 機能面
４ 機能素子
６，１３ 導電膜
６ｅ 導電膜の端面
７ 封止樹脂層
８ 溝
１１ 元基板
１２ スルーホール
２２，２３ 蓋配線
Ｂ ダイシングブレード

Claims (7)

  1. 複数の配線基板が作り込まれ、互いに隣接する上記配線基板の境界にまたがって形成された導電部材を少なくとも一方表面に有する元基板から形成される上記配線基板を有する半導体装置の製造方法であって、
    機能素子が形成された機能面を有する半導体チップを、上記元基板における各配線基板に対して、その機能面が上記一方表面と所定間隔を隔てて対向するように接続するチップ接続工程と、
    このチップ接続工程の後、上記元基板と上記半導体チップとの隙間、および上記導電部材上に封止樹脂層を形成する封止樹脂層形成工程と、
    この封止樹脂層形成工程の後、上記元基板と切断工具とを、その切断工具が上記元基板の上記一方表面と反対側の他方表面から上記一方表面に抜けるように相対移動させることにより、上記元基板を、互いに隣接する上記配線基板の境界に沿って切断する工程とを含むことを特徴とする半導体装置の製造方法。
  2. 上記元基板には、互いに隣接する上記配線基板の境界にまたがる領域に上記元基板を厚さ方向に貫通するスルーホールが形成されており、
    上記導電部材が、上記一方表面から上記スルーホールの内面を経て上記他方表面に至るように連続して形成されていることを特徴とする請求項１記載の半導体装置の製造方法。
  3. 上記封止樹脂層形成工程の前に、上記スルーホールの上記一方表面の側を塞ぐ蓋部材を形成する工程をさらに含むことを特徴とする請求項２に記載の半導体装置の製造方法。
  4. 上記蓋部材を形成する工程が、上記導電部材と同種の金属により上記蓋部材を形成する工程を含むことを特徴とする請求項３に記載の半導体装置の製造方法。
  5. 上記蓋部材を形成する工程が、めっきにより上記蓋部材を形成する工程を含むことを特徴とする請求項３または４に記載の半導体装置の製造方法。
  6. 上記導電部材が、銅からなることを特徴とする請求項１ないし５のいずれか１項に記載の半導体装置の製造方法。
  7. 上記封止樹脂層形成工程が、上記元基板の上記一方表面の全面に、上記封止樹脂層を形成する工程を含むことを特徴とする請求項１ないし６のいずれか１項に記載の半導体装置の製造方法。
JP2004341028A 2004-11-25 2004-11-25 半導体装置の製造方法 Active JP4875844B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2004341028A JP4875844B2 (ja) 2004-11-25 2004-11-25 半導体装置の製造方法
CN2005800298787A CN101015053B (zh) 2004-11-25 2005-10-17 半导体装置
US11/630,162 US7928581B2 (en) 2004-11-25 2005-10-17 Semiconductor device having a conductive member including an end face substantially fush with an end face of a wiring board and method of manufacturing the same
PCT/JP2005/019003 WO2006057117A1 (ja) 2004-11-25 2005-10-17 半導体装置の製造方法および半導体装置
KR1020077005638A KR20070073744A (ko) 2004-11-25 2005-10-17 반도체 장치의 제조 방법 및 반도체 장치
TW094138135A TW200620551A (en) 2004-11-25 2005-10-31 Method of manufacturing semiconductor device and semiconductor device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2004341028A JP4875844B2 (ja) 2004-11-25 2004-11-25 半導体装置の製造方法

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2011230388A Division JP5553811B2 (ja) 2011-10-20 2011-10-20 半導体装置

Publications (2)

Publication Number Publication Date
JP2006156491A JP2006156491A (ja) 2006-06-15
JP4875844B2 true JP4875844B2 (ja) 2012-02-15

Family

ID=36497860

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2004341028A Active JP4875844B2 (ja) 2004-11-25 2004-11-25 半導体装置の製造方法

Country Status (6)

Country Link
US (1) US7928581B2 (ja)
JP (1) JP4875844B2 (ja)
KR (1) KR20070073744A (ja)
CN (1) CN101015053B (ja)
TW (1) TW200620551A (ja)
WO (1) WO2006057117A1 (ja)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8767408B2 (en) * 2012-02-08 2014-07-01 Apple Inc. Three dimensional passive multi-component structures
JP2013239644A (ja) * 2012-05-16 2013-11-28 Toshiba Corp 半導体発光装置

Family Cites Families (20)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3541491B2 (ja) 1994-06-22 2004-07-14 セイコーエプソン株式会社 電子部品
JPH08274209A (ja) * 1995-03-31 1996-10-18 Seiko Epson Corp チップキャリヤ及びその製造方法
US20020053742A1 (en) * 1995-09-01 2002-05-09 Fumio Hata IC package and its assembly method
JP3527350B2 (ja) * 1996-02-01 2004-05-17 株式会社ルネサステクノロジ 半導体装置
JP4030028B2 (ja) * 1996-12-26 2008-01-09 シチズン電子株式会社 Ｓｍｄ型回路装置及びその製造方法
CN1189690A (zh) * 1997-01-20 1998-08-05 冲电气工业株式会社 树脂密封型半导体器件
US6329228B1 (en) * 1999-04-28 2001-12-11 Citizen Watch Co., Ltd. Semiconductor device and method of fabricating the same
JP2001068799A (ja) * 1999-08-30 2001-03-16 Kyocera Corp 多数個取りセラミック配線基板
JP2001223286A (ja) * 2000-02-10 2001-08-17 New Japan Radio Co Ltd リードレスチップキャリア用基板及びリードレスチップキャリア
JP3528959B2 (ja) 2000-08-03 2004-05-24 日立エーアイシー株式会社 チップ形電子部品
TW535465B (en) 2000-05-15 2003-06-01 Hitachi Aic Inc Electronic component device and method of manufacturing the same
JP3561209B2 (ja) * 2000-05-24 2004-09-02 株式会社三井ハイテック フリップチップ実装用バインダー及びこれを用いた半導体装置の製造方法
JP3506233B2 (ja) * 2000-06-28 2004-03-15 シャープ株式会社 半導体装置及びその製造方法
JP2002100701A (ja) * 2000-09-22 2002-04-05 Sharp Corp 半導体装置
JP4075306B2 (ja) * 2000-12-19 2008-04-16 日立電線株式会社 配線基板、ｌｇａ型半導体装置、及び配線基板の製造方法
JP2002223001A (ja) * 2001-01-26 2002-08-09 Nichia Chem Ind Ltd 光電装置
JP2003243605A (ja) * 2002-02-21 2003-08-29 Seiko Epson Corp 半導体装置及びその製造方法、回路基板並びに電子機器
US6794273B2 (en) * 2002-05-24 2004-09-21 Fujitsu Limited Semiconductor device and manufacturing method thereof
US20050104186A1 (en) * 2003-11-14 2005-05-19 International Semiconductor Technology Ltd. Chip-on-film package for image sensor and method for manufacturing the same
JP2005340647A (ja) * 2004-05-28 2005-12-08 Nec Compound Semiconductor Devices Ltd インターポーザ基板、半導体パッケージ及び半導体装置並びにそれらの製造方法

Also Published As

Publication number Publication date
CN101015053A (zh) 2007-08-08
US7928581B2 (en) 2011-04-19
US20080036043A1 (en) 2008-02-14
TW200620551A (en) 2006-06-16
JP2006156491A (ja) 2006-06-15
CN101015053B (zh) 2012-10-03
KR20070073744A (ko) 2007-07-10
WO2006057117A1 (ja) 2006-06-01

Similar Documents

Publication Publication Date Title
JP5100081B2 (ja) 電子部品搭載多層配線基板及びその製造方法
JP2008306128A (ja) 半導体装置およびその製造方法
JP2006294701A (ja) 半導体装置及びその製造方法
JP2004119863A (ja) 回路装置およびその製造方法
JP3828917B1 (ja) 配線回路基板
JP2006269605A (ja) フレキシブル回路基板及びその製造方法
JP2009117450A (ja) モジュールおよびその製造方法
JP2009194079A (ja) 半導体装置用配線基板とその製造方法及びそれを用いた半導体装置
JP2010050286A (ja) 半導体装置
EP3030060B1 (en) Wiring base plate and electronic device
JP7232123B2 (ja) 配線基板、電子装置、及び配線基板の製造方法
JP4875844B2 (ja) 半導体装置の製造方法
JP6597916B2 (ja) 回路モジュールおよびその製造方法
JP2012209590A (ja) 電子部品搭載多層配線基板及びその製造方法
JP5553811B2 (ja) 半導体装置
JP7382354B2 (ja) 半導体装置、および、半導体装置の製造方法
JP2007019275A (ja) 半導体装置、基板及び半導体装置の製造方法
JP7154818B2 (ja) 半導体装置および半導体装置の製造方法
JP4728032B2 (ja) 半導体装置および半導体装置の製造方法
JP2008251596A (ja) プリント配線基板の配線パターン
WO2023090261A1 (ja) 半導体装置
JP2005064327A (ja) 高放熱型プラスチックパッケージ
WO2023054389A1 (ja) 半導体装置および半導体装置の製造方法
JP2009239015A (ja) 半導体装置
WO2022168478A1 (ja) モジュール

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071112

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20101007

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101206

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20110721

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20111020

A911 Transfer to examiner for re-examination before appeal (zenchi)

Free format text: JAPANESE INTERMEDIATE CODE: A911

Effective date: 20111031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111117

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111128

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4875844

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250