JP5553811B2 - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP5553811B2 JP5553811B2 JP2011230388A JP2011230388A JP5553811B2 JP 5553811 B2 JP5553811 B2 JP 5553811B2 JP 2011230388 A JP2011230388 A JP 2011230388A JP 2011230388 A JP2011230388 A JP 2011230388A JP 5553811 B2 JP5553811 B2 JP 5553811B2
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor chip
- wiring
- wiring board
- semiconductor device
- sealing resin
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Engineering & Computer Science (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Wire Bonding (AREA)
Description
この発明は、配線基板とその上に接続された半導体チップとを備えた半導体装置に関する。
半導体装置には、配線基板と、機能素子が形成された機能面をこの配線基板の一方表面に対向させて接続された半導体チップとを備えたものがある。
配線基板には、半導体チップが接続された上記一方表面から、配線基板の端面を経て上記一方表面の反対側の他方表面に至る導電膜が形成されている。この導電膜は、配線基板の端面から上記他方表面に渡って形成され、この半導体装置を実装基板に接続するための外部接続部と、配線基板の上記一方表面に形成され、半導体チップと外部接続部とを接続する配線部とを含む。
配線基板には、半導体チップが接続された上記一方表面から、配線基板の端面を経て上記一方表面の反対側の他方表面に至る導電膜が形成されている。この導電膜は、配線基板の端面から上記他方表面に渡って形成され、この半導体装置を実装基板に接続するための外部接続部と、配線基板の上記一方表面に形成され、半導体チップと外部接続部とを接続する配線部とを含む。
このような半導体装置は、複数の配線基板が作り込まれたより大きな基板（以下、「元基板」という。）の各配線基板に半導体チップが接続された後、元基板が配線基板の個片に切り分けられて得られる。この際、元基板は、たとえば、ダイシングブレードなどの切断工具により機械的に切断される。
元基板には、隣接する配線基板の境界にまたがって、元基板を厚さ方向に貫通するスルーホールが形成されており、このスルーホールの内面や配線基板においてスルーホール付近の上記一方表面および他方表面には、金属材料からなる導電膜が形成されている。この導電膜が元基板とともに切断されることにより、外部接続部および配線部を含む導電膜を備えた配線基板が得られる。
元基板には、隣接する配線基板の境界にまたがって、元基板を厚さ方向に貫通するスルーホールが形成されており、このスルーホールの内面や配線基板においてスルーホール付近の上記一方表面および他方表面には、金属材料からなる導電膜が形成されている。この導電膜が元基板とともに切断されることにより、外部接続部および配線部を含む導電膜を備えた配線基板が得られる。
ところが、金属材料からなる導電膜は、延性を有するため、切断工具により切断される際、切断工具の移動方向に引きずられて延び、その移動方向下流側でバリを生じる。このようなバリを有する半導体装置が、実装基板に実装されると、実装基板上に隣接して実装される他の部品等との間で電気的短絡を生じる原因となる。また、バリが半導体装置から分離し、たとえば、実装基板上に落ちることによっても実装基板上で電気的短絡が生じることがある。
そこで、この発明の目的は、導電部材のバリを有さない半導体装置を提供することである。
複数の配線基板（２）が作り込まれ、互いに隣接する上記配線基板の境界にまたがって形成された導電部材（１３）を少なくとも一方表面（２ａ）に有する元基板（１１）から形成される上記配線基板を有する半導体装置（１，２１）の製造方法は、機能素子（４）が形成された機能面（３ａ）を有する半導体チップ（３）を、上記元基板における各配線基板に対して、その機能面が上記一方表面と所定間隔を隔てて対向するように接続するチップ接続工程と、このチップ接続工程の後、上記元基板と上記半導体チップとの隙間、および上記導電部材上に封止樹脂層（７）を形成する封止樹脂層形成工程と、この封止樹脂層形成工程の後、上記元基板と切断工具（Ｂ）とを、その切断工具が上記元基板の上記一方表面と反対側の他方表面（２ｂ）から上記一方表面に抜けるように相対移動させることにより、上記元基板を、互いに隣接する上記配線基板の境界に沿って切断する工程とを含んでもよい。
なお、括弧内の数字は、後述の実施形態における対応構成要素等を表す。以下、この項において同じ。
この構成によれば、各配線基板毎に半導体チップが接続された元基板を、互いに隣接する配線基板の境界に沿って切断することにより、配線基板に半導体チップが接続された構成の半導体装置を得ることができる。
この構成によれば、各配線基板毎に半導体チップが接続された元基板を、互いに隣接する配線基板の境界に沿って切断することにより、配線基板に半導体チップが接続された構成の半導体装置を得ることができる。
元基板を切断する工程では、切断工具（たとえば、ダイシングブレード、カット金型など）は、元基板に対して、封止樹脂層が形成されている一方表面と反対側の他方表面側から一方表面側に抜けるように相対的に移動される。このとき、たとえ導電部材が延性を有する金属材料からなる場合であっても、切断工具の移動方向下流側に存在する封止樹脂層によって、その導電部材が切断工具に引きずられて延びることが防止される。したがって、この製造方法によれば、導電部材のバリを有さない半導体装置を製造できる。そして、この半導体装置では、導電部材のバリを有しないので、実装基板に実装されたときに、その実装基板上に実装される他の部品との間での電気的な短絡を生じるおそれがない。
上記元基板を切断する工程は、上記元基板の上記一方表面（上記半導体チップが接続された面）にテープを貼り付ける工程と、上記テープが貼り付けられた上記元基板を、互いに隣接する上記配線基板の境界に沿って切断する工程とを含んでいてもよい。この場合、導電部材上に、封止樹脂層が形成されていることにより、この封止樹脂層が形成されていない場合と比べて、元基板上において、半導体チップと、半導体チップが存在していない領域との間の段差を小さくして、テープに貼り付けることができる。
上記封止樹脂層は、上記元基板の上記一方表面において、上記半導体チップとの間および上記導電部材上を含む連続した領域に形成されていてもよく、たとえば、上記一方表面のほぼ全面に形成されていてもよい。
封止樹脂層を構成する樹脂としては、公知のアンダーフィル材を用いることができる。導電部材上に形成する封止樹脂層は、従来、元基板（配線基板）と半導体チップとの間およびその付近にのみ形成されていたアンダーフィル材を、導電部材が形成された隣接する配線基板の境界（配線基板の端部）付近まで拡大して形成すればよく、アンダーフィル材と別に導電部材上に形成する必要はない。
封止樹脂層を構成する樹脂としては、公知のアンダーフィル材を用いることができる。導電部材上に形成する封止樹脂層は、従来、元基板（配線基板）と半導体チップとの間およびその付近にのみ形成されていたアンダーフィル材を、導電部材が形成された隣接する配線基板の境界（配線基板の端部）付近まで拡大して形成すればよく、アンダーフィル材と別に導電部材上に形成する必要はない。
上記元基板には、互いに隣接する上記配線基板の境界にまたがる領域に上記元基板を厚さ方向に貫通するスルーホール（１２）が形成されていてもよく、この場合、上記導電部材が、上記一方表面から上記スルーホールの内面を経て上記他方表面に至るように連続して形成されていてもよい。
この場合、元基板を、互いに隣接する配線基板の境界に沿って切断することにより、スルーホールは配線基板の端面に形成された溝となり、スルーホール内に形成された導電部材は、配線基板の端面（溝）に形成された導電部材となる。
この場合、元基板を、互いに隣接する配線基板の境界に沿って切断することにより、スルーホールは配線基板の端面に形成された溝となり、スルーホール内に形成された導電部材は、配線基板の端面（溝）に形成された導電部材となる。
この構成によれば、元基板を切断する工程では、導電部材の他方表面に形成された部分は、切断工具の移動方向下流側に存在する元基板によって、切断工具に引きずられ延びることが防止される。したがって、この製造方法によれば、配線基板の一方表面から端面（溝）を経て他方表面に至る導電部材を有しつつ、バリを有さない半導体装置を得ることができる。
このようにして得られた半導体装置は、導電部材のうち、溝内（配線基板の端面）に形成された部分および他方表面に形成された部分を外部接続部として、たとえば、半田により、実装基板に形成された電極パッドに接続できる。
この半導体装置の製造方法は、上記封止樹脂層形成工程の前に、上記スルーホールの上記一方表面の側を塞ぐ蓋部材（２３）を形成する工程をさらに含んでもよい。この場合、上記蓋部材を形成する工程は、上記導電部材と同種の金属により上記蓋部材を形成する工程を含んでもよく、上記蓋部材を形成する工程は、めっきにより上記蓋部材を形成する工程を含んでもよい。
この半導体装置の製造方法は、上記封止樹脂層形成工程の前に、上記スルーホールの上記一方表面の側を塞ぐ蓋部材（２３）を形成する工程をさらに含んでもよい。この場合、上記蓋部材を形成する工程は、上記導電部材と同種の金属により上記蓋部材を形成する工程を含んでもよく、上記蓋部材を形成する工程は、めっきにより上記蓋部材を形成する工程を含んでもよい。
上記導電部材は、銅からなるものであってもよい。
上記封止樹脂層形成工程は、上記元基板の上記一方表面の全面に、上記封止樹脂層を形成する工程を含んでもよい。
上記封止樹脂層形成工程は、上記元基板の上記一方表面の全面に、上記封止樹脂層を形成する工程を含んでもよい。
請求項１記載の発明は、配線基板と、一方表面およびその反対側の他方表面を有する半導体チップであって、上記半導体チップの上記一方表面の一部の領域が、機能素子が形成された機能面であり、この機能面を上記配線基板の一方表面に対向させて、この一方表面との間に所定間隔を保持して接合されかつ電気的に接続された半導体チップと、上記配線基板の少なくとも上記一方表面上に形成され、上記配線基板の端面とほぼ面一の端面を有する導電部材と、上記配線基板と上記半導体チップとの間および上記導電部材上に形成された封止樹脂層とを含み、上記半導体チップにおいて、上記機能面と反対側の上記他方表面は露出しており、上記半導体チップの上記機能面は、上記半導体チップの上記一方表面における上記機能素子が形成されていない領域の面よりも突出して形成されていることを特徴とする半導体装置である。
請求項２記載のように、上記配線基板における上記半導体チップの端面よりも外周に位置する領域において上記配線基板の厚さ方向に渡って形成された溝の表面を、上記導電部材が覆っていてもよく、この場合、上記封止樹脂層が、上記溝の上記配線基板の上記一方表面側のみを覆っていてもよい。また、上記溝は、半円柱状であってもよい。
上記導電部材は、請求項３記載のように、銅からなるものであってもよい。
請求項４記載のように、上記半導体チップは、上記導電部材と、接続部材（５）を介
して接続されていてもよい。
請求項５記載のように、上記封止樹脂層は、上記半導体チップの側面を、上記配線基
板の側から、上記半導体チップの厚さ方向に関して少なくとも中間部まで覆っていてもよい。
上記導電部材は、請求項３記載のように、銅からなるものであってもよい。
請求項４記載のように、上記半導体チップは、上記導電部材と、接続部材（５）を介
して接続されていてもよい。
請求項５記載のように、上記封止樹脂層は、上記半導体チップの側面を、上記配線基
板の側から、上記半導体チップの厚さ方向に関して少なくとも中間部まで覆っていてもよい。
請求項６記載のように、上記封止樹脂層の厚さは、上記配線基板の端部から上記半導
体チップの端面に向かって徐々に厚くなっていてもよい。
請求項７記載の発明は、上記半導体チップの上記機能面が露出しないように、上記封止樹脂層で覆われている、請求項１ないし６のいずれか１項に記載の半導体装置である。
体チップの端面に向かって徐々に厚くなっていてもよい。
請求項７記載の発明は、上記半導体チップの上記機能面が露出しないように、上記封止樹脂層で覆われている、請求項１ないし６のいずれか１項に記載の半導体装置である。
以下では、この発明の実施の形態を、図面を参照して詳細に説明する。
図１は、本発明の第１の実施形態に係る半導体装置の構造を示す図解的な断面図である。
この半導体装置１は、配線基板２と、機能素子４が形成された機能面３ａを有する半導体チップ３とを備えている。半導体チップ３は、一方表面およびその反対側の他方表面を有している。半導体チップ３の一方表面の一部の領域が、機能素子４が形成された機能面３ａである。半導体チップ３は、配線基板２の表面２ａに機能面３ａを対向させて、接続部材５によって、表面２ａと所定間隔を保つように接続されている。半導体チップ３の機能面３ａは、図１に示すように、半導体チップ３の一方表面における機能素子４が形成されていない領域の面よりも突出して形成されている。
図１は、本発明の第１の実施形態に係る半導体装置の構造を示す図解的な断面図である。
この半導体装置１は、配線基板２と、機能素子４が形成された機能面３ａを有する半導体チップ３とを備えている。半導体チップ３は、一方表面およびその反対側の他方表面を有している。半導体チップ３の一方表面の一部の領域が、機能素子４が形成された機能面３ａである。半導体チップ３は、配線基板２の表面２ａに機能面３ａを対向させて、接続部材５によって、表面２ａと所定間隔を保つように接続されている。半導体チップ３の機能面３ａは、図１に示すように、半導体チップ３の一方表面における機能素子４が形成されていない領域の面よりも突出して形成されている。
配線基板２の端面２ｅ付近には、銅（Ｃｕ）などの金属材料からなる導電膜６が形成されている。導電膜６は、端面２ｅと、表面２ａの反対側の面（裏面）２ｂとに渡って連続して形成された外部接続部６Ｔと、表面２ａに形成され、外部接続部６Ｔと接続部材５とを接続する配線部６Ｗとを含んでいる。配線部６Ｗと外部接続部６Ｔとは、一体に形成されている。接続部材５は、配線部６Ｗの上に形成されている。
表面２ａを垂直に見下ろす平面視において、配線基板２は半導体チップ３より大きく、配線基板２の周縁部には、半導体チップ３が対向していない領域が存在している。
配線基板２の表面２ａのほぼ全面に渡って、封止樹脂層７が形成されている。封止樹脂層７は、公知のアンダーフィル材からなる。封止樹脂層７は、配線基板２と半導体チップ３との隙間に充填されており、これにより、半導体チップ３の機能面３ａや接続部材５などが保護されている。また、封止樹脂層７は、導電膜６の配線部６Ｗ上を覆っている。
配線基板２の表面２ａのほぼ全面に渡って、封止樹脂層７が形成されている。封止樹脂層７は、公知のアンダーフィル材からなる。封止樹脂層７は、配線基板２と半導体チップ３との隙間に充填されており、これにより、半導体チップ３の機能面３ａや接続部材５などが保護されている。また、封止樹脂層７は、導電膜６の配線部６Ｗ上を覆っている。
この半導体装置１は、外部接続部６Ｔ、すなわち、導電膜６のうち、配線基板２の端面２ｅおよび裏面２ｂに形成された部分を介して、実装基板に接続することができる。この際、外部接続部６Ｔと実装基板に形成された電極パッドとを、半田により接続することができる。
図２は、配線基板２の端面２ｅ付近を拡大して示す図解的な斜視図である。
図２は、配線基板２の端面２ｅ付近を拡大して示す図解的な斜視図である。
配線基板２の端面２ｅには、配線基板２の厚さ方向に渡って半円柱状の溝８が形成されている。
外部接続部６Ｔは、溝８内では、溝８の内面に沿って形成されており、裏面２ｂでは、裏面２ｂの内方に向かって延びるように形成されている。配線部６Ｗは、外部接続部６Ｔとの接続部では、溝８の縁部に沿って半円弧状に形成されている。
外部接続部６Ｔは、溝８内では、溝８の内面に沿って形成されており、裏面２ｂでは、裏面２ｂの内方に向かって延びるように形成されている。配線部６Ｗは、外部接続部６Ｔとの接続部では、溝８の縁部に沿って半円弧状に形成されている。
封止樹脂層７の端面７ｅ（配線基板２の面内方向において端面２ｅ側の面）および外部接続部６Ｔの端面６ｅ（配線基板２の面内方向において端面２ｅ側の面）は、配線基板２の端面２ｅとほぼ面一になっている。
図３Ａないし図３Ｃは、半導体装置１の製造方法を説明するための図解的な断面図である。
図３Ａないし図３Ｃは、半導体装置１の製造方法を説明するための図解的な断面図である。
半導体装置１は、複数の配線基板２が作り込まれたより大きな基板（以下、「元基板」という。）１１の各配線基板２に半導体チップ３が接続された後、元基板１１が配線基板２の個片に切り分けられて得られる。
元基板１１において、互いに隣接する配線基板２の境界にまたがる領域には、元基板１１を厚さ方向に貫通するスルーホール１２が形成されている。
元基板１１において、互いに隣接する配線基板２の境界にまたがる領域には、元基板１１を厚さ方向に貫通するスルーホール１２が形成されている。
また、元基板１１において、半導体装置１の導電膜６（図１および図２参照）に対応する領域に、導電膜６と同種の金属材料からなる導電膜１３が形成されている。導電膜１３は、互いに隣接する配線基板２の境界にまたがって形成されており、スルーホール１２の内壁を覆っている。
このような元基板１１が表面２ａを上方に向けられて、表面２ａにおいて、各配線基板２毎に、表面２ａとの間に所定間隔を保持して、半導体チップ３が接続される（図３Ａ参照）。半導体チップ３は、その機能面３ａを表面２ａに対向させて接続される。この際、半導体チップ３の接続部材５が、導電膜１３（配線部６Ｗに相当する部分）に接続される。
このような元基板１１が表面２ａを上方に向けられて、表面２ａにおいて、各配線基板２毎に、表面２ａとの間に所定間隔を保持して、半導体チップ３が接続される（図３Ａ参照）。半導体チップ３は、その機能面３ａを表面２ａに対向させて接続される。この際、半導体チップ３の接続部材５が、導電膜１３（配線部６Ｗに相当する部分）に接続される。
続いて、封止樹脂層７を形成するために、元基板１１の表面２ａ上に全面に、未硬化（液状）の封止樹脂の膜７Ｐが形成される（図３Ｂ参照）。この未硬化の封止樹脂の膜７Ｐにより、元基板１１と半導体チップ３との隙間が埋められるとともに、導電膜１３の表面２ａ上に形成された部分、すなわち、配線部６Ｗに相当する部分がほぼ完全に覆われる。そして、この未硬化の樹脂が硬化されて封止樹脂層７が得られる。
次に、元基板１１の表面２ａ側が、テープ１４を介して支持板１５に貼り付けられ、元基板１１が、表面２ａを下方に向けられて支持板１５上に支持された状態とされる。この状態が、図３Ｃに示されている。
導電膜１３の上に、封止樹脂層７が形成されていることにより、封止樹脂層７が形成されていない場合と比べて、元基板１１上において、半導体チップ３と、半導体チップ３が存在していない領域との間の段差Ｄを小さくして、テープ１４に貼り付けることができる。
導電膜１３の上に、封止樹脂層７が形成されていることにより、封止樹脂層７が形成されていない場合と比べて、元基板１１上において、半導体チップ３と、半導体チップ３が存在していない領域との間の段差Ｄを小さくして、テープ１４に貼り付けることができる。
そして、元基板１１が、テープ１４および支持板１５とともに、互いに隣接する配線基板２の境界に沿って切断され（切断位置Ｃを、図３Ｃに一点鎖線で示す。）、元基板１１が配線基板２の個片にされて、図１に示す半導体装置１が得られる。
図４は、元基板１１の切断面を示す図解的な側面図である。
元基板は、たとえば、ダイシングブレードＢ（図４に二点鎖線で示す。）などの切断工具により機械的に切断される。
図４は、元基板１１の切断面を示す図解的な側面図である。
元基板は、たとえば、ダイシングブレードＢ（図４に二点鎖線で示す。）などの切断工具により機械的に切断される。
ダイシングブレードＢは、元基板１１を切断するべき部分の付近では、元基板１１の裏面２ｂ側から表面２ａ側に抜けて相対移動するように回転（図４に、ダイシングブレードＢの回転方向を矢印Ｒで示す）される。ここで、導電膜１３の配線部６Ｗ相当部１３Ｗに対して、ダイシングブレードＢの移動方向下流側には、封止樹脂層７が存在している。同様に、導電膜１３において、裏面２ｂに形成された部分に対して、ダイシングブレードＢの移動方向下流側には、元基板１１が存在している。
このため、導電膜１３の配線部６Ｗ相当部１３Ｗや裏面２ｂに形成された部分は、ダイシングブレードＢに引きずられてバリを生じることがない。すなわち、封止樹脂層７が存在していなかったとすると、導電膜１３の配線部６Ｗ相当部１３Ｗは、ダイシングブレードＢに引きずられて延ばされ、バリ１６（図４に二点鎖線で示す。）を生じるが、封止樹脂層７が存在していることにより、ダイシングブレードＢの相対移動方向に延びることができないから、バリ１６が生じない。
したがって、この製造方法により、導電部材６のバリを有さない半導体装置１を製造できる。そして、この半導体装置１では、導電部材６のバリを有しないので、実装基板に実装されたときに、その実装基板上に実装される他の部品との間での電気的な短絡を生じるおそれがない。
また、この製造方法によれば、導電膜１３の配線部６Ｗ相当部１３Ｗの上に形成する封止樹脂層７は、従来、元基板１１（配線基板２）と半導体チップ３との間およびその付近にのみ形成されていたアンダーフィル材を、互いに隣接する配線基板２の境界付近まで拡大して形成すればよい。
また、この製造方法によれば、導電膜１３の配線部６Ｗ相当部１３Ｗの上に形成する封止樹脂層７は、従来、元基板１１（配線基板２）と半導体チップ３との間およびその付近にのみ形成されていたアンダーフィル材を、互いに隣接する配線基板２の境界付近まで拡大して形成すればよい。
図５は、本発明の第２の実施形態に係る半導体装置の構造を示す図解的な断面図である。図５において、図１に示す各部に対応する部分には、図１と同じ参照符号を付している。
この半導体装置２１は、配線基板２と、配線基板２に機能面３ａを対向させて接続された半導体チップ３を備えている。配線基板２の端面２ｅ付近には、銅（Ｃｕ）などの金属材料からなる導電膜６が形成されている。導電膜６は、端面２ｅと、表面２ａの反対側の面（裏面）２ｂとに渡って連続して形成された外部接続部６Ｔと、表面２ａに形成され、外部接続部６Ｔと接続部材５とを接続する配線部６Ｗとを含んでいる。
この半導体装置２１は、配線基板２と、配線基板２に機能面３ａを対向させて接続された半導体チップ３を備えている。配線基板２の端面２ｅ付近には、銅（Ｃｕ）などの金属材料からなる導電膜６が形成されている。導電膜６は、端面２ｅと、表面２ａの反対側の面（裏面）２ｂとに渡って連続して形成された外部接続部６Ｔと、表面２ａに形成され、外部接続部６Ｔと接続部材５とを接続する配線部６Ｗとを含んでいる。
図６は、半導体装置２１において、配線基板２の端面２ｅ付近を拡大して示す図解的な斜視図である。
端面２ｅには、配線基板２の厚さ方向に渡って半円柱状の溝８が形成されている。外部接続部６Ｔは、溝８内では、溝８の内面に沿って形成されている。
溝８の表面２ａ側を塞ぐように、蓋配線２２が形成されている。蓋配線２２は、表面２ａを垂直に見下ろす平面視において、溝８上およびその周縁部に形成されており、半円形を有している。また、蓋配線２２は導電性を有し、たとえば、導電膜６と同種の金属材料からなる。
端面２ｅには、配線基板２の厚さ方向に渡って半円柱状の溝８が形成されている。外部接続部６Ｔは、溝８内では、溝８の内面に沿って形成されている。
溝８の表面２ａ側を塞ぐように、蓋配線２２が形成されている。蓋配線２２は、表面２ａを垂直に見下ろす平面視において、溝８上およびその周縁部に形成されており、半円形を有している。また、蓋配線２２は導電性を有し、たとえば、導電膜６と同種の金属材料からなる。
封止樹脂層７の端面７ｅ、外部接続部６Ｔの端面６ｅ、および蓋配線２２の端面２２ｅ（配線基板２の面内方向において端面２ｅ側の面）は、配線基板２の端面２ｅとほぼ面一になっている。
この半導体装置２１は、半導体装置１の製造方法と同様の製造方法により製造できる。この際、元基板１１は、配線部６Ｗを覆い、スルーホール１２の表面２ａ側を塞ぐ蓋配線２３（図４に二点鎖線で示す。）が形成されたものとすることができる。
この半導体装置２１は、半導体装置１の製造方法と同様の製造方法により製造できる。この際、元基板１１は、配線部６Ｗを覆い、スルーホール１２の表面２ａ側を塞ぐ蓋配線２３（図４に二点鎖線で示す。）が形成されたものとすることができる。
未硬化（液状）の封止樹脂の膜７Ｐを、元基板１１の表面２ａに形成する際、蓋配線２３により、未硬化の封止樹脂がスルーホール１２内に流れ込むことを防止できる。したがって、未硬化の封止樹脂を硬化させた後、封止樹脂層７は、スルーホール１２内に存在しないようにすることができる。
元基板１１が、互いに隣接する配線基板２の境界に沿って切断されると、元基板１１に形成された蓋配線２３は、溝８の表面２ａ側を塞ぐ蓋配線２２となる。
元基板１１が、互いに隣接する配線基板２の境界に沿って切断されると、元基板１１に形成された蓋配線２３は、溝８の表面２ａ側を塞ぐ蓋配線２２となる。
以上のような製造方法により、半導体装置２１において、外部接続部６Ｔ（その一部または全部）が封止樹脂層７に覆われて、半田による接続が阻害されることを防止できる。
本発明の実施形態の説明は以上の通りであるが、本発明は他の形態でも実施できる。たとえば、封止樹脂層７は、元基板１１の表面２ａの全面に形成する必要はなく、半導体チップ３が対向していない領域では、導電膜１３上以外の領域には形成されなくてもよい。この場合でも、元基板１１の切断時のバリの発生を防止できる。
本発明の実施形態の説明は以上の通りであるが、本発明は他の形態でも実施できる。たとえば、封止樹脂層７は、元基板１１の表面２ａの全面に形成する必要はなく、半導体チップ３が対向していない領域では、導電膜１３上以外の領域には形成されなくてもよい。この場合でも、元基板１１の切断時のバリの発生を防止できる。
その他、特許請求の範囲に記載された事項の範囲で種々の変更を施すことが可能である。
この明細書および図面の記載から、特許請求の範囲に記載した発明以外にも、以下のような特徴が抽出され得る。
１．配線基板と、機能素子が形成された機能面を有し、この機能面を上記配線基板の一方表面に対向させて、この一方表面との間に所定間隔を保持して接合されかつ電気的に接続された半導体チップと、上記配線基板の少なくとも上記一方表面上に形成され、上記配線基板の端面とほぼ面一の端面を有する導電部材と、上記配線基板と上記半導体チップとの間および上記導電部材上に形成された封止樹脂層と、上記配線基板の上記端面において上記配線基板の厚さ方向に渡って形成された溝の上記一方表面の側を塞ぐように形成され、導電性を有する蓋部材とを含み、上記封止樹脂層、および上記蓋部材の各々が、上記配線基板の上記端面と面一の端面を有し、上記半導体チップにおいて、上記機能面と反対側の面は露出していることを特徴とする半導体装置。
２．配線基板と、上記配線基板にフリップチップ接続された半導体チップと、上記配線基板の少なくとも一方表面上に形成され、上記配線基板の端面とほぼ面一の端面を有する導電部材と、上記配線基板と上記半導体チップとの間および上記導電部材上に形成された封止樹脂層と、上記配線基板の上記端面において上記配線基板の厚さ方向に渡って形成された溝の上記一方表面の側を塞ぐように形成され、導電性を有する蓋部材とを含み、上記封止樹脂層、および上記蓋部材の各々が、上記配線基板の上記端面と面一の端面を有し、上記半導体チップにおいて、上記配線基板に対向する面と反対側の面は露出していることを特徴とする半導体装置。
半導体装置は、配線基板と、上記配線基板にフリップチップ接続された半導体チップと、上記配線基板の一方表面上に形成された導電部材と、上記配線基板と上記半導体チップとの間および上記導電部材上に形成された封止樹脂層と、上記配線基板の端面において上記配線基板の厚さ方向に渡って形成された溝の上記一方表面の側を塞ぐように形成され、導電性を有する蓋部材とを含んでもよく、この場合、上記導電部材、上記封止樹脂層、および上記蓋部材の各々が、上記配線基板の上記端面と面一の端面を有してもよい。
３．配線基板と、上記配線基板にフリップチップ接続された半導体チップと、上記配線基板の一方表面上に形成された導電部材と、上記配線基板上に形成され、上記半導体チップを覆う封止樹脂層と、上記配線基板の端面において上記配線基板の厚さ方向に渡って形成された溝の上記一方表面の側を塞ぐように形成され、導電性を有する蓋部材とを含み、上記導電部材、上記封止樹脂層、および上記蓋部材の各々が、上記配線基板の上記端面と面一の端面を有し、上記半導体チップにおいて、上記配線基板に対向する面と反対側の面は露出していることを特徴とする半導体装置。
上記配線基板の端面（２ｅ）には、上記配線基板の厚さ方向に渡って溝（８）が形成さ
れている。上記導電部材は、項５記載のように、上記配線基板において、上記一方表
面から上記溝の内面を経て上記一方表面と反対側の他方表面（２ｂ）に至るように連続し
て形成されていてもよい。
蓋部材を含むこの半導体装置は、上記一方表面側において、上記スルーホールを塞ぐように蓋部材が形成された元基板を用いて製造することができる。封止樹脂層は、未硬化（液状）の封止樹脂をこの元基板の上記一方表面に膜状に形成した後、この封止樹脂を硬化させることにより形成できる。この場合、蓋部材により、未硬化の封止樹脂がスルーホール内に流れ込むことを防止できる。したがって、スルーホールの内面に形成された導電部材を外部接続部として用いる場合であっても、この外部接続部が封止樹脂層に覆われて、たとえば、半田による接続が阻害されることを防止できる。
蓋部材は、導電性を有するものであってもよく、この場合、蓋部材は、導電部材に接続されていてもよい。蓋部材は金属材料からなってもよく、この場合、蓋部材はめっきにより形成されてもよい。
４．上記蓋部材が、上記導電部材と同種の金属からなることを特徴とする項１ないし３のいずれか１項に記載の半導体装置。上記導電部材は、銅からなるものであってもよい。上記半導体チップは、上記導電部材と、接続部材（５）を介して接続されていてもよい。
５．上記導電部材は、上記配線基板において、上記一方表面から、上記溝の内面を経て、上記一方表面と反対側の他方表面に至るように連続して形成されていることを特徴とする項１ないし４のいずれか１項に記載の半導体装置。
６．上記溝が、半円柱状であることを特徴とする項１ないし５のいずれか１項に記載の半導体装置。
７．配線基板と、機能素子が形成された機能面を有し、この機能面を上記配線基板の一方表面に対向させて、この一方表面との間に所定間隔を保持して接合されかつ電気的に接続された半導体チップと、上記配線基板の少なくとも上記一方表面上に形成され、上記配線基板の端面とほぼ面一の端面を有する導電部材と、上記配線基板と上記半導体チップとの間および上記導電部材上に形成された封止樹脂層とを含み、上記半導体チップにおいて、上記機能面と反対側の面は露出していることを特徴とする半導体装置。
８．上記配線基板の端面において上記配線基板の厚さ方向に渡って形成された溝の表面を、上記導電部材が覆っており、上記封止樹脂層が、上記溝の上記配線基板の上記一方表面側のみを覆っていることを特徴とする項７に記載の半導体装置。
９．上記導電部材が、銅からなることを特徴とする項１ないし８のいずれか１項に記載の半導体装置。
１０．上記半導体チップが、上記導電部材と、接続部材を介して接続されていることを特徴とする項１ないし９のいずれか１項に記載の半導体装置。
１１．上記封止樹脂層は、上記半導体チップの側面を、上記配線基板の側から、上記半導体チップの厚さ方向に関して中間部まで覆っていることを特徴とする項１ないし１０のいずれか１項に記載の半導体装置。
１２．上記封止樹脂層の厚さは、上記配線基板の端部から上記半導体チップの端面に向かって徐々に厚くなることを特徴とする項１ないし１１のいずれか１項に記載の半導体装置。
この明細書および図面の記載から、特許請求の範囲に記載した発明以外にも、以下のような特徴が抽出され得る。
１．配線基板と、機能素子が形成された機能面を有し、この機能面を上記配線基板の一方表面に対向させて、この一方表面との間に所定間隔を保持して接合されかつ電気的に接続された半導体チップと、上記配線基板の少なくとも上記一方表面上に形成され、上記配線基板の端面とほぼ面一の端面を有する導電部材と、上記配線基板と上記半導体チップとの間および上記導電部材上に形成された封止樹脂層と、上記配線基板の上記端面において上記配線基板の厚さ方向に渡って形成された溝の上記一方表面の側を塞ぐように形成され、導電性を有する蓋部材とを含み、上記封止樹脂層、および上記蓋部材の各々が、上記配線基板の上記端面と面一の端面を有し、上記半導体チップにおいて、上記機能面と反対側の面は露出していることを特徴とする半導体装置。
２．配線基板と、上記配線基板にフリップチップ接続された半導体チップと、上記配線基板の少なくとも一方表面上に形成され、上記配線基板の端面とほぼ面一の端面を有する導電部材と、上記配線基板と上記半導体チップとの間および上記導電部材上に形成された封止樹脂層と、上記配線基板の上記端面において上記配線基板の厚さ方向に渡って形成された溝の上記一方表面の側を塞ぐように形成され、導電性を有する蓋部材とを含み、上記封止樹脂層、および上記蓋部材の各々が、上記配線基板の上記端面と面一の端面を有し、上記半導体チップにおいて、上記配線基板に対向する面と反対側の面は露出していることを特徴とする半導体装置。
半導体装置は、配線基板と、上記配線基板にフリップチップ接続された半導体チップと、上記配線基板の一方表面上に形成された導電部材と、上記配線基板と上記半導体チップとの間および上記導電部材上に形成された封止樹脂層と、上記配線基板の端面において上記配線基板の厚さ方向に渡って形成された溝の上記一方表面の側を塞ぐように形成され、導電性を有する蓋部材とを含んでもよく、この場合、上記導電部材、上記封止樹脂層、および上記蓋部材の各々が、上記配線基板の上記端面と面一の端面を有してもよい。
３．配線基板と、上記配線基板にフリップチップ接続された半導体チップと、上記配線基板の一方表面上に形成された導電部材と、上記配線基板上に形成され、上記半導体チップを覆う封止樹脂層と、上記配線基板の端面において上記配線基板の厚さ方向に渡って形成された溝の上記一方表面の側を塞ぐように形成され、導電性を有する蓋部材とを含み、上記導電部材、上記封止樹脂層、および上記蓋部材の各々が、上記配線基板の上記端面と面一の端面を有し、上記半導体チップにおいて、上記配線基板に対向する面と反対側の面は露出していることを特徴とする半導体装置。
上記配線基板の端面（２ｅ）には、上記配線基板の厚さ方向に渡って溝（８）が形成さ
れている。上記導電部材は、項５記載のように、上記配線基板において、上記一方表
面から上記溝の内面を経て上記一方表面と反対側の他方表面（２ｂ）に至るように連続し
て形成されていてもよい。
蓋部材を含むこの半導体装置は、上記一方表面側において、上記スルーホールを塞ぐように蓋部材が形成された元基板を用いて製造することができる。封止樹脂層は、未硬化（液状）の封止樹脂をこの元基板の上記一方表面に膜状に形成した後、この封止樹脂を硬化させることにより形成できる。この場合、蓋部材により、未硬化の封止樹脂がスルーホール内に流れ込むことを防止できる。したがって、スルーホールの内面に形成された導電部材を外部接続部として用いる場合であっても、この外部接続部が封止樹脂層に覆われて、たとえば、半田による接続が阻害されることを防止できる。
蓋部材は、導電性を有するものであってもよく、この場合、蓋部材は、導電部材に接続されていてもよい。蓋部材は金属材料からなってもよく、この場合、蓋部材はめっきにより形成されてもよい。
４．上記蓋部材が、上記導電部材と同種の金属からなることを特徴とする項１ないし３のいずれか１項に記載の半導体装置。上記導電部材は、銅からなるものであってもよい。上記半導体チップは、上記導電部材と、接続部材（５）を介して接続されていてもよい。
５．上記導電部材は、上記配線基板において、上記一方表面から、上記溝の内面を経て、上記一方表面と反対側の他方表面に至るように連続して形成されていることを特徴とする項１ないし４のいずれか１項に記載の半導体装置。
６．上記溝が、半円柱状であることを特徴とする項１ないし５のいずれか１項に記載の半導体装置。
７．配線基板と、機能素子が形成された機能面を有し、この機能面を上記配線基板の一方表面に対向させて、この一方表面との間に所定間隔を保持して接合されかつ電気的に接続された半導体チップと、上記配線基板の少なくとも上記一方表面上に形成され、上記配線基板の端面とほぼ面一の端面を有する導電部材と、上記配線基板と上記半導体チップとの間および上記導電部材上に形成された封止樹脂層とを含み、上記半導体チップにおいて、上記機能面と反対側の面は露出していることを特徴とする半導体装置。
８．上記配線基板の端面において上記配線基板の厚さ方向に渡って形成された溝の表面を、上記導電部材が覆っており、上記封止樹脂層が、上記溝の上記配線基板の上記一方表面側のみを覆っていることを特徴とする項７に記載の半導体装置。
９．上記導電部材が、銅からなることを特徴とする項１ないし８のいずれか１項に記載の半導体装置。
１０．上記半導体チップが、上記導電部材と、接続部材を介して接続されていることを特徴とする項１ないし９のいずれか１項に記載の半導体装置。
１１．上記封止樹脂層は、上記半導体チップの側面を、上記配線基板の側から、上記半導体チップの厚さ方向に関して中間部まで覆っていることを特徴とする項１ないし１０のいずれか１項に記載の半導体装置。
１２．上記封止樹脂層の厚さは、上記配線基板の端部から上記半導体チップの端面に向かって徐々に厚くなることを特徴とする項１ないし１１のいずれか１項に記載の半導体装置。
１，２１ 半導体装置
２ 配線基板
２ａ 配線基板の表面
２ｂ 配線基板の裏面
２ｅ 配線基板の端面
３ 半導体チップ
３ａ 機能面
４ 機能素子
６，１３ 導電膜
６ｅ 導電膜の端面
７ 封止樹脂層
８ 溝
１１ 元基板
１２ スルーホール
２２，２３ 蓋配線
Ｂ ダイシングブレード
２ 配線基板
２ａ 配線基板の表面
２ｂ 配線基板の裏面
２ｅ 配線基板の端面
３ 半導体チップ
３ａ 機能面
４ 機能素子
６，１３ 導電膜
６ｅ 導電膜の端面
７ 封止樹脂層
８ 溝
１１ 元基板
１２ スルーホール
２２，２３ 蓋配線
Ｂ ダイシングブレード
Claims (7)
- 配線基板と、
一方表面およびその反対側の他方表面を有する半導体チップであって、上記半導体チップの上記一方表面の一部の領域が、機能素子が形成された機能面であり、この機能面を上記配線基板の一方表面に対向させて、この一方表面との間に所定間隔を保持して接合されかつ電気的に接続された半導体チップと、
上記配線基板の少なくとも上記一方表面上に形成され、上記配線基板の端面とほぼ面一の端面を有する導電部材と、
上記配線基板と上記半導体チップとの間および上記導電部材上に形成された封止樹脂層とを含み、
上記半導体チップにおいて、上記機能面と反対側の上記他方表面は露出しており、
上記半導体チップの上記機能面は、上記半導体チップの上記一方表面における上記機能素子が形成されていない領域の面よりも突出して形成されていることを特徴とする半導体装置。 - 上記配線基板における上記半導体チップの端面よりも外周に位置する領域において上記配線基板の厚さ方向に渡って形成された溝の表面を、上記導電部材が覆っており、
上記封止樹脂層が、上記溝の上記配線基板の上記一方表面側のみを覆っていることを特徴とする請求項１に記載の半導体装置。 - 上記導電部材が、銅からなることを特徴とする請求項１または２に記載の半導体装置。
- 上記半導体チップが、上記導電部材と、接続部材を介して接続されていることを特徴とする請求項１ないし３のいずれか１項に記載の半導体装置。
- 上記封止樹脂層は、上記半導体チップの側面を、上記配線基板の側から、上記半導体チップの厚さ方向に関して少なくとも中間部まで覆っていることを特徴とする請求項１ないし４のいずれか１項に記載の半導体装置。
- 上記封止樹脂層の厚さは、上記配線基板の端部から上記半導体チップの端面に向かって徐々に厚くなることを特徴とする請求項１ないし５のいずれか１項に記載の半導体装置。
- 上記半導体チップの上記機能面が露出しないように、上記封止樹脂層で覆われている、請求項１ないし６のいずれか１項に記載の半導体装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011230388A JP5553811B2 (ja) | 2011-10-20 | 2011-10-20 | 半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2011230388A JP5553811B2 (ja) | 2011-10-20 | 2011-10-20 | 半導体装置 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2004341028A Division JP4875844B2 (ja) | 2004-11-25 | 2004-11-25 | 半導体装置の製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2012015561A JP2012015561A (ja) | 2012-01-19 |
| JP5553811B2 true JP5553811B2 (ja) | 2014-07-16 |
Family
ID=45601536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2011230388A Active JP5553811B2 (ja) | 2011-10-20 | 2011-10-20 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP5553811B2 (ja) |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08274209A (ja) * | 1995-03-31 | 1996-10-18 | Seiko Epson Corp | チップキャリヤ及びその製造方法 |
-
2011
- 2011-10-20 JP JP2011230388A patent/JP5553811B2/ja active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2012015561A (ja) | 2012-01-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2006294701A (ja) | 半導体装置及びその製造方法 | |
| CN205609512U (zh) | 半导体封装体 | |
| JP2004119863A (ja) | 回路装置およびその製造方法 | |
| JP2013197209A (ja) | 半導体装置及びその製造方法 | |
| TWI526131B (zh) | 印刷電路板及其製造方法 | |
| JP5553811B2 (ja) | 半導体装置 | |
| JP4875844B2 (ja) | 半導体装置の製造方法 | |
| JP6597916B2 (ja) | 回路モジュールおよびその製造方法 | |
| JP7382354B2 (ja) | 半導体装置、および、半導体装置の製造方法 | |
| JP6477105B2 (ja) | 半導体装置 | |
| TWI607530B (zh) | 封裝裝置與其製作方法 | |
| WO2015093593A1 (ja) | 電子装置 | |
| JP2021093454A (ja) | 半導体装置 | |
| TWI632844B (zh) | Anti-electromagnetic interference shielding device and manufacturing method thereof | |
| JP2017037863A (ja) | 電子装置 | |
| JP4728032B2 (ja) | 半導体装置および半導体装置の製造方法 | |
| WO2023090261A1 (ja) | 半導体装置 | |
| JP5037398B2 (ja) | 半導体装置 | |
| JP2008282904A (ja) | モールドパッケージおよびその製造方法 | |
| JP2009239015A (ja) | 半導体装置 | |
| JP5124330B2 (ja) | 半導体装置 | |
| JP2008251596A (ja) | プリント配線基板の配線パターン | |
| JP2023053641A (ja) | 半導体装置および半導体装置の製造方法 | |
| JP2017108033A (ja) | 配線基板及びその製造方法 | |
| JP2009238804A (ja) | 半導体装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20111027 |
|
| RD04 | Notification of resignation of power of attorney |
Free format text: JAPANESE INTERMEDIATE CODE: A7424 Effective date: 20120629 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130321 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20130404 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20130529 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131003 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131202 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20140522 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20140527 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 5553811 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
| R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |