JP2021093454A - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP2021093454A
JP2021093454A JP2019223412A JP2019223412A JP2021093454A JP 2021093454 A JP2021093454 A JP 2021093454A JP 2019223412 A JP2019223412 A JP 2019223412A JP 2019223412 A JP2019223412 A JP 2019223412A JP 2021093454 A JP2021093454 A JP 2021093454A
Authority
JP
Japan
Prior art keywords
substrate
metal layer
main surface
semiconductor device
wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2019223412A
Other languages
English (en)
Other versions
JP7406973B2 (ja
Inventor
秀彰 ▲柳▼田
秀彰 ▲柳▼田
Hideaki Yanagida
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Rohm Co Ltd
Original Assignee
Rohm Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Rohm Co Ltd filed Critical Rohm Co Ltd
Priority to JP2019223412A priority Critical patent/JP7406973B2/ja
Publication of JP2021093454A publication Critical patent/JP2021093454A/ja
Application granted granted Critical
Publication of JP7406973B2 publication Critical patent/JP7406973B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Landscapes

  • Wire Bonding (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)

Abstract

【課題】半導体素子から発生した熱を外部へ効率よく放出可能な半導体装置を提供すること。【解決手段】半導体装置A1は、厚さ方向において互いに反対側を向く基板主面101及び基板裏面102を有する基板10と、基板主面101の側に配置され、基板主面101と対向する素子主面501と、素子主面501と反対側を向く素子裏面502とを有する半導体素子50と、半導体素子50に接続され、基板裏面102から露出する配線部20と、厚さ方向Zから視て半導体素子50の少なくとも一部と重なり、基板10を基板主面101から基板裏面102までを貫通し、基板10よりも熱伝導率の高い放熱部30を有している。したがって、半導体装置A1は、半導体素子50にて発生する熱を、基板10の基板裏面102の側に向けて伝達し、半導体装置A1の外部へと放熱できる。【選択図】図3

Description

本開示は、半導体装置に関するものである。
近年の電子機器の小型化に伴い、電子機器に用いられる半導体装置の小型化が進められている。そこで、複数の電極を有する半導体素子と、半導体素子のうちの複数の電極が形成される裏面を覆う絶縁層と、絶縁層に形成されるとともに複数の電極と電気的に接続され、半導体素子よりも外方に位置する複数の配線とを備える、いわゆるFan−Out型の半導体装置が提案されている。このようなFan−Out型の半導体装置の一例として例えば特許文献1の半導体装置は、矩形状のダイパッドと、及びダイパッドの周囲に配置された複数のリードと、ダイパッド上に実装された半導体チップと、半導体チップを封止する封止樹脂とを備える。
特開2013−239740号公報
ところで、半導体素子は封止樹脂により覆われた構成となる。半導体素子が通電時に比較的多くの熱を発生する特性を有する場合、半導体素子から発生した熱が効率よく外部に放熱されにくいという課題がある。
本開示の目的は、半導体素子から発生した熱を外部へ効率よく放出可能な半導体装置を提供することにある。
本開示の一態様である半導体装置は、厚さ方向において互いに反対側を向く基板主面及び基板裏面を有する電気絶縁性の基板と、前記基板主面の側に配置され、前記基板主面と対向する素子主面と、前記素子主面と反対側を向く素子裏面とを有する半導体素子と、前記半導体素子に接続され、前記基板裏面から露出する配線部と、前記厚さ方向から視て前記半導体素子の少なくとも一部と重なり、前記基板を前記基板主面から基板裏面までを貫通し、前記基板よりも熱伝導率の高い放熱部と、前記基板主面と前記半導体素子とを覆う封止樹脂と、を備えた。
この構成によれば、放熱部は、厚さ方向から視て半導体素子の少なくとも一部と重なり、基板を基板主面から基板裏面までを貫通し、基板よりも高い熱伝導率である。この放熱部により、半導体素子から発生した熱は、放熱部を介して外部に放出される。したがって、半導体装置は、半導体素子から発生した熱を外部へ効率よく放出可能である。
本開示の一態様によれば、半導体素子から発生した熱を外部へ効率よく放出可能な半導体装置を提供すること半導体装置を提供できる。
第1実施形態の半導体装置を上面側から視た斜視図。 第1実施形態の半導体装置を下面側から視た斜視図。 第1実施形態の半導体装置を示す概略断面図。 第1実施形態の半導体装置を示す概略平面図。 第1実施形態の半導体装置の一部拡大断面図。 第1実施形態の半導体装置の製造工程を説明するための概略断面図。 第1実施形態の半導体装置の製造工程を説明するための概略断面図。 第1実施形態の半導体装置の製造工程を説明するための概略断面図。 第1実施形態の半導体装置の製造工程を説明するための概略断面図。 第1実施形態の半導体装置の製造工程を説明するための概略断面図。 第1実施形態の半導体装置の製造工程を説明するための概略断面図。 第1実施形態の半導体装置の製造工程を説明するための概略断面図。 第1実施形態の半導体装置の製造工程を説明するための概略断面図。 第1実施形態の半導体装置の製造工程を説明するための概略断面図。 第1実施形態の半導体装置の製造工程を説明するための概略断面図。 第1実施形態の変更例の半導体装置を示す概略断面図。 第2実施形態の半導体装置を示す概略断面図。 第2実施形態の半導体装置を示す概略平面図。 第2実施形態の変更例の半導体装置を示す概略断面図。 第2実施形態の変更例の半導体装置を示す概略平面図。 第2実施形態の変更例の半導体装置を示す概略断面図。 第3実施形態の半導体装置を示す概略断面図。 第3実施形態の変更例の半導体装置を示す概略断面図。 第4実施形態の半導体装置を示す概略断面図。 第4実施形態の半導体装置を示す概略平面図。 第4実施形態の半導体装置の一部拡大断面図。 第4実施形態の半導体装置の製造工程を説明するための概略断面図。 第4実施形態の半導体装置の製造工程を説明するための概略断面図。 第4実施形態の半導体装置の製造工程を説明するための概略断面図。 第4実施形態の半導体装置の製造工程を説明するための概略断面図。 第4実施形態の半導体装置の製造工程を説明するための概略断面図。 第4実施形態の半導体装置の製造工程を説明するための概略断面図。 第4実施形態の半導体装置の製造工程を説明するための概略断面図。 第4実施形態の半導体装置の製造工程を説明するための概略断面図。 第4実施形態の変更例の半導体装置を示す概略断面図。 第4実施形態の変更例の半導体装置を示す概略断面図。 第4実施形態の変更例の半導体装置を示す概略断面図。 第4実施形態の変更例の半導体装置を示す概略平面図。 第5実施形態の半導体装置を示す概略断面図。 第5実施形態の半導体装置を示す概略平面図。 第5実施形態の変更例の半導体装置を示す概略断面図。 第5実施形態の変更例の半導体装置を示す概略断面図。 第5実施形態の変更例の半導体装置を示す概略断面図。 図43の半導体装置の概略平面図。 第5実施形態の変更例の半導体装置を示す概略断面図。 第6実施形態の半導体装置を示す概略断面図。 第6実施形態の変更例の半導体装置を示す概略断面図。 第6実施形態の変更例の半導体装置を示す概略断面図。 第7実施形態の半導体装置を示す概略断面図。 第7実施形態の半導体装置を示す概略平面図。 第8実施形態の半導体装置を示す概略断面図。 第8実施形態の半導体装置を示す概略平面図。
以下、実施形態及び変更例について図面を参照して説明する。以下に示す実施形態及び変更例は、技術的思想を具体化するための構成や方法を例示するものであって、各構成部品の材質、形状、構造、配置、寸法等を下記のものに限定するものではない。以下の各実施形態及び変更例は、種々の変更を加えることができる。また、以下の実施形態及び変更例は、技術的に矛盾しない範囲で互いに組み合わせて実施することができる。
(第1実施形態)
以下、図1から図15に基づき、第1実施形態の半導体装置A1を説明する。
図1は、第1実施形態の半導体装置A1を上面の側から視た斜視図である。図2は、第1実施形態の半導体装置A1を下面の側から視た斜視図である。図3は、第1実施形態の半導体装置A1の断面図である。図4は、半導体装置A1を下面の側から視た概略平面図である。なお、理解の便宜上、図4において、外部導電膜70及び外部金属層32を除いている。図5は、半導体装置A1の一部拡大断面図であり、配線部20、接合部40、及び半導体素子50の一部を示す。図6から図15は、半導体装置A1の製造工程の一例を示す断面図である。
これらの図に示す半導体装置A1は、様々な電子機器の回路基板に表面実装される装置である。ここで、説明の便宜上、半導体装置A1の厚さ方向を厚さ方向Zと呼ぶ。また、厚さ方向Zに対して直交する半導体装置A1の1つの辺に沿った方向(平面図の左右方向)を第1方向Xと呼ぶ。また、半導体装置A1の厚さ方向Zおよび第1方向Xの双方に対して直交する方向(平面図の上下方向)を第2方向Yと呼ぶ。
図1、図2に示すように、半導体装置A1は、矩形の板状である。図1から図4に示すように、半導体装置A1は、基板10、配線部20、放熱部30、接合部40、半導体素子50、封止樹脂60、外部導電膜70を有している。図3に示すように、配線部20は、貫通配線21、主面配線22、柱状配線23を有している。放熱部30は、基板金属層31、外部金属層32を有している。なお、外部金属層32は省略されてもよい。外部導電膜70は、半導体素子50の周縁よりも外側に位置する。半導体装置A1は、Fan−Out型と呼ばれるパッケージ形式の半導体装置である。
図3に示すように、基板10は、半導体素子50を搭載し、半導体装置A1の基礎となる支持部材である。厚さ方向Zから視た基板10の形状は、図4に示すように、第1方向Xの辺の長さと第2方向Yの辺との長さが等しい矩形状である。なお、基板10の形状、各辺の長さは適宜変更されてもよい。
基板10は、基板主面101、基板裏面102、複数の基板側面103を有している。基板主面101と基板裏面102は、厚さ方向Zにおいて互いに反対側を向く。基板主面101は平坦である。基板裏面102は平坦である。各基板側面103は、基板主面101及び基板裏面102と交差する。基板側面103は、第1方向Xと第2方向Yのいずれか一方を向く。各基板側面103は平坦である。各基板側面103は、基板主面101及び基板裏面102に対して交差、第1実施形態では直交している。
基板10は、例えば電気絶縁性を有する材料からなる。この材料としては、例えば、エポキシ樹脂等を主剤とした合成樹脂を用いることができる。本実施形態に係る合成樹脂は、フィラーが含有されたエポキシ樹脂である。フィラーは、例えばSiOから構成される。基板10を構成する材料は、例えば黒色に着色されている。基板10の表面である基板主面101と基板裏面102と基板側面103には、切削痕が形成されている。そして、基板10の表面である基板主面101と基板裏面102と基板側面103には、基板10の材料に含まれるフィラーが露出している。
基板10は、厚さ方向Zにおいて、基板主面101から基板裏面102まで基板10を貫通する複数の貫通孔11を有している。図4に示すように、各貫通孔11は、半導体素子50の周縁よりも半導体素子50の外側に形成されている。第1実施形態において、基板10は、基板10の各辺にそれぞれ4つの貫通孔11を有している。貫通孔11は、厚さ方向Zから視て、例えば矩形状である。なお、貫通孔11の形状は、円形状であってもよいし、多角形状であってもよい。
また、基板10は、厚さ方向Zにおいて、基板主面101から基板裏面102まで基板10を貫通する1つの貫通孔12を有している。図3及び図4に示すように、貫通孔12は、基板10の中央に形成されている。また、貫通孔12は、厚さ方向Zから視て、半導体素子50と重なる位置に形成されている。貫通孔12は、厚さ方向Zから視て、例えば矩形状である。
配線部20は、複数の貫通配線21と複数の主面配線22と複数の柱状配線23とを含む。
各貫通配線21は、各貫通孔11に配設されている。図5に示すように、貫通配線21は、上面211、下面212、側面213,214を有している。上面211及び下面212は、厚さ方向Zにおいて互いに反対側を向く。側面213,214は、上面211及び下面212と交差する。第1実施形態において、貫通配線21の下面212は、基板10の基板裏面102と面一である。この下面212は、基板10の基板裏面102から露出する露出面である。なお、貫通配線21の下面212が基板10の基板裏面102と面一ではないようにしてもよい。貫通配線21の側面213は、貫通孔11の内壁面113と接している。貫通配線21の側面214は、基板10の基板側面103から露出する。貫通配線21は、電気導電性を有する材料からなる。貫通配線21の材料としては、例えばCu(銅)、Cu合金、等を用いることができる。
貫通配線21の上面211は、貫通配線21の内部に向かって窪むように湾曲した湾曲面である。図5に示すように、上面211の縁部211aは、基板10の基板主面101と同じ高さに位置している。そして、上面211は、貫通孔11の内壁面113から離れるにつれて基板主面101よりも基板裏面102の側に位置するように、貫通配線21の内側に向かって窪むように形成されている。基板主面101を基準とした貫通配線21の上面211の深さは、例えば1μmである。
主面配線22は、基板10の基板主面101に形成されている。主面配線22は、電気導電性を有する材料からなり、貫通配線21と電気的に接続されている。主面配線22は、上面221、下面222、側面223,224を有している。上面221及び下面222は、厚さ方向Zにおいて互いに反対側を向く。側面223,224は、厚さ方向Zと直交する方向を向く。主面配線22の上面221は、基板10の基板主面101と同じ方向を向く。主面配線22の下面222は、基板10の基板裏面102と同じ方向を向く。下面222の一部は、基板10の基板主面101と接し、下面222の他の一部は貫通配線21の上面211に接続されている。複数の側面223は、封止樹脂60に接する。図5において、第1方向Xを向く側面224は、封止樹脂60の樹脂側面603から露出する露出側面である。主面配線22の厚さは、例えば5μm以上30μm以下である。
図5に示すように、主面配線22は、金属層22aと導電層22bとを有している。金属層22a、導電層22bは、この順番で基板10の基板主面101に積層されている。
金属層22aは、例えばTi(チタン)を主成分とし、基板10の基板主面101、及び貫通配線21の上面211に接する第1層と、Cuを主成分とし、第1層に接する第2層とからなる。金属層22aは、導電層22bを形成するシード層として形成される。導電層22bは、例えばCuを主成分とする。
金属層22aは、上面22a1、下面22a2、側面22a3,22a4を有している。上面22a1及び下面22a2は、厚さ方向Zにおいて互いに反対側を向く。複数の側面22a3は、厚さ方向Zと交差する方向を向き、封止樹脂60と接する。側面22a4は、厚さ方向Zと交差する方向を向き封止樹脂60から露出する。導電層22bは、金属層22aの上面22a1に形成されている。導電層22bは、上面22b1、下面22b2、側面22b3,22b4を有している。上面22b1及び下面22b2は、厚さ方向Zにおいて互いに反対側を向く。複数の側面22b3は、厚さ方向Zと交差する方向を向き、封止樹脂60と接する。側面22b4は、厚さ方向Zと交差する方向を向き封止樹脂60から露出する。導電層22bの上面22b1は、主面配線22の上面221を構成する。金属層22aの下面22a2は、主面配線22の下面222を構成する。金属層22aの側面22a3と導電層22bの側面22b3は、主面配線22の側面223を構成する。金属層22aの側面22a4と導電層22bの側面22b4は、主面配線22の側面224を構成する。金属層22aの側面22b3は、金属層22aの内部に向けて窪むように湾曲した湾曲面である。導電層22bの側面22b3に対する金属層22aの側面22b3の深さ(厚さ方向Zと交差する方向における深さ)は、例えば1μmである。
図3に示すように、柱状配線23は、主面配線22の上面221から厚さ方向Zに延びている。より詳細には、柱状配線23は、主面配線22の上面221から、厚さ方向Zにおいて貫通配線21と反対側に延びている。厚さ方向Zから視た柱状配線23の形状は、例えば矩形状である。つまり、第1実施形態の柱状配線23は角柱である。なお、柱状配線23の形状は、これに限定されず、円柱や多角柱等であってもよい。
柱状配線23は、上面231、下面232、側面233,234を有している。上面231及び下面232は、厚さ方向Zにおいて互いに反対側を向く。側面233,234は、厚さ方向Zと直交する方向を向く。本実施形態において、柱状配線23の上面231は、例えば平坦である。なお、上面231の形状は任意に変更可能である。柱状配線23の下面232は、主面配線22の上面221と接する面である。この下面232は、例えば平坦である。本実施形態において、複数の側面233は、封止樹脂60と接する。図5において、第1方向Xを向く側面234は、封止樹脂60から露出する露出側面である。
放熱部30は、厚さ方向Zから視て半導体素子50と重なる貫通孔12に設けられている。つまり、放熱部30は、基板10を貫通している。放熱部30は、基板10の基板主面101の側の放熱上面301と、基板10の基板裏面102に露出する放熱下面302とを有している。放熱部30は、半導体素子50から発せられた熱を、基板10の基板裏面102の側に放出するためのものである。
図4に示すように、放熱部30は、半導体素子50の中央部分と重なるように配置されている。基板10は、半導体素子50の中央部分と重なる貫通孔12を有している。放熱部30の配置位置は、適宜変更できる。例えば、貫通孔12、つまり放熱部30は、半導体素子50において、最も高熱となる部分を含む領域と重なるように貫通孔12及び放熱部30を配置することが好ましい例えば、半導体素子50において、パワートランジスタが形成された部分では発熱量が多い。このように半導体素子50の素子主面501において発熱量が多い素子部分を含む領域と重なるように、貫通孔12及び放熱部30を配置することが好ましい。
第1実施形態の放熱部30は、基板金属層31と外部金属層32とを有している。基板金属層31は、貫通孔12に配設されている。基板金属層31は、上面311、下面312、複数の側面323を有している。上面311及び下面312は、厚さ方向Zにおいて互いに反対側を向く。側面313は、厚さ方向Zと交差する方向を向き、上面311及び下面312と交差する。
第1実施形態において、基板金属層31の下面312は、基板10の基板裏面102と面一である。この下面312は、基板10の基板裏面102から露出する露出面である。なお、基板金属層31の下面312が基板10の基板裏面102と面一ではないようにしてもよい。また、基板金属層31の側面313は、貫通孔12の内壁面123と接している。基板金属層31は、電気導電性を有する材料からなる。基板金属層31は、例えばめっき金属により形成されている。基板金属層31は、例えば貫通配線21と同じ素材からなる。基板金属層31の材料としては、例えばCu、Cu合金、等を用いることができる。
基板金属層31の上面311は、基板金属層31の内部に向かって窪むように湾曲した湾曲面である。図5に示すように、上面311の縁部311aは、基板10の基板主面101と同じ高さに位置している。そして、上面311は、貫通孔12の内壁面123から離れるにつれて基板主面101よりも基板裏面102の側に位置するように、基板金属層31の内側に向かって窪むように形成されている。基板主面101を基準とした基板金属層31の上面311の深さは、例えば1μmである。
外部金属層32は、基板10から露出する基板金属層31の下面312を覆うように形成されている。外部金属層32は、上面321、下面322、側面323を有している。上面321及び下面322は、厚さ方向Zにおいて互いに反対側を向く。外部金属層32は、半導体装置A1にて発する熱を外部へ放出するための端子となる。外部金属層32の下面322及び側面323は露出している。また、外部金属層32は、基板金属層31の下面312から、第1方向X及び第2方向Yに沿って延び、基板裏面102と接している。つまり、外部金属層32の上面321の一部は基板金属層31の下面312と接し、上面321の他の部分は基板10の基板裏面102と接する。外部金属層32の側面323は、外側に向かって膨らむように湾曲している。外部金属層32は、例えば外部導電膜70と同じ素材からなる。外部金属層32は、例えば互いに積層された複数の金属層から構成される。金属層としては、例えば、Ni(ニッケル)層、Pd(パラジウム)層、及びAu(金)層である。なお、外部金属層32の材料は限定されないが、例えばNi層及びAu層が積層されて構成されてもよいし、Sn(すず)であってもよい。
第1実施形態において、基板金属層31の上面311は、放熱部30の放熱上面301を構成する。そして、外部金属層32の下面322は、放熱部30の放熱下面302を構成する。
図3に示すように、接合部40は、配線部20の主面配線22の上に設けられている。接合部40は、配線部20に導通する。接合部40は、半導体素子50を配線部20に接合するものである。接合部40の厚さは、例えば30μmである。接合部40により、半導体素子50は、主面配線22の上面221から離れて支持される。半導体素子50の素子主面501と主面配線22の上面221との間の距離H1は、例えば30μmである。
図5に示すように、接合部40は、主面配線22の上面221に形成されためっき層41と、めっき層41と半導体素子50の接続パッド51との間のはんだ層42を含む。めっき層41は、導電性の金属材料からなる。例えば、めっき層41は、Niからなる。はんだ層42は、Sn、Snを含む合金からなる。この合金は、例えばSn−Ag(銀)系合金、Sn−Sb(アンチモン)系合金、等である。
図4に示すように、半導体素子50は、厚さ方向Zから視て矩形状である。図3、図4に示すように、半導体素子50は、厚さ方向Zにおいて互い反対側を向く素子主面501及び素子裏面502、厚さ方向Zと直交する方向を向く複数の素子側面503を有している。素子側面503は、素子主面501及び素子裏面502と交差している。素子主面501は、基板10の基板主面101と対向している。素子裏面502は、基板10の基板主面101と同じ方向を向く。
半導体素子50は、例えばLSI(Large Scale Integration)などの集積回路(IC)である。また、半導体素子50は、LDO(Low Drop Out)などの電圧制御用素子や、オペアンプなどの増幅用素子、ダイオードや各種のセンサなどのディスクリート半導体素子であってもよい。例えばLSIの場合、素子主面501は、半導体素子50の機能のための構成部材が形成される面である。なお、半導体素子50は、複数の構成部材が形成されたものに限らず、チップコンデンサやチップインダクタ等のように、単一の構成部材が形成された素子、半導体以外の基材に構成部材が形成された素子とすることができる。本実施形態において、半導体素子50は、LSIである。
図5に示すように、半導体素子50は、素子主面501の側に、実装のための接続パッド51を有している。接続パッド51は、はんだ層42と主面配線22の上面221のめっき層41とにより基板10に実装される。つまり、半導体素子50は、素子主面501を基板10に向けて実装される。したがって、素子主面501は、半導体素子50を実装するための素子実装面と言える。
接続パッド51は、例えば積層された電極パッド及び素子電極からなる。電極パッドは、例えばAl(アルミニウム)からなる。素子電極は、例えば、積層された金属層と導電層とバリア層とからなる。金属層は、例えばTi/Cuからなる。金属層は、例えば導電層を形成するためにシード層として形成される。導電層は、例えばCu,Cu合金からなる。バリア層は、Ni、Niを含む合金、Niを含む複数の金属層からなる。Niを含む複数の金属層としては、例えば、Ni,Pd,Au、これらの2つ以上の金属を含む合金等からなる。バリア層は、半導体素子を主面配線22に接続する接合部材としてのはんだ層42のSnと接続パッド51のCuとの合金化を防ぎ、SnとCuとの間のボイドの発生を抑制する。
図3に示すように、封止樹脂60は、基板10の基板主面101と接し、半導体素子50を覆うように形成されている。封止樹脂60は、基板10と半導体素子50との間に充填される。これにより、封止樹脂60は、基板10の基板主面101と、基板主面101に形成された主面配線22及び柱状配線23と、主面配線22の上の接合部40とを覆う。また、封止樹脂60は、半導体素子50の素子側面503及び素子裏面502を覆う。さらに、封止樹脂60は、半導体素子50の素子主面501、基板10の基板金属層31の上面311を覆う。
封止樹脂60は、厚さ方向Zから視て、基板10と重なっている。封止樹脂60は、基板10の基板主面101と同じ方向を向く樹脂上面601、基板側面103と同じ方向を向く樹脂側面603を有している。
封止樹脂60は、厚さ方向Zにおいて基板10の側の部分である第1樹脂部分60Aと、樹脂上面601の側の第2樹脂部分60Bとを有している。第1樹脂部分60Aは、樹脂側面603の一部を構成する第1樹脂側面603aを有し、第2樹脂部分60Bは、樹脂側面603の一部を構成する第2樹脂側面603bを有している。厚さ方向Zから視て第1樹脂部分60Aは、基板10と同じ大きさである。また、厚さ方向Zから視て、第2樹脂部分60Bは、第1樹脂部分60Aよりも大きく形成されている。第2樹脂側面603bは、第1樹脂側面603aよりも外側に位置している。このように、封止樹脂60は、第1樹脂部分60Aと第2樹脂部分60Bとの大きさの差によって封止樹脂60の内側に窪む段差61を有している。図2に示すように、段差61は、封止樹脂60の周方向の全体にわたり設けられている。
封止樹脂60は、例えば電気絶縁性を有する樹脂からなる。この樹脂としては、例えばエポキシ樹脂を主剤とした合成樹脂を用いることができる。また、封止樹脂60は、例えば黒色に着色されている。なお、封止樹脂60の材質及び形状は限定されない。
外部導電膜70は、基板10と封止樹脂60とから露出する配線部20を覆うように形成されている。外部導電膜70は、第1導電膜71と第2導電膜72とを有している。第1導電膜71は、貫通配線21の下面212を覆う。第2導電膜72は、貫通配線21の側面214と、主面配線22の側面224と、柱状配線23の側面234とを覆う。第1導電膜71と第2導電膜72とを有する外部導電膜70は、半導体装置A1の外部接続端子となる。外部導電膜70は、例えば互いに積層された複数の金属層から構成される。金属層としては、例えば、Ni層、Pd層、及びAu層である。なお、外部導電膜70の材料は限定されないが、例えばNi層及びAu層が積層されて構成されてもよいし、Snであってもよい。
この半導体装置A1では、回路基板に実装した際に、回路基板の接続パッドに外部導電膜70を接続するはんだが第1導電膜71と接続パッドとの間に介在し、第2導電膜72にも付着する。つまり、リフロー処理によって液相状態となったはんだは、第2導電膜72を這い上がり、第2導電膜72と接続パッドとの間にはんだフィレットを形成する。なお、このように半導体装置A1では、はんだフィレットがより容易に形成される。このはんだフィレットにより、はんだの接合面積が増加し、接続強度をより高めることができる。また、はんだフィレットにより外部から半導体装置A1のはんだ付けの状態を確認できる。
(半導体装置の製造方法)
図6から図15を参照して、本開示の第1実施形態にかかる半導体装置A1の製造方法の一例を説明する。参照する各図において、破線は、1つの半導体装置A1を形成する範囲を示す。また、各図において示す各方向の定義は、図1から図5にて示す方向の定義と同一である。
先ず、図6に示すように、支持基板900を用意する。支持基板900は、例えばSiの単結晶材料からなる。支持基板900は、厚さ方向Zにおいて互いに反対側を向く上面901及び下面902を有している。なお、支持基板900として、エポキシ樹脂等の合成樹脂材料からなる基板を用いてもよい。
次に、支持基板900の上面901に、端子ピラー921,931を形成する。端子ピラー921,931は、例えばCu又はCuを主成分とする合金からなる。端子ピラー921,931は、例えば電解めっき法によって形成される。端子ピラー921は、上述の半導体装置A1において、貫通配線21となるものであり、端子ピラー931は、上述の半導体装置A1において、基板金属層31となるものである。
端子ピラー921,931は、例えば、シード層を形成する工程と、シード層に対してフォトリソグラフィによりマスクを形成する工程と、シード層に接するめっき層を形成する工程とを経て形成される。例えばスパッタリング法によって、支持基板900の上面901にシード層を形成する。次に、例えば感光性を有するレジスト層によってシード層を覆い、そのレジスト層を感光・現像し、開口を有するマスクを形成する。次に、シード層を導電経路とした電解めっき法によってマスクから露出したシード層の表面にめっき金属を析出させて端子ピラー921,931を形成する。端子ピラー921,931の形成後、マスクを除去する。なお、Cuの柱状材によって端子ピラー921,931を形成してもよい。
図7に示すように、支持基板900の上面901に接し、端子ピラー921,931を覆う基材910を形成する。基材910は、端子ピラー921,931の上面及び側面を覆うように形成される。この基材910の材料としては、図3に示す基板10を構成する材料を用いることができる。本実施形態において、基材910の材料としては、エポキシ樹脂等を主剤とした合成樹脂を用いることができる。
図8に示すように、基材910及び端子ピラー921,931一部を研削し、貫通配線21及び基板金属層31を形成する。基材910は、図5に示す基板10となるものである。基材910の研削において、基材910の厚さを基板10の厚さと等しくする。この研削により、基材910の上面911において、貫通配線21及び基板金属層31の上面211,311を露出する。そして、基材910の上面911から、エッチング、例えばウエットエッチングにより、研削によって生じる端子ピラー921,931のバリを除去する。このエッチングにより、貫通配線21及び基板金属層31の上面211,311は、基材910の上面911から、貫通配線21と基板金属層31の内部に向けて窪むように湾曲して形成される。このように、基材910の上面911に露出する貫通配線21及び基板金属層31と、それらの上面211,311を形成する。
図9に示すように、基材910の上面911、及び貫通配線21の上面211に接する主面配線22を形成する。
図5に示すように、主面配線22は、金属層22a及び導電層22bを含む。先ず、例えばスパッタリング法によって金属層22aとなるシード層22aを形成する。例えばTiを主成分とする第1層とCuを主成分とする第2層を含むシード層22aは、基材910の上面911の側の全面に渡って第1層を形成し、その第1層に接する第2層を形成する。次に、例えば感光性を有するレジスト層を用いたフォトリソグラフィによって、開口を有するマスクを形成する。次に、例えばシード層22aを導電経路とした電解めっき法によってマスクの開口から露出したシード層22aの表面にめっき金属を析出させて導電層22bを形成する。導電層22bの形成後、マスクを除去する。
図10に示すように、主面配線22の上面221に接する柱状配線23を形成する。先ず、例えば感光性を有するレジスト層を用いたフォトリソグラフィによって開口を有するマスクを形成する。次に、主面配線22を導電経路とした電解めっき法によってマスクの開口から露出した主面配線22の表面にめっき金属を析出させて柱状配線23を形成する。柱状配線23の形成後、マスクを除去する。なお、Cuの柱状材によって柱状配線23を形成してもよい。
次に、主面配線22を形成する際に形成したシード層22aのうちの不要なシード層22aを除去する。シード層22aのうちの導電層22bによって覆われていない部分を除去する。不要なシード層22aの除去は、例えばシード層22aに対するエッチング液を用いたウエットエッチングによって行う。ウエットエッチングでは、シード層22aに対するエッチングが等方的に進行するため、金属層22aの側面22a3は、内部に向かって窪むように湾曲して形成される。これらの工程によって、主面配線22を形成する。
図11に示すように、接合部40を形成し、半導体素子50を実装する。接合部40は、図5に示すように、めっき層41とはんだ層42とを含む。先ず、主面配線22の上に、例えば電解めっき法によりめっき層41を形成する。なお、めっき層41の上面に、Snを含む合金からなるはんだ層が形成されていてもよい。はんだ層42は、例えば電解めっき法により、めっき金属としてSnを含む合金を析出させることによって形成される。
はんだ層42は、例えば、半導体素子50の接続パッド51の表面に形成されるはんだバンプである。はんだ層42は、半導体素子50の接続パッド51に、めっき金属としてSnを含む合金を析出することによって形成される。このはんだ層42は、リフロー処理によって表面が平坦化される。例えばフリップチップボンダを用いてはんだ層42にフラックスを塗布し、フリップチップ実装する。
図12に示すように、基材910の上面911と半導体素子50を覆う樹脂層960を形成する。樹脂層960は、図1から図5に示す封止樹脂60となる部材である。樹脂層960は、例えばエポキシ樹脂を主材とした合成樹脂である。例えば、トランスファ成型によって、樹脂層960を形成する。
図13に示すように、樹脂層960の下面962にダイシングテープDTを貼付し、図12に示す支持基板900を除去する。なお、図13は、図12に対して上下を反転して示している。例えば、研削によって支持基板900を除去する。これにより、基材910の下面、貫通配線21の下面212、及び基板金属層31の下面312を露出する。なお、支持基板900を除去する際に、支持基板900の上面901に形成したシード層等も除去してもよい。
そして、基材910を切断するとともに樹脂層960の厚さ方向Zの一部を切削する(ハーフカットする)。このような基材910の切断及び樹脂層960のハーフカットにあたっては、図13に示す切断線(破線)に沿って例えばダイシングブレードによって基材910の側からダイシングテープDTに向けて切り込む。このように、樹脂層960をハーフカットすることによって、樹脂層960に分離溝961を形成する。そして、ダイシングブレードによる基材910の切断と樹脂層960のハーフカットにより、主面配線22及び柱状配線23が切断される。その結果、基板10、主面配線22、柱状配線23が形成される。より詳細には、貫通配線21の側面214、主面配線22の側面224、及び柱状配線23の側面234が形成される。貫通配線21の側面214、主面配線22の側面224、及び柱状配線23の側面234は、分離溝961に露出している。このように形成した貫通配線21と主面配線22と柱状配線23とにより配線部20が構成される。
図14に示すように、配線部20の表面に外部導電膜70を形成するとともに、基板金属層31の下面312を覆う外部金属層32を形成する。外部導電膜70は、貫通配線21の下面212を覆う第1導電膜71と、貫通配線21、主面配線22、及び柱状配線23それぞれの側面214,224,234を覆う第2導電膜72とを有している。第2導電膜72は、分離溝961に形成される。
外部導電膜70及び外部金属層32はそれぞれ、めっき金属からなる。例えば、無電解めっきによってめっき金属、例えばNiとPdとAuとをこの順番で析出させることで、外部導電膜70及び外部金属層32を形成する。なお、外部導電膜70及び外部金属層32のそれぞれの構造、及び形成方法は限定されない。
図15に示すように、樹脂層960を切断し、半導体素子50を1つの単位とした個片に分割する。分割にあたっては、切断線(破線)に沿って例えば樹脂層960をハーフカットしたダイシングブレードよりも幅の狭いダイシングブレードによって樹脂層960の分離溝961からダイシングテープDTまで切り込み、樹脂層960を切断する。当該個片は、基板10と封止樹脂60とを含む半導体装置A1である。換言すると、樹脂層960をハーフカットしたダイシングブレードよりも幅の狭いダイシングブレードによって樹脂層960からダイシングテープDTまで切り込むことによって樹脂層960の段差61が形成される。これにより、封止樹脂60が形成される。より詳細には、封止樹脂60として樹脂側面603、第1樹脂部分60A、及び第2樹脂部分60Bが形成される。半導体装置A1は、以上の工程を経て製造される。
(作用)
図3に示すように、半導体装置A1は、厚さ方向Zから視て半導体素子50の少なくとも一部と重なり、基板10を基板主面101から基板裏面102までを貫通し、基板10よりも熱伝導率の高い放熱部30を有している。したがって、半導体装置A1は、半導体素子50にて発生する熱を、基板10の基板裏面102の側に向けて半導体装置A1の外部へと放熱できる。
放熱部30は、基板10を貫通する1つの基板金属層31を有している。基板金属層31は、厚さ方向Zから視て矩形状の平板である。したがって、第1実施形態の放熱部30は、熱容量が小さく、半導体素子50の熱を放熱し易い。
放熱部30の基板金属層31は、厚さ方向Zから視て矩形状の平板である。基板金属層31は、厚さ方向Zと直交する第1方向X及び第2方向Yに向けて熱を伝達する。したがって、放熱部30は、例えばパワートランジスタなどのように半導体素子50の素子主面501において局所的に発生する熱を、厚さ方向Zと直交する第1方向X及び第2方向Yに向けて拡散することで、より効率よく放熱できる。
本実施形態において、基板10の貫通孔12は、主面配線22よりも内側に開口している。したがって、貫通孔12に配設された基板金属層31からなる放熱部30は、主面配線22よりも内側に位置している。そして、第1実施形態の放熱部30、つまり基板金属層31は、主面配線22と電気的に絶縁されている。また、放熱部30と半導体素子50との間には封止樹脂60が介在されている。したがって、放熱部30と半導体素子50とは電気的に絶縁されている。
なお、放熱部30は、主面配線22を通過する電気信号、つまり半導体素子50の電気的特性に影響しなければ、主面配線22の一部又は半導体素子50の一部と接続されていてもよい。半導体素子50に対して電気的に影響しない配線の一例としてグランド配線が挙げられる。例えば、半導体素子50のグランド端子が接続された主面配線22と接続されてもよい。
第1実施形態の放熱部30は、半導体素子50の配線部20と電気的に絶縁され、または電気的に影響しない一部の配線に接続されている。したがって、半導体素子50の電気的特性に影響することなく、半導体素子50の熱を放熱できる。
外部金属層32は、基板10の基板裏面102において露出する基板金属層31の下面312を覆うように形成されている。したがって、外部金属層32の下面322及び側面323は露出している。また、外部金属層32は、基板金属層31の下面312から、第1方向X及び第2方向Yに沿って延び、基板裏面102と接している。したがって、外部金属層32において露出する下面322及び側面323の面積の合計は、基板金属層31の下面312の面積よりも大きくなる。この外部金属層32により、放熱のための表面積が大きくなり、より効率よく放熱できる。
基板金属層31はめっき金属から構成されている。半導体装置A1の配線部20は、基板10を貫通する貫通配線21を有している。貫通配線21はめっき金属から構成されている。放熱部30の基板金属層31は、配線部20の貫通配線21と同時に形成される。したがって、半導体装置A1の製造工程において、基板金属層31は、貫通配線21の形成過程において効率よく形成できる。
外部金属層32はめっき金属から構成されている。半導体装置A1は、配線部20において露出する表面を覆う外部導電膜70を有している。外部導電膜70はめっき金属から構成されている。放熱部30の外部金属層32は、配線部20を覆う外部導電膜70と同時に形成される。したがって、半導体装置A1の製造工程において、外部金属層32は、外部導電膜70の形成過程において効率よく形成できる。
外部金属層32は、例えば回路基板に接続することもできる。半導体装置A1を実装する回路基板は、半導体装置A1の外部導電膜70を接続するパッドを有している。外部導電膜70は、例えばはんだにより回路基板のパッドと接続される。この回路基板において、外部金属層32と対向するパッドを設け、そのパッドに外部金属層32を例えばはんだにより接続する。これにより、半導体素子50から放熱部30に伝わる熱が、放熱部30の外部金属層32から回路基板へと放熱される。なお、外部金属層32に対して、例えばAl等の金属製の放熱器を接続することもできる。
以上記述したように、本実施の形態によれば、以下の効果を奏する。
(1−1)半導体装置A1は、厚さ方向において互いに反対側を向く基板主面101及び基板裏面102を有する基板10と、基板主面101の側に配置され、基板主面101と対向する素子主面501と、素子主面501と反対側を向く素子裏面502とを有する半導体素子50と、半導体素子50に接続され、基板裏面102から露出する配線部20と、厚さ方向Zから視て半導体素子50の少なくとも一部と重なり、基板10を基板主面101から基板裏面102までを貫通し、基板10よりも熱伝導率の高い放熱部30を有している。したがって、半導体装置A1は、半導体素子50にて発生する熱を、基板10の基板裏面102の側に向けて伝達し、半導体装置A1の外部へと放熱できる。
(1−2)放熱部30は、基板10を貫通する1つの基板金属層31を有している。基板金属層31は、厚さ方向Zから視て矩形状の平板である。したがって、第1実施形態の放熱部30は、熱容量が小さく、半導体素子50の熱を放熱し易い。
(1−3)放熱部30の基板金属層31は、厚さ方向Zから視て矩形状の平板である。基板金属層31は、厚さ方向Zと直交する第1方向X及び第2方向Yに向けて熱を伝達する。したがって、放熱部30は、例えばパワートランジスタなどのように半導体素子50の素子主面501において局所的に発生する熱を、厚さ方向Zと直交する第1方向X及び第2方向Yに向けて拡散することで、より効率よく放熱できる。
(1−4)放熱部30は、半導体素子50の配線部20と電気的に絶縁され、または電気的に影響しない一部の配線に接続されている。したがって、半導体素子50の電気的特性に影響することなく、半導体素子50の熱を放熱できる。
(1−5)放熱部30は、外部金属層32を有している。外部金属層32は、基板10の基板裏面102において露出する基板金属層31の下面312を覆うように形成されている。したがって、外部金属層32の下面322及び側面323は露出している。また、外部金属層32は、基板金属層31の下面312から、第1方向X及び第2方向Yに沿って延び、基板裏面102と接している。したがって、外部金属層32において露出する下面322及び側面323の面積の合計は、基板金属層31の下面312の面積よりも大きくなる。この外部金属層32により、放熱のための表面積が大きくなり、より効率よく放熱できる。
(1−6)基板金属層31はめっき金属から構成されている。半導体装置A1の配線部20は、基板10を貫通する貫通配線21を有している。貫通配線21はめっき金属から構成されている。放熱部30の基板金属層31は、配線部20の貫通配線21と同時に形成される。したがって、半導体装置A1の製造工程において、基板金属層31は、貫通配線21の形成過程において効率よく形成できる。
(1−7)外部金属層32はめっき金属から構成されている。半導体装置A1は、配線部20において露出する表面を覆う外部導電膜70を有している。外部導電膜70はめっき金属から構成されている。放熱部30の外部金属層32は、配線部20を覆う外部導電膜70と同時に形成される。したがって、半導体装置A1の製造工程において、外部金属層32は、外部導電膜70の形成過程において効率よく形成できる。
(1−8)外部金属層32は、例えば回路基板に接続することもできる。これにより、半導体素子50から放熱部30に伝わる熱を、放熱部30の外部金属層32から回路基板へと放熱できる。
(1−9)半導体装置A1では、回路基板に実装した際に、回路基板の接続パッドに外部導電膜70を接続するはんだが第1導電膜71と接続パッドとの間に介在し、第2導電膜72にも付着する。つまり、リフロー処理によって液相状態となったはんだは、第2導電膜72を這い上がり、第2導電膜72と接続パッドとの間にはんだフィレットを形成する。このはんだフィレットにより、はんだの接合面積が増加し、接続強度をより高めることができる。また、はんだフィレットにより外部から半導体装置A1のはんだ付けの状態を確認できる。
(第1実施形態の変更例)
上記第1実施形態は、以下のように変更して実施することができる。
・図16に示す変更例の半導体装置A11の放熱部30は、複数の基板金属層31と、各基板金属層31の下面312を覆う外部金属層32とを有している。各基板金属層31は、それぞれ基板10を貫通している。なお、外部金属層32は省略されてもよい。
詳述すると、基板10は、厚さ方向Zから視て半導体素子50と重なる範囲に、複数の貫通孔12が形成されている。本変更例では、複数の貫通孔12は、主面配線22よりも内側の領域に形成されている。各貫通孔12は、基板主面101から基板裏面102まで基板10を貫通する複数の貫通孔12を有している。複数の貫通孔12は、例えば厚さ方向Zから視て、行列状に配列されている。各貫通孔12は、例えば、厚さ方向Zから視て矩形状である。また、各貫通孔12は、厚さ方向Zから視て、互いに同じ大きさである。なお、貫通孔12の形状は、円形状であってもよいし、多角形状であってもよい。また、複数の貫通孔12において、形状や大きさが互いに異なる貫通孔が含まれていてもよい。また、貫通孔12の配列状態は、行列状に限定されない。また、貫通孔12の形成位置は、任意の位置とすることができる。
各貫通孔12にはそれぞれ、基板金属層31が形成されている。各基板金属層31は、厚さ方向Zにおいて互いに反対側を向く上面311及び下面312と、上面311及び下面312と交差する側面313を有している。各基板金属層31の上面311は、基板金属層31の内部に向けて窪むように湾曲した湾曲面である。基板金属層31の下面312は、基板10の基板裏面102から露出している。側面313は、貫通孔12の内壁面123と接している。複数の基板金属層31により、半導体素子50にて発する熱を外部へと容易に放熱できる。基板10の基板裏面102から露出する基板金属層31の下面312は、それぞれが外部金属層32により覆われている。各外部金属層32により、露出する放熱部30の表面積をより大きくでき、効率よく放熱できる。また、各外部金属層32を、半導体装置A11を実装する回路基板や放熱器に接続することもできる。
(第2実施形態)
以下、図17、図18に基づき、第2実施形態の半導体装置A2を説明する。
第2実施形態の半導体装置A2は、第1実施形態の半導体装置A1と比較して、基板10の基板主面101の側に絶縁層80を有する点が主に異なる。以下の説明において、第1実施形態の半導体装置A1の構成要素と共通する構成要素には同一の符号を付し、その説明を省略する場合がある。
図17は、第2実施形態の半導体装置A2の断面図である。図18は、第2実施形態の半導体装置A2を下面の側から視た概略平面図である。これらの図において示す各方向の定義は、図1〜図5にて示される方向の定義と同一である。
図17に示すように、絶縁層80は、基板10の基板主面101の側に配置されている。図18に示すように、絶縁層80は、厚さ方向Zから視て、矩形状に形成されている。図17、図18に示すように、絶縁層80は、厚さ方向Zから視て、主面配線22の一部であって、主面配線22と半導体素子50とを接続する接合部40と重なるように形成されている。
絶縁層80は、上面801、下面802、外側面803を有している。上面801及び下面802は、厚さ方向Zにおいて互いに反対側を向く。外側面803は、上面801に対して下面802が大きくなるように傾斜している。上面801は、基板10の基板主面101と同じ側を向く。上面801は、主面配線22の下面222と封止樹脂60とに接する。下面802は、基板10の基板主面101及び基板金属層31の上面311と接する。絶縁層80は、基板金属層31の上面311の全体と接し、上面311を覆うように形成されている。また、絶縁層80は、基板主面101の一部、詳しくは基板主面101のうちの基板金属層31の周囲の基板主面101と接し、その基板主面101を覆うように形成されている。そして、絶縁層80は、半導体素子50を主面配線22に接続する接合部40よりも、基板10の基板側面103に向かって延びている。
絶縁層80は、厚さ方向Zにおいて互いに重なる主面配線22と放熱部30(基板金属層31)とを電気的に絶縁する。絶縁層80は、絶縁性を有する樹脂膜である。絶縁層80の構成材料は、例えばポリマー樹脂である。ポリマー樹脂としては、ポリイミド樹脂、ポリアミド樹脂、フェノール樹脂、等をもちいることができる。絶縁層80の厚さは、例えば10μmである。なお、絶縁層80は、主面配線22を通過する電気信号に対して基板金属層31が影響しなければよく、絶縁層80の厚さを適宜変更してもよい。
(作用)
第2実施形態の半導体装置A2は、基板10の基板主面101に形成された絶縁層80を有している。この絶縁層80により主面配線22と放熱部30との間の電気的絶縁を確保できる。このため、放熱部30を、主面配線22と重なる位置に形成できる。そして、このような放熱部30により、半導体素子50にて発生する熱の放熱性を向上できる。
そして、厚さ方向Zから視た放熱部30の大きさが大きくなることにより、半導体素子50と対向する面積も大きくでき、放熱性を向上できる。また、厚さ方向Zと直交する第1方向X及び第2方向Yに向けて熱を拡散でき、放熱性を向上できる。
以上記述したように、本実施の形態によれば、上記した第1実施形態の効果に加え、以下の効果を奏する。
(2−1)半導体装置A2は、基板10の基板主面101に形成された絶縁層80を有している。この絶縁層80により主面配線22と放熱部30との間の電気的絶縁を確保できる。このため、放熱部30を、主面配線22と重なる位置に形成できる。そして、このような放熱部30により、半導体素子50にて発生する熱の放熱性を向上できる。
(2−2)厚さ方向Zから視た放熱部30の大きさが大きくなることにより、半導体素子50と対向する面積も大きくでき、放熱性を向上できる。また、厚さ方向Zと直交する第1方向X及び第2方向Yに向けて熱を拡散でき、放熱性を向上できる。
(第2実施形態の変更例)
上記第2実施形態は、以下のように変更して実施することができる。
・図19、図20に示す半導体装置A21は、環状の絶縁層80を有している。絶縁層80は、厚さ方向Zにおいて基板10の基板主面101と同じ方向を向く上面801、上面801と反対側を向く下面802、半導体装置A21の外側を向く外側面803、半導体装置A21の内側を向く内側面804を有している。絶縁層80の上面801と外側面803と内側面804は、封止樹脂60により覆われている。つまり、半導体装置A21は、厚さ方向Zにおいて主面配線22と放熱部30との間に介在された環状の絶縁層80を有している。そして、半導体素子50を覆う封止樹脂60は、絶縁層80の内側にも充填されている。つまり、この変更例の半導体装置A21では、半導体素子50の素子主面501と放熱部30との間に、1層の封止樹脂60が介在している。
複数の樹脂層が半導体素子50と放熱部30との間に介在する場合、樹脂層の間に生じる界面により、熱の伝達効率が低下する場合がある。この変更例の半導体装置A21では、半導体素子50の素子主面501と放熱部30との間に、1層の封止樹脂60のみが介在している。このため、半導体素子50の熱をより効率よく放熱部30に伝達できる。
なお、絶縁層80は、主面配線22と放熱部30との間を電気的に絶縁できればよく、材質及び形状は限定されない。例えば、半導体素子50の各素子側面503に沿って絶縁層80を設けてもよく、またそれらの絶縁層80を適宜接続してもよい。また、各主面配線に絶縁層80を設けてもよい。
・図21に示す半導体装置A22の放熱部30は、複数の基板金属層31を有している。各基板金属層31の上面311は、絶縁層80により覆われている。この半導体装置A22において、配線部20の主面配線22と厚さ方向Zにおいて重なる位置にも基板金属層31を配設することができ、放熱性を向上できる。なお、絶縁層80は、主面配線22と放熱部30との間の電気的絶縁を確保できれば形状、厚さ、材質等は適宜変更することができ、例えば、図19、図20に示す半導体装置A21のように、枠状に形成することもできる。
(第3実施形態)
以下、図22に基づき、第3実施形態の半導体装置A3を説明する。
第3実施形態の半導体装置A3は、第2実施形態の半導体装置A2と比較して、基板10の基板主面101の側に主面金属層33を有する点が主に異なる。以下の説明において、第2実施形態の半導体装置A2の構成要素と共通する構成要素には同一の符号を付し、その説明を省略する場合がある。
図22は、第3実施形態の半導体装置A3の概略断面図である。この図において示す各方向の定義は、図1〜図5にて示される方向の定義と同一である。
第3実施形態の半導体装置A3は、基板10、配線部20、放熱部30、接合部40、半導体素子50、封止樹脂60、外部導電膜70を有する。
第3実施形態の放熱部30は、基板金属層31と外部金属層32と主面金属層33とを有する。
基板金属層31は、基板10に形成され、基板主面101から基板裏面102まで基板10を貫通する貫通孔12に形成されている。基板金属層31は、上面311、下面312、複数の側面313を有している。上面311及び下面312は、厚さ方向Zにおいて互いに反対側を向く。側面313は、上面311及び下面312と交差する。上面311は、基板主面101と同じ方向を向く。
外部金属層32は、基板10から露出する基板金属層31の下面312を覆うように形成されている。外部金属層32は、上面321、下面322、側面323を有している。上面321及び下面322は、厚さ方向Zにおいて互いに反対側を向く。外部金属層32は、半導体装置A1にて発する熱を外部へ放出するための端子となる。
主面金属層33は、基板金属層31の上面311に接続されている。主面金属層33は、上面331、下面332、及び複数の側面333を有している。上面331と下面332は、厚さ方向Zにおいて互いに反対側を向く。側面333は、上面331及び下面332と交差する。主面金属層33の上面331は、基板金属層31の上面311と同じ方向を向き、絶縁層80の下面802と接する。主面金属層33の下面332は、基板金属層31の上面311と対向し、上面311と接する。
主面金属層33は、厚さ方向Zから視て、矩形状である。また、主面金属層33は、厚さ方向Zから視て、基板金属層31よりも大きく形成されている。つまり、主面金属層33は、基板金属層31の側面313よりも外側に延出した延出部33bを有している。延出部33bは、厚さ方向Zにおいて、基板金属層31と重ならない部分である。第3実施形態において、延出部33bは環状である。延出部33bの下面332は、基板主面101と接する。
第3実施形態の半導体装置A3において、主面金属層33は、基板10の基板主面101と接する。このため、基板10の貫通孔12に形成された基板金属層31は、その基板金属層31に接続された主面金属層33の延出部33bが基板主面101に接しているため、基板裏面102の側への移動が妨げられる。つまり、主面金属層33により、基板金属層31の基板10からの抜け落ちを防止できる。
以上記述したように、本実施の形態によれば、上記した第2実施形態の効果に加え、以下の効果を奏する。
(3−1)半導体装置A3の放熱部30は、基板10の貫通孔12に形成された基板金属層31と、基板金属層31の上面に接続された主面金属層33とを有している。主面金属層33は、基板金属層31の側面313よりも外側に向かって延びる延出部33bを有している。延出部33bは基板金属層31の周囲の基板主面101と接する。これにより、基板金属層31の基板10からの抜け落ちを防止できる。
(第3実施形態の変更例)
上記第3実施形態は、以下のように変更して実施することができる。
・図23に示す変更例の半導体装置A31において、放熱部30は、複数の基板金属層31と、1つの主面金属層33とを有している。主面金属層33は、各基板金属層31の上面311にそれぞれ接続されている。この変更例では、複数の基板金属層31との上面311に接続された主面金属層33において、複数の基板金属層31と重ならない部分が延出部33bである。この延出部33bの下面332は、基板10の基板主面101と接する。各基板金属層31の抜け落ちることを防止できる。
なお、主面金属層33の延出部33bは、隣り合う2つの基板金属層31の間に設けられてもよく、複数の基板金属層31を、基板10の基板主面101の側にて互いに接続することで、基板裏面102の側への基板金属層31の抜け落ちを防止できる。
なお、主面金属層33は、基板金属層31毎に設けられても良い。また、基板主面101に沿って配列された複数の主面金属層33を有し、各主面金属層33を複数の基板金属層31と接続してもよい。このようにしても、上記の第3実施形態と同様に、複数の基板金属層31の抜け落ちを防止できる。
(第4実施形態)
以下、図24から図34に基づき、第4実施形態の半導体装置A4を説明する。
第4実施形態の半導体装置A4において、上記各実施形態の半導体装置と同じ構成については同じ符号を付して説明する。
図24は、第4実施形態の半導体装置A4の断面図である。図25は、半導体装置A4を下面の側から視た概略平面図である。なお、理解の便宜上、図2において、外部導電膜70及び外部金属層32を除いている。図26は、半導体装置A4の一部拡大断面図であり、配線部20、接合部40、及び半導体素子50の一部を示す。図27から図34は、半導体装置A4の製造工程を示す断面図である。これらの図において示す各方向の定義は、図1〜図5にて示される方向の定義と同一である。
図24、図25に示すように、半導体装置A4は、基板10、配線部20、放熱部30、接合部40、半導体素子50、封止樹脂60、外部導電膜70を有している。配線部20は、貫通配線21と主面配線22とを含む。
半導体装置A4は、図25に示すように、厚さ方向Z視において、矩形状である。
基板10は、半導体素子50を搭載し、半導体装置A4の基礎となる支持部材である。厚さ方向Zから視た基板10の形状は、図25に示すように、第1方向Xの辺の長さと第2方向Yの辺の長さが等しい矩形状である。
基板10は、基板主面101、基板裏面102、複数の基板側面103を有している。基板主面101と基板裏面102は、厚さ方向Zにおいて互いに反対側を向く。基板主面101は平坦である。基板裏面102は平坦である。各基板側面103は、基板主面101と基板裏面102との間に挟まれている。基板側面103は、第1方向Xと第2方向Yのいずれか一方を向く。各基板側面103は平坦である。各基板側面103は、基板主面101及び基板裏面102に対して交差、第4実施形態では直交している。
基板10は、例えば電気絶縁性を有する材料からなる。この材料としては、例えば、エポキシ樹脂等を主剤とした合成樹脂を用いることができる。本実施形態に係る合成樹脂は、フィラーが含有されたエポキシ樹脂である。フィラーは、例えばSiOから構成される。基板10を構成する材料は、例えば黒色に着色されている。基板10の表面である基板主面101と基板裏面102と基板側面103には、切削痕が形成されている。そして、基板10の表面である基板主面101と基板裏面102と基板側面103には、基板10の材料に含まれるフィラーが露出している。
基板10は、厚さ方向Zにおいて、基板主面101から基板裏面102まで基板10を貫通する複数の貫通孔11を有している。図25に示すように、貫通孔11は、基板10の各辺に沿って辺設けられている。また、各貫通孔11は、半導体素子50の周縁よりも半導体素子50の外側に設けられている。貫通孔11は、厚さ方向Zから視て、例えば矩形状である。なお、貫通孔11の形状は、円形状であってもよいし、多角形状であってもよい。
また、基板10は、厚さ方向Zにおいて、基板主面101から基板裏面102まで基板10を貫通する1つの貫通孔12を有している。図24及び図25に示すように、貫通孔12は、基板10の中央に形成されている。また、貫通孔12は、厚さ方向Zから視て、半導体素子50と重なる位置に形成されている。貫通孔12は、厚さ方向Zから視て、例えば矩形状である。
配線部20は、複数の主面配線22と複数の貫通配線21とを含む。
各貫通配線21は、各貫通孔11に配設されている。各貫通配線21は、上面211、下面212、複数の側面213を有している。上面211及び下面212は、厚さ方向Zにおいて互いに反対側を向く。各側面213は、上面211と下面212とに挟まれている。第4実施形態において、貫通配線21の下面212は、基板10の基板裏面102と面一である。貫通配線21の下面212は、基板10の基板裏面102から露出する露出面である。なお、貫通配線21の下面212が基板10の基板裏面102と面一ではないようにしてもよい。また、貫通配線21の側面213は、貫通孔11の内壁面113と接している。貫通配線21は、電気導電性を有する材料からなる。貫通配線21の材料としては、例えばCu、Cuを主成分とする合金、等を用いることができる。
図26に示すように、貫通配線21の上面211は、貫通配線21の内部に向かって窪むように湾曲した湾曲面である。上面211の縁部211aは、基板10の基板主面101と同じ高さに位置している。そして、上面211は、貫通孔11の内壁面113から離れるにつれて基板主面101よりも基板裏面102の側に位置するように、貫通配線21の内側に向かって窪むように形成されている。基板主面101を基準とした貫通配線21の上面211の深さは、例えば1μmである。
図24、図26に示すように、主面配線22は、基板10の基板主面101に形成されている。主面配線22は、電気導電性を有する材料からなり、貫通配線21と電気的に接続されている。主面配線22は、上面221、下面222、側面223を有している。主面配線22の上面221は、基板10の基板主面101と同じ方向を向く。主面配線22の下面222は、基板10の基板裏面102と同じ方向を向き、基板10の基板主面101と対向している。主面配線22の側面223は、基板10の基板側面103と同じ方向を向く。また、主面配線22の側面223は、主面配線22の上面221、下面222と交差する。主面配線22の厚さは、例えば5μm以上30μm以下である。
図26に示すように、主面配線22は、金属層22aと導電層22bとを有している。金属層22a、導電層22bは、この順番で基板10の基板主面101に積層されている。
金属層22aは、例えばTiを主成分とし、基板10の基板主面101、及び貫通配線21の上面211に接する第1層と、Cuを主成分とし、第1層に接する第2層とからなる。金属層22aは、導電層22bを形成するシード層として形成される。導電層22bは、例えばCuを主成分とする。
金属層22aは、厚さ方向Zにおいて互いに反対側を向く上面22a1及び下面22a2と、厚さ方向Zと交差する方向を向く側面22a3とを有している。導電層22bは、金属層22aの上面22a1に形成されている。導電層22bは、厚さ方向Zにおいて互いに反対側を向く上面22b1及び下面22b2と、厚さ方向Zと交差する方向を向く側面22b3とを有している。
図24に示すように、放熱部30は、厚さ方向Zから視て半導体素子50と重なる貫通孔12に設けられている。つまり、放熱部30は、基板10を貫通している。放熱部30は、基板10の基板主面101の側の放熱上面301と、基板10の基板裏面102に露出する放熱下面302とを有している。放熱部30は、半導体素子50から発せられた熱を、基板10の基板裏面102の側に放出するためのものである。
図24に示すように、放熱部30は、半導体素子50の中央部分と重なるように配置されている。基板10は、半導体素子50の中央部分と重なる貫通孔12を有している。放熱部30の配置位置は、適宜変更できる。例えば、貫通孔12、つまり放熱部30は、半導体素子50において、最も高熱となる部分を含む領域と重なるように貫通孔12及び放熱部30を配置することが好ましい例えば、半導体素子50において、パワートランジスタが形成された部分では発熱量が多い。このように半導体素子50の素子主面501において発熱量が多い部分を含む領域と重なるように、貫通孔12及び放熱部30を配置することが好ましい。
第4実施形態の放熱部30は、基板金属層31と外部金属層32とを有している。なお、外部金属層32は省略されてもよい。基板金属層31は、貫通孔12に配設されている。基板金属層31は、上面311、下面312、複数の側面313を有している。上面311及び下面312は、厚さ方向Zにおいて互いに反対側を向く。側面313は、上面311及び下面312と交差する。
第4実施形態において、基板金属層31の下面312は、基板10の基板裏面102と面一である。この下面312は、基板10の基板裏面102から露出する露出面である。なお、基板金属層31の下面312が基板10の基板裏面102と面一ではないようにしてもよい。また、基板金属層31の側面313は、貫通孔12の内壁面123と接している。基板金属層31は、電気導電性を有する材料からなる。基板金属層31は、例えばめっき金属により形成されている。基板金属層31の材料としては、例えばCu、Cuを主成分とする合金、等を用いることができる。
図26に示すように、基板金属層31の上面311は、基板金属層31の内部に向かって窪むように湾曲した湾曲面である。上面311の縁部311aは、基板10の基板主面101と同じ高さに位置している。そして、上面311は、貫通孔12の内壁面123から離れるにつれて基板主面101よりも基板裏面102の側に位置するように、基板金属層31の内側に向かって窪むように形成されている。基板主面101を基準とした基板金属層31の上面311の深さは、例えば1μmである。
外部金属層32は、基板10から露出する基板金属層31の下面312を覆うように形成されている。外部金属層32は、上面321、下面322、側面323を有している。上面321及び下面322は、厚さ方向Zにおいて互いに反対側を向く。外部金属層32は、半導体装置A1にて発する熱を外部へ放出するための端子となる。外部金属層32の下面322及び側面323は露出している。また、外部金属層32は、基板金属層31の下面312から、第1方向X及び第2方向Yに沿って延び、基板裏面102と接している。つまり、外部金属層32の上面321の一部は基板金属層31の下面312と接し、上面321の他の部分は基板10の基板裏面102と接する。外部金属層32の側面323は、外側に向かって膨らむように湾曲している。外部金属層32は、例えば互いに積層された複数の金属層から構成される。金属層としては、例えば、Ni層、Pd層、及びAu層である。なお、外部金属層32の材料は限定されないが、例えばNi層及びAu層が積層されて構成されてもよいし、Snであってもよい。
第4実施形態において、基板金属層31の上面311は、放熱部30の放熱上面301を構成する。そして、外部金属層32の下面322は、放熱部30の放熱下面302を構成する。
図24に示すように、接合部40は、配線部20の主面配線22の上に設けられている。接合部40は、配線部20に導通する。接合部40は、半導体素子50を配線部20に接合するものである。接合部40の厚さは、例えば30μmである。接合部40により、半導体素子50は、主面配線22の上面211から離れて支持される。半導体素子50の素子主面501と主面配線22の上面211との間の距離H4は、例えば30μmである。
図26に示すように、接合部40は、主面配線22の上面221に形成されためっき層41と、めっき層41と半導体素子50の接続パッド51との間のはんだ層42を含む。めっき層41は、導電性の金属材料からなる。例えば、めっき層41は、Niからなる。はんだ層42は、Sn、Snを含む合金からなる。この合金は、例えばSn−Ag系合金、Sn−Sb系合金、等である。
図25に示すように、半導体素子50は、厚さ方向Zから視て矩形状である。図24、図25に示すように、半導体素子50は、厚さ方向Zにおいて互い反対側を向く素子主面501及び素子裏面502、厚さ方向Zに延びる素子側面503を有している。素子側面503は、素子主面501及び素子裏面502と交差している。素子主面501は、基板10の基板主面101と対向している。素子裏面502は、基板10の基板主面101と同じ方向を向く。
半導体素子50は、例えばLSIなどの集積回路(IC)である。また、半導体素子50は、LDOなどの電圧制御用素子や、オペアンプなどの増幅用素子、ダイオードや各種のセンサなどのディスクリート半導体素子であってもよい。例えばLSIの場合、素子主面501は、半導体素子50の機能のための構成部材が形成される面である。なお、半導体素子50は、複数の構成部材が形成されたものに限らず、チップコンデンサやチップインダクタ等のように、単一の構成部材が形成された素子、半導体以外の基材に構成部材が形成された素子とすることができる。本実施形態において、半導体素子50は、LSIである。
素子主面501は、半導体素子50の機能のための構成部材が形成される面である。図26に示すように、半導体素子50は、素子主面501の側に、実装のための接続パッド51を有している。接続パッド51は、接合部40のはんだ層42とめっき層41とにより基板10に実装される。つまり、半導体素子50は、素子主面501を基板10に向けて実装される。したがって、素子主面501は、半導体素子50を実装するための素子実装面と言える。
接続パッド51は、例えば積層された電極パッド及び素子電極からなる。電極パッドは、例えばAlからなる。素子電極は、例えば、積層された金属層と導電層とバリア層とからなる。金属層は、例えばTi/Cuからなる。金属層は、例えば導電層を形成するためにシード層として形成される。導電層は、例えばCu,Cu合金からなる。バリア層は、Ni、Niを含む合金、Niを含む複数の金属層からなる。Niを含む複数の金属層としては、例えば、Ni,Pd,Au、これらの2つ以上の金属を含む合金等からなる。バリア層は、半導体素子を主面配線22に接続する接合部材としてのはんだ層42のSnと接続パッド51のCuとの合金化を防ぎ、SnとCuとの間のボイドの発生を抑制する。
図24に示すように、封止樹脂60は、基板10の基板主面101と接し、半導体素子50を覆うように形成されている。封止樹脂60は、基板10と半導体素子50との間に充填されている。これにより、封止樹脂60は、基板10の基板主面101と、基板主面101に形成された主面配線22と、主面配線22の上の接合部40とを覆う。また、封止樹脂60は、半導体素子50の素子主面501、素子裏面502、及び素子側面503を覆う。さらに、封止樹脂60は、半導体素子50の素子主面501、基板10の基板金属層31の上面311を覆う。
封止樹脂60は、厚さ方向Zから視て、基板10と重なっている。封止樹脂60は、基板10の基板主面101と同じ方向を向く樹脂上面601、基板側面103と同じ方向を向く樹脂側面603を有している。
封止樹脂60は、例えば電気絶縁性を有する樹脂からなる。この樹脂としては、例えばエポキシ樹脂を主剤とした合成樹脂を用いることができる。また、封止樹脂60は、例えば黒色に着色されている。なお、封止樹脂60の材質及び形状は限定されない。
外部導電膜70は、基板10の基板裏面102に形成されている。外部導電膜70は、貫通配線21の下面212を覆うように形成されている。外部導電膜70は、半導体装置A4の外部接続端子となる。外部導電膜70は、例えば互いに積層された複数の金属層から構成される。金属層としては、例えば、Ni層、Pd層、及びAu層である。なお、外部導電膜70の材料は限定されないが、例えばNi層及びAu層が積層されて構成されてもよいし、Snであってもよい。
(半導体装置の製造方法)
次に、第4実施形態の半導体装置A4の製造方法の一例を説明する。
図27から図34は、第4実施形態の半導体装置A4の製造工程を説明するための断面図である。なお、図27から図34は、1つの半導体装置A4にかかる部分を示している。図27から図34において、2本の破線は、1つの半導体装置A4となる範囲を示す。これらの図において示される各方向の定義は、図1から図5にて示される方向の定義と同一である。
図27に示すように、支持基板900を用意する。支持基板900は、例えばSiの単結晶材料からなる。支持基板900は、厚さ方向Zにおいて互いに反対側を向く上面901及び下面902を有している。なお、支持基板900として、エポキシ樹脂等の合成樹脂材料からなる基板を用いてもよい。
次に、支持基板900の上面901に、端子ピラー921,931を形成する。端子ピラー921,931は、例えばCu、Cuを主成分とする合金からなる。端子ピラー921,931は、例えば電解めっき法によって形成される。端子ピラー921は、上述の半導体装置A4において、貫通配線21となるものであり、端子ピラー931は、上述の半導体装置A4において、基板金属層31となるものである。
端子ピラー921,931は、例えば、シード層を形成する工程と、シード層に対してフォトリソグラフィによりマスクを形成する工程と、シード層に接するめっき層を形成する工程とをへて形成される。例えばスパッタリング法により、支持基板900の上面901にシード層を形成する。次に、例えば感光性を有するレジスト層にてシード層を覆い、そのレジスト層を露光・現像し、開口を有するマスクを形成する。次に、シード層を導電経路とした電解めっき法によりマスクから露出したシード層の表面にめっき金属を析出させて端子ピラー921,931を形成する。端子ピラー921,931の形成後、マスクを除去する。なお、Cuの柱状材により端子ピラー921,931を形成してもよい。
図28に示すように、支持基板900の上面901に接し、端子ピラー921,931を覆う基材910を形成する。基材910は、端子ピラー921,931の上面及び側面を覆うように形成される。この基材910の材料としては、図24に示す基板10を構成する材料を用いることができる。本実施形態において、基材910の材料としては、エポキシ樹脂等を主剤とした合成樹脂を用いることができる。
図29に示すように、基材910及び端子ピラー921,931の一部を研削し、貫通配線21及び基板金属層31を形成する。基材910は、図24に示す基板10となるものである。基材910の研削において、基材910の厚さを基板10の厚さと等しくする。この研削により、基材910の上面911において、貫通配線21及び基板金属層31の上面211,311が露出する。そして、基材910の上面911から、エッチング、例えばウエットエッチングにより、研削によって生じる貫通配線21及び基板金属層31のバリを除去する。このエッチングにより、貫通配線21及び基板金属層31の上面211,311は、基材910の上面911から、貫通配線21と基板金属層31それぞれの内部に向けて窪むように湾曲して形成される。このように、基材910の上面911に露出する貫通配線21及び基板金属層31と、それらの上面211,311を形成する。
図30に示すように、基材910の上面911、及び貫通配線21の上面211に接する主面配線22を形成する。次に、主面配線22の上に接合部40を形成する。
図26に示すように、主面配線22は、金属層22a及び導電層22bを含む。主面配線22は、金属層22aを形成する工程と、金属層22aに対してフォトリソグラフィによってマスクを形成する工程と、金属層22aに接する導電層22bを形成する工程と、マスクを除去する工程と、導電層22bから露出する金属層22aを除去する工程を経て形成される。
先ず、例えばスパッタリング法によって金属層22aを形成する。例えばTiを主成分とする第1層とCuを主成分とする第2層を含む金属層22aは、基材910の上面911の側の全面に渡って第1層を形成し、その第1層に接する第2層を形成する。次に、例えば感光性を有するレジスト層によって金属層22aを覆い、そのレジスト層を露光・現像し、開口を有するマスクを形成する。次に、例えば金属層22aを導電経路とした電解めっき法によってマスクから露出した金属層22aの表面にめっき金属を析出させて導電層22bを形成する。
その後、めっきマスクを除去し、導電層22bに覆われていない不要な金属層22aを除去する。この除去は、例えば、金属層22aに対するエッチング液を用いたウエットエッチングにより行う。ウエットエッチングでは、金属層22aに対するエッチングが等方的に進行し、金属層22aの側面22a3は、内部に向かって窪むように湾曲して形成される。これらの工程によって、主面配線22を形成する。このように形成された主面配線22及び貫通配線21によって、配線部20が構成される。
図31に示すように、接合部40を形成し、半導体素子50を実装する。接合部40は、図26に示すように、めっき層41とはんだ層42とを含む。先ず、主面配線22の上に、例えば電解めっき法によりめっき層41を形成する。なお、めっき層41の上面に、Snを含む合金からなるはんだ層が形成されていてもよい。はんだ層は、例えば電解めっき法により、めっき金属としてSnを含む合金を析出させることによって形成される。
はんだ層42は、例えば、半導体素子50の接続パッド51の表面に形成されるはんだバンプである。はんだ層42は、半導体素子50の接続パッド51に、めっき金属としてSnを含む合金を析出することによって形成される。このはんだ層42は、リフロー処理によって表面が平坦化される。例えばフリップチップボンダを用いてはんだ層42にフラックスを塗布し、フリップチップ実装する。
図32に示すように、基材910の上面911と半導体素子50を覆う樹脂層960を形成する。樹脂層960は、図24、図26に示す封止樹脂60となる部材である。樹脂層960は、例えばエポキシ樹脂を主材とした合成樹脂である。例えば、トランスファ成型により、樹脂層960を形成する。
図33に示すように、樹脂層960の下面962にダイシングテープDTを貼付し、図32に示す支持基板900を除去する。なお、図33は、図32に対して上下を反転して示している。例えば、研削により支持基板900を除去する。これにより、基材910の下面、貫通配線21の下面212、及び基板金属層31の下面312を露出する。なお、支持基板900を除去する際に、支持基板900の上面901に形成したシード層等も除去してもよい。
次に、基材910から露出する貫通配線21の表面に外部導電膜70を形成するとともに、基材910から露出する基板金属層31の表面に外部金属層32を形成する。外部導電膜70及び外部金属層32は、例えば、めっき金属からなる。例えば、無電解めっきにより、めっき金属、例えばNiとPdとAuとをこの順番で析出させることで、外部導電膜70及び外部金属層32を形成する。なお、外部導電膜70及び外部金属層32の構造、及び形成方法は限定されない。
図34に示すように、基材910及び樹脂層960を切断し、半導体素子50を1つの単位とした個片に分割する。分割にあたっては、図33に示す切断線(破線)に沿って例えばダイシングブレードにより基材910の側からダイシングテープDTまで切り込み、基材910と樹脂層960とを切断する。当該個片は、基板10と封止樹脂60とを含む半導体装置A4である。以上の工程により、半導体装置A4を製造できる。
(作用)
次に、第4実施形態の半導体装置A4の作用を説明する。
半導体装置A4は、厚さ方向Zから視て半導体素子50の少なくとも一部と重なり、基板10を基板主面101から基板裏面102までを貫通し、基板10よりも熱伝導率の高い放熱部30を有している。したがって、半導体装置A4は、半導体素子50にて発生する熱を、基板10の基板裏面102の側に向けて半導体装置A4の外部へと放熱できる。
放熱部30は、基板10を貫通する1つの基板金属層31を有している。基板金属層31は、厚さ方向Zから視て矩形状の平板である。したがって、第4実施形態の放熱部30は、熱容量が小さく、半導体素子50の熱を放熱し易い。
放熱部30の基板金属層31は、厚さ方向Zから視て矩形状の平板である。基板金属層31は、厚さ方向Zと直交する第1方向X及び第2方向Yに向けて熱を伝達する。したがって、放熱部30は、例えばパワートランジスタなどのように半導体素子50の素子主面501において局所的に発生する熱を、厚さ方向Zと直交する第1方向X及び第2方向Yに向けて拡散することで、より効率よく放熱できる。
本実施形態において、基板10の貫通孔12は、主面配線22よりも内側に開口している。したがって、貫通孔12に配設された基板金属層31からなる放熱部30は、主面配線22よりも内側に位置している。そして、第4実施形態の放熱部30、つまり基板金属層31は、主面配線22と電気的に絶縁されている。また、放熱部30と半導体素子50との間には封止樹脂60が介在されている。したがって、放熱部30と半導体素子50とは電気的に絶縁されている。
なお、放熱部30は、主面配線22を通過する電気信号、つまり半導体素子50の電気的特性に影響しなければ、主面配線22の一部又は半導体素子50の一部と接続されていてもよい。半導体素子50に対して電気的に影響しない配線の一例としてグランド配線が挙げられる。例えば、半導体素子50のグランド端子が接続された主面配線22と接続されてもよい。
第4実施形態の放熱部30は、半導体素子50の配線部20と電気的に絶縁され、または電気的に影響しない一部の配線に接続されている。したがって、半導体素子50の電気的特性に影響することなく、半導体素子50の熱を放熱できる。
外部金属層32は、基板10の基板裏面102において露出する基板金属層31の下面312を覆うように形成されている。したがって、外部金属層32の下面322及び側面323は露出している。また、外部金属層32は、基板金属層31の下面312から、第1方向X及び第2方向Yに沿って延び、基板裏面102と接している。したがって、外部金属層32において露出する下面322及び側面323の面積の合計は、基板金属層31の下面312の面積よりも大きくなる。この外部金属層32により、放熱のための表面積が大きくなり、より効率よく放熱できる。
基板金属層31はめっき金属から構成されている。半導体装置A4の配線部20は、基板10を貫通する貫通配線21を有している。貫通配線21はめっき金属から構成されている。放熱部30の基板金属層31は、配線部20の貫通配線21と同時に形成される。したがって、半導体装置A4の製造工程において、基板金属層31は、貫通配線21の形成過程において効率よく形成できる。
外部金属層32はめっき金属から構成されている。半導体装置A4は、配線部20において露出する表面を覆う外部導電膜70を有している。外部導電膜70はめっき金属から構成されている。放熱部30の外部金属層32は、配線部20を覆う外部導電膜70と同時に形成される。したがって、半導体装置A4の製造工程において、外部金属層32は、外部導電膜70の形成過程において効率よく形成できる。
外部金属層32は、例えば回路基板に接続することもできる。半導体装置A4を実装する回路基板は、半導体装置A4の外部導電膜70を接続するパッドを有している。外部導電膜70は、例えばはんだにより回路基板のパッドと接続される。この回路基板において、外部金属層32と対向するパッドを設け、そのパッドに外部金属層32を例えばはんだにより接続する。これにより、半導体素子50から放熱部30に伝わる熱が、放熱部30の外部金属層32から回路基板へと放熱される。なお、外部金属層32に対して、例えばAl等の金属製の放熱器を接続することもできる。
以上記述したように、本実施の形態によれば、以下の効果を奏する。
(4−1)半導体装置A4は、厚さ方向Zから視て半導体素子50の少なくとも一部と重なり、基板10を基板主面101から基板裏面102までを貫通し、基板10よりも熱伝導率の高い放熱部30を有している。したがって、半導体装置A4は、半導体素子50にて発生する熱を、基板10の基板裏面102の側に向けて半導体装置A4の外部へと放熱できる。
(4−2)放熱部30は、基板10を貫通する1つの基板金属層31を有している。基板金属層31は、厚さ方向Zから視て矩形状の平板である。したがって、第4実施形態の放熱部30は、熱容量が小さく、半導体素子50の熱を放熱し易い。
(4−3)放熱部30の基板金属層31は、厚さ方向Zから視て矩形状の平板である。基板金属層31は、厚さ方向Zと直交する第1方向X及び第2方向Yに向けて熱を伝達する。したがって、放熱部30は、例えばパワートランジスタなどのように半導体素子50の素子主面501において局所的に発生する熱を、厚さ方向Zと直交する第1方向X及び第2方向Yに向けて拡散することで、より効率よく放熱できる。
(4−4)放熱部30は、半導体素子50の配線部20と電気的に絶縁され、または電気的に影響しない一部の配線に接続されている。したがって、半導体素子50の電気的特性に影響することなく、半導体素子50の熱を放熱できる。
(4−5)放熱部30は、外部金属層32を有している。外部金属層32は、基板10の基板裏面102において露出する基板金属層31の下面312を覆うように形成されている。したがって、外部金属層32の下面322及び側面323は露出している。また、外部金属層32は、基板金属層31の下面312から、第1方向X及び第2方向Yに沿って延び、基板裏面102と接している。したがって、外部金属層32において露出する下面322及び側面323の面積の合計は、基板金属層31の下面312の面積よりも大きくなる。この外部金属層32により、放熱のための表面積が大きくなり、より効率よく放熱できる。
(4−6)基板金属層31はめっき金属から構成されている。半導体装置A4の配線部20は、基板10を貫通する貫通配線21を有している。貫通配線21はめっき金属から構成されている。放熱部30の基板金属層31は、配線部20の貫通配線21と同時に形成される。したがって、半導体装置A4の製造工程において、基板金属層31は、貫通配線21の形成過程において効率よく形成できる。
(4−7)外部金属層32はめっき金属から構成されている。半導体装置A4は、配線部20において露出する表面を覆う外部導電膜70を有している。外部導電膜70はめっき金属から構成されている。放熱部30の外部金属層32は、配線部20を覆う外部導電膜70と同時に形成される。したがって、半導体装置A4の製造工程において、外部金属層32は、外部導電膜70の形成過程において効率よく形成できる。
(4−8)外部金属層32は、例えば回路基板に接続することもできる。これにより、半導体素子50から放熱部30に伝わる熱が、放熱部30の外部金属層32から回路基板へと放熱できる。
(第4実施形態の変更例)
上記第4実施形態は、以下のように変更して実施することができる。
・図35に示す半導体装置A41は、基板10、配線部20、接合部40、半導体素子50、封止樹脂60、外部導電膜70を有している。配線部20は、基板10の基板主面101に形成された主面配線22と、基板10を貫通する貫通配線21とを含む。
貫通配線21は、基板10の基板側面103まで延びている。つまり、貫通配線21の側面214は、基板10の基板側面103と面一である。また、外部導電膜70は、基板10の基板側面103まで延びている。したがって、貫通配線21の下面212は基板10の基板裏面102において露出し、貫通配線21の側面214は基板10の基板側面103において露出している。外部導電膜70は、貫通配線21の下面212を覆うように形成されている。このような半導体装置A41においても、上記第4実施形態と同様の効果を得ることができる。
・図36に示す半導体装置A42は、基板10、配線部20、接合部40、半導体素子50、封止樹脂60、外部導電膜70を有している。配線部20は、基板10の基板主面101に形成された主面配線22と、基板10を貫通する貫通配線21とを含む。
貫通配線21は、基板10の基板側面103まで延びている。つまり、貫通配線21の側面214は、基板10の基板側面103と面一である。したがって、貫通配線21の下面212は基板10の基板裏面102において露出し、貫通配線21の側面214は基板10の基板側面103において露出している。
外部導電膜70は、基板10から露出する貫通配線21を覆うように形成されている。外部導電膜70は、貫通配線21の下面212を覆う第1導電膜71と、貫通配線21の側面214を覆う第2導電膜72とを有している。第1導電膜71と第2導電膜72とを有する外部導電膜70は、第4実施形態の外部導電膜70と同様に、半導体装置A42の外部接続端子となる。外部導電膜70は、例えば互いに積層された複数の金属層から構成される。金属層としては、例えば、Ni層、Pd層、及びAu層である。なお、外部導電膜70の材料は限定されないが、例えばNi層及びAu層が積層されて構成されてもよいし、Snであってもよい。
この半導体装置A42では、回路基板に実装した際に、回路基板の接続パッドに外部導電膜70を接続するはんだが第1導電膜71と接続パッドとの間に介在し、第2導電膜72にも付着する。つまり、リフロー処理によって液相状態となったはんだは、第2導電膜72を這い上がり、第2導電膜72と接続パッドとの間にはんだフィレットを形成する。なお、図35に示す半導体装置A42においてもはんだフィレットが形成されるが、この変更例の半導体装置A42では、はんだフィレットがより容易に形成される。このはんだフィレットにより、はんだの接合面積が増加し、接続強度をより高めることができる。また、はんだフィレットにより外部から半導体装置A42のはんだ付けの状態を確認できる。
・図37に示す変更例の半導体装置A43の放熱部30は、複数の基板金属層31と、各基板金属層31の下面312を覆う外部金属層32とを有している。各基板金属層31は、それぞれ基板10を貫通している。なお、外部金属層32は省略されてもよい。
詳述すると、基板10は、厚さ方向Zから視て半導体素子50と重なる範囲に、複数の貫通孔12が形成されている。本変更例では、複数の貫通孔12は、主面配線22よりも内側の領域に形成されている。各貫通孔12は、基板主面101から基板裏面102まで基板10を貫通する複数の貫通孔12を有している。複数の貫通孔12は、例えば厚さ方向Zから視て、行列状に配列されている。各貫通孔12は、例えば、厚さ方向Zから視て矩形状である。各貫通孔12は、厚さ方向Zから視て、互いに同じ大きさである。さらに、厚さ方向Zから視た各貫通孔12の大きさは、配線部20の貫通配線21を形成する貫通孔11の大きさと等しいことが好ましい。なお、貫通孔12の形状は、円形状であってもよいし、多角形状であってもよい。また、複数の貫通孔12において、形状や大きさが互いに異なる貫通孔が含まれていてもよい。また、貫通孔12の配列状態は、行列状に限定されない。また、貫通孔の形成位置は、任意の位置とすることができる。
各貫通孔12にはそれぞれ、基板金属層31が形成されている。基板金属層31は、厚さ方向Zにおいて互いに反対側を向く上面311及び下面312と、上面311及び下面312と交差する側面313を有している。基板金属層31の上面311は、基板金属層31の内部に向けて窪むように湾曲した湾曲面である。基板金属層31の下面312は、基板10の基板裏面102から露出している。基板金属層31の側面313は、貫通孔12の内壁面123と接している。厚さ方向Zから視て、各基板金属層31の大きさは、配線部20の貫通配線21の大きさと等しいことが好ましい。複数の基板金属層31により、半導体素子50にて発する熱を外部へと容易に放熱できる。
基板10の基板裏面102から露出する基板金属層31の下面312は、それぞれが外部金属層32により覆われている。各外部金属層32により、露出する放熱部30の表面積をより大きくでき、効率よく放熱できる。また、各外部金属層32を、半導体装置A43を実装する回路基板や放熱器に接続することもできる。
基板金属層31はめっき金属から構成されている。半導体装置A43の配線部20は、基板10を貫通する貫通配線21を有している。貫通配線21はめっき金属から構成されている。放熱部30の基板金属層31は、配線部20の貫通配線21と同時に形成される。したがって、半導体装置A43の製造工程において、基板金属層31は、貫通配線21の形成過程において効率よく形成できる。また、厚さ方向Zから視て、各基板金属層31の大きさを配線部20の貫通配線21の大きさと等しくすることにより、貫通配線21と基板金属層31を形成する金属めっきの厚さのばらつきが減少する、つまり貫通配線21の形成にかかる処理時間にて各基板金属層31を形成することができ、工程にかかる負荷(処理時間の増加)を低減できる。
外部金属層32はめっき金属から構成されている。半導体装置A43は、配線部20において露出する表面を覆う外部導電膜70を有している。外部導電膜70はめっき金属から構成されている。放熱部30の外部金属層32は、配線部20を覆う外部導電膜70と同時に形成される。したがって、半導体装置A43の製造工程において、外部金属層32は、外部導電膜70の形成過程において効率よく形成できる。
・図38に示す半導体装置A44は、基板10に複数の貫通配線21が形成されている。貫通配線21は、基板10の一対の基板側面103aに沿って配置され、他の一対の基板側面103bには配置されていない。半導体素子50は、一対の素子側面503aに沿って接続パッド51が配置され、他の一対の素子側面503bの側には接続パッドが配置されていない。基板10の基板金属層31は、貫通配線21が形成されていない基板側面103bに向けて延びている。つまり、基板金属層31は、半導体素子50の接続パッド51及び基板10の貫通配線21が形成されていない部分に設けられている。基板金属層31は、半導体素子50と重なる領域また、基板10の基板側面103bに向かって、半導体素子50と重ならない部分まで延びている。この半導体装置A44では、基板金属層31を大きくでき、放熱性を向上できる。
(第5実施形態)
以下、図39、図40に基づき、第5実施形態の半導体装置A5を説明する。
第5実施形態の半導体装置A5は、第4実施形態の半導体装置A4と比較して、基板10の基板主面101の側に絶縁層80を有する点が主に異なる。以下の説明において、第4実施形態の半導体装置A4の構成要素と共通する構成要素には同一の符号を付し、その説明を省略する場合がある。
図39は、第5実施形態の半導体装置A5の断面図である。図40は、第5実施形態の半導体装置A5を下面の側から視た概略平面図である。これらの図において示す各方向の定義は、図1〜図5にて示される方向の定義と同一である。
図39に示すように、絶縁層80は、基板10の基板主面101の側に配置されている。図40に示すように、絶縁層80は、厚さ方向Zから視て、矩形状に形成されている。図39、図40に示すように、絶縁層80は、厚さ方向Zから視て、主面配線22の一部であって、主面配線22と半導体素子50とを接続する接合部40と重なるように形成されている。
絶縁層80は、上面801、下面802、外側面803を有している。上面801及び下面802は、厚さ方向Zにおいて互いに反対側を向く。外側面803は、上面801に対して下面802が大きくなるように傾斜している。上面801は、基板10の基板主面101と同じ側を向く。上面801は、主面配線22の下面222と封止樹脂60とに接する。下面802は、基板10の基板主面101及び基板金属層31の上面311と接する。絶縁層80は、基板金属層31の上面311の全体と接し、上面311を覆うように形成されている。また、絶縁層80は、基板主面101の一部、詳しくは基板主面101のうちの基板金属層31の周囲の基板主面101と接し、その基板主面101を覆うように形成されている。そして、絶縁層80は、半導体素子50を主面配線22に接続する接合部40よりも、基板10の基板側面103に向かって延びている。
絶縁層80は、厚さ方向Zにおいて互いに重なる主面配線22と放熱部30(基板金属層31)とを電気的に絶縁する。絶縁層80は、絶縁性を有する樹脂膜である。絶縁層80の構成材料は、例えばポリマー樹脂である。ポリマー樹脂としては、ポリイミド樹脂、ポリアミド樹脂、フェノール樹脂、等をもちいることができる。絶縁層80の厚さは、例えば10μmである。なお、絶縁層80は、主面配線22を通過する電気信号に対して基板金属層31が影響しなければよく、絶縁層80の厚さを適宜変更してもよい。
(作用)
第5実施形態の半導体装置A5は、基板10の基板主面101に形成された絶縁層80を有している。この絶縁層80により主面配線22と放熱部30との間の電気的絶縁を確保できる。このため、放熱部30を、主面配線22と重なる位置に形成できる。そして、このような放熱部30により、半導体素子50にて発生する熱の放熱性を向上できる。
そして、厚さ方向Zから視た放熱部30の大きさが大きくなることにより、半導体素子50と対向する面積も大きくでき、放熱性を向上できる。また、厚さ方向Zと直交する第1方向X及び第2方向Yに向けて熱を拡散でき、放熱性を向上できる。
以上記述したように、本実施の形態によれば、第4実施形態の効果に加え、以下の効果を奏する。
(5−1)半導体装置A5は、基板10の基板主面101に形成された絶縁層80を有している。この絶縁層80により主面配線22と放熱部30との間の電気的絶縁を確保できる。このため、放熱部30を、主面配線22と重なる位置に形成できる。そして、このような放熱部30により、半導体素子50にて発生する熱の放熱性を向上できる。
(5−2)厚さ方向Zから視た放熱部30の大きさが大きくなることにより、半導体素子50と対向する面積も大きくでき、放熱性を向上できる。また、厚さ方向Zと直交する第1方向X及び第2方向Yに向けて熱を拡散でき、放熱性を向上できる。
(第5実施形態の変更例)
上記第5実施形態は、以下のように変更して実施することができる。
・図41に示す半導体装置A51は、基板10、配線部20、接合部40、半導体素子50、封止樹脂60、外部導電膜70を有している。配線部20は、基板10の基板主面101に形成された主面配線22と、基板10を貫通する貫通配線21とを含む。
貫通配線21は、基板10の基板側面103まで延びている。つまり、貫通配線21の側面214は、基板10の基板側面103と面一である。したがって、貫通配線21の下面212は基板10の基板裏面102において露出し、貫通配線21の側面214は基板10の基板側面103において露出している。
外部導電膜70は、基板10から露出する貫通配線21を覆うように形成されている。外部導電膜70は、貫通配線21の下面212を覆う第1導電膜71と、貫通配線21の側面214を覆う第2導電膜72とを有している。第1導電膜71と第2導電膜72とを有する外部導電膜70は、第1実施形態の外部導電膜70と同様に、半導体装置A51の外部接続端子となる。外部導電膜70は、例えば互いに積層された複数の金属層から構成される。金属層としては、例えば、Ni層、Pd層、及びAu層である。なお、外部導電膜70の材料は限定されないが、例えばNi層及びAu層が積層されて構成されてもよいし、Snであってもよい。
この半導体装置A51では、回路基板に実装した際に、回路基板の接続パッドに外部導電膜70を接続するはんだが第1導電膜71と接続パッドとの間に介在し、第2導電膜72にも付着する。つまり、リフロー処理によって液相状態となったはんだは、第2導電膜72を這い上がり、第2導電膜72と接続パッドとの間にはんだフィレットを形成する。この変更例の半導体装置A51は、基板10の側面に配線部20が露出してない半導体装置と比べ、はんだの接合面積が増加し、接続強度をより高めることができる。また、第2導電膜72に付着するはんだフィレットは、外部から半導体装置A51のはんだ付けの状態を容易に確認できる。
・図42に示す半導体装置A52の放熱部30は、複数の基板金属層31を有している。各基板金属層31の上面311は、絶縁層80により覆われている。この半導体装置A52において、配線部20の主面配線22と厚さ方向Zにおいて重なる位置にも基板金属層31を配設することができ、放熱性を向上できる。なお、絶縁層80は、主面配線22と放熱部30との間の電気的絶縁を確保できればよく、厚さ、材質等は適宜変更できる。
・図43、図44に示す半導体装置A53は、環状の絶縁層80を有している。絶縁層80は、厚さ方向Zにおいて基板10の基板主面101と同じ方向を向く上面801、上面801と反対側を向く下面802、半導体装置A53の外側を向く外側面803、半導体装置A53の内側を向く内側面804を有している。絶縁層80の上面801と外側面803と内側面804は、封止樹脂60により覆われている。つまり、半導体装置A53は、厚さ方向Zにおいて主面配線22と放熱部30との間に介在された環状の絶縁層80を有している。そして、半導体素子50を覆う封止樹脂60は、絶縁層80の内側にも充填されている。つまり、この変更例の半導体装置A53では、半導体素子50の素子主面501と放熱部30との間に、1層の封止樹脂60が介在している。
複数の樹脂層が半導体素子50と放熱部30との間に介在する場合、樹脂層の間に生じる界面により、熱の伝達効率が低下する場合がある。この変更例の半導体装置A53では、半導体素子50の素子主面501と放熱部30との間に、1層の封止樹脂60が介在している。このため、半導体素子50の熱をより効率よく放熱部30に伝達できる。
なお、絶縁層80は、主面配線22と放熱部30との間を電気的に絶縁できればよく、材質及び形状は限定されない。例えば、半導体素子50の各素子側面503に沿って絶縁層80を設けてもよく、またそれらの絶縁層80を適宜接続してもよい。また、各主面配線に絶縁層80を設けてもよい。
・図45に示す半導体装置A54は、複数の基板金属層31を有する放熱部30と、環状の絶縁層80とを有している。この半導体装置A54では、複数の基板金属層31により、半導体素子50にて発生する熱を装置外部へと容易に放熱できる。また、絶縁層80を環状とすることにより、半導体素子50の熱をより効率よく放熱部30に伝達できる。
(第6実施形態)
以下、図46に基づき、第6実施形態の半導体装置A6を説明する。
第6実施形態の半導体装置A6は、第5実施形態の半導体装置A5と比較して、基板10の基板主面101の側に主面金属層33を有する点が主に異なる。以下の説明において、第5実施形態の半導体装置A5の構成要素と共通する構成要素には同一の符号を付し、その説明を省略する場合がある。
図46は、第6実施形態の半導体装置A6の概略断面図である。この図において示す各方向の定義は、図1〜図5にて示される方向の定義と同一である。
第6実施形態の半導体装置A6は、基板10、配線部20、放熱部30、接合部40、半導体素子50、封止樹脂60、外部導電膜70を有している。
第6実施形態の放熱部30は、基板金属層31と主面金属層33とを含む。
基板金属層31は、基板10に形成され、基板主面101から基板裏面102まで基板10を貫通する貫通孔12に形成されている。基板金属層31は、上面311、下面312、複数の側面313を有している。上面311及び下面312は、厚さ方向Zにおいて互いに反対側を向く。側面313は、上面311及び下面312と交差する。上面311は、基板主面101と同じ方向を向く。
主面金属層33は、基板金属層31の上面311に接続されている。主面金属層33は、上面331、下面332、及び複数の側面333を有している。上面331と下面332は、厚さ方向Zにおいて互いに反対側を向く。側面333は、上面331及び下面332と交差する。主面金属層33の上面331は、基板金属層31の上面311と同じ方向を向き、絶縁層80の下面802と接する。主面金属層33の下面332は、基板金属層31の上面311と対向し、上面311と接する。
主面金属層33は、厚さ方向Zから視て、矩形状である。また、主面金属層33は、厚さ方向Zから視て、基板金属層31よりも大きく形成されている。つまり、主面金属層33は、基板金属層31の側面313よりも外側に延出した延出部33bを有している。延出部33bは、厚さ方向Zにおいて、基板金属層31と重ならない部分である。第6実施形態において、延出部33bは環状である。延出部33bの下面332は、基板主面101と接する。
第6実施形態の半導体装置A6において、主面金属層33は、基板10の基板主面101と接する。このため、基板10の貫通孔12に形成された基板金属層31は、その基板金属層31に接続された主面金属層33の延出部33bが基板主面101に接しているため、基板裏面102の側への移動が妨げられる。つまり、主面金属層33により、基板金属層31が基板10からの抜け落ちを防止できる。
以上記述したように、本実施の形態によれば、上記した第5実施形態の効果に加え、以下の効果を奏する。
(6−1)半導体装置A6の放熱部30は、基板10の貫通孔12に形成された基板金属層31と、基板金属層31の上面に接続された主面金属層33とを有している。主面金属層33は、基板金属層31の側面313よりも外側に向かって延びる延出部33bを有している。延出部33bは、基板金属層31の周囲の基板主面101と接する。これにより、基板金属層31の抜け落ちを防止できる。
(第6実施形態の変更例)
上記第6実施形態は、以下のように変更して実施することができる。
・図47に示す半導体装置A61は、基板10、配線部20、接合部40、半導体素子50、封止樹脂60、外部導電膜70を有している。配線部20は、基板10の基板主面101に形成された主面配線22と、基板10を貫通する貫通配線21とを含む。
貫通配線21は、基板10の基板側面103まで延びている。つまり、貫通配線21の側面214は、基板10の基板側面103と面一である。したがって、貫通配線21の下面212は基板10の基板裏面102において露出し、貫通配線21の側面214は基板10の基板側面103において露出している。
外部導電膜70は、基板10から露出する貫通配線21を覆うように形成されている。外部導電膜70は、貫通配線21の下面212を覆う第1導電膜71と、貫通配線21の側面214を覆う第2導電膜72とを有している。第1導電膜71と第2導電膜72とを有する外部導電膜70は、第1実施形態の外部導電膜70と同様に、半導体装置A61の外部接続端子となる。外部導電膜70は、例えば互いに積層された複数の金属層から構成される。金属層としては、例えば、Ni層、Pd層、及びAu層である。なお、外部導電膜70の材料は限定されないが、例えばNi層及びAu層が積層されて構成されてもよいし、Snであってもよい。
この半導体装置A61では、回路基板に実装した際に、回路基板の接続パッドに外部導電膜70を接続するはんだが第1導電膜71と接続パッドとの間に介在し、第2導電膜72にも付着する。つまり、リフロー処理によって液相状態となったはんだは、第2導電膜72を這い上がり、第2導電膜72と接続パッドとの間にはんだフィレットを形成する。この変更例の半導体装置A61は、基板10の側面に配線部20が露出してない半導体装置と比べ、はんだの接合面積が増加し、接続強度をより高めることができる。また、第2導電膜72に付着するはんだフィレットは、外部から半導体装置A61のはんだ付けの状態を容易に確認できる。
・図48に示す変更例の半導体装置A62において、放熱部30は、複数の基板金属層31と、1つの主面金属層33とを有している。主面金属層33は、各基板金属層31の上面311にそれぞれ接続されている。この変更例では、複数の基板金属層31の上面311に接続された主面金属層33において、複数の基板金属層31と重ならない部分が延出部33bである。この延出部33bの下面332は、基板10の基板主面101と接する。各基板金属層31の抜け落ちることを防止できる。
なお、主面金属層33は、基板金属層31毎に設けられても良い。また、基板主面101に沿って配列された複数の主面金属層33を有し、各主面金属層33を複数の基板金属層31と接続してもよい。このようにしても、上記の第3実施形態と同様に、複数の基板金属層31の抜け落ちを防止できる。
(第7実施形態)
以下、図49、図50に基づき、第7実施形態の半導体装置A7を説明する。
第7実施形態の半導体装置A7は、半導体素子50と放熱部30とが接続されている点が主に異なる。以下の説明において、上記実施形態の半導体装置の構成要素と共通する構成要素には同一の符号を付し、その説明を省略する場合がある。
図49は、第7実施形態の半導体装置A7の断面図である。図50は、第7実施形態の半導体装置A7を下面の側から視た概略平面図である。これらの図において示す各方向の定義は、図1〜図5にて示される方向の定義と同一である。
図49に示すように、第7実施形態の放熱部30は、基板金属層31と外部金属層32と主面金属層34とを有している。
基板金属層31は、基板10に形成され、基板主面101から基板裏面102まで基板10を貫通する貫通孔12に形成されている。基板金属層31は、上面311、下面312、複数の側面313を有している。上面311及び下面312は、厚さ方向Zにおいて互いに反対側を向く。側面313は、上面311及び下面312と交差する。上面311は、基板主面101と同じ方向を向く。
外部金属層32は、基板10から露出する基板金属層31の下面312を覆うように形成されている。外部金属層32は、上面321、下面322、側面323を有している。上面321及び下面322は、厚さ方向Zにおいて互いに反対側を向く。外部金属層32は、半導体装置A1にて発する熱を外部へ放出するための端子となる。
主面金属層34は、基板金属層31の上面311に接続されている。主面金属層34は、例えば、主面配線22と同じ厚さである。主面金属層34は、主面配線22と同時に形成される。
主面金属層34は、上面341、下面342、及び複数の側面343を有している。上面341と下面342は、厚さ方向Zにおいて互いに反対側を向く。側面343は、上面341及び下面342と交差する。主面金属層34の上面341は、基板金属層31の上面311と同じ方向を向き、絶縁層80の下面802と接する。主面金属層34の下面342は、基板金属層31の上面311と対向し、上面311と接する。
主面金属層34は、厚さ方向Zから視て、矩形状である。また、主面金属層34は、厚さ方向Zから視て、基板金属層31よりも大きく形成されている。つまり、主面金属層34は、基板金属層31の側面313よりも外側に延出した延出部34bを有している。延出部34bは、厚さ方向Zにおいて、基板金属層31と重ならない部分である。第3実施形態において、延出部34bは環状である。延出部34bの下面342は、基板主面101と接する。
また、主面金属層34は、延出部34bよりも半導体装置A7の外側に向かって延びる素子接続部34cを有している。素子接続部34cは、厚さ方向Zにおいて、基板金属層31とかさならない部分である。図50に示すように、素子接続部34cは、第2方向Yから視て、主面配線22と重なる位置まで延びている。また、素子接続部34cは、厚さ方向Zから視て、半導体素子50の電極パッド52、素子電極53と重なるように形成されている。
図49に示すように、素子接続部34cの上面には、接合部40が形成されている。素子接続部34cは、接合部40は、素子接続部34cの上面に形成されためっき層41と、めっき層41の上面に形成されたはんだ層42とを含む。
図49に示すように、半導体素子50は、電極パッド52と、電極パッド52に接続された素子電極53とを有する。素子電極53は、導電層53aとバリア層53bとを備えている。導電層53aは、例えばCu、又はCu合金から構成される。導電層53aは、例えばTi/Cuから構成されるシード層を含んでいてもよい。バリア層53bは、Ni、Niを含む合金、又はNiを含む複数の金属層から構成される。バリア層53bとしては、例えば、Ni,Pd,Au、これらの2つ以上の金属を含む合金、等を用いることができる。バリア層53bは、半導体素子50を主面配線22に接続する接合部材としてのはんだ層42のSnと導電層53aのCuとの合金化を防ぎ、SnとCuとの間のボイドの発生を抑制する。
第7実施形態において、半導体素子50が有する複数の電極パッド52のうちの1つの電極パッド52aは、素子電極53と接合部40とを介して放熱部30の主面金属層34と接続されている。電極パッド52a以外の電極パッド52は、素子電極53と接合部40とを介して主面配線22と接続されている。半導体素子50の電極パッド52aは、例えば、グランド端子、トランジスタ等の放熱を要する素子の接続端子、等である。このように、電極パッド52aを放熱部30に接続することで、放熱性をより向上できる。
以上記述したように、本実施の形態によれば、上記した第1実施形態の効果に加え、以下の効果を奏する。
(7−1)半導体装置A7の放熱部30は、基板10の貫通孔12に形成された基板金属層31と、基板金属層31の上面に接続された主面金属層34とを有している。主面金属層34は、基板金属層31の側面313よりも外側に向かって延びる素子接続部34cを有している。素子接続部34cは、半導体素子50が有する複数の電極パッド52のうちの1つの電極パッド52aと重なるように形成されている。半導体素子50の電極パッド52aは、素子電極53と接合部40とを介して素子接続部34cに接続されている。このように、電極パッド52aを放熱部30に接続することで、放熱性をより向上できる。
(7−2)放熱部30の主面金属層34が有する素子接続部34cは、基板金属層31の側面313よりも外側に向かって延びている。そして、素子接続部34cは、半導体素子50が有する複数の電極パッド52のうちの1つの電極パッド52aと重なるように形成されている。したがって、厚さ方向Zから視て、電極パッド52aは基板金属層31と重なっていない。これにより、半導体素子50が受ける応力を緩和できる。
電極パッド52aが接続された放熱部30の外部金属層32は、半導体装置A7を実装する回路基板のパッドに接続される。電極パッド52a、素子電極53、接合部40、放熱部30(基板金属層31、外部金属層32、及び主面金属層34)が厚さ方向Zに沿って配列されていると、基板金属層31等の硬い金属部材により使用環境の温度変化による応力が半導体素子50の電極パッド52に加わる。このように加わる応力により、半導体素子50の電極パッド52や内部の配線、つまり半導体素子50が損傷するおそれがある。
本実施形態の半導体装置A7において、半導体素子50の電極パッド52は、素子電極53、接合部40を介して、基板10の基板主面101上に配置された素子接続部34cに接続されている。つまり、電極パッド52と回路基板との間には、基板金属層31等の金属部材と比べて軟らかい基板10が介在されている。また、基板10は回路基板から離れている。したがって、電極パッド52に加わる応力を低減でき、半導体素子50の損傷を抑制できる。
(7−3)主面金属層34は、基板金属層31の側面313よりも外側に向かって延びる延出部34bを有している。延出部34bは基板金属層31の周囲の基板主面101と接する。これにより、基板金属層31の基板10からの抜け落ちを防止できる。
(第7実施形態の変更例)
上記第7実施形態は、以下のように変更して実施することができる。
・放熱部30を、複数の基板金属層31と、少なくとも1つの基板金属層31に接続された主面金属層34とを有する構成としてもよい。また、複数の基板金属層31を有する構成とし、各基板金属層31に半導体素子50の電極パッド52を接続してもよい。
・主面金属層34が1つ又は複数の主面配線22と接続されていてもよい。
・主面金属層34と接続される電極パッド52aの位置を適宜変更してもよい。例えば、主面配線22と接続される電極パッド52よりも半導体素子50の中心側に配置されていてもよい。
(第8実施形態)
以下、図51、図52に基づき、第8実施形態の半導体装置A8を説明する。
第8実施形態の半導体装置A8は、第7実施形態の半導体装置A7と同様に、半導体素子50と放熱部30とが接続されている点が主に異なる。以下の説明において、上記実施形態の半導体装置の構成要素と共通する構成要素には同一の符号を付し、その説明を省略する場合がある。
図51は、第8実施形態の半導体装置A8の断面図である。図52は、第8実施形態の半導体装置A8を下面の側から視た概略平面図である。これらの図において示す各方向の定義は、図1〜図5にて示される方向の定義と同一である。
図51に示すように、第7実施形態の放熱部30は、基板金属層31と外部金属層32と主面金属層34とを有している。
基板金属層31は、基板10に形成され、基板主面101から基板裏面102まで基板10を貫通する貫通孔12に形成されている。
外部金属層32は、基板10から露出する基板金属層31の下面312を覆うように形成されている。外部金属層32は、半導体装置A1にて発する熱を外部へ放出するための端子となる。
主面金属層34は、基板金属層31の上面311に接続されている。主面金属層34は、例えば、主面配線22と同じ厚さである。主面金属層34は、主面配線22と同時に形成される。主面金属層34は、厚さ方向Zから視て、矩形状である。また、主面金属層34は、厚さ方向Zから視て、基板金属層31よりも大きく形成されている。つまり、主面金属層34は、基板金属層31の側面313よりも外側に延出した延出部34bを有している。延出部34bは、厚さ方向Zにおいて、基板金属層31と重ならない部分である。第3実施形態において、延出部34bは環状である。延出部34bの下面342は、基板主面101と接する。
図51、図52に示すように、主面金属層34の上面には、接合部40が形成されている。本実施形態において、接合部40は、厚さ方向Zから視て、基板金属層31と重なる位置に形成されている。接合部40は、主面金属層34の上面に形成されためっき層41と、めっき層41の上面に形成されたはんだ層42とを含む。
図51に示すように、第8実施形態の半導体装置A8は、接続パッド51を構成する電極パッド52及び素子電極53、再配線層54、絶縁膜55、保護膜56を有する。電極パッド52は、例えばAlから構成される。電極パッド52は、半導体素子50と放熱部30とが厚さ方向Zにおいて重なる領域に形成された電極パッド52aを含む。本実施形態の半導体素子50は、厚さ方向Zにおいて放熱部30と重なる位置に配置された1つの電極パッド52aを有している。なお、電極パッド52aの数は、適宜変更されてもよい。
絶縁膜55は、素子基板の表面を覆うとともに、電極パッド52,52aの周縁部を覆う。絶縁膜55は、例えばSiNから構成される。再配線層54は、電極パッド52,52aの表面を覆い、絶縁膜55まで延び、絶縁膜55の表面と接している。素子電極53は、再配線層54は、例えばCu、Cu合金などから構成される。保護膜56は、絶縁膜55の表面、及び再配線層54の一部を覆い、再配線層54の表面の一部を接続端子として露出する開口を有する。保護膜56の開口は、電極パッド52,52aと厚さ方向Zにおいて重ならない位置の接続端子として露出するように形成される。保護膜56は、例えばポリイミド樹脂から構成される。
素子電極53は、再配線層54の露出する部分である接続端子に接続されている。本実施形態の半導体素子50は、厚さ方向Zにおいて、電極パッド52と素子電極53は、厚さ方向Zにおいて互いに重ならない。素子電極53は、導電層53aとバリア層53bとを備える。
第8実施形態において、半導体素子50が有する電極パッド52aは、再配線層54と素子電極53と接合部40とを介して放熱部30の主面金属層34と接続されている。半導体素子50の電極パッド52aは、例えば、グランド端子、トランジスタ等の放熱を要する素子の接続端子、等である。このように、電極パッド52aを放熱部30に接続することで、放熱性をより向上できる。
以上記述したように、本実施の形態によれば、上記した第1実施形態の効果に加え、以下の効果を奏する。
(8−1)半導体装置A8の放熱部30は、基板10の貫通孔12に形成された基板金属層31と、基板金属層31の上面に接続された主面金属層34とを有している。半導体素子50は、基板金属層31と重なる位置に電極パッド52aを有している。半導体素子50は、電極パッド52aに接続された再配線層54と、再配線層54に接続された素子電極53とを有している。そして、素子電極53は、接合部40を介して主面金属層34と接続されている。このように、電極パッド52aを放熱部30に接続することで、放熱性をより向上できる。
(8−2)半導体素子50の電極パッド52aに接続された再配線層54は、電極パッド52aから絶縁膜55の表面まで延びている。素子電極53は、電極パッド52aのうち、電極パッド52aと重ならない部分の接続端子に接続されている。したがって、厚さ方向Zから視て、電極パッド52aは、主面金属層34に接続された接合部40、及び接合部40に接続された素子電極53と重なっていない。これにより、第7実施形態の半導体装置A7と同様に、本実施形態の半導体装置A8においても半導体素子50が受ける応力を緩和できる。
(8−3)主面金属層34は、基板金属層31の側面313よりも外側に向かって延びる延出部34bを有している。延出部34bは基板金属層31の周囲の基板主面101と接する。これにより、基板金属層31の基板10からの抜け落ちを防止できる。
(第8実施形態の変更例)
上記第8実施形態は、以下のように変更して実施することができる。
・基板金属層31と厚さ方向Zにおいて重ならない位置にある電極パッド52を、再配線層54と素子電極53と接合部40とを介して、基板金属層31と重なる主面金属層34と接続してもよい。
・基板金属層31と厚さ方向Zにおいて重なる位置にある電極パッド52aを、配線部20の主面配線22と接続してもよい。
・放熱部30を、複数の基板金属層31と、少なくとも1つの基板金属層31に接続された主面金属層34とを有する構成としてもよい。また、複数の基板金属層31を有する構成とし、半導体素子50に複数の電極パッド52aを設け、各基板金属層31に半導体素子50の電極パッド52aを個別に接続してもよい。
A1〜A8,A11,A21,A22,A31,A41〜A44,A51〜A54,A61,A62 半導体装置
10 基板
11 貫通孔
12 貫通孔
20 配線部
21 貫通配線
22 主面配線
22a 金属層
22a1 上面
22a2 下面
22a3 側面
22a4 側面
22b 導電層
22b1 上面
22b2 下面
22b3 側面
22b4 側面
23 柱状配線
30 放熱部
31 基板金属層
32 外部金属層
33 主面金属層
33b 延出部
34 主面金属層
34b 延出部
34c 素子接続部
40 接合部
41 めっき層
42 はんだ層
50 半導体素子
51 接続パッド
52 電極パッド
53 素子電極
53a 導電層
53b バリア層
54 再配線層
55 絶縁膜
56 保護膜
60 封止樹脂
60A 第1樹脂部分
60B 第2樹脂部分
61 段差
70 外部導電膜
71 第1導電膜
72 第2導電膜
80 絶縁層
101 基板主面
102 基板裏面
103 基板側面
103a 基板側面
103b 基板側面
113 内壁面
123 内壁面
211 上面
211a 縁部
212 下面
213 側面
214 側面
221 上面
222 下面
223 側面
224 側面
231 上面
232 下面
233 側面
234 側面
301 放熱上面
302 放熱下面
311 上面
311a 縁部
312 下面
313 側面
321 上面
322 下面
323 側面
331 上面
332 下面
333 側面
501 素子主面
502 素子裏面
503 素子側面
503a 素子側面
503b 素子側面
601 樹脂上面
603 樹脂側面
603a 第1樹脂側面
603b 第2樹脂側面
801 上面
802 下面
803 外側面
804 内側面
900 支持基板
901 上面
902 下面
910 基材
911 上面
921 端子ピラー
931 端子ピラー
960 樹脂層
961 分離溝
962 下面
DT ダイシングテープ
H1 距離
H4 距離
X 第1方向
Y 第2方向
Z 厚さ方向

Claims (27)

  1. 厚さ方向において互いに反対側を向く基板主面及び基板裏面を有する電気絶縁性の基板と、
    前記基板主面の側に配置され、前記基板主面と対向する素子主面と、前記素子主面と反対側を向く素子裏面とを有する半導体素子と、
    前記半導体素子に接続され、前記基板裏面から露出する配線部と、
    前記厚さ方向から視て前記半導体素子の少なくとも一部と重なり、前記基板を前記基板主面から基板裏面までを貫通する基板金属層と、
    前記基板主面と前記半導体素子とを覆う封止樹脂と、
    を備えた半導体装置。
  2. 前記基板金属層は、前記半導体素子及び前記配線部と電気的に絶縁されている、請求項1に記載の半導体装置。
  3. 前記基板金属層は、前記配線部のうちの前記半導体素子の電気特性に影響しない配線に接続されている、請求項1に記載の半導体装置。
  4. 前記基板を貫通する複数の前記基板金属層を有する、請求項1から請求項3のうちいずれか一項に記載の半導体装置。
  5. 前記基板金属層は、前記基板主面と同じ方向を向く上面と、前記基板裏面と同じ方向を向く下面とを有し、前記基板金属層の前記上面は、前記基板金属層の内部に向けて窪むように湾曲している、請求項1から請求項4のうちいずれか一項に記載の半導体装置。
  6. 前記基板裏面の側に設けられ、前記基板裏面から露出する前記基板金属層を覆う外部金属層を有する、請求項1から請求項5のうちいずれか一項に記載の半導体装置。
  7. 前記外部金属層は、前記厚さ方向と直交する方向に沿って延び、前記基板裏面に接する、請求項6に記載の半導体装置。
  8. 前記基板主面の側に設けられ、前記基板主面から露出する前記基板金属層に接続された主面金属層を有する、請求項1から請求項7のうちいずれか一項に記載の半導体装置。
  9. 前記主面金属層は、前記厚さ方向から視て前記基板金属層よりも大きい、請求項8に記載の半導体装置。
  10. 前記主面金属層は、前記厚さ方向から視て前記基板金属層よりも外側の延出部を有し、前記延出部は前記基板主面に接する、請求項8又は請求項9に記載の半導体装置。
  11. 前記基板金属層は、前記厚さ方向から視て前記配線部と重ならないように設けられている、請求項1から請求項10のうちいずれか一項に記載の半導体装置。
  12. 前記基板金属層を覆う絶縁層を備え、
    前記基板金属層は、前記厚さ方向から視て前記配線部の一部と重なるように設けられた、
    請求項1から請求項10のうちいずれか一項に記載の半導体装置。
  13. 前記主面金属層を覆う絶縁層を備え、
    前記基板金属層及び前記主面金属層は、前記厚さ方向から視て前記配線部の一部と重なるように設けられた、
    請求項8から請求項10のうちいずれか一項に記載の半導体装置。
  14. 前記半導体素子は、前記厚さ方向と交差する方向を向く素子側面と、前記素子側面に沿って配列された接続パッドを有し、前記接続パッドは前記配線部に接続され、
    前記絶縁層は、前記素子側面に沿って枠状に形成されている、
    請求項12又は請求項13に記載の半導体装置。
  15. 前記封止樹脂は、前記基板と前記半導体素子との間に充填されている、請求項1から請求項14のいずれか一項に記載の半導体装置。
  16. 前記半導体素子は、前記厚さ方向と交差する方向を向く素子側面を有し、
    前記配線部は、前記厚さ方向から視て前記素子側面と前記基板側面との間において前記基板を前記基板主面から基板裏面までを貫通し、前記基板主面の側の上面と、前記基板裏面の側の基板裏面とを有する貫通配線と、前記貫通配線の前記上面と接続され、前記厚さ方向から視て前記半導体素子と重なる領域まで延びる主面配線とを備え、
    前記基板金属層と前記貫通配線とは、同じ素材からなる、
    請求項1から請求項15のうちいずれか一項に記載の半導体装置。
  17. 前記基板金属層は、前記厚さ方向から視て前記貫通配線と同じ大きさである、請求項16に記載の半導体装置。
  18. 前記貫通配線は、前記基板主面と同じ方向を向く上面と、前記基板裏面と同じ方向を向く下面とを有し、
    前記貫通配線の前記上面は、前記基板金属層の内部に向けて窪む湾曲面である、
    請求項16又は請求項17に記載の半導体装置。
  19. 前記貫通配線は、前記基板裏面及び前記基板側面に露出する、請求項16から請求項18のうちいずれか一項に記載の半導体装置。
  20. 前記配線部は、前記主面配線に対して前記貫通配線とは反対側に設けられた柱状配線を有し、
    前記柱状配線は、前記厚さ方向に延び、前記樹脂側面から露出する側面を有する、
    請求項16から請求項19のうちいずれか一項に記載の半導体装置。
  21. 前記配線部の露出する面を覆う外部導電膜を備えた、請求項1から請求項20のうちいずれか一項に記載の半導体装置。
  22. 前記基板裏面から露出する前記基板金属層を覆う外部金属層を備え、
    前記外部金属層と前記外部導電膜とは、同じ素材からなる、
    請求項21に記載の半導体装置。
  23. 前記半導体素子は、前記基板金属層と接続された電極パッドを有する、請求項1から請求項22のうちいずれか一項に記載の半導体装置。
  24. 前記半導体素子は、前記電極パッドに接続された素子電極を有し、
    前記電極パッドは、前記素子電極を介して前記基板金属層に接続されている、
    請求項23に記載の半導体装置。
  25. 前記基板主面の側に設けられ、前記基板主面から露出する前記基板金属層に接続された主面金属層を有し、
    前記主面金属層は、前記厚さ方向において、前記電極パッドと重なる延出部を有し、
    前記延出部は、接合部を介して前記素子電極に接続されている、
    請求項24に記載の半導体装置。
  26. 前記半導体素子は、前記電極パッドに接続された再配線層と、前記厚さ方向において前記電極パッドと重ならない位置にて前記再配線層に接続された素子電極とを有し、
    前記電極パッドは、前記再配線層と前記素子電極とを介して前記基板金属層に接続されている、
    請求項23に記載の半導体装置。
  27. 前記基板主面の側に設けられ、前記基板主面から露出する前記基板金属層に接続された主面金属層を有し、
    前記主面金属層は、前記厚さ方向において、前記素子電極と重なる位置に接合部を有し、前記接合部は前記素子電極と接続されている、
    請求項26に記載の半導体装置。
JP2019223412A 2019-12-11 2019-12-11 半導体装置 Active JP7406973B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2019223412A JP7406973B2 (ja) 2019-12-11 2019-12-11 半導体装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2019223412A JP7406973B2 (ja) 2019-12-11 2019-12-11 半導体装置

Publications (2)

Publication Number Publication Date
JP2021093454A true JP2021093454A (ja) 2021-06-17
JP7406973B2 JP7406973B2 (ja) 2023-12-28

Family

ID=76310815

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2019223412A Active JP7406973B2 (ja) 2019-12-11 2019-12-11 半導体装置

Country Status (1)

Country Link
JP (1) JP7406973B2 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023090261A1 (ja) * 2021-11-19 2023-05-25 ローム株式会社 半導体装置

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228860A (ja) * 2004-02-12 2005-08-25 Oki Electric Ind Co Ltd 電子部品搭載用基板、電子部品、及び半導体装置
JP2006351976A (ja) * 2005-06-20 2006-12-28 Murata Mfg Co Ltd 回路モジュールおよび回路装置
JP2012191002A (ja) * 2011-03-10 2012-10-04 Panasonic Corp 半導体装置
JP2015185671A (ja) * 2014-03-24 2015-10-22 京セラサーキットソリューションズ株式会社 印刷配線板およびその製造方法
WO2018123480A1 (ja) * 2016-12-28 2018-07-05 タツタ電線株式会社 放熱基板、放熱回路構成体、及びその製造方法
JP2019071488A (ja) * 2019-02-06 2019-05-09 ローム株式会社 半導体装置
JP2019140265A (ja) * 2018-02-13 2019-08-22 ローム株式会社 半導体装置および半導体装置の製造方法

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005228860A (ja) * 2004-02-12 2005-08-25 Oki Electric Ind Co Ltd 電子部品搭載用基板、電子部品、及び半導体装置
JP2006351976A (ja) * 2005-06-20 2006-12-28 Murata Mfg Co Ltd 回路モジュールおよび回路装置
JP2012191002A (ja) * 2011-03-10 2012-10-04 Panasonic Corp 半導体装置
JP2015185671A (ja) * 2014-03-24 2015-10-22 京セラサーキットソリューションズ株式会社 印刷配線板およびその製造方法
WO2018123480A1 (ja) * 2016-12-28 2018-07-05 タツタ電線株式会社 放熱基板、放熱回路構成体、及びその製造方法
JP2019140265A (ja) * 2018-02-13 2019-08-22 ローム株式会社 半導体装置および半導体装置の製造方法
JP2019071488A (ja) * 2019-02-06 2019-05-09 ローム株式会社 半導体装置

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2023090261A1 (ja) * 2021-11-19 2023-05-25 ローム株式会社 半導体装置

Also Published As

Publication number Publication date
JP7406973B2 (ja) 2023-12-28

Similar Documents

Publication Publication Date Title
TWI705539B (zh) 半導體封裝方法、半導體封裝和堆疊半導體封裝
JP4659488B2 (ja) 半導体装置及びその製造方法
JP2019161149A (ja) 半導体装置および半導体装置の製造方法
JP6662602B2 (ja) 半導体装置の製造方法および半導体装置
JP7001445B2 (ja) 半導体装置およびその製造方法
KR101301782B1 (ko) 반도체 패키지 및 그 제조 방법
JP7406973B2 (ja) 半導体装置
US11869844B2 (en) Semiconductor device
JP6318084B2 (ja) 半導体装置及びその製造方法
TWI637536B (zh) 電子封裝結構及其製法
JP7421877B2 (ja) 半導体装置
TWI607530B (zh) 封裝裝置與其製作方法
JP2021086848A (ja) 半導体装置
WO2022131142A1 (ja) 半導体装置
JP7154818B2 (ja) 半導体装置および半導体装置の製造方法
US20230083920A1 (en) Semiconductor device
JP2016219535A (ja) 電子回路装置
JP4631223B2 (ja) 半導体実装体およびそれを用いた半導体装置
WO2023054389A1 (ja) 半導体装置および半導体装置の製造方法
US11824033B2 (en) Semiconductor package and method of manufacturing the semiconductor package
JP7416607B2 (ja) 半導体装置
WO2023090261A1 (ja) 半導体装置
JP2023041023A (ja) 半導体装置
JP7269756B2 (ja) 半導体装置および半導体装置の製造方法
JP2019050297A (ja) 半導体装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20221026

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20230731

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20230808

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20231004

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20231212

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20231218

R150 Certificate of patent or registration of utility model

Ref document number: 7406973

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150