JP2021093454A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2021093454A JP2021093454A JP2019223412A JP2019223412A JP2021093454A JP 2021093454 A JP2021093454 A JP 2021093454A JP 2019223412 A JP2019223412 A JP 2019223412A JP 2019223412 A JP2019223412 A JP 2019223412A JP 2021093454 A JP2021093454 A JP 2021093454A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- metal layer
- main surface
- semiconductor device
- wiring
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 514
- 239000000758 substrate Substances 0.000 claims abstract description 825
- 229910052751 metal Inorganic materials 0.000 claims description 582
- 239000002184 metal Substances 0.000 claims description 582
- 229920005989 resin Polymers 0.000 claims description 131
- 239000011347 resin Substances 0.000 claims description 131
- 239000000463 material Substances 0.000 claims description 96
- 238000007789 sealing Methods 0.000 claims description 65
- 230000000149 penetrating effect Effects 0.000 claims description 27
- 230000005855 radiation Effects 0.000 abstract description 5
- 238000007599 discharging Methods 0.000 abstract 1
- 229910000679 solder Inorganic materials 0.000 description 65
- 238000004519 manufacturing process Methods 0.000 description 35
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 34
- 239000010949 copper Substances 0.000 description 33
- 238000000034 method Methods 0.000 description 32
- 238000007747 plating Methods 0.000 description 30
- 229910045601 alloy Inorganic materials 0.000 description 24
- 239000000956 alloy Substances 0.000 description 24
- 239000010931 gold Substances 0.000 description 20
- 230000017525 heat dissipation Effects 0.000 description 18
- 230000008569 process Effects 0.000 description 18
- 230000004048 modification Effects 0.000 description 16
- 238000012986 modification Methods 0.000 description 16
- 229920003002 synthetic resin Polymers 0.000 description 16
- 230000000694 effects Effects 0.000 description 15
- KDLHZDBZIXYQEI-UHFFFAOYSA-N palladium Substances [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 14
- 230000004888 barrier function Effects 0.000 description 12
- 238000005520 cutting process Methods 0.000 description 12
- 239000003822 epoxy resin Substances 0.000 description 12
- 229920000647 polyepoxide Polymers 0.000 description 12
- 239000000057 synthetic resin Substances 0.000 description 12
- 238000009713 electroplating Methods 0.000 description 11
- 238000010292 electrical insulation Methods 0.000 description 10
- 239000000470 constituent Substances 0.000 description 8
- 238000005530 etching Methods 0.000 description 8
- 229910052718 tin Inorganic materials 0.000 description 8
- 239000010936 titanium Substances 0.000 description 8
- 238000005304 joining Methods 0.000 description 7
- 238000010030 laminating Methods 0.000 description 7
- 229910000881 Cu alloy Inorganic materials 0.000 description 6
- 239000000945 filler Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- 229910052763 palladium Inorganic materials 0.000 description 6
- 238000001039 wet etching Methods 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 5
- 238000000151 deposition Methods 0.000 description 5
- 239000007791 liquid phase Substances 0.000 description 5
- 150000002739 metals Chemical class 0.000 description 5
- 238000000206 photolithography Methods 0.000 description 5
- 230000001681 protective effect Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 230000009471 action Effects 0.000 description 4
- 239000011159 matrix material Substances 0.000 description 4
- 230000002093 peripheral effect Effects 0.000 description 4
- 239000002952 polymeric resin Substances 0.000 description 4
- 230000001376 precipitating effect Effects 0.000 description 4
- 238000004544 sputter deposition Methods 0.000 description 4
- 238000005275 alloying Methods 0.000 description 3
- 229920001721 polyimide Polymers 0.000 description 3
- 239000009719 polyimide resin Substances 0.000 description 3
- 238000005476 soldering Methods 0.000 description 3
- 206010034972 Photosensitivity reaction Diseases 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229910020836 Sn-Ag Inorganic materials 0.000 description 2
- 229910020935 Sn-Sb Inorganic materials 0.000 description 2
- 229910020988 Sn—Ag Inorganic materials 0.000 description 2
- 229910008757 Sn—Sb Inorganic materials 0.000 description 2
- 230000003321 amplification Effects 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 230000004907 flux Effects 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 238000009413 insulation Methods 0.000 description 2
- 239000007769 metal material Substances 0.000 description 2
- 238000003199 nucleic acid amplification method Methods 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920006122 polyamide resin Polymers 0.000 description 2
- 238000001721 transfer moulding Methods 0.000 description 2
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 1
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 1
- 229910052787 antimony Inorganic materials 0.000 description 1
- WATWJIUSRGPENY-UHFFFAOYSA-N antimony atom Chemical compound [Sb] WATWJIUSRGPENY-UHFFFAOYSA-N 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 230000036211 photosensitivity Effects 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 229910052719 titanium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Wire Bonding (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Abstract
Description
以下、図1から図15に基づき、第1実施形態の半導体装置A1を説明する。
図1は、第1実施形態の半導体装置A1を上面の側から視た斜視図である。図2は、第1実施形態の半導体装置A1を下面の側から視た斜視図である。図3は、第1実施形態の半導体装置A1の断面図である。図4は、半導体装置A1を下面の側から視た概略平面図である。なお、理解の便宜上、図4において、外部導電膜70及び外部金属層32を除いている。図5は、半導体装置A1の一部拡大断面図であり、配線部20、接合部40、及び半導体素子50の一部を示す。図6から図15は、半導体装置A1の製造工程の一例を示す断面図である。
各貫通配線21は、各貫通孔11に配設されている。図5に示すように、貫通配線21は、上面211、下面212、側面213,214を有している。上面211及び下面212は、厚さ方向Zにおいて互いに反対側を向く。側面213,214は、上面211及び下面212と交差する。第1実施形態において、貫通配線21の下面212は、基板10の基板裏面102と面一である。この下面212は、基板10の基板裏面102から露出する露出面である。なお、貫通配線21の下面212が基板10の基板裏面102と面一ではないようにしてもよい。貫通配線21の側面213は、貫通孔11の内壁面113と接している。貫通配線21の側面214は、基板10の基板側面103から露出する。貫通配線21は、電気導電性を有する材料からなる。貫通配線21の材料としては、例えばCu(銅)、Cu合金、等を用いることができる。
金属層22aは、例えばTi(チタン)を主成分とし、基板10の基板主面101、及び貫通配線21の上面211に接する第1層と、Cuを主成分とし、第1層に接する第2層とからなる。金属層22aは、導電層22bを形成するシード層として形成される。導電層22bは、例えばCuを主成分とする。
図6から図15を参照して、本開示の第1実施形態にかかる半導体装置A1の製造方法の一例を説明する。参照する各図において、破線は、1つの半導体装置A1を形成する範囲を示す。また、各図において示す各方向の定義は、図1から図5にて示す方向の定義と同一である。
図5に示すように、主面配線22は、金属層22a及び導電層22bを含む。先ず、例えばスパッタリング法によって金属層22aとなるシード層22aを形成する。例えばTiを主成分とする第1層とCuを主成分とする第2層を含むシード層22aは、基材910の上面911の側の全面に渡って第1層を形成し、その第1層に接する第2層を形成する。次に、例えば感光性を有するレジスト層を用いたフォトリソグラフィによって、開口を有するマスクを形成する。次に、例えばシード層22aを導電経路とした電解めっき法によってマスクの開口から露出したシード層22aの表面にめっき金属を析出させて導電層22bを形成する。導電層22bの形成後、マスクを除去する。
図3に示すように、半導体装置A1は、厚さ方向Zから視て半導体素子50の少なくとも一部と重なり、基板10を基板主面101から基板裏面102までを貫通し、基板10よりも熱伝導率の高い放熱部30を有している。したがって、半導体装置A1は、半導体素子50にて発生する熱を、基板10の基板裏面102の側に向けて半導体装置A1の外部へと放熱できる。
(1−1)半導体装置A1は、厚さ方向において互いに反対側を向く基板主面101及び基板裏面102を有する基板10と、基板主面101の側に配置され、基板主面101と対向する素子主面501と、素子主面501と反対側を向く素子裏面502とを有する半導体素子50と、半導体素子50に接続され、基板裏面102から露出する配線部20と、厚さ方向Zから視て半導体素子50の少なくとも一部と重なり、基板10を基板主面101から基板裏面102までを貫通し、基板10よりも熱伝導率の高い放熱部30を有している。したがって、半導体装置A1は、半導体素子50にて発生する熱を、基板10の基板裏面102の側に向けて伝達し、半導体装置A1の外部へと放熱できる。
上記第1実施形態は、以下のように変更して実施することができる。
・図16に示す変更例の半導体装置A11の放熱部30は、複数の基板金属層31と、各基板金属層31の下面312を覆う外部金属層32とを有している。各基板金属層31は、それぞれ基板10を貫通している。なお、外部金属層32は省略されてもよい。
以下、図17、図18に基づき、第2実施形態の半導体装置A2を説明する。
第2実施形態の半導体装置A2は、第1実施形態の半導体装置A1と比較して、基板10の基板主面101の側に絶縁層80を有する点が主に異なる。以下の説明において、第1実施形態の半導体装置A1の構成要素と共通する構成要素には同一の符号を付し、その説明を省略する場合がある。
第2実施形態の半導体装置A2は、基板10の基板主面101に形成された絶縁層80を有している。この絶縁層80により主面配線22と放熱部30との間の電気的絶縁を確保できる。このため、放熱部30を、主面配線22と重なる位置に形成できる。そして、このような放熱部30により、半導体素子50にて発生する熱の放熱性を向上できる。
(2−1)半導体装置A2は、基板10の基板主面101に形成された絶縁層80を有している。この絶縁層80により主面配線22と放熱部30との間の電気的絶縁を確保できる。このため、放熱部30を、主面配線22と重なる位置に形成できる。そして、このような放熱部30により、半導体素子50にて発生する熱の放熱性を向上できる。
上記第2実施形態は、以下のように変更して実施することができる。
・図19、図20に示す半導体装置A21は、環状の絶縁層80を有している。絶縁層80は、厚さ方向Zにおいて基板10の基板主面101と同じ方向を向く上面801、上面801と反対側を向く下面802、半導体装置A21の外側を向く外側面803、半導体装置A21の内側を向く内側面804を有している。絶縁層80の上面801と外側面803と内側面804は、封止樹脂60により覆われている。つまり、半導体装置A21は、厚さ方向Zにおいて主面配線22と放熱部30との間に介在された環状の絶縁層80を有している。そして、半導体素子50を覆う封止樹脂60は、絶縁層80の内側にも充填されている。つまり、この変更例の半導体装置A21では、半導体素子50の素子主面501と放熱部30との間に、1層の封止樹脂60が介在している。
以下、図22に基づき、第3実施形態の半導体装置A3を説明する。
第3実施形態の半導体装置A3は、第2実施形態の半導体装置A2と比較して、基板10の基板主面101の側に主面金属層33を有する点が主に異なる。以下の説明において、第2実施形態の半導体装置A2の構成要素と共通する構成要素には同一の符号を付し、その説明を省略する場合がある。
第3実施形態の半導体装置A3は、基板10、配線部20、放熱部30、接合部40、半導体素子50、封止樹脂60、外部導電膜70を有する。
基板金属層31は、基板10に形成され、基板主面101から基板裏面102まで基板10を貫通する貫通孔12に形成されている。基板金属層31は、上面311、下面312、複数の側面313を有している。上面311及び下面312は、厚さ方向Zにおいて互いに反対側を向く。側面313は、上面311及び下面312と交差する。上面311は、基板主面101と同じ方向を向く。
(3−1)半導体装置A3の放熱部30は、基板10の貫通孔12に形成された基板金属層31と、基板金属層31の上面に接続された主面金属層33とを有している。主面金属層33は、基板金属層31の側面313よりも外側に向かって延びる延出部33bを有している。延出部33bは基板金属層31の周囲の基板主面101と接する。これにより、基板金属層31の基板10からの抜け落ちを防止できる。
上記第3実施形態は、以下のように変更して実施することができる。
・図23に示す変更例の半導体装置A31において、放熱部30は、複数の基板金属層31と、1つの主面金属層33とを有している。主面金属層33は、各基板金属層31の上面311にそれぞれ接続されている。この変更例では、複数の基板金属層31との上面311に接続された主面金属層33において、複数の基板金属層31と重ならない部分が延出部33bである。この延出部33bの下面332は、基板10の基板主面101と接する。各基板金属層31の抜け落ちることを防止できる。
以下、図24から図34に基づき、第4実施形態の半導体装置A4を説明する。
第4実施形態の半導体装置A4において、上記各実施形態の半導体装置と同じ構成については同じ符号を付して説明する。
基板10は、半導体素子50を搭載し、半導体装置A4の基礎となる支持部材である。厚さ方向Zから視た基板10の形状は、図25に示すように、第1方向Xの辺の長さと第2方向Yの辺の長さが等しい矩形状である。
各貫通配線21は、各貫通孔11に配設されている。各貫通配線21は、上面211、下面212、複数の側面213を有している。上面211及び下面212は、厚さ方向Zにおいて互いに反対側を向く。各側面213は、上面211と下面212とに挟まれている。第4実施形態において、貫通配線21の下面212は、基板10の基板裏面102と面一である。貫通配線21の下面212は、基板10の基板裏面102から露出する露出面である。なお、貫通配線21の下面212が基板10の基板裏面102と面一ではないようにしてもよい。また、貫通配線21の側面213は、貫通孔11の内壁面113と接している。貫通配線21は、電気導電性を有する材料からなる。貫通配線21の材料としては、例えばCu、Cuを主成分とする合金、等を用いることができる。
次に、第4実施形態の半導体装置A4の製造方法の一例を説明する。
図27から図34は、第4実施形態の半導体装置A4の製造工程を説明するための断面図である。なお、図27から図34は、1つの半導体装置A4にかかる部分を示している。図27から図34において、2本の破線は、1つの半導体装置A4となる範囲を示す。これらの図において示される各方向の定義は、図1から図5にて示される方向の定義と同一である。
図26に示すように、主面配線22は、金属層22a及び導電層22bを含む。主面配線22は、金属層22aを形成する工程と、金属層22aに対してフォトリソグラフィによってマスクを形成する工程と、金属層22aに接する導電層22bを形成する工程と、マスクを除去する工程と、導電層22bから露出する金属層22aを除去する工程を経て形成される。
次に、第4実施形態の半導体装置A4の作用を説明する。
半導体装置A4は、厚さ方向Zから視て半導体素子50の少なくとも一部と重なり、基板10を基板主面101から基板裏面102までを貫通し、基板10よりも熱伝導率の高い放熱部30を有している。したがって、半導体装置A4は、半導体素子50にて発生する熱を、基板10の基板裏面102の側に向けて半導体装置A4の外部へと放熱できる。
(4−1)半導体装置A4は、厚さ方向Zから視て半導体素子50の少なくとも一部と重なり、基板10を基板主面101から基板裏面102までを貫通し、基板10よりも熱伝導率の高い放熱部30を有している。したがって、半導体装置A4は、半導体素子50にて発生する熱を、基板10の基板裏面102の側に向けて半導体装置A4の外部へと放熱できる。
上記第4実施形態は、以下のように変更して実施することができる。
・図35に示す半導体装置A41は、基板10、配線部20、接合部40、半導体素子50、封止樹脂60、外部導電膜70を有している。配線部20は、基板10の基板主面101に形成された主面配線22と、基板10を貫通する貫通配線21とを含む。
以下、図39、図40に基づき、第5実施形態の半導体装置A5を説明する。
第5実施形態の半導体装置A5は、第4実施形態の半導体装置A4と比較して、基板10の基板主面101の側に絶縁層80を有する点が主に異なる。以下の説明において、第4実施形態の半導体装置A4の構成要素と共通する構成要素には同一の符号を付し、その説明を省略する場合がある。
第5実施形態の半導体装置A5は、基板10の基板主面101に形成された絶縁層80を有している。この絶縁層80により主面配線22と放熱部30との間の電気的絶縁を確保できる。このため、放熱部30を、主面配線22と重なる位置に形成できる。そして、このような放熱部30により、半導体素子50にて発生する熱の放熱性を向上できる。
(5−1)半導体装置A5は、基板10の基板主面101に形成された絶縁層80を有している。この絶縁層80により主面配線22と放熱部30との間の電気的絶縁を確保できる。このため、放熱部30を、主面配線22と重なる位置に形成できる。そして、このような放熱部30により、半導体素子50にて発生する熱の放熱性を向上できる。
上記第5実施形態は、以下のように変更して実施することができる。
・図41に示す半導体装置A51は、基板10、配線部20、接合部40、半導体素子50、封止樹脂60、外部導電膜70を有している。配線部20は、基板10の基板主面101に形成された主面配線22と、基板10を貫通する貫通配線21とを含む。
以下、図46に基づき、第6実施形態の半導体装置A6を説明する。
第6実施形態の半導体装置A6は、第5実施形態の半導体装置A5と比較して、基板10の基板主面101の側に主面金属層33を有する点が主に異なる。以下の説明において、第5実施形態の半導体装置A5の構成要素と共通する構成要素には同一の符号を付し、その説明を省略する場合がある。
第6実施形態の半導体装置A6は、基板10、配線部20、放熱部30、接合部40、半導体素子50、封止樹脂60、外部導電膜70を有している。
基板金属層31は、基板10に形成され、基板主面101から基板裏面102まで基板10を貫通する貫通孔12に形成されている。基板金属層31は、上面311、下面312、複数の側面313を有している。上面311及び下面312は、厚さ方向Zにおいて互いに反対側を向く。側面313は、上面311及び下面312と交差する。上面311は、基板主面101と同じ方向を向く。
(6−1)半導体装置A6の放熱部30は、基板10の貫通孔12に形成された基板金属層31と、基板金属層31の上面に接続された主面金属層33とを有している。主面金属層33は、基板金属層31の側面313よりも外側に向かって延びる延出部33bを有している。延出部33bは、基板金属層31の周囲の基板主面101と接する。これにより、基板金属層31の抜け落ちを防止できる。
上記第6実施形態は、以下のように変更して実施することができる。
・図47に示す半導体装置A61は、基板10、配線部20、接合部40、半導体素子50、封止樹脂60、外部導電膜70を有している。配線部20は、基板10の基板主面101に形成された主面配線22と、基板10を貫通する貫通配線21とを含む。
以下、図49、図50に基づき、第7実施形態の半導体装置A7を説明する。
第7実施形態の半導体装置A7は、半導体素子50と放熱部30とが接続されている点が主に異なる。以下の説明において、上記実施形態の半導体装置の構成要素と共通する構成要素には同一の符号を付し、その説明を省略する場合がある。
基板金属層31は、基板10に形成され、基板主面101から基板裏面102まで基板10を貫通する貫通孔12に形成されている。基板金属層31は、上面311、下面312、複数の側面313を有している。上面311及び下面312は、厚さ方向Zにおいて互いに反対側を向く。側面313は、上面311及び下面312と交差する。上面311は、基板主面101と同じ方向を向く。
(7−1)半導体装置A7の放熱部30は、基板10の貫通孔12に形成された基板金属層31と、基板金属層31の上面に接続された主面金属層34とを有している。主面金属層34は、基板金属層31の側面313よりも外側に向かって延びる素子接続部34cを有している。素子接続部34cは、半導体素子50が有する複数の電極パッド52のうちの1つの電極パッド52aと重なるように形成されている。半導体素子50の電極パッド52aは、素子電極53と接合部40とを介して素子接続部34cに接続されている。このように、電極パッド52aを放熱部30に接続することで、放熱性をより向上できる。
上記第7実施形態は、以下のように変更して実施することができる。
・放熱部30を、複数の基板金属層31と、少なくとも1つの基板金属層31に接続された主面金属層34とを有する構成としてもよい。また、複数の基板金属層31を有する構成とし、各基板金属層31に半導体素子50の電極パッド52を接続してもよい。
・主面金属層34と接続される電極パッド52aの位置を適宜変更してもよい。例えば、主面配線22と接続される電極パッド52よりも半導体素子50の中心側に配置されていてもよい。
以下、図51、図52に基づき、第8実施形態の半導体装置A8を説明する。
第8実施形態の半導体装置A8は、第7実施形態の半導体装置A7と同様に、半導体素子50と放熱部30とが接続されている点が主に異なる。以下の説明において、上記実施形態の半導体装置の構成要素と共通する構成要素には同一の符号を付し、その説明を省略する場合がある。
基板金属層31は、基板10に形成され、基板主面101から基板裏面102まで基板10を貫通する貫通孔12に形成されている。
(8−1)半導体装置A8の放熱部30は、基板10の貫通孔12に形成された基板金属層31と、基板金属層31の上面に接続された主面金属層34とを有している。半導体素子50は、基板金属層31と重なる位置に電極パッド52aを有している。半導体素子50は、電極パッド52aに接続された再配線層54と、再配線層54に接続された素子電極53とを有している。そして、素子電極53は、接合部40を介して主面金属層34と接続されている。このように、電極パッド52aを放熱部30に接続することで、放熱性をより向上できる。
上記第8実施形態は、以下のように変更して実施することができる。
・基板金属層31と厚さ方向Zにおいて重ならない位置にある電極パッド52を、再配線層54と素子電極53と接合部40とを介して、基板金属層31と重なる主面金属層34と接続してもよい。
・放熱部30を、複数の基板金属層31と、少なくとも1つの基板金属層31に接続された主面金属層34とを有する構成としてもよい。また、複数の基板金属層31を有する構成とし、半導体素子50に複数の電極パッド52aを設け、各基板金属層31に半導体素子50の電極パッド52aを個別に接続してもよい。
10 基板
11 貫通孔
12 貫通孔
20 配線部
21 貫通配線
22 主面配線
22a 金属層
22a1 上面
22a2 下面
22a3 側面
22a4 側面
22b 導電層
22b1 上面
22b2 下面
22b3 側面
22b4 側面
23 柱状配線
30 放熱部
31 基板金属層
32 外部金属層
33 主面金属層
33b 延出部
34 主面金属層
34b 延出部
34c 素子接続部
40 接合部
41 めっき層
42 はんだ層
50 半導体素子
51 接続パッド
52 電極パッド
53 素子電極
53a 導電層
53b バリア層
54 再配線層
55 絶縁膜
56 保護膜
60 封止樹脂
60A 第1樹脂部分
60B 第2樹脂部分
61 段差
70 外部導電膜
71 第1導電膜
72 第2導電膜
80 絶縁層
101 基板主面
102 基板裏面
103 基板側面
103a 基板側面
103b 基板側面
113 内壁面
123 内壁面
211 上面
211a 縁部
212 下面
213 側面
214 側面
221 上面
222 下面
223 側面
224 側面
231 上面
232 下面
233 側面
234 側面
301 放熱上面
302 放熱下面
311 上面
311a 縁部
312 下面
313 側面
321 上面
322 下面
323 側面
331 上面
332 下面
333 側面
501 素子主面
502 素子裏面
503 素子側面
503a 素子側面
503b 素子側面
601 樹脂上面
603 樹脂側面
603a 第1樹脂側面
603b 第2樹脂側面
801 上面
802 下面
803 外側面
804 内側面
900 支持基板
901 上面
902 下面
910 基材
911 上面
921 端子ピラー
931 端子ピラー
960 樹脂層
961 分離溝
962 下面
DT ダイシングテープ
H1 距離
H4 距離
X 第1方向
Y 第2方向
Z 厚さ方向
Claims (27)
- 厚さ方向において互いに反対側を向く基板主面及び基板裏面を有する電気絶縁性の基板と、
前記基板主面の側に配置され、前記基板主面と対向する素子主面と、前記素子主面と反対側を向く素子裏面とを有する半導体素子と、
前記半導体素子に接続され、前記基板裏面から露出する配線部と、
前記厚さ方向から視て前記半導体素子の少なくとも一部と重なり、前記基板を前記基板主面から基板裏面までを貫通する基板金属層と、
前記基板主面と前記半導体素子とを覆う封止樹脂と、
を備えた半導体装置。 - 前記基板金属層は、前記半導体素子及び前記配線部と電気的に絶縁されている、請求項1に記載の半導体装置。
- 前記基板金属層は、前記配線部のうちの前記半導体素子の電気特性に影響しない配線に接続されている、請求項1に記載の半導体装置。
- 前記基板を貫通する複数の前記基板金属層を有する、請求項1から請求項3のうちいずれか一項に記載の半導体装置。
- 前記基板金属層は、前記基板主面と同じ方向を向く上面と、前記基板裏面と同じ方向を向く下面とを有し、前記基板金属層の前記上面は、前記基板金属層の内部に向けて窪むように湾曲している、請求項1から請求項4のうちいずれか一項に記載の半導体装置。
- 前記基板裏面の側に設けられ、前記基板裏面から露出する前記基板金属層を覆う外部金属層を有する、請求項1から請求項5のうちいずれか一項に記載の半導体装置。
- 前記外部金属層は、前記厚さ方向と直交する方向に沿って延び、前記基板裏面に接する、請求項6に記載の半導体装置。
- 前記基板主面の側に設けられ、前記基板主面から露出する前記基板金属層に接続された主面金属層を有する、請求項1から請求項7のうちいずれか一項に記載の半導体装置。
- 前記主面金属層は、前記厚さ方向から視て前記基板金属層よりも大きい、請求項8に記載の半導体装置。
- 前記主面金属層は、前記厚さ方向から視て前記基板金属層よりも外側の延出部を有し、前記延出部は前記基板主面に接する、請求項8又は請求項9に記載の半導体装置。
- 前記基板金属層は、前記厚さ方向から視て前記配線部と重ならないように設けられている、請求項1から請求項10のうちいずれか一項に記載の半導体装置。
- 前記基板金属層を覆う絶縁層を備え、
前記基板金属層は、前記厚さ方向から視て前記配線部の一部と重なるように設けられた、
請求項1から請求項10のうちいずれか一項に記載の半導体装置。 - 前記主面金属層を覆う絶縁層を備え、
前記基板金属層及び前記主面金属層は、前記厚さ方向から視て前記配線部の一部と重なるように設けられた、
請求項8から請求項10のうちいずれか一項に記載の半導体装置。 - 前記半導体素子は、前記厚さ方向と交差する方向を向く素子側面と、前記素子側面に沿って配列された接続パッドを有し、前記接続パッドは前記配線部に接続され、
前記絶縁層は、前記素子側面に沿って枠状に形成されている、
請求項12又は請求項13に記載の半導体装置。 - 前記封止樹脂は、前記基板と前記半導体素子との間に充填されている、請求項1から請求項14のいずれか一項に記載の半導体装置。
- 前記半導体素子は、前記厚さ方向と交差する方向を向く素子側面を有し、
前記配線部は、前記厚さ方向から視て前記素子側面と前記基板側面との間において前記基板を前記基板主面から基板裏面までを貫通し、前記基板主面の側の上面と、前記基板裏面の側の基板裏面とを有する貫通配線と、前記貫通配線の前記上面と接続され、前記厚さ方向から視て前記半導体素子と重なる領域まで延びる主面配線とを備え、
前記基板金属層と前記貫通配線とは、同じ素材からなる、
請求項1から請求項15のうちいずれか一項に記載の半導体装置。 - 前記基板金属層は、前記厚さ方向から視て前記貫通配線と同じ大きさである、請求項16に記載の半導体装置。
- 前記貫通配線は、前記基板主面と同じ方向を向く上面と、前記基板裏面と同じ方向を向く下面とを有し、
前記貫通配線の前記上面は、前記基板金属層の内部に向けて窪む湾曲面である、
請求項16又は請求項17に記載の半導体装置。 - 前記貫通配線は、前記基板裏面及び前記基板側面に露出する、請求項16から請求項18のうちいずれか一項に記載の半導体装置。
- 前記配線部は、前記主面配線に対して前記貫通配線とは反対側に設けられた柱状配線を有し、
前記柱状配線は、前記厚さ方向に延び、前記樹脂側面から露出する側面を有する、
請求項16から請求項19のうちいずれか一項に記載の半導体装置。 - 前記配線部の露出する面を覆う外部導電膜を備えた、請求項1から請求項20のうちいずれか一項に記載の半導体装置。
- 前記基板裏面から露出する前記基板金属層を覆う外部金属層を備え、
前記外部金属層と前記外部導電膜とは、同じ素材からなる、
請求項21に記載の半導体装置。 - 前記半導体素子は、前記基板金属層と接続された電極パッドを有する、請求項1から請求項22のうちいずれか一項に記載の半導体装置。
- 前記半導体素子は、前記電極パッドに接続された素子電極を有し、
前記電極パッドは、前記素子電極を介して前記基板金属層に接続されている、
請求項23に記載の半導体装置。 - 前記基板主面の側に設けられ、前記基板主面から露出する前記基板金属層に接続された主面金属層を有し、
前記主面金属層は、前記厚さ方向において、前記電極パッドと重なる延出部を有し、
前記延出部は、接合部を介して前記素子電極に接続されている、
請求項24に記載の半導体装置。 - 前記半導体素子は、前記電極パッドに接続された再配線層と、前記厚さ方向において前記電極パッドと重ならない位置にて前記再配線層に接続された素子電極とを有し、
前記電極パッドは、前記再配線層と前記素子電極とを介して前記基板金属層に接続されている、
請求項23に記載の半導体装置。 - 前記基板主面の側に設けられ、前記基板主面から露出する前記基板金属層に接続された主面金属層を有し、
前記主面金属層は、前記厚さ方向において、前記素子電極と重なる位置に接合部を有し、前記接合部は前記素子電極と接続されている、
請求項26に記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019223412A JP7406973B2 (ja) | 2019-12-11 | 2019-12-11 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019223412A JP7406973B2 (ja) | 2019-12-11 | 2019-12-11 | 半導体装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2021093454A true JP2021093454A (ja) | 2021-06-17 |
JP7406973B2 JP7406973B2 (ja) | 2023-12-28 |
Family
ID=76310815
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2019223412A Active JP7406973B2 (ja) | 2019-12-11 | 2019-12-11 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP7406973B2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023090261A1 (ja) * | 2021-11-19 | 2023-05-25 | ローム株式会社 | 半導体装置 |
Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005228860A (ja) * | 2004-02-12 | 2005-08-25 | Oki Electric Ind Co Ltd | 電子部品搭載用基板、電子部品、及び半導体装置 |
JP2006351976A (ja) * | 2005-06-20 | 2006-12-28 | Murata Mfg Co Ltd | 回路モジュールおよび回路装置 |
JP2012191002A (ja) * | 2011-03-10 | 2012-10-04 | Panasonic Corp | 半導体装置 |
JP2015185671A (ja) * | 2014-03-24 | 2015-10-22 | 京セラサーキットソリューションズ株式会社 | 印刷配線板およびその製造方法 |
WO2018123480A1 (ja) * | 2016-12-28 | 2018-07-05 | タツタ電線株式会社 | 放熱基板、放熱回路構成体、及びその製造方法 |
JP2019071488A (ja) * | 2019-02-06 | 2019-05-09 | ローム株式会社 | 半導体装置 |
JP2019140265A (ja) * | 2018-02-13 | 2019-08-22 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
-
2019
- 2019-12-11 JP JP2019223412A patent/JP7406973B2/ja active Active
Patent Citations (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005228860A (ja) * | 2004-02-12 | 2005-08-25 | Oki Electric Ind Co Ltd | 電子部品搭載用基板、電子部品、及び半導体装置 |
JP2006351976A (ja) * | 2005-06-20 | 2006-12-28 | Murata Mfg Co Ltd | 回路モジュールおよび回路装置 |
JP2012191002A (ja) * | 2011-03-10 | 2012-10-04 | Panasonic Corp | 半導体装置 |
JP2015185671A (ja) * | 2014-03-24 | 2015-10-22 | 京セラサーキットソリューションズ株式会社 | 印刷配線板およびその製造方法 |
WO2018123480A1 (ja) * | 2016-12-28 | 2018-07-05 | タツタ電線株式会社 | 放熱基板、放熱回路構成体、及びその製造方法 |
JP2019140265A (ja) * | 2018-02-13 | 2019-08-22 | ローム株式会社 | 半導体装置および半導体装置の製造方法 |
JP2019071488A (ja) * | 2019-02-06 | 2019-05-09 | ローム株式会社 | 半導体装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2023090261A1 (ja) * | 2021-11-19 | 2023-05-25 | ローム株式会社 | 半導体装置 |
Also Published As
Publication number | Publication date |
---|---|
JP7406973B2 (ja) | 2023-12-28 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
TWI705539B (zh) | 半導體封裝方法、半導體封裝和堆疊半導體封裝 | |
JP4659488B2 (ja) | 半導体装置及びその製造方法 | |
JP2019161149A (ja) | 半導体装置および半導体装置の製造方法 | |
JP6662602B2 (ja) | 半導体装置の製造方法および半導体装置 | |
JP7001445B2 (ja) | 半導体装置およびその製造方法 | |
KR101301782B1 (ko) | 반도체 패키지 및 그 제조 방법 | |
JP7406973B2 (ja) | 半導体装置 | |
US11869844B2 (en) | Semiconductor device | |
JP6318084B2 (ja) | 半導体装置及びその製造方法 | |
TWI637536B (zh) | 電子封裝結構及其製法 | |
JP7421877B2 (ja) | 半導体装置 | |
TWI607530B (zh) | 封裝裝置與其製作方法 | |
JP2021086848A (ja) | 半導体装置 | |
WO2022131142A1 (ja) | 半導体装置 | |
JP7154818B2 (ja) | 半導体装置および半導体装置の製造方法 | |
US20230083920A1 (en) | Semiconductor device | |
JP2016219535A (ja) | 電子回路装置 | |
JP4631223B2 (ja) | 半導体実装体およびそれを用いた半導体装置 | |
WO2023054389A1 (ja) | 半導体装置および半導体装置の製造方法 | |
US11824033B2 (en) | Semiconductor package and method of manufacturing the semiconductor package | |
JP7416607B2 (ja) | 半導体装置 | |
WO2023090261A1 (ja) | 半導体装置 | |
JP2023041023A (ja) | 半導体装置 | |
JP7269756B2 (ja) | 半導体装置および半導体装置の製造方法 | |
JP2019050297A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20221026 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20230731 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20230808 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20231004 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20231212 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20231218 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 7406973 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |