JP2009239015A - 半導体装置 - Google Patents
半導体装置 Download PDFInfo
- Publication number
- JP2009239015A JP2009239015A JP2008083066A JP2008083066A JP2009239015A JP 2009239015 A JP2009239015 A JP 2009239015A JP 2008083066 A JP2008083066 A JP 2008083066A JP 2008083066 A JP2008083066 A JP 2008083066A JP 2009239015 A JP2009239015 A JP 2009239015A
- Authority
- JP
- Japan
- Prior art keywords
- pad
- solder
- electronic component
- semiconductor device
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Wire Bonding (AREA)
Abstract
【課題】 半田の量に誤差あるいは部品位置ずれが生じた場合でも半田の流れを防止することを実現する。
【解決手段】 薄膜基板と、この薄膜基板に形成された電子部品を接続するパッドと、このパッドに設けられ半田の流れを抑制するように形成された凸部と、前記パッドに半田付けされて配置された前記電子部品とにより形成される半導体装置において、前記パッドに接続される前記電子部品の頂点に対応する位置に設けられると共に、前記パッドの周辺部に設けられる切りかけとを具備することを特徴とする。
【選択図】 図1
【解決手段】 薄膜基板と、この薄膜基板に形成された電子部品を接続するパッドと、このパッドに設けられ半田の流れを抑制するように形成された凸部と、前記パッドに半田付けされて配置された前記電子部品とにより形成される半導体装置において、前記パッドに接続される前記電子部品の頂点に対応する位置に設けられると共に、前記パッドの周辺部に設けられる切りかけとを具備することを特徴とする。
【選択図】 図1
Description
本発明は、半導体装置に関し、詳しくは、薄膜基板上の半田実装における半田流れ抑制パッドに関する。
図3は、従来の半田流れ防止用凸部の構成図を示したものである。
この従来例は、回路パターンの一部に部品を載せる一例である。
薄膜基板1の上に電子部品4を半田付けする場合、半田の流れを抑制するためには、パッド2に設けられた凸部3を表面処理する方法が一般的に用いられている。
すなわち、薄膜基板1の最表面の材質Auと密着性がよく、かつ電気的にも導電率を悪くしない材質であるクロムを使用し、半田の流れを抑制するために凸部3を形成することにより、半田が流れないようにしている。
この従来例は、回路パターンの一部に部品を載せる一例である。
薄膜基板1の上に電子部品4を半田付けする場合、半田の流れを抑制するためには、パッド2に設けられた凸部3を表面処理する方法が一般的に用いられている。
すなわち、薄膜基板1の最表面の材質Auと密着性がよく、かつ電気的にも導電率を悪くしない材質であるクロムを使用し、半田の流れを抑制するために凸部3を形成することにより、半田が流れないようにしている。
また、図4(A)(B)は、従来のこの種の面実装半田付け複合部品の平面図および側面図を示したものである。
従来の面実装半田付け複合部品では、例えば鉄系合金(Fe、Ko、Ni)等から形成されるキャリア用基板からなる第1の部品5の上面の導体表面5aに、電子部品からなる第2の部品6の両端縁部に対応して断面矩形状の凹部9がそれぞれ設けられた構造になっている。
また、第2の部品6の下面には、その全面にわたって接地を兼ねた導体層6aが設けられ、この第2の部品6の下面の導体層6aは、第2の部品6の下に位置する第1の部品5の各凹部9の立上がり面に沿ったフィレットでそれぞれ半田7を使用し、半田付け接続された構造になっている。
また、第2の部品6の下面には、その全面にわたって接地を兼ねた導体層6aが設けられ、この第2の部品6の下面の導体層6aは、第2の部品6の下に位置する第1の部品5の各凹部9の立上がり面に沿ったフィレットでそれぞれ半田7を使用し、半田付け接続された構造になっている。
第1の部品5は、電気的インターフェース部5Aと機械的インターフェース部5Bとを有する。電気的インターフェース部5Aでは、第2の部品6が半田付け接続されている。また、機械的インターフェース部5Bには、取り付け箇所にねじ止めするための取り付け穴8があけられている。
図4の凹部9を図3に施そうとした場合、図3は回路パターン設計により作製されているため、図4のような凹部9を設けた場合、回路パターンが切断されてしまい、他の部品との電気的な接続が途切れてしまう。さらに薄膜基板1の場合には、割れが生じやすくなるため機械的な加工には適していない。
このような半導体装置には、次のような問題点があった。
部品実装時に生じる半田の量の誤差あるいは部品位置ずれにより、パッドに設けられ半田の流れを抑制するように形成された凸部のみでは半田の流れを完全に止めることができないという問題がある。
また、半田の流れを完全に防止できないことにより、パッドに設けられた凸部から流れ出た半田が他の部品に接続してしまい、電子回路がショートするという問題がある。
また、半田の流れを完全に防止できないことにより、パッドに設けられた凸部から流れ出た半田が他の部品に接続してしまい、電子回路がショートするという問題がある。
そこで、本発明は、上記のような従来技術の欠点をなくし、半田の量に誤差あるいは部品位置ずれが生じた場合でも半田の流れを防止することを目的としたものである。
上記のような目的を達成するために、本発明の請求項1では、薄膜基板と、この薄膜基板に形成された電子部品を接続するパッドと、このパッドに設けられ半田の流れを抑制するように形成された凸部と、前記パッドに半田付けされて配置された前記電子部品とにより形成される半導体装置において、前記パッドに接続される前記電子部品の頂点に対応する位置に設けられると共に、前記パッドの周辺部に設けられる切りかけとを具備することを特徴とする。
請求項2では、請求項1の半導体装置において、前記切りかきの形状は、正方形であることを特徴とする。
請求項3では、請求項1または2の半導体装置において、前記パッドの幅は、前記電子部品の幅に等しいことを特徴とする。
本願において開示される発明のうち代表的なものによって得られる効果を説明すれば下記の通りである。
回路パターン設計を工夫し、切りかきを設けることにより1次的に半田の広がりを制御し、パッドに設けられた凸部により2次的に半田の流れを止めることにより、半田の量に誤差あるいは部品位置ずれが生じた場合でも半田の流れを止める効果が増大し、半田の流れを防止できないことにより生じる不良率を低減することができる。
以下、図面を用いて、本発明の半導体装置を説明する。
図1は、本発明の一実施例を示す構成図である。図において、前記図3と同様のものは同一符号を付して示す。
薄膜基板1と、この薄膜基板1の上側に形成された電子部品4を接続するパッド2と、このパッド2に設けられた半田の流れを抑制するように形成された凸部3と、パッド2に接続される電子部品4の頂点に対応する位置に設けられると共に、パッド2の周辺部に設けられる切りかけと、パッド2に半田付けされて配置された電子部品4とにより形成されている。
図2は、図1から薄膜基板と電子部品を除いた構成図である。図において、前記図1と同様のものは同一符号を付して示す。
電子部品4を半田付けする部分のパッド2は、その上に接続される電子部品4の頂点に対応する位置で、かつパッド2の周辺部に設けられる切りかけを抜きパターンとして加工している。また、電子部品の長さ4aに対して4分の1離れた所に凸部3を設けている。
なお、パッド2の材料はAuであり、薄膜基板1の上に電子部品4を半田付けする際に発生する半田の流れを抑制するためには、パッド2の最表面、例えばAuとの密着性が良く、電気的にも導電率を悪くしない材料であるCr層の凸部3を形成する方法を採用しているが、他の材料を採用しても良い。
パッド2に接続される電子部品4の頂点に対応する位置で、かつパッド2の周辺部に設けられる切りかけと、パッド2に設けられた半田の流れを抑制するように形成された凸部3により、2段階で半田の流れ止め効果を得ることができる。
つまり、回路パターン設計を工夫し、切りかき20を設けることにより1次的に半田の広がりを制御し、パッド2に設けられた凸部3により2次的に半田の流れを止めることにより、半田の量に誤差あるいは部品位置ずれが生じた場合でも半田の流れを止める効果が増大し、半田の流れを防止できないことにより生じる不良率を低減することができる。
つまり、回路パターン設計を工夫し、切りかき20を設けることにより1次的に半田の広がりを制御し、パッド2に設けられた凸部3により2次的に半田の流れを止めることにより、半田の量に誤差あるいは部品位置ずれが生じた場合でも半田の流れを止める効果が増大し、半田の流れを防止できないことにより生じる不良率を低減することができる。
一般的に凸部の幅3aは、電子部品の長さ4aの10分の1にすることが多く、電子部品の端と凸部との距離2cはパッドの幅2bの5分の1である。
なお、切りかけの抜きパターンは、パッドの幅2bに対して、10分の1に設計しているが、電子部品4の幅が0.3μmよりも小さい場合においては、少なくとも切りかき20の幅を50μm以上になるように設計する。
また、切りかけの抜きパターンの形状は、正方形である。
また、切りかけの抜きパターンの形状は、正方形である。
また、パッド2に設けられた切りかけに電子部品4が載る部分2dを設けることにより、パッド2の上の電子部品4を半田付けする際に、2dの部分には半田が載らなくなることにより、1次的な半田流れ止め効果を増大することができる。
本発明は、パッド2に切りかけを設けて1次的な半田流れ止め効果を増大させるために、半田ペーストを塗布し、電子部品4をパッド2に載せた後、熱を加えるとAuからなるパターンの上側に半田が戻る性質を利用したものである。
電子部品4の寸法に対して一定の比率により切りかけを設けることにより、つまりAuパターンを抜くことにより、1次的に半田の広がりを制御し、2次的に凸部3で半田の流れを止めることにより、もっとも効果的な半田の流れを抑制する効果を得ることができる。
また、パッド2に半田付けされる電子部品4の端と凸部3との距離2cを狭くする設計をすることにより、電子部品4を集積化することができる。
また、電子部品4を集積化することができることにより、電子回路の小型化を可能にすることができる。
また、電子部品4を集積化することができることにより、電子回路の小型化を可能にすることができる。
なお、パッド2の幅は、電子部品4の幅に等しいものとする。
1 薄膜基板
2 パッド
2b パッドの幅
2c 電子部品の端と凸部との距離
2d 切りかけに電子部品が載る部分
3 凸部
3a 凸部の幅
4 電子部品
4a 電子部品の長さ
5 第1の部品
5a 導体表面
5A 電気的インターフェース部
5B 機械的インターフェース部
6 第2の部品
6a 導体層
7 半田
8 取り付け穴
9 凹部
20 切りかき
2 パッド
2b パッドの幅
2c 電子部品の端と凸部との距離
2d 切りかけに電子部品が載る部分
3 凸部
3a 凸部の幅
4 電子部品
4a 電子部品の長さ
5 第1の部品
5a 導体表面
5A 電気的インターフェース部
5B 機械的インターフェース部
6 第2の部品
6a 導体層
7 半田
8 取り付け穴
9 凹部
20 切りかき
Claims (3)
- 薄膜基板と、この薄膜基板に形成された電子部品を接続するパッドと、このパッドに設けられ半田の流れを抑制するように形成された凸部と、前記パッドに半田付けされて配置された前記電子部品とにより形成される半導体装置において、
前記パッドに接続される前記電子部品の頂点に対応する位置に設けられると共に、前記パッドの周辺部に設けられる切りかけと
を具備することを特徴とする半導体装置。 - 前記切りかきの形状は、正方形であることを特徴とする請求項1記載の半導体装置。
- 前記パッドの幅は、前記電子部品の幅に等しいことを特徴とする請求項1記載の半導体装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008083066A JP2009239015A (ja) | 2008-03-27 | 2008-03-27 | 半導体装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2008083066A JP2009239015A (ja) | 2008-03-27 | 2008-03-27 | 半導体装置 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2009239015A true JP2009239015A (ja) | 2009-10-15 |
Family
ID=41252613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2008083066A Pending JP2009239015A (ja) | 2008-03-27 | 2008-03-27 | 半導体装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2009239015A (ja) |
Cited By (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012160870A (ja) * | 2011-01-31 | 2012-08-23 | Kyocera Crystal Device Corp | 圧電デバイス |
WO2014192939A1 (ja) * | 2013-05-30 | 2014-12-04 | 古河電気工業株式会社 | 光学モジュール |
-
2008
- 2008-03-27 JP JP2008083066A patent/JP2009239015A/ja active Pending
Cited By (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2012160870A (ja) * | 2011-01-31 | 2012-08-23 | Kyocera Crystal Device Corp | 圧電デバイス |
WO2014192939A1 (ja) * | 2013-05-30 | 2014-12-04 | 古河電気工業株式会社 | 光学モジュール |
JPWO2014192939A1 (ja) * | 2013-05-30 | 2017-02-23 | 古河電気工業株式会社 | 光学モジュール |
US9929531B2 (en) | 2013-05-30 | 2018-03-27 | Furukawa Electric Co., Ltd. | Optical module |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP2009147029A (ja) | 配線基板及び電子部品の実装構造 | |
JP2007173490A (ja) | チップ部品の実装方法及び回路基板 | |
JP2015065197A (ja) | ジャンパー素子または電流検出用抵抗素子 | |
JP2009239015A (ja) | 半導体装置 | |
JP2014504034A (ja) | リードクラックが強化された電子素子用テープ | |
JP2006287060A (ja) | 回路基板、およびチップ部品の半田付け構造 | |
JP2005203616A (ja) | チップ部品実装構造及びチップ部品実装方法 | |
JP2010103295A (ja) | 端面スルーホール配線基板の製造方法 | |
JP5463092B2 (ja) | 電子回路ユニットおよびその製造方法 | |
KR102395374B1 (ko) | Led 실장용 기판, led | |
TWI548314B (zh) | 電路板 | |
JP2010206090A (ja) | 半導体装置 | |
JP4875844B2 (ja) | 半導体装置の製造方法 | |
JP2006294932A (ja) | 回路実装基板のランドおよび表面実装部品が搭載された回路実装基板 | |
JP6066476B2 (ja) | はんだペーストの塗布構造 | |
JP2005085807A (ja) | 配線基板およびその製造方法、電気光学装置、電子機器 | |
JP2004221415A (ja) | 半導体パッケージの実装構造 | |
JP5553811B2 (ja) | 半導体装置 | |
JP2006339685A (ja) | プリント配線基板 | |
TW202224520A (zh) | 印刷配線基板 | |
JP2011187709A (ja) | 表面実装用基板 | |
JP2008226964A (ja) | プリント配線基板の接続装置 | |
JP2004319847A (ja) | 面実装半田付け複合部品 | |
JP2013004570A (ja) | はんだ塗布方法 | |
JP2009238805A (ja) | 半導体装置 |