JP2008306128A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法 Download PDF

Info

Publication number
JP2008306128A
JP2008306128A JP2007154126A JP2007154126A JP2008306128A JP 2008306128 A JP2008306128 A JP 2008306128A JP 2007154126 A JP2007154126 A JP 2007154126A JP 2007154126 A JP2007154126 A JP 2007154126A JP 2008306128 A JP2008306128 A JP 2008306128A
Authority
JP
Japan
Prior art keywords
semiconductor device
wiring
resin
semiconductor element
semiconductor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2007154126A
Other languages
English (en)
Inventor
Atsushi Oi
淳 大井
Toru Hizume
徹 日詰
Teruaki Chino
晃明 千野
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Shinko Electric Industries Co Ltd
Original Assignee
Shinko Electric Industries Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Shinko Electric Industries Co Ltd filed Critical Shinko Electric Industries Co Ltd
Priority to JP2007154126A priority Critical patent/JP2008306128A/ja
Priority to TW097120691A priority patent/TW200849551A/zh
Priority to US12/134,668 priority patent/US20080303153A1/en
Priority to KR1020080053689A priority patent/KR20080108908A/ko
Publication of JP2008306128A publication Critical patent/JP2008306128A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/563—Encapsulation of active face of flip-chip device, e.g. underfilling or underencapsulation of flip-chip, encapsulation preform on chip or mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/565—Moulds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68345—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used as a support during the manufacture of self supporting substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13075—Plural core members
    • H01L2224/1308—Plural core members being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16245—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18—High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139—Silver (Ag) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus
    • H01L2224/81005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector involving a temporary auxiliary member not forming part of the bonding apparatus being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking
    • H01L2225/06562—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking at least one device in the stack being rotated or offset
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1023—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the support being an insulating substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01033—Arsenic [As]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01047—Silver [Ag]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01082—Lead [Pb]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12041—LED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19107—Disposition of discrete passive components off-chip wires

Abstract

【課題】半導体装置の小型化を図ることができ、半導体装置を積み重ねた半導体装置製品を容易に組み立て可能とする半導体装置およびその好適な製造方法を提供する。
【解決手段】平板状に成形された樹脂成形部１２に半導体素子１４が内蔵された半導体装置１００であって、前記樹脂成形部１２の一方の面には、前記半導体素子１２に電気的に接続された配線１６が、内面側を前記樹脂成形部１２に封止され、外面が前記樹脂成形部１２に面一に露出して設けられ、前記半導体素子１４の平面領域の外側において、前記配線１６上に前記樹脂成形部１２を厚さ方向に貫通する突起電極２０が設けられ、該突起電極２０の突端部２０ａが前記樹脂成形部１２の他方の面から突出していることを特徴とする。
【選択図】図１

Description

本発明は半導体装置およびその製造方法に関し、より詳細には、樹脂成形部からなる本体内に半導体素子を内蔵した半導体装置およびその製造方法に関する。
半導体装置製品では、半導体装置の高密度化および複合化を目的として、半導体素子あるいは半導体装置を積み重ねて搭載される製品が提供されている。すなわち、配線基板上に半導体素子を複数個積み重ね、各々の半導体素子と配線基板とを電気的に接続して半導体装置としたもの、半導体素子自体を積み重ねて相互に電気的に接続して搭載したもの、半導体素子を搭載した半導体装置を複数個積み重ねて形成したもの等である。
半導体装置を積み重ねて形成した半導体装置製品は、段間にはんだボール等の導電材をを介して半導体装置を接合することにより、段間のスペースを確保するとともに、上下段の半導体装置を電気的に接続して形成される。
積み重ね型の半導体装置には種々の形態の半導体装置が使用できるが、半導体装置の全体を薄型化する方法として、全体形状が平板体に形成され、半導体装置が内蔵された半導体装置（たとえば、特許文献１、２参照）を利用することが有効である。
特開２００６−１９６７８５号公報 特開２００７−２７５２６号公報
特許文献１、２に記載されている半導体装置は、薄い平板状に形成された本体内に半導体素子が内蔵され、本体の厚さ方向の両面に半導体素子と電気的に接続された電極が露出して形成されている。したがって、これらの半導体装置を積み重ねて半導体装置製品を組み立てるには、半導体装置の外面に露出する電極をはんだ等の導電性材を用いて接合する必要がある。
全体形状が平板状に形成され、両面に電極が露出して形成された半導体装置は、薄型化が容易であり、複数個積み重ねた場合でも半導体装置をコンパクトに形成できるという利点はあるが、半導体装置を積み重ねた際に、半導体装置間の電気的接続を容易にすることによって、さらに効果的に利用することが可能である。
本発明はこれらの課題を解決すべくなされたものであり、半導体装置を積み重ねて半導体装置製品を製造する場合に、半導体装置製品を容易に組み立てることができ、半導体装置製品の小型化を容易に図ることができる半導体装置およびその好適な製造方法を提供することを目的とする。
上記目的を達成するために、本発明は次の構成を備える。
すなわち、平板状に成形された樹脂成形部に半導体素子が内蔵された半導体装置であって、前記樹脂成形部の一方の面には、前記半導体素子に電気的に接続された配線が、内面側を前記樹脂成形部に封止され、外面が前記樹脂成形部に面一に露出して設けられ、前記半導体素子の平面領域の外側において、前記配線上に前記樹脂成形部を厚さ方向に貫通する突起電極が設けられ、該突起電極の突端部が前記樹脂成形部の他方の面から突出していることを特徴とする。
また、前記半導体素子は、フリップチップ接続により前記配線と電気的に接続して搭載され、該半導体素子の裏面が前記樹脂成形部の外面と面一に露出していることにより、熱放散性にすぐれ、薄型でコンパクトに形成された半導体装置として提供される。
また、前記半導体素子は、フリップチップ接続により前記配線と電気的に接続して搭載され、前記突起電極は、前記半導体素子の平面領域内から外側に引き出された配線の引出し端に配置されていることにより、半導体装置がコンパクトに形成され、積み重ね型の半導体装置を容易に組み立てることができる半導体装置として提供される。
また、前記半導体素子は、ワイヤボンディング接続により前記配線と電気的に接続して搭載されている形態としても提供される。
また、前記半導体装置は、前記半導体素子が前記樹脂成形部に複数段に積み重ねて内蔵することにより、より高密度化された半導体装置として提供される。
また、前記突起電極は、ボールボンディング法によって形成されたボールバンプとして形成されたもの、また、前記ボールバンプが、複数段に積み重ねて形成されているもの、また、前記突起電極が、前記配線上にポスト状にめっきして形成されたもの、また、前記突起電極が、ワイヤボンディング法により金属ワイヤを山形のループ状に折曲して形成されたもの、また、前記突起電極が、導電ボール体を前記配線に接合して形成されたものが利用できる。
また、前記樹脂成形部に内蔵された半導体素子に設けられたバンプが、前記樹脂成形部の他方の面から突出している構成とすることにより、半導体装置を積み重ねた際に半導体素子に設けられたバンプを介して電気的接続を図ることができる。
また、前記半導体装置を、複数段に積み重ねて組み立てられた半導体装置であって、前記半導体装置が同一の向きに積み重ねて一体化され、隣接段の一方の半導体装置の配線と他方の半導体装置の突端部とが接触して、段間での電気的導通が図られていることを特徴とする。前記半導体装置に設けられた突起電極により半導体装置の段間の電気的導通が図られ、積み重ね型の半導体装置を容易に組み立てることができる。
また、前記半導体装置を、複数段に積み重ねて組み立てられた半導体装置であって、前記半導体装置が前記突起電極の突端部を対向させる向きに積み重ねて一体化され、前記突起電極の突端部を相互に当接して半導体装置の電気的導通が図られた構成とすることもできる。
また、前記樹脂成形部に内蔵された半導体素子に設けられたバンプが、前記樹脂成形部の他方の面から突出している構成を備えた半導体装置を複数段に積み重ねて組み立てられた半導体装置であって、前記半導体装置が同一の向きに積み重ねて一体化され、隣接段の一方の半導体装置の配線と他方の半導体装置の突端部とが接触して半導体装置の電気的導通が図られるとともに、前記バンプを介して段間で前記半導体素子を介して電気的導通が図られていることを特徴とする。
また、金属基板に所定のパターンに配線を形成する工程と、該配線に電気的に接続して半導体素子を搭載する工程と、前記配線上に突起電極を形成する工程と、前記半導体素子、配線および突起電極を内包するキャビティが形成された樹脂成形金型により前記金属基板をクランプし、前記キャビティに樹脂を充填して、前記半導体素子、配線および突起電極を封止して樹脂成形する工程と、樹脂成形後に前記金属基板のみを除去する工程とを備えた半導体装置の製造方法であって、前記樹脂成形金型により樹脂成形する際に、前記キャビティの内面を樹脂成形用のフィルムにより被覆し、前記フィルムに前記突起電極の突端部を没入させた状態で前記キャビティに樹脂を充填して、前記突端部に樹脂を付着させることなく樹脂成形することを特徴とする。
また、前記樹脂成形金型により樹脂成形する際に、前記キャビティの内面を樹脂成形用のフィルムにより被覆し、前記フィルムに前記突起電極の突端部を没入させ、前記半導体素子の裏面に前記フィルムを押接させた状態で前記キャビティに樹脂を充填して、前記突端部および前記半導体素子の裏面に樹脂を付着させることなく樹脂成形することを特徴とする。
また、前記樹脂成形後に前記金属基板を除去する際に、前記配線を侵すことなく前記金属基板のみを選択的に化学的に溶解除去することにより、前記樹脂成形部の一方の外面に前記配線の外面を面一に露出させることができる。
本発明に係る半導体装置は、樹脂成形部に半導体素子を内蔵するとともに樹脂成形部の一方の面に配線の外面を露出させ、他方の面から突起電極の突端部を突出させた構成とすることによって、半導体装置自体を薄型にかつコンパクトに形成できるとともに、半導体装置を位置合わせして積み重ねることにより半導体装置間の電気的導通を容易にかつ確実にとって組み立てることができる。また、本発明に係る半導体装置の製造方法によれば、樹脂成形金型のキャビティの内面をフィルムにより被覆し、フィルムに突起電極の突端部を没入させて樹脂成形することによって突起電極の突端部を樹脂成形部の外面から突出させかつ突端部の外面に樹脂を付着させずに製造することができる。
以下、本発明の好適な実施の形態について添付図面とともに詳細に説明する。
（第１の実施の形態）
図１(ａ)および(ｂ)は、本発明に係る半導体装置についての第１の実施の形態の構成を示す断面図および平面図である。本実施の形態の半導体装置１００は、平板状に成形された樹脂成形部１２の内部に半導体素子１４が封止されて形成されている。樹脂成形部１２の一方の面である下面には、半導体素子１４と電気的に接続された配線１６が、内面側を樹脂成形部１２に封止され、外面を樹脂成形部１２の外面と面一にして露出する。
半導体素子１４は配線１６に形成された接続用の電極１６ａにフリップチップ接続によって接続され、半導体素子１４と電極１６ａとの接合部分および半導体素子１４の下面は、アンダーフィル樹脂１８によって封止されている。アンダーフィル樹脂１８の外面も、樹脂成形部１２の外面と面一に形成され、半導体素子１４の下面は全体として平坦面となる。
配線１６は、一端が半導体素子１４のバンプ１９が接続される電極１６ａに形成され、他端が半導体素子１４の平面領域から外側に引き出された、いわゆるファンアウトの形状に形成される。半導体素子１４の平面領域から外側に引き出された配線１６の引き出し位置には、突起電極２０が配線１６上に起立した形態に取付けられる。
この突起電極２０は、図のように、樹脂成形部１２を厚さ方向に貫通し、かつ突起電極２０の突端部２０ａを樹脂成形部１２の他方の面である上面から露出させた状態で突出させたことが特徴的である。
本実施形態の半導体装置１００では、図１(ｂ)に示すように、半導体素子１４の平面領域から半導体素子１４の三辺から外側に配線１６を引き出した形態に配線１６が形成されている。突起電極２０は、各々の配線１６の引き出し端に位置合わせして形成される。
なお、配線１６は任意のパターンに配置することが可能であり、本実施形態のように半導体素子１４の三辺から引き出す他、半導体素子１４の各辺から引き出す配置、半導体素子の一辺あるいは二辺から引き出す配置等とすることが可能である。
本実施形態の半導体装置１００では、突起電極２０をボールバンプによって形成した。ボールバンプによって突起電極２０を形成する場合は、金線を用いたボールボンディングの方法を利用することができる。この方法によれば、配線１６上に金線をボール状に溶融して接合し、金線を上方に引き上げて所定の高さ位置で切断することにより、突起電極２０を所要の高さに形成でき、突端部２０ａが線状に突出する形態に形成することができる。ボールボンディングによって突起電極２０を形成する方法は、金線の太さを選択することにより突起電極２０の高さを確保でき、また突起電極２０が簡単に形成できるという利点がある。
（半導体装置の製造方法）
図２は、上記実施形態の半導体装置１００の製造工程を示す。
図２（ａ）は、金属基板３０の表面に所定のパターンに配線１６を形成した状態を示す。金属基板３０は配線１６を形成する支持体として使用するもので、後工程で化学的に溶解して除去される。したがって、金属基板材としては、配線１６を侵さずに金属基板３０を選択的に除去される金属、たとえば、突起電極２０を金線で形成した場合は、銅、ステンレス等が使用される。
配線１６を所定パターンに形成するには、金属基板３０の表面にめっきレジストをコーティングし、めっきレジストを露光および現像して、配線１６を形成する部位を露出させ、電解めっきにより、露出した凹部内にめっきを盛り上げて形成すればよい。配線１６の外面が半導体装置１００の樹脂成形部１２の外面に露出すること、半導体素子１４のバンプ１９と配線１６との接合性を考慮して、下層側から、たとえば金めっき／ニッケルめっき／金めっきを施して形成する。配線１６の厚さは、例として0.125mm程度である。
金属基板３０の表面に配線１６を形成した後、半導体素子１４を配線１６に形成された電極１６ａに位置合わせして搭載する。本実施形態では半導体素子１４をフリップチップ接続によって搭載し、半導体素子１４のバンプ１９を電極１６ａに接合した後、バンプ１９と電極１６ａとの接合部および半導体素子１４と金属基板３０との隙間部分にアンダーフィル樹脂１８を充填した（図２(b)）。アンダーフィル樹脂１８は半導体素子１４の側縁部にメニスカス状に付着し、半導体素子１４の下面および側面を封止する。
金属基板３０に半導体素子１４をフリップチップ接続する場合、半導体素子１４のバンプ１９がはんだバンプの場合はそのまま接合することができる。バンプ１９がボールバンプの場合には、電極１６ａにあらかじめはんだを被着してから接合する。また、バンプ１９をはんだによって電極１６ａに接合する他に、異方性導電性フィルムを用いて接合するといった他の方法によることもできる。また、半導体素子１４はフリップチップ接続によらずにワイヤボンディング接続によって搭載することもできる。
次に、半導体素子１４の平面領域から外側に引き出されている配線１６上に突起電極２０を形成する。図２（c)は、配線１６上に突起電極２０を形成した状態を示す。
前述したように、突起電極２０は金線等の金属線を用いたボールボンディング法によって形成する。ボールボンディングによって突起電極２０を形成する際には、金線の切断位置を規定して、突起電極２０が所定の高さとなるようにボンディング条件を設定する。ボールボンディングによる場合は、金線を引き上げた状態で金線を切断するから、突起電極２０の突端部２０ａが線状となる。
半導体素子１４の厚さが0.100mm程度の場合は、突起電極２０の高さは0.150mm程度である。
なお、突起電極２０を形成する工程と、前述した半導体素子１４を金属基板３０に搭載する工程を、前後入れ替えることも可能である。
金属基板３０に半導体素子１４を搭載し、突起電極２０を形成した後、半導体素子１４を樹脂成形する。図２（ｄ）は、樹脂成形金型３２を用いて樹脂成形している状態を示す。樹脂成形金型３２には半導体素子１４、配線１６、突起電極２０を内包して外形形状を平板体に樹脂成形するキャビティ３３が形成され、このキャビティ３３の内面に樹脂成形用のフィルム３４を被着して樹脂成形する。
樹脂成形用のフィルム３４は、突起電極２０の突端部２０ａが没入できる柔軟性を備え、突端部２０ａが没入する深さよりも厚いフィルム材を使用する。金属基板３０をクランプした際に、突端部２０ａがフィルム３４に没入し、突端部２０ａの外面に樹脂１２ａを付着させずに樹脂成形することができる。
半導体素子１４の厚さ0.1mm、突起樹脂２０の高さを0.15mmとした場合、樹脂成形金型３２に形成するキャビティ３３の深さ寸法は、半導体素子１４の背面での樹脂厚が0.125mm程度となるように設定すればよい。
図２（ｅ）に、樹脂成形後の状態を示す。樹脂１２ａが硬化して形成された樹脂成形部１２の外面に突起電極２０の突端部２０ａが露出する。
樹脂成形後、金属基板３０を溶解除去することによって、図２（ｆ）に示す半導体装置１００が得られる。金属基板３０として銅板を使用した場合には、塩化第二銅液を使用することにより、たとえば、金めっき／ニッケルめっき／金めっきからなる配線１６を溶解せずに金属基板３０のみを選択的に溶解して除去することができる。
金属基板３０を溶解して除去することにより、樹脂成形部１２の外面と面一に配線１６の外面が露出し、アンダーフィル樹脂１８の外面も配線１６の外面と面一となった半導体装置１００が得られる。
上述したように、金属基板３０は配線１６を支持する支持体として使用し、最終的には溶解して除去するから、金属基板３０と配線１６に使用する金属材の組み合わせとしては、金属基板３０を溶解するエッチング液によって配線１６が侵されない、もしくはエッチングレートに十分な差がある金属を使用するのがよい。金属基板３０は配線１６の支持体としての作用を備えるだけの厚さのものを使用すればよいから、後工程で溶解して除去する処理も簡単に行える。
なお、図２においては、単一の半導体装置１００についての製造工程を示しているが、実際の生産工程においては、多数個取り用の大判の金属基板３０を使用し、この金属基板３０上に所定のパターンおよび配列にしたがって配線１６を形成し、各々の半導体装置の形成領域ごとに半導体素子１４を搭載し、樹脂成形後、最終的に、大判のワークから個片の半導体装置１００に切断する方法によればよい。
（変形例）
図３、４は、上述した、ボールボンディング法を利用して突起電極２０を形成して得られる半導体装置の変形例を示す。
図３に示す半導体装置１０１は、ボールボンディングによって突起電極２０を形成する際に、ボールバンプ２１を複数段に積み重ねて形成した例である。
比較的細い金線を使用してボールボンディングする場合、あるいは半導体素子１４の厚さが厚く突起電極２０の高さを高くする必要があるような場合には、１段のボールボンディングによっては十分な高さの突起電極２０を形成することができない場合がある。そのような場合には、ボールバンプ２１を複数段に積み重ねることによって、所要の突起電極２０の高さを確保することができる。
図３に示した例は、ボールバンプ２１を３段とした例であるが、ボールバンプ２１を重ねる段数はとくに限定されるものではない。また、ボールボンディングに使用するワイヤも金線に限らずアルミニウム線等の他の金属線を使用することができる。
図４（ａ）に示す半導体装置１０２は、半導体素子１４の裏面を樹脂成形部１２の外面に露出させて形成した例である。このように、半導体素子１４の裏面を樹脂成形部１２の外面に露出させるには、図４（ｂ）に示すように、樹脂成形金型３２ａ、３２ｂによってワークをクランプした際に、突起電極２０の突端部２０ａを樹脂成形用のフィルム３４に没入させるとともに、半導体素子１４の裏面にフィルム３４が押接されるようにして樹脂成形する。突起電極２０の突端部２０ａと半導体素子１４の裏面がフィルム３４によって被覆されることによって、これらの表面に樹脂１２ａが付着せずに樹脂成形される。
図１に示す半導体装置１００では、半導体素子１４の裏面が樹脂成形部１２によって被覆されていることにより、半導体素子１４が樹脂成形部１２によって保護され、半導体素子１４の裏面が露出している場合にくらべて半導体装置１００の保形性が向上するという利点がある。
これに対して、図４に示す半導体装置１０２の場合は、半導体素子１４の裏面が樹脂成形部１２の外面に露出しているから、半導体装置１００からの熱放散性が良好になるという利点と、半導体素子１４の裏面が樹脂によって被覆されないから、半導体装置１０２の全体の厚さが薄くなり、半導体装置をコンパクトに形成できるという利点がある。
（第２の実施の形態）
図５は、本発明に係る半導体装置の第２の実施の形態の構成とその製造方法を示す。本実施形態の半導体装置１０３は、配線１６上に形成する突起電極２２をめっきによりポスト状に形成したことを特徴とする。樹脂成形部１２に半導体素子１４が内蔵され、半導体素子１４がフリップチップ接続によって電極１６ａに接続され、樹脂成形部１２の一方の面である下面と面一に配線１６の外面が露出する形態は第１の実施の形態と同様である。突起電極２２の銅ポスト２２ａの端面には金めっき２２ｂが被覆され、突起電極２２の頂部が樹脂成形部１２の外面から突出している。
図５（ｂ）〜（ｃ）は、突起電極２２を備えた半導体装置１０３の製造工程を示す。
図５（ｂ）は、金属基板３０の表面に所定のパターンに配線１６を形成した後、金属基板３０の表面をレジスト４０により被覆し、露光および現像操作により、配線１６上の突起電極２２を形成する部位に凹穴４２を形成し、電解銅めっきにより凹穴４２に銅めっきを盛り上げて銅ポスト２２ａを形成し、さらに銅ポスト２２ａの表面に金めっき２２ｂを施した状態を示す。
銅ポスト２２ａは突起電極２２として所要の高さに形成するから、レジスト４０は銅ポスト２２ａの高さよりも若干厚く形成する。凹穴４２は、レジスト４０を露光および現像して、内底面に配線１６が露出するように形成する。金めっき２２ｂは銅ポスト２２ａの保護めっきとして施すものであり、耐蝕性が得られる程度の厚さに形成すればよい。
金属基板３０の表面に配線１６を形成する方法は、第１の実施の形態におけると同様である。
突起電極２２を形成した後、レジスト４０を溶解して除去し、次いで、金属基板３０上に半導体素子１４を搭載する。図５（ｃ）は、フリップチップ接続によって半導体素子１４を搭載した状態を示す。半導体素子１４を搭載する方法も第１の実施の形態において説明したと同様に、フリップチップ接続に限定されるものではない。
次いで、樹脂成形金型３２ａ、３２ｂにより半導体素子１４を搭載した金属基板３０をクランプして樹脂成形する。図５（ｄ）が、樹脂成形している状態を示す。樹脂成形金型３２ａに形成したキャビティの内面を樹脂成形用のフィルム３４により被覆し、ワークをクランプした際に、突起電極２２の頂部がフィルム３４に没入されるようにして樹脂成形する。突起電極２２の頂部がフィルム３４に没入することにより、突起電極２２の頂部に樹脂１２ａを付着させずに樹脂成形することができ、樹脂成形部１２の外面に突起電極２２の頂部が露出して突出した状態に樹脂成形される。
樹脂成形後、金属基板３０を溶解して除去することにより、図５（ａ）に示す半導体装置１０３が得られる。
本実施形態の半導体装置１０３では突起電極２２を銅ポストによって形成したことにより、突起電極２２の電気抵抗値を低くすることができる。
（第３の実施の形態）
図６は、本発明に係る半導体装置の第３の実施の形態の構成とその製造方法を示す。本実施形態の半導体装置１０４は、突起電極２３をワイヤを折曲して形成したことを特徴とする。樹脂成形部１２の内部に半導体素子１４を内蔵した構成等については、上述した各実施の形態と同様である。
本実施形態の半導体装置１０４において形成した突起電極２３は、図６（ａ）に示すように、金属線を山形（ループ状）に折曲させて配線１６上に起立するように設け、山形に折曲した突起電極２３の頂部が、樹脂成形部１２の外面から突出するように形成されている。
図６（ｂ）〜（ｃ）に、本実施形態の半導体装置１０４の製造方法を示す。
図６（ｂ）は、金属基板３０の表面に配線１６を所定のパターンに形成した後、配線１６の上に突起電極２３を形成した状態を示す。突起電極２３は、ワイヤボンディング法によって形成できる。たとえば、金属線として金線を使用し、金線の一端を配線１６上にボンディングした後、キャピラリの先端を山形のループ状に移動させて他端を配線１６上にボンディングすることによって、図６（ｂ）に示すような山形の形状に形成することができる。ワイヤボンディング法では、ループの高さや形態を調節することが可能であり、所定の高さのループ（山形）となるようにボンディング条件を設定して突起電極２３を形成することができる。
図６（ｃ）は、突起電極２３を形成した金属基板３０上に半導体素子１４をフリップチップ接続によって搭載した状態を示す。半導体素子１４に形成されたバンプ１９を配線１６の電極１６ａに位置合わせして接合する。
なお、半導体素子１４をワイヤボンディングによって金属基板３０に搭載する場合には、金属基板３０上に半導体素子１４を接着した後、ワイヤボンディングによって半導体素子１４と配線１６の電極１６ａとの間を接続する際に、同一の工程で突起電極２３を形成することも可能である。この場合には、突起電極２３を形成する工程を効率的に行うことができるという利点がある。
図６（ｄ）は、突起電極２３を形成して半導体素子１４を搭載した金属基板３０を樹脂成形金型３２ａ、３２ｂによりクランプして樹脂成形している状態である。前述した実施形態と同様に樹脂成形金型３２ａのキャビティの内面を樹脂成形用のフィルム３４により被覆し、突起電極２３の頂部をフィルム３４に没入させて樹脂成形する。
これによって、樹脂成形部１２の外面から突起電極２３の頂部が露出した状態で突出して樹脂成形される。樹脂成形後、金属基板３０を除去することにより、図６（ａ）に示す半導体装置１０４が得られる。
（第４の実施の形態）
図７は、本発明に係る半導体装置の第４の実施の形態の構成とその製造方法を示す。本実施形態の半導体装置１０５は、突起電極２４として銅ボールもしくは球状に形成した樹脂コアの表面に銅等の導電材を被着した導電ボール体を使用したことを特徴とする。
図７（ａ）に示すように、本実施形態の半導体装置１０５では、配線１６上に導電ボール体によって形成した突起電極２４を接合し、突起電極２４の上部を外部に露出させ、樹脂成形部１２の外面から突出させて形成している。半導体装置１０５の他の構成は、上述した各実施形態の半導体装置と同様である。
図７（ｂ）〜（ｄ）は、本発明に係る半導体装置１０５の製造方法を示す。図７（ｂ）に示すように、所定パターンの配線１６を形成した金属基板３０に突起電極２４を接合した後、図７（ｃ）に示すように、金属基板３０に半導体素子１４をフリップチップ接続によって搭載する。なお、突起電極２４を配線１６に接合する工程と、半導体素子１４を金属基板３０に搭載する工程とは、工程順を逆にすることもできる。上述した他の実施の形態においても同様である。
金属基板３０に突起電極２４を接合し、半導体素子１４を搭載した後、図７（ｄ）に示すように、樹脂成形金型３２ａ、３２ｂによりクランプして樹脂成形する。この樹脂成形工程においては、樹脂成形用のフィルム３４に突起電極２４の上部を部分的に没入させ、成形用の樹脂１２ａが突起電極２４の外面に侵入しないようにして樹脂成形する。
樹脂成形後、金属基板３０を除去することによって、図７（ａ）に示す半導体装置１０５が得られる。
本実施形態の半導体装置１０５は突起電極２４にはんだボール等の導電ボール体を用いたことにより、突起電極２４の高さを高精度に揃えることができるという利点がある。
（第５の実施の形態）
図８（ａ）は、本発明に係る半導体装置の第５の実施の形態の構成を示す。本実施の形態の半導体装置１０６は、２枚の半導体素子１４ａ、１４ｂを積み重ねて搭載している。各々の半導体素子１４ａ、１４ｂと配線１６とはワイヤボンディングによって電気的に接続され、ボンディングワイヤ５０と突起電極２０が樹脂成形部１２に封止されている。
突起電極２０は、第１の実施の形態と同様にボールボンディングによって形成され、突起電極２０の突端部２０ａが樹脂成形部１２の外部に露出した状態で突出している。
図８（ｂ）は、本実施形態の半導体装置１０６の製造工程において、樹脂成形金型３２ａ、３２ｂによりワークをクランプして樹脂成形している状態を示す。半導体素子１４ａ、１４ｂは接着剤層５２により金属基板３０に接着支持され、また半導体素子間が接着されている。
樹脂成形用のフィルム３４に突起電極２０の突端部２０ａを部分的に没入させて樹脂成形することにより、樹脂成形部１２の外面に突端部２０ａを露出させた状態で突出させて樹脂成形することができる。樹脂成形後、金属基板３０を溶解して除去することにより、図８（ａ）に示す、半導体素子１４ａ、１４ｂが２段に積み重ねて搭載され、半導体素子１４ａ、１４ｂと配線１６とが電気的に接続され、樹脂成形部１２の外面に樹脂成形部１２と面一に配線１６が露出して形成された半導体装置１０６が得られる。
なお、半導体素子は３段以上に積み重ねて搭載することも可能である。また、下段の半導体素子１４ａについてはフリップチップ接続によって搭載し、上段の半導体素子１４ｂはワイヤボンディング接続によって搭載するといったように複合化した搭載方法によることも可能である。また、突起電極として、ボールボンディングによる突起電極２０に替えて、上記各実施形態で使用した突起電極２２、２３、２４とすることもできる。
（第６の実施の形態）
図９（ａ）は、本発明に係る半導体装置の第６の実施の形態の構成を示す。本実施の形態の半導体装置１０７は、半導体素子１４と配線１６とを接続するボンディングワイヤを突起電極２５と兼用する形態としたことを特徴とする。
図９（ａ）において、半導体素子１４と配線とはボンディングワイヤ２５ａを介して接続されているが、ボンディングワイヤ２５ａを山形（ループ状）に折曲した形態にワイヤボンディングし、ボンディングワイヤ２５ａによって突起電極２５とする。突起電極２５は、前述した各実施形態の半導体装置と同様に樹脂成形部１２の外面に上部が露出して形成されている。
なお、配線１６は樹脂成形部１２の外面（下面）に露出するが、半導体装置１０７を積み重ねた際に上下段の半導体装置が突起電極２５を介して電気的に接続されるように、配線１６と突起電極２５の平面配置位置が重複するように形成される。
図９（ｂ）は、本実施形態の半導体装置１０７の製造工程において、樹脂成形金型３２ａ、３２ｂによりワークをクランプして樹脂成形している状態を示す。半導体素子１４は接着剤層５２により金属基板３０に接着支持され、突起電極２５の上部が樹脂成形用のフィルム３４に没入して樹脂成形される様子を示す。
これによって、樹脂成形部１２の外面に突起電極２５の上部を露出させ、樹脂成形部１２の外面から突起電極２５の上部をわずかに突出させて樹脂成形することができる。樹脂成形後、金属基板３０を溶解して除去することにより、樹脂成形部１２の外面（下面）に樹脂成形部１２の外面と面一に配線１６が露出した半導体装置１０７が得られる。
（第７の実施の形態）
図１０は、本発明に係る半導体装置の第７の実施の形態の構成を示す。本実施の形態の半導体装置１０８は、ボールボンディングによって形成した突起電極２０に加えて、半導体素子１４に形成されているバンプ１９を半導体装置間での接続用に利用する構成としたことを特徴とする。
すなわち、半導体素子１４を樹脂成形部１２に内蔵する際に、半導体素子１４のバンプ１９が樹脂成形部１２の外面（上面）から突出する向きとなるように半導体素子１４を配置し、樹脂成形部１２の外面からバンプ１９の突端部１９ａを突出させて樹脂成形したことを特徴とする。樹脂成形部１２では上面に突起電極２０の突端部２０ａが突出するとともに、半導体素子１４のバンプ１９の突端部１９ａが突出し、樹脂成形部１２の下面に配線１６が樹脂成形部１２の外面と面一に露出する。
図１０（ｂ）は、本実施形態の半導体装置１０８を形成する方法を示す。半導体素子１４は金属基板３０上に接着剤層５２により裏面（バンプ１９が形成され面とは反対側の面）を接着して支持され、バンプ１９を上向きとした状態で樹脂成形金型３２ａ、３２ｂによってクランプされる。樹脂成形金型３２ａ、３２ｂによりワークがクランプされる際に、突起電極２０の突端部２０ａとバンプ１９の突端部１９ａを樹脂成形用のフィルム３４に没入させてキャビティに樹脂１２ａを充填することにより、樹脂成形部１２の外面から突起電極２０の突端部２０ａとバンプ１９の突端部１９ａを突出させて樹脂成形することができる。
樹脂成形後、金属基板３０を溶解して除去することにより、図１０に示す半導体装置１０８が得られる。
（半導体装置の組立て例）
図１１、１２に、上述した各実施形態において示した半導体装置を積み重ねて形成した半導体装置の組立て例を示す。
図１１（ａ）は、図１に示した半導体装置１００を２段に積み重ねて形成した例であり、図１１（ｂ）は半導体装置１００を３段に積み重ねて形成した例である。半導体装置１００の樹脂成形部１２の外面に突起電極２０の突端部２０ａが突出しているから、段間に接着剤層６０を介して半導体装置１００を積み重ねるようにすることによって、下段の半導体装置１００に形成されている突起電極２０と上段の半導体装置１００の配線１６とが当接して電気的に接続される。
接着剤層６０としては、単なる絶縁材からなるもの、異方性導電性樹脂からなる等が使用できる。絶縁材からなる接着剤層６０によって接合する場合は、上段の半導体装置１００の配線１６に突起電極２０の突端部２０ａが確実に当接するようにして接合する。異方導電性樹脂からなる接着剤層６０を使用する場合は、突起電極２０の突端部２０ａが形成された部位で選択的に配線１６と電気的に接続される。
半導体装置１００に設けられている突起電極２０と配線１６とは、図１１（ａ）、（ｂ）に示すように、平面配置位置が重複する配置に設定されているから、半導体装置１００を位置合わせして積み重ねるようにすることによって、段間で相互に接触し、電気的に接続された状態で組み立てられる。
図１１（ａ）、（ｂ）は半導体装置１００の向きを同一にして積み重ねた例であるが、図１１（ｃ）は、半導体装置１００を逆向き、すなわち上段と下段の半導体装置１００の突起電極２０の突端部２０ａを対向させて積み重ねることによって組み立てた例である。この場合は、上段と下段の半導体装置１００は突起電極２０の突端部２０ａが当接して電気的に接続される。
図１２（ａ）は、図６に示した半導体装置１０４を積み重ねて組み立てた例である。突起電極２３はワイヤを山形のループ状に形成したものであり、山形に形成されたワイヤの上部が樹脂成形部１２から突出することにより、半導体装置１０４を積み重ねることにより、上段の配線１６に突起電極２３の突出部が当接（接触）して相互に電気的に接続された状態で組み立てられる。
図１２（ｂ）は、図１０に示した半導体装置１０８を積み重ねて組み立てた例である。半導体装置１０８では、半導体装置１０８を積み重ねた際に突起電極２０により上段の配線１６に突起電極２０が当接して電気的に接続されるとともに、下段の半導体装置１０８の半導体素子１４と上段の半導体装置１４とが相互に電気的に接続される。
図１１、１２に示したように、本発明に係る半導体装置によれば、半導体装置の樹脂成形部１２の外面に突起電極の突端部を突出させて形成したことによって、半導体装置を積み重ねるだけで簡単に半導体装置相互の電気的導通をとって組み立てることが可能になり、組み立て作業が容易になるととともに、平板状に形成された樹脂成形部１２に半導体素子１４を内蔵した形態に形成したことによって、半導体装置を積み重ねた場合でも薄形にコンパクトに形成することが可能になる。
本発明に係る半導体装置の第１の実施の形態の構成を示す断面図（ａ）、および平面図（ｂ）である。 第１の実施の形態の半導体装置の製造工程を示す説明図である。 第１の実施の形態の半導体装置の変形例を示す断面図である。 第１の実施の形態の半導体装置の他の変形例を示す断面図（ａ）、および製造方法を示す説明図（ｂ）である。 半導体装置の第２の実施の形態の構成とその製造工程を示す説明図である。 半導体装置の第３の実施の形態の構成とその製造工程を示す説明図である。 半導体装置の第４の実施の形態の構成とその製造工程を示す説明図である。 半導体装置の第５の実施の形態の構成とその製造工程を示す説明図である。 半導体装置の第６の実施の形態の構成とその製造工程を示す説明図である。 半導体装置の第７の実施の形態の構成とその製造工程を示す説明図である。 半導体装置を積み重ねて組み立てた例を示す断面図である。 半導体装置を積み重ねて組み立てた例を示す断面図である。
符号の説明
１２ 樹脂成形部
１２ａ 樹脂
１４、１４ａ、１４ｂ 半導体素子
１６ 配線
１６ａ 電極
１８ アンダーフィル樹脂
１９ バンプ
１９ａ 突端部
２０、２２、２３、２４、２５ 突起電極
２０ａ 突端部
２１ ボールバンプ
２２ａ 銅ポスト
２２ｂ 金めっき
３０ 金属基板
３２、３２ａ、３２ｂ 樹脂成形金型
３４ フィルム
４０ レジスト
５２ 接着剤層
６０ 接着剤層
１００、１０１、１０２、１０３、１０４、１０５、１０６、１０７、１０８ 半導体装置

Claims (17)

  1. 平板状に成形された樹脂成形部に半導体素子が内蔵された半導体装置であって、
    前記樹脂成形部の一方の面には、前記半導体素子に電気的に接続された配線が、内面側を前記樹脂成形部に封止され、外面が前記樹脂成形部に面一に露出して設けられ、
    前記半導体素子の平面領域の外側において、前記配線上に前記樹脂成形部を厚さ方向に貫通する突起電極が設けられ、
    該突起電極の突端部が前記樹脂成形部の他方の面から突出していることを特徴とする半導体装置。
  2. 前記半導体素子は、フリップチップ接続により前記配線と電気的に接続して搭載され、該半導体素子の裏面が前記樹脂成形部の外面と面一に露出していることを特徴とする請求項１記載の半導体装置。
  3. 前記半導体素子は、フリップチップ接続により前記配線と電気的に接続して搭載され、前記突起電極は、前記半導体素子の平面領域内から外側に引き出された配線の引出し端に配置されていることを特徴とする請求項１または２記載の半導体装置。
  4. 前記半導体素子は、ワイヤボンディング接続により前記配線と電気的に接続して搭載されていることを特徴とする請求項１記載の半導体装置。
  5. 前記半導体素子は、前記樹脂成形部に複数段に積み重ねて内蔵されていることを特徴とする請求項１〜４のいずれか一項記載の半導体装置。
  6. 前記突起電極は、ボールボンディング法によって形成されたボールバンプとして形成されていることを特徴とする請求項１〜５のいずれか一項記載の半導体装置。
  7. 前記ボールバンプは、複数段に積み重ねて形成されていることを特徴とする請求項６記載の半導体装置。
  8. 前記突起電極は、前記配線上にポスト状にめっきして形成されていることを特徴とする請求項１〜５のいずれか一項記載の半導体装置。
  9. 前記突起電極は、ワイヤボンディング法により金属ワイヤを山形のループ状に折曲して形成されていることを特徴とする請求項１〜５のいずれか一項記載の半導体装置。
  10. 前記突起電極は、導電ボール体を前記配線に接合して形成されていることを特徴とする請求項１〜５のいずれか一項記載の半導体装置。
  11. 前記樹脂成形部に内蔵された半導体素子に設けられたバンプが、前記樹脂成形部の他方の面から突出していることを特徴とする請求項１〜１０のいずれか一項記載の半導体装置。
  12. 請求項１記載の半導体装置を、複数段に積み重ねて組み立てられた半導体装置であって、
    前記半導体装置が同一の向きに積み重ねて一体化され、
    隣接段の一方の半導体装置の配線と他方の半導体装置の突端部とが接触して、段間での電気的導通が図られていることを特徴とする半導体装置。
  13. 請求項１記載の半導体装置を、複数段に積み重ねて組み立てられた半導体装置であって、
    前記半導体装置が前記突起電極の突端部を対向させる向きに積み重ねて一体化され、
    前記突起電極の突端部を相互に当接して半導体装置の電気的導通が図られていることを特徴とする半導体装置。
  14. 請求項１１記載の半導体装置を、複数段に積み重ねて組み立てられた半導体装置であって、
    前記半導体装置が同一の向きに積み重ねて一体化され、
    隣接段の一方の半導体装置の配線と他方の半導体装置の突端部とが接触して半導体装置の電気的導通が図られるとともに、前記バンプを介して段間で前記半導体素子を介して電気的導通が図られていることを特徴とする半導体装置。
  15. 金属基板に所定のパターンに配線を形成する工程と、
    該配線に電気的に接続して半導体素子を搭載する工程と、
    前記配線上に突起電極を形成する工程と、
    前記半導体素子、配線および突起電極を内包するキャビティが形成された樹脂成形金型により前記金属基板をクランプし、前記キャビティに樹脂を充填して、前記半導体素子、配線および突起電極を封止して樹脂成形する工程と、
    樹脂成形後に前記金属基板のみを除去する工程とを備えた半導体装置の製造方法であって、
    前記樹脂成形金型により樹脂成形する際に、前記キャビティの内面を樹脂成形用のフィルムにより被覆し、前記フィルムに前記突起電極の突端部を没入させた状態で前記キャビティに樹脂を充填して、前記突端部に樹脂を付着させることなく樹脂成形することを特徴とする半導体装置の製造方法。
  16. 前記樹脂成形金型により樹脂成形する際に、前記キャビティの内面を樹脂成形用のフィルムにより被覆し、前記フィルムに前記突起電極の突端部を没入させ、前記半導体素子の裏面に前記フィルムを押接させた状態で前記キャビティに樹脂を充填して、前記突端部および前記半導体素子の裏面に樹脂を付着させることなく樹脂成形することを特徴とする請求項１５記載の半導体装置の製造方法。
  17. 前記樹脂成形後に前記金属基板を除去する際に、前記配線を侵すことなく前記金属基板のみを選択的に化学的に溶解除去することを特徴とする請求項１５または１６記載の半導体装置の製造方法。
JP2007154126A 2007-06-11 2007-06-11 半導体装置およびその製造方法 Pending JP2008306128A (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2007154126A JP2008306128A (ja) 2007-06-11 2007-06-11 半導体装置およびその製造方法
TW097120691A TW200849551A (en) 2007-06-11 2008-06-04 Semiconductor device, manufacturing method thereof, and semiconductor device product
US12/134,668 US20080303153A1 (en) 2007-06-11 2008-06-06 Semiconductor device, manufacturing method thereof, and semiconductor device product
KR1020080053689A KR20080108908A (ko) 2007-06-11 2008-06-09 반도체 장치, 그 제조 방법 및 반도체 장치 제품

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007154126A JP2008306128A (ja) 2007-06-11 2007-06-11 半導体装置およびその製造方法

Publications (1)

Publication Number Publication Date
JP2008306128A true JP2008306128A (ja) 2008-12-18

Family

ID=40095095

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007154126A Pending JP2008306128A (ja) 2007-06-11 2007-06-11 半導体装置およびその製造方法

Country Status (4)

Country Link
US (1) US20080303153A1 (ja)
JP (1) JP2008306128A (ja)
KR (1) KR20080108908A (ja)
TW (1) TW200849551A (ja)

Cited By (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011243922A (ja) * 2010-05-21 2011-12-01 Murata Mfg Co Ltd 電子部品モジュールの製造方法
JP2012513109A (ja) * 2008-12-19 2012-06-07 トロワデー、プリュ 表面実装用電子モジュールのウェハスケール製造の方法
JP2014513439A (ja) * 2011-05-03 2014-05-29 テッセラ，インコーポレイテッド 封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ
JP2015517745A (ja) * 2012-05-22 2015-06-22 インヴェンサス・コーポレイション ワイヤボンド相互接続を用いた基板レス積層可能パッケージ
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9553076B2 (en) 2010-07-19 2017-01-24 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US9570416B2 (en) 2004-11-03 2017-02-14 Tessera, Inc. Stacked packaging improvements
US9570382B2 (en) 2010-07-19 2017-02-14 Tessera, Inc. Stackable molded microelectronic packages
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US9615456B2 (en) 2012-12-20 2017-04-04 Invensas Corporation Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US9691679B2 (en) 2012-02-24 2017-06-27 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US9761558B2 (en) 2011-10-17 2017-09-12 Invensas Corporation Package-on-package assembly with wire bond vias
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9984901B2 (en) 2005-12-23 2018-05-29 Tessera, Inc. Method for making a microelectronic assembly having conductive elements
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires

Families Citing this family (25)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8106496B2 (en) * 2007-06-04 2012-01-31 Stats Chippac, Inc. Semiconductor packaging system with stacking and method of manufacturing thereof
TW200903756A (en) * 2007-06-18 2009-01-16 Samsung Electronics Co Ltd Semiconductor chip package, semiconductor package including semiconductor chip package, and method of fabricating semiconductor package
JP5333353B2 (ja) * 2010-06-14 2013-11-06 住友金属鉱山株式会社 半導体素子搭載用基板及びその製造方法
US8553420B2 (en) 2010-10-19 2013-10-08 Tessera, Inc. Enhanced stacked microelectronic assemblies with central contacts and improved thermal characteristics
KR101075241B1 (ko) 2010-11-15 2011-11-01 테세라, 인코포레이티드 유전체 부재에 단자를 구비하는 마이크로전자 패키지
US20120146206A1 (en) 2010-12-13 2012-06-14 Tessera Research Llc Pin attachment
US8952516B2 (en) 2011-04-21 2015-02-10 Tessera, Inc. Multiple die stacking for two or more die
US8304881B1 (en) 2011-04-21 2012-11-06 Tessera, Inc. Flip-chip, face-up and face-down wirebond combination package
US9013033B2 (en) 2011-04-21 2015-04-21 Tessera, Inc. Multiple die face-down stacking for two or more die
US8928153B2 (en) 2011-04-21 2015-01-06 Tessera, Inc. Flip-chip, face-up and face-down centerbond memory wirebond assemblies
US8970028B2 (en) 2011-12-29 2015-03-03 Invensas Corporation Embedded heat spreader for package with multiple microelectronic elements and face-down connection
US8633576B2 (en) 2011-04-21 2014-01-21 Tessera, Inc. Stacked chip-on-board module with edge connector
US8618659B2 (en) 2011-05-03 2013-12-31 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US9349706B2 (en) 2012-02-24 2016-05-24 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
KR101930689B1 (ko) 2012-05-25 2018-12-19 삼성전자주식회사 반도체 장치
US8975738B2 (en) 2012-11-12 2015-03-10 Invensas Corporation Structure for microelectronic packaging with terminals on dielectric mass
US9023691B2 (en) 2013-07-15 2015-05-05 Invensas Corporation Microelectronic assemblies with stack terminals coupled by connectors extending through encapsulation
US8883563B1 (en) 2013-07-15 2014-11-11 Invensas Corporation Fabrication of microelectronic assemblies having stack terminals coupled by connectors extending through encapsulation
US9034696B2 (en) 2013-07-15 2015-05-19 Invensas Corporation Microelectronic assemblies having reinforcing collars on connectors extending through encapsulation
US9082753B2 (en) 2013-11-12 2015-07-14 Invensas Corporation Severing bond wire by kinking and twisting
US9087815B2 (en) 2013-11-12 2015-07-21 Invensas Corporation Off substrate kinking of bond wire
JP6130312B2 (ja) * 2014-02-10 2017-05-17 新光電気工業株式会社 半導体装置及びその製造方法
US9214454B2 (en) 2014-03-31 2015-12-15 Invensas Corporation Batch process fabrication of package-on-package microelectronic assemblies
US9646917B2 (en) 2014-05-29 2017-05-09 Invensas Corporation Low CTE component with wire bond interconnects
DE102015008503A1 (de) * 2015-07-03 2017-01-05 TE Connectivity Sensors Germany GmbH Elektrisches Bauteil und Herstellungsverfahren zum Herstellen eines solchen elektrischen Bauteils

Family Cites Families (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7190080B1 (en) * 2000-10-13 2007-03-13 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal pillar
US7262082B1 (en) * 2000-10-13 2007-08-28 Bridge Semiconductor Corporation Method of making a three-dimensional stacked semiconductor package with a metal pillar and a conductive interconnect in an encapsulant aperture
US7009297B1 (en) * 2000-10-13 2006-03-07 Bridge Semiconductor Corporation Semiconductor chip assembly with embedded metal particle
US6459148B1 (en) * 2000-11-13 2002-10-01 Walsin Advanced Electronics Ltd QFN semiconductor package
JP4014912B2 (ja) * 2001-09-28 2007-11-28 株式会社ルネサステクノロジ 半導体装置
US6798057B2 (en) * 2002-11-05 2004-09-28 Micron Technology, Inc. Thin stacked ball-grid array package
JP4093018B2 (ja) * 2002-11-08 2008-05-28 沖電気工業株式会社 半導体装置及びその製造方法
US6815254B2 (en) * 2003-03-10 2004-11-09 Freescale Semiconductor, Inc. Semiconductor package with multiple sides having package contacts
KR20050001159A (ko) * 2003-06-27 2005-01-06 삼성전자주식회사 복수개의 플립 칩들을 갖는 멀티칩 패키지 및 그 제조방법
US7615856B2 (en) * 2004-09-01 2009-11-10 Sanyo Electric Co., Ltd. Integrated antenna type circuit apparatus
JP2006119042A (ja) * 2004-10-22 2006-05-11 Oki Electric Ind Co Ltd 加速度センサチップパッケージ及びその製造方法
US7446419B1 (en) * 2004-11-10 2008-11-04 Bridge Semiconductor Corporation Semiconductor chip assembly with welded metal pillar of stacked metal balls
US7560309B1 (en) * 2005-07-26 2009-07-14 Marvell International Ltd. Drop-in heat sink and exposed die-back for molded flip die package
WO2007049376A1 (ja) * 2005-10-27 2007-05-03 Murata Manufacturing Co., Ltd. 高周波モジュール
US7989707B2 (en) * 2005-12-14 2011-08-02 Shinko Electric Industries Co., Ltd. Chip embedded substrate and method of producing the same
JP2007194436A (ja) * 2006-01-19 2007-08-02 Elpida Memory Inc 半導体パッケージ、導電性ポスト付き基板、積層型半導体装置、半導体パッケージの製造方法及び積層型半導体装置の製造方法
US8598717B2 (en) * 2006-12-27 2013-12-03 Spansion Llc Semiconductor device and method for manufacturing the same
US7656031B2 (en) * 2007-02-05 2010-02-02 Bridge Semiconductor Corporation Stackable semiconductor package having metal pin within through hole of package

Cited By (63)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9570416B2 (en) 2004-11-03 2017-02-14 Tessera, Inc. Stacked packaging improvements
US9984901B2 (en) 2005-12-23 2018-05-29 Tessera, Inc. Method for making a microelectronic assembly having conductive elements
JP2012513109A (ja) * 2008-12-19 2012-06-07 トロワデー、プリュ 表面実装用電子モジュールのウェハスケール製造の方法
JP2011243922A (ja) * 2010-05-21 2011-12-01 Murata Mfg Co Ltd 電子部品モジュールの製造方法
US9553076B2 (en) 2010-07-19 2017-01-24 Tessera, Inc. Stackable molded microelectronic packages with area array unit connectors
US10128216B2 (en) 2010-07-19 2018-11-13 Tessera, Inc. Stackable molded microelectronic packages
US9570382B2 (en) 2010-07-19 2017-02-14 Tessera, Inc. Stackable molded microelectronic packages
US10062661B2 (en) 2011-05-03 2018-08-28 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
JP2014513439A (ja) * 2011-05-03 2014-05-29 テッセラ，インコーポレイテッド 封止表面に至るワイヤボンドを有するパッケージ・オン・パッケージアセンブリ
US10593643B2 (en) 2011-05-03 2020-03-17 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11424211B2 (en) 2011-05-03 2022-08-23 Tessera Llc Package-on-package assembly with wire bonds to encapsulation surface
US9691731B2 (en) 2011-05-03 2017-06-27 Tessera, Inc. Package-on-package assembly with wire bonds to encapsulation surface
US11735563B2 (en) 2011-10-17 2023-08-22 Invensas Llc Package-on-package assembly with wire bond vias
US9761558B2 (en) 2011-10-17 2017-09-12 Invensas Corporation Package-on-package assembly with wire bond vias
US10756049B2 (en) 2011-10-17 2020-08-25 Invensas Corporation Package-on-package assembly with wire bond vias
US11189595B2 (en) 2011-10-17 2021-11-30 Invensas Corporation Package-on-package assembly with wire bond vias
US9842745B2 (en) 2012-02-17 2017-12-12 Invensas Corporation Heat spreading substrate with embedded interconnects
US9691679B2 (en) 2012-02-24 2017-06-27 Invensas Corporation Method for package-on-package assembly with wire bonds to encapsulation surface
US9953914B2 (en) 2012-05-22 2018-04-24 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10510659B2 (en) 2012-05-22 2019-12-17 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
US10170412B2 (en) 2012-05-22 2019-01-01 Invensas Corporation Substrate-less stackable package with wire-bond interconnect
JP2015517745A (ja) * 2012-05-22 2015-06-22 インヴェンサス・コーポレイション ワイヤボンド相互接続を用いた基板レス積層可能パッケージ
US9391008B2 (en) 2012-07-31 2016-07-12 Invensas Corporation Reconstituted wafer-level package DRAM
US9917073B2 (en) 2012-07-31 2018-03-13 Invensas Corporation Reconstituted wafer-level package dram with conductive interconnects formed in encapsulant at periphery of the package
US10297582B2 (en) 2012-08-03 2019-05-21 Invensas Corporation BVA interposer
US9502390B2 (en) 2012-08-03 2016-11-22 Invensas Corporation BVA interposer
US9615456B2 (en) 2012-12-20 2017-04-04 Invensas Corporation Microelectronic assembly for microelectronic packaging with bond elements to encapsulation surface
US9601454B2 (en) 2013-02-01 2017-03-21 Invensas Corporation Method of forming a component having wire bonds and a stiffening layer
US10460958B2 (en) 2013-08-07 2019-10-29 Invensas Corporation Method of manufacturing embedded packaging with preformed vias
US9685365B2 (en) 2013-08-08 2017-06-20 Invensas Corporation Method of forming a wire bond having a free end
US10008477B2 (en) 2013-09-16 2018-06-26 Invensas Corporation Microelectronic element with bond elements to encapsulation surface
US9852969B2 (en) 2013-11-22 2017-12-26 Invensas Corporation Die stacks with one or more bond via arrays of wire bond wires and with one or more arrays of bump interconnects
US10290613B2 (en) 2013-11-22 2019-05-14 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10026717B2 (en) 2013-11-22 2018-07-17 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US10629567B2 (en) 2013-11-22 2020-04-21 Invensas Corporation Multiple plated via arrays of different wire heights on same substrate
US9728527B2 (en) 2013-11-22 2017-08-08 Invensas Corporation Multiple bond via arrays of different wire heights on a same substrate
US9583411B2 (en) 2014-01-17 2017-02-28 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10529636B2 (en) 2014-01-17 2020-01-07 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US11404338B2 (en) 2014-01-17 2022-08-02 Invensas Corporation Fine pitch bva using reconstituted wafer with area array accessible for testing
US9837330B2 (en) 2014-01-17 2017-12-05 Invensas Corporation Fine pitch BVA using reconstituted wafer with area array accessible for testing
US10381326B2 (en) 2014-05-28 2019-08-13 Invensas Corporation Structure and method for integrated circuits packaging with increased density
US9947641B2 (en) 2014-05-30 2018-04-17 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9412714B2 (en) 2014-05-30 2016-08-09 Invensas Corporation Wire bond support structure and microelectronic package including wire bonds therefrom
US9735084B2 (en) 2014-12-11 2017-08-15 Invensas Corporation Bond via array for thermal conductivity
US10806036B2 (en) 2015-03-05 2020-10-13 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US9888579B2 (en) 2015-03-05 2018-02-06 Invensas Corporation Pressing of wire bond wire tips to provide bent-over tips
US10008469B2 (en) 2015-04-30 2018-06-26 Invensas Corporation Wafer-level packaging using wire bond wires in place of a redistribution layer
US9761554B2 (en) 2015-05-07 2017-09-12 Invensas Corporation Ball bonding metal wire bond wires to metal pads
US10559537B2 (en) 2015-10-12 2020-02-11 Invensas Corporation Wire bond wires for interference shielding
US10490528B2 (en) 2015-10-12 2019-11-26 Invensas Corporation Embedded wire bond wires
US10115678B2 (en) 2015-10-12 2018-10-30 Invensas Corporation Wire bond wires for interference shielding
US11462483B2 (en) 2015-10-12 2022-10-04 Invensas Llc Wire bond wires for interference shielding
US9812402B2 (en) 2015-10-12 2017-11-07 Invensas Corporation Wire bond wires for interference shielding
US10332854B2 (en) 2015-10-23 2019-06-25 Invensas Corporation Anchoring structure of fine pitch bva
US10181457B2 (en) 2015-10-26 2019-01-15 Invensas Corporation Microelectronic package for wafer-level chip scale packaging with fan-out
US9911718B2 (en) 2015-11-17 2018-03-06 Invensas Corporation ‘RDL-First’ packaged microelectronic device for a package-on-package device
US10043779B2 (en) 2015-11-17 2018-08-07 Invensas Corporation Packaged microelectronic device for a package-on-package device
US9659848B1 (en) 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US10325877B2 (en) 2015-12-30 2019-06-18 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US9984992B2 (en) 2015-12-30 2018-05-29 Invensas Corporation Embedded wire bond wires for vertical integration with separate surface mount and wire bond mounting surfaces
US10658302B2 (en) 2016-07-29 2020-05-19 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US9935075B2 (en) 2016-07-29 2018-04-03 Invensas Corporation Wire bonding method and apparatus for electromagnetic interference shielding
US10299368B2 (en) 2016-12-21 2019-05-21 Invensas Corporation Surface integrated waveguides and circuit structures therefor

Also Published As

Publication number Publication date
US20080303153A1 (en) 2008-12-11
KR20080108908A (ko) 2008-12-16
TW200849551A (en) 2008-12-16

Similar Documents

Publication Publication Date Title
JP2008306128A (ja) 半導体装置およびその製造方法
US7495179B2 (en) Components with posts and pads
CN103367300B (zh) 引线框、半导体装置以及引线框的制造方法
JP5341337B2 (ja) 半導体装置及びその製造方法
TWI611535B (zh) 半導體裝置
CN104685622A (zh) Bva中介结构
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
US7772689B2 (en) Semiconductor package with a conductive post and wiring pattern
TW201209991A (en) Stackable molded microelectronic packages with area array unit connectors
JP2008277362A (ja) 半導体装置およびその製造方法
TWI666737B (zh) 佈線基板、製造佈線基板之方法及電子組件裝置
CN205609512U (zh) 半导体封装体
JP2008211073A (ja) 半導体パッケージ及びその製造方法
JP2004071898A (ja) 回路装置およびその製造方法
JP3972183B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
US20130320527A1 (en) Semiconductor device and semiconductor device manufacturing method
JP6643213B2 (ja) リードフレーム及びその製造方法と電子部品装置
JP6505540B2 (ja) 半導体装置及び半導体装置の製造方法
JP2000150702A (ja) 半導体装置の製造方法
JP2006278914A (ja) 半導体装置の製造方法、半導体装置および樹脂封止体
JP2009164240A (ja) 半導体装置
JP2008227410A (ja) 半導体装置およびその製造方法
JP4877779B2 (ja) 発光ダイオード装置及びその製造方法
JP2004207276A (ja) 回路装置およびその製造方法
JP2016115870A (ja) 半導体装置及びその製造方法