JP4014912B2 - 半導体装置 - Google Patents

半導体装置 Download PDF

Info

Publication number
JP4014912B2
JP4014912B2 JP2002103684A JP2002103684A JP4014912B2 JP 4014912 B2 JP4014912 B2 JP 4014912B2 JP 2002103684 A JP2002103684 A JP 2002103684A JP 2002103684 A JP2002103684 A JP 2002103684A JP 4014912 B2 JP4014912 B2 JP 4014912B2
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
support plate
connection terminal
metal wiring
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2002103684A
Other languages
English (en)
Other versions
JP2003174120A (ja
JP2003174120A5 (ja
Inventor
義彦 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Renesas Technology Corp
Original Assignee
Renesas Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Renesas Technology Corp filed Critical Renesas Technology Corp
Priority to JP2002103684A priority Critical patent/JP4014912B2/ja
Priority to US10/252,504 priority patent/US20030062631A1/en
Priority to TW91137702A priority patent/TW571416B/zh
Priority to DE10300951A priority patent/DE10300951A1/de
Priority to KR10-2003-0004529A priority patent/KR20030080187A/ko
Publication of JP2003174120A publication Critical patent/JP2003174120A/ja
Priority to US11/150,296 priority patent/US7148576B2/en
Publication of JP2003174120A5 publication Critical patent/JP2003174120A5/ja
Application granted granted Critical
Publication of JP4014912B2 publication Critical patent/JP4014912B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78—Apparatus for connecting with wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L24/80 - H01L24/90
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/10—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers
    • H01L25/105—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H01L2224/02319—Manufacturing methods of the redistribution layers by using a preform
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02371—Disposition of the redistribution layers connecting the bonding area on a surface of the semiconductor or solid-state body with another surface of the semiconductor or solid-state body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04105—Bonding areas formed on an encapsulation of the semiconductor or solid-state body, e.g. bonding areas on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061—Disposition
    • H01L2224/0618—Disposition being disposed on at least two different sides of the body, e.g. dual array
    • H01L2224/06181—On opposite sides of the body
    • H01L2224/06182—On opposite sides of the body with specially adapted redistribution layers [RDL]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/113—Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133—Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134—Stud bumping, i.e. using a wire-bonding apparatus
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/12105—Bump connectors formed on an encapsulation of the semiconductor or solid-state body, e.g. bumps on chip-scale packages
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/1302—Disposition
    • H01L2224/13022—Disposition the bump connector being at least partially embedded in the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/4501—Shape
    • H01L2224/45012—Cross-sectional shape
    • H01L2224/45015—Cross-sectional shape being circular
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/48463—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485—Material
    • H01L2224/48505—Material at the bonding interface
    • H01L2224/48699—Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48991—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on the semiconductor or solid-state body to be connected
    • H01L2224/48992—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4899—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids
    • H01L2224/48996—Auxiliary members for wire connectors, e.g. flow-barriers, reinforcing structures, spacers, alignment aids being formed on an item to be connected not being a semiconductor or solid-state body
    • H01L2224/48997—Reinforcing structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49175—Parallel arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74—Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78—Apparatus for connecting with wire connectors
    • H01L2224/7825—Means for applying energy, e.g. heating means
    • H01L2224/783—Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301—Capillary
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/85005—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate being a temporary or sacrificial substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/8512—Aligning
    • H01L2224/85148—Aligning involving movement of a part of the bonding apparatus
    • H01L2224/85169—Aligning involving movement of a part of the bonding apparatus being the upper part of the bonding apparatus, i.e. bonding head, e.g. capillary or wedge
    • H01L2224/8518—Translational movements
    • H01L2224/85186—Translational movements connecting first outside the semiconductor or solid-state body, i.e. off-chip, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852—Applying energy for connecting
    • H01L2224/85201—Compression bonding
    • H01L2224/85205—Ultrasonic bonding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85909—Post-treatment of the connector or wire bonding area
    • H01L2224/85951—Forming additional members, e.g. for reinforcing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1017—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support
    • H01L2225/1035—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement the lowermost container comprising a device support the device being entirely enclosed by the support, e.g. high-density interconnect [HDI]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1058—Bump or bump-like electrical connections, e.g. balls, pillars, posts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1047—Details of electrical connections between containers
    • H01L2225/1064—Electrical connections provided on a side surface of one or more of the containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/10—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers
    • H01L2225/1005—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/1011—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices having separate containers the devices being of a type provided for in group H01L27/00 the containers being in a stacked arrangement
    • H01L2225/1094—Thermal management, e.g. cooling
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01005—Boron [B]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01006—Carbon [C]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01013—Aluminum [Al]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01014—Silicon [Si]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01015—Phosphorus [P]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01029—Copper [Cu]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01039—Yttrium [Y]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01074—Tungsten [W]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013—Alloys
    • H01L2924/014—Solder alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12044—OLED
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H01L2924/1815—Shape
    • H01L2924/1816—Exposing the passive side of the semiconductor or solid-state body
    • H01L2924/18165—Exposing the passive side of the semiconductor or solid-state body of a wire bonded chip

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Description

【０００１】
【発明の属する技術分野】
この発明は、半導体装置に関し、より具体的には生産能率を大きく向上させることができる小型化された半導体装置に関するものである。
【０００２】
【従来の技術】
図９５は、従来の半導体装置の典型例を示す断面構成図である。ウエハに形成された半導体チップ１０１ａはリードフレームのダイパッド１０５ｂに搭載されている。半導体チップの電極パッド１０３は、外部との接続端子となる外部リード１０５ａとワイヤ１０２によって接続される。ワイヤ１０２は、電極パッド１０３との接続部にワイヤ接続端子１０２ｂを形成し、また外部リード１０５ａとの接続部にワイヤ接続端子１０２ａを形成する。外部リードの外部端子を除いて他の部分は、図９５に示すように絶縁性樹脂１０４によって封止される。
【０００３】
上記の半導体装置の製造方法を、図９６〜図１００に示す。まず、図９６に示すように、ウエハ１０１に半導体回路領域（半導体チップ領域）１０１ａを並べて複数個造り込み、各半導体チップの表面に電極パッド１０３を設ける。次いで、図９７に示すように、ウエハを半導体チップ１０１ａの単位ごとに切断して個片化する。この後、図９８に示すように、リードフレームのダイパッド１０５ｂに前記個片化された半導体チップを固定する。次いで、半導体チップ上面に配置された電極パッド１０３と外部リード１０５ａとを、図９９に示すように、ワイヤ１０２により接続する。この後、図１００に示すように、樹脂１０４によって外部リード１０５ａの端子を除いて封止する。最後に、外部リード１０５ａの封止樹脂から露出している部分を内側に曲げてサイズを小さくして、図９５に示す半導体装置を製造する。
【０００４】
上記の製造方法を用いることにより、信頼性に優れた半導体装置、たとえばＤＲＡＭ(Dynamic Random Access Memory)を得ることができる。
【０００５】
【発明が解決しようとする課題】
上記の半導体装置はリードフレームを用いるため、外部リードは平面的に見て半導体チップの外側に位置することを避けられない。このような小型化の阻害要因を除くために、いくつかの提案がこれまでになされている。たとえば、図１０１に示すように、半導体チップ１０１ａの底部に金属膜１１５ａで覆われた樹脂突起１０４ａを設け、その金属膜１１５ａと半導体チップ１０１ａの電極パッド１０３とをワイヤ１０２で接続する構造が提案されている（特開平9-162348号公報）。この構造によれば、封止樹脂の外側に出る外部接続用の端子がないので、半導体装置を小型化することができる。
【０００６】
また、やはりリードフレームを用いることなく、図１０２に示すように、半導体チップ１０１ａに近接させて外部接続手段１２５ａを配置する構造が提案されている（特開平10-98133号公報）。この半導体装置においては、半導体チップと外部接続手段とは樹脂１０４で封止され、裏面から露出している。この半導体装置においても、平面的に見て外部接続手段は封止樹脂の内側に位置しているので、小型化することができる。
【０００７】
しかしながら、図１０１に示す構造（特開平9-162348号公報）では、樹脂突起１０４ａを覆う金属膜１１５ａのパターン形成が必要となる。このため、製造工程が増え複雑になる。このため、製造コスト増を招き、さらに歩留り低下の原因となる可能性がある。
【０００８】
また、図１０２に示す構造（特開平10-98133号公報）では、外部接続手段１２５ａという別の部材を製造工程中に配置する必要がある。このため、やはり製造工程が複雑になり、製造コスト増を招き、歩留まり低下を生じる可能性がある。
【０００９】
さらに、上記の半導体装置は、いずれも、従来の製造方法によって製造した場合、所定の処理工程を経て作り込まれた半導体チップをウエハの区画ごと切断し、個々の半導体チップに個片化する。すなわち、リードフレームを用いるか用いないかの差はあるにしても、従来の製造方法にしたがえば、図９６〜図１００に示す半導体装置は、いずれも樹脂で封止するより前の工程において半導体チップを個片化する工程を経て製造される。
【００１０】
半導体チップを個片化する工程を経て、半導体チップの電極パッドと接続端子とをワイヤボンディングし、樹脂封止する場合、個片化された半導体チップごとに位置合わせなどを行う必要があり、生産効率が制約される。半導体装置は量産によって価格を低下して普及を容易にする性格を有するが、上記のような個片化された半導体チップごとに半導体パッケージを製造する方式では量産性の点で問題がある。
【００１１】
また、上記のような個片化された半導体装置ごとに半導体パッケージを製造する方法では、小型化する場合にハンドリングに困難を伴う。上記の小型化を目的とする、図１０１，図１０２に示す半導体装置でも、小型化が進んだ場合、ハンドリングに困難を伴うことは明白である。
【００１２】
さらに、上記の小型化された図１０１，図１０２の半導体装置も含めて、個片化された半導体チップを複数個積層した半導体装置を製造するためには、複雑な処理工程を必要とし、また、でき上がった半導体装置も複雑な構造を備えることになる。図１０３は、リードフレームを用いる場合の積層構造を示す図である。この図によれば、上層ほど半導体チップの大きさを小さくする必要がある。このため、積層できる層数に限界があった。また、図１０４は、同一サイズの半導体チップを積層する場合を示す図である。この図によれば、同一サイズの半導体チップを積層する場合には、スペーサ１１１を介さなければならないことが分かる。スペーサ１１１を介する場合、構造が複雑になるばかりでなく、一層ごとに結線工程が必要になる。このため、製造効率も低下してしまう。
【００１３】
本発明は、生産能率を大きく向上させることができる小型化された半導体装置を提供することを目的とする。
【００１４】
【課題を解決するための手段】
本発明の半導体装置は、電極を一主面に備える半導体チップと、接続端子と、上部端子と、接続端子および上部端子を、対応する半導体チップの電極と接続する金属配線と、上面および底面を有し金属配線および半導体チップの一主面を覆う封止樹脂とを備え、接続端子は、封止樹脂の底面から露出しており、上部端子は、封止樹脂の上面から露出しており、接続端子、上部端子、および金属配線は、ボンディングワイヤによって形成されている。
【００１５】
上記の構成によれば、金属配線と一体的に形成された部分である接続端子が底部から露出している。このため、製造時に、金属配線と連続する端子部分によって上記電極と、たとえば仮の導電板または支持板と、金属配線と一体的に形成された接続端子とが接続される。上記の接続端子および電極上の端子は、金属配線と一体的に形成されたものである。接続端子および電極上の端子は、金属配線を配置する工程において金属配線の他の部分と一体化した状態を保ちながら形成されていればよい。そのとき、接続端子となる部分に加工が施されて変形してもよい。このため、（1）接続端子と金属配線の他の部分との間に継ぎ目がなく、かつ（2）接続端子と金属配線の他の部分とは、組成が実質的に同じになる。形状については、接続端子および電極上の端子は、金属配線と、当然、相違してもよい。たとえば、金属配線をワイヤとした場合、接続端子は、ワイヤが結線工程において加工され、ボールボンドやステッチボンド等の形状とされる。また、ガスデポジション法やめっき法で金属配線を形成する場合には、接続端子は、接続部分として好都合な任意の形状に形成することができる。上記の仮の導電板または支持板は、後の工程で除くことができる。
【００１６】
たとえば、金属配線をワイヤで構成する場合には、ワイヤボンディング工程において、次のような加工を行うことができる。
（ａ）ワイヤの先端を上記半導体チップの電極に接合し、第１の圧接部を形成する。次いで、上記仮の導電板にも同様に第２の圧接部を形成し、ボンディングツール内部の供給源に連続するワイヤを切断することができる。仮の導電板上に第２の圧接部を形成する際、ワイヤは押し潰されてワイヤのままよりも幅広の形状になる。このため、接続端子として用いることができる。ワイヤボンディング条件を調整して、ワイヤの幅を、通常の圧接条件による圧接部よりも大きくすることもできる。さらに、アルミ線の超音波ワイヤボンディングでは、半導体チップ電極上のアルミ線接合部にも支持板上のアルミ線接合部にも、同様な圧接部が形成される。この場合も圧接部のアルミ線は、仮の導電板上に単に接続処理されるだけであるが、幅広に加工されている。このため、接続端子として用い易い。また、超音波ワイヤボンディングの条件を調整して、通常の圧接部の幅よりもさらに広く加工することもできる。
（ｂ）ワイヤの先端部分を溶融させて、塊状部分を形成して、仮の導電板上にボールボンドを形成し、次いで、半導体チップの電極上にステッチボンドを形成することもできる。
（ｃ）ワイヤの先端部分を溶融させて、塊状部分を形成して、半導体チップの電極上にボールボンドを形成し、次いで、仮の導電板上にステッチボンドを形成することもできる。
【００１７】
（ａ）、（ｂ）、（ｃ）いずれの場合も、後の工程で仮の導電板を除けば、加工されて導電板に接続された金属配線の端部を接続端子とすることができる。
【００１８】
この結果、リードフレームを使用しないことによって小型化された半導体装置を、非常に簡単な製造工程により製造することができる。この結果、高い信頼性を有する小型化された半導体装置を安価に得ることが可能になる。
【００１９】
上記本発明の半導体装置では、金属配線はワイヤボンディングにより形成されたワイヤであり、接続端子が、当該ワイヤの部分がそのワイヤに連続したまま加工されて塊状にされた塊状の接続端子とすることができる。
【００２０】
この構成では、半導体装置が上記（ｂ）の工程で製造された接続端子を有する。上記（ｂ）の工程で製造された接続端子は、平面的に見て広いサイズを有するので、接続端子として用いて接続が容易となる。また、２つの塊状の端子を積層することにより、上面にも露出させて積層構造を製造しやすくなる。
【００２１】
上記本発明の半導体装置では、金属配線および接続端子は、ガスデポジション法およびめっき法のいずれかによって形成されることができる。
【００２２】
上記のように、ガスデポジション法およびめっき法のいずれかを用いることにより、ワイヤを用いる場合のように、接続端子を加工する必要がなくなる。接続端子および電極上の端子ともに、任意の形状に形成することができる。ただし、ガスデポジション法またはめっき法で金属配線を形成する場合、ワイヤのように空中に張りわたすことができないので、少なくとも半導体チップの一主面を覆う支持層の上に形成する。この支持層には、耐久性のある絶縁膜を用いて、そのまま半導体チップの保護層として用いてもよい。また、支持層として、レジストフィルムを配置して、上記ガスデポジション法やめっき法で金属配線を形成した後、このレジストフィルムを除去し、その後、あらためて耐久性のある絶縁体を形成してもよい。
【００２３】
また、めっき法で金属配線を形成する場合、通常、電気めっき法を用いるので、上記支持層の上に陰極となる金属膜を形成する。
【００２４】
上記本発明の半導体装置では、接続端子の露出した表面を、半導体チップの一主面と反対側の裏側主面よりも外側に突き出た位置にある構成とすることができる。
【００２５】
この構成によれば、接続端子の露出部分を半導体チップよりも外側に位置させることになる。このため、上記の半導体装置をモジュールや製品に組み入れる場合、半導体チップの高さ精度を高める必要性がなくなり、接続端子を回路基板の電極に接続させるのが非常に容易となる。
【００２６】
上記本発明の半導体装置では、半導体チップの一主面と反対側の裏側主面に接して板材を配置し、その板材を底面から露出させることができる。
【００２７】
板材を熱の良導体とすることにより、半導体チップ内に熱をこもらせることを避けることができる。また、半導体装置の機械的強度を高めることができる。したがって、この半導体チップを高い信頼性で動作させることができる。このため、構造を簡単化し、サイズを小型化し、低価格化した上で、高い信頼性の半導体装置を得ることが可能となる。
【００２８】
上記本発明の半導体装置では、板材を金属板から構成することができる。
【００２９】
この構成により、安価に強度の高い板材を形成することができる。この結果、半導体装置の機械的強度を高め、熱を半導体チップにこもらせないようにできる。金属板の材料には、アルミ、銅およびそれらの合金を用いることができる。
【００３０】
上記本発明の半導体装置では、接続端子の露出部にはんだ材を被着させることができる。
【００３１】
この構成により、接続端子と他の端子との接続をより容易に行うことができ、かつ接続強度を高めることができる。
【００３２】
上記本発明の半導体装置では、板材の露出部にはんだ材を被着させることができる。
【００３３】
この構成により、板材に放熱板を強固に接続させて、半導体チップの熱を大きく放熱し、半導体チップの動作の信頼性を高めることが可能となる。このため、多層構造を形成し、高密度実装しても、高い動作信頼性を得ることが可能となる。
【００３４】
上記本発明の半導体装置では、ワイヤの他端の接続端子の高さを高くすることによって、接続端子の底面と反対側の上部が、絶縁体の上面から露出することができる。このような構成ができれば、この半導体装置を２つ以上重ねて積層構造の半導体装置を得ることができる。この結果、簡単な構造の半導体装置を、きわめて簡単に高密度実装することが可能となる。このように、平面的に見て同位置で上面と底面とに端子が露出している半導体装置を上下同位置端子付き半導体装置と記す。
【００３５】
上記本発明の半導体装置では、接続端子の上に接して別の上部接続用端子を備えることができる。
【００３６】
上記構成を有する半導体装置、すなわち上下同位置端子付き半導体装置を２つ以上順に重ねることにより、非常にコンパクトな積層構造の半導体装置（半導体モジュール）を得ることができる。
【００３７】
上記本発明の半導体装置では、金属配線および接続端子がガスデポジション法およびめっき法のいずれかによって形成され、接続端子の上に連続して、半導体チップの一主面の側に高くなるように形成された上部接続用端子を備えることができる。
【００３８】
上記のガスデポジション法による構成では、ワイヤボンディングにおけるように上部接続用端子を形成するための工程を別に設けることなく、金属配線形成工程のなかで上部接続用端子を形成することができる。
【００３９】
また、めっき法では、ワイヤボンディングにおけるように上部接続用端子を形成するための工程を別に設けることになるが、写真製版によってめっきパターンを形成するため、より高精度で微細な接続端子をより多数形成することができる。
【００４０】
上記本発明の半導体装置では、上記の積層構造の半導体装置を単位半導体装置とし、その単位半導体装置が少なくとも２つ積層され、その一方の単位半導体装置の接続端子が他方の単位半導体装置の上部接続用端子に接続されることができる。
【００４１】
この構成により、さらに上下面に接続端子を有する積層半導体装置（積層半導体モジュール）を得ることができる。この積層半導体装置は、非常にコンパクトな構造を有し、このため高い信頼性を有しかつ安価に製造することができる。このように順に積層された積層半導体装置を、順積層半導体装置と呼ぶ。
【００４２】
上記本発明の半導体装置では、電極の上に接してさらに別の電極上端子を備えることができる。
【００４３】
上記構成の半導体装置が上記の主面に平行な平面鏡に関して、面対称性を有する場合、上記の構成の２つの半導体装置を底面どうし突き合せるか、または上面どうし突き合せるかして、積層半導体装置を簡単に得ることができる。この半導体装置を、上記面対称性の有無によらず、上下異位置端子付き半導体装置と呼ぶ。
【００４４】
また、上記半導体装置が上記面対称性を有しない場合、上記の半導体装置に対して上記面対称の関係の配置を有する半導体装置を準備する。上記上下異位置端子付き半導体装置とそれに面対称な半導体装置とを、底面どうしまたは上面どうし突き合せることにより積層半導体装置を簡単に得ることができる。上記の積層半導体装置を反転積層半導体装置と呼ぶ。
【００４５】
上記本発明の半導体装置では、金属配線がガスデポジション法およびめっき法のいずれかによって形成され、電極と接続する部分の上に連続して形成された電極上端子を備えることができる。
【００４６】
上述のように、金属配線がガスデポジション法によって形成される場合、ワイヤボンディングにおけるように上部接続用端子を形成するための工程を別に設けることなく、金属配線形成工程のなかで上部接続用端子を形成することができる。また、めっき法では、ワイヤボンディングにおけるように上部接続用端子を形成するための工程を別に設けることになる。しかし、写真製版によってめっきパターンを形成するため、より高精度で微細な接続端子をより多数形成することができる。
【００４７】
本発明の半導体装置では、上記ガスデポジション法またはめっき法のいずれかで形成された金属配線を有する半導体装置において、その金属配線が、底部と反対側の面側において、少なくとも最も高い位置において露出するようにできる。
【００４８】
ガスデポジション法またはめっき法で形成された金属配線は土台となる支持層の上に形成される。このため、支持層上の部分の少なくとも最も高い位置を露出させておけば、接続用の端子として用いることができる。
【００４９】
本発明の半導体装置は、上記の上下異位置端子付き半導体装置を単位半導体装置として、一主面と平行に配置した平面に関して単位半導体装置と面対称の配置を有する面対称半導体装置、および単位半導体装置を備える。そして、単位半導体装置の電極上端子に面対称半導体装置の電極上端子が接続され積層される上面突合せ接続構造、および単位半導体装置の接続端子に面対称半導体装置の接続端子が接続され積層される底面突合せ接続構造のいずれか一方の接続構造を備えることができる。
【００５０】
この構成により、簡単に反転積層半導体装置を得ることができる。この反転積層半導体装置はコンパクトであり、高い信頼性を有しかつ安価に製造することができる。また、ガスデポジション法またはめっき法で形成された金属配線の少なくとも最高部が露出している場合には、その露出している部分どうしを直接、接触させて電気的に接続してもよいし、２つの露出部の間にはんだを介在させて電気的に接続してもよい。
【００５１】
なお、上記の面対称半導体装置は、単位半導体装置自身が上記面対称性を有する場合、その単位半導体装置を反転して積層することにより、反転積層半導体装置を形成することができる。
【００５２】
なお、上記の反転積層半導体装置が２つ以上備えられ、第１の反転積層半導体装置の接続端子と、第２の反転積層半導体装置の接続端子とが接続されている場合も、上記の本発明の構成の中に含まれる。この場合、上面突合せ構造の場合には、第１の反転積層半導体装置の接続端子と、第２の反転積層半導体装置の接続端子とが接続され、底面突合せ構造の場合には、第１の反転積層半導体装置の第２補助接続端子と、第２の反転積層半導体装置の第２補助接続端子とが接続されている。
【００５３】
さらに、半導体装置の総数が奇数の場合、ペアを組めない半導体装置が端層に配置される。このような積層半導体装置も本発明の半導体装置に含まれる。この場合、第１単位半導体装置および面対称半導体装置のいずれか一方を端層半導体装置としてさらに備え、その接続端子が、端層半導体装置と面対称の関係にある反転積層半導体装置の端の層の半導体装置の接続端子と接続される。
【００５４】
本発明の半導体装置は、接続端子の外側端部をさらに絶縁体の側面から露出させる構成とすることができる。
【００５５】
この構成により、半導体装置の側部に立つ壁状回路基板等を用いて、積層半導体装置を容易に形成することができる。このため、別の接続端子を形成することなく、積層構造の半導体装置を得ることが可能となる。
【００５６】
本発明の半導体装置は、側部が露出されて側部が接続される接続端子が備えられた半導体装置を２つ以上と、内部に回路配線を含み半導体チップの表面に交差するように立つ壁状回路基板とを備え、半導体装置の接続端子の露出された側面が壁状回路基板に接続され、半導体装置が層状に実装される構成とすることができる。
【００５７】
この構成により、簡単に積層構造を得ることができ、高密度実装を簡単に行うことが可能となる。なお、上記の壁状回路基板は１つに限定されず、２つ以上、３、４つでもよい。半導体装置の四周を取り囲むように配置されていてもよい。上記壁状回路基板は、通常、電極が配列される辺に配置される。
【００５８】
本発明の半導体装置は、平面的に見て少なくとも１側面には壁状回路基板が配置されず、その壁状回路基板が接続されない側面において、半導体装置の積層面に沿う回路基板が、接続端子に接続されて側面から平板状に張り出す構成とすることができる。
【００５９】
この構成により、壁状回路基板の端子を介した接続だけでなく、上記の平置きした回路基板の配線も利用した接続を用いることができる。
【００６０】
本発明の半導体装置は、半導体装置を平面的に見て少なくとも１側面には壁状回路基板が配置されず、その壁状回路基板が接続されない側面において、半導体装置の積層面に沿う放熱板が、半導体チップと熱的に導通して側面から平板状に張り出す構成とすることができる。
【００６１】
この構成により、半導体チップから熱を放散して高い信頼性の動作を確保することができる。なお、上記の構成では、半導体チップの裏面に接して熱伝導板を配置してもよいし、配置しなくてもよい。
【００６２】
本発明の半導体装置の製造方法は、所定機能を有し外部との電気的接続を図るための電極を有する半導体回路領域を一主面に２つ以上配置した半導体基板から、２つ以上の半導体装置を製造する方法である。この製造方法は、半導体基板の一主面と反対の主面側に支持板を貼り付ける工程と、２つ以上の半導体回路領域を個々の半導体回路領域に分けるように、その半導体回路領域の周囲に支持板が露出されるように溝を形成する工程と、電極と溝内に露出された支持板とを金属配線で結線する工程と、支持板を除去する工程とを備える。
【００６３】
この構成によれば、ワイヤで結線する工程では、半導体チップ（半導体回路領域）を個片化せずに、各半導体チップは支持板で支持された状態で、溝底部の支持板に接続される。上記の結線工程を、たとえばワイヤボンディングで行う場合、半導体チップの電極と接続端子とをワイヤボンディングする。このため、導体素子ごとに位置合わせ行う必要がなく、生産能率を大幅に向上させることができる。したがって量産性の点で非常に優れている。
【００６４】
また、個片化された半導体装置ごとに半導体パッケージを製造する場合に問題となる、小型化に際してのハンドリング性にも優れている。
【００６５】
さらに、複雑な処理工程を必要とせずに、同一サイズの半導体装置を積層して積層構造の半導体装置を得ることができる。また、このとき、スペーサや特殊な回路基板を用いる必要がない。このため、積層できる層数に制限なく積層構造の半導体装置を得ることができる。
【００６６】
本発明の半導体装置の製造方法では、電極と支持板とをワイヤで結線する工程では、ワイヤボンディングにより、支持板に接続されることになる部分付近のワイヤを溶融させ塊状にしたものを支持板に接続させることができる。
【００６７】
この構成により、ワイヤボンディングの結線工程においてボールボンドを支持板に形成することにより、塊状の接続端子を簡単に形成することができる。上記ボールボンドの形成は、特別に困難を伴うことはない。ワイヤボンディングでは、通常、まず、ワイヤボンディング装置内でワイヤ先端に放電を生じさせ、ワイヤ先端部を溶融し塊状部分（ボール）を形成する。次いで、その塊状部分を支持板に接触させて接合させる。その後、ワイヤを供給しながら半導体チップの電極にワイヤを接続して塊状部分をほとんど有しないステッチボンドを形成する。ボールボンドの形成には、上記のように最初に支持板にボールボンドを形成する手順で行うのが普通である。しかし、ワイヤボンディングの条件を特に調節して、最初に半導体チップの電極上にステッチボンドを形成し、次いで、ワイヤを供給しながら支持板に塊状部分としてボールボンドを形成してもよい。
【００６８】
この構成により、小型化した簡素な構造の半導体装置を非常に簡単にかつ安価に製造することができる。
【００６９】
また、溝を形成する工程では、半導体基板を貫通し支持板内に溝を形成することができる。このため、上記のワイヤの接続端子を容易に溝底部に接続させることができる。溝底部の支持板表面に対して、エッチング処理、めっき処理またはこれらを組み合わせた処理を行い、ワイヤボンディングにおける接続を容易化かつ確実化することが望ましい。
【００７０】
また、支持板をエッチングによって除去した場合、接続端子を半導体チップよりも下側に突き出させることができる。このため、積層半導体装置（積層半導体モジュール）や製品に組み立てる際、容易に上記接続端子を他の端子に接続させることができる。
【００７１】
さらに、支持板に予め窪みまたは貫通孔を配列しておき、ワイヤの端部を接続する際、トーチによってワイヤ端部を強く押し付け、この窪みまたは貫通孔に嵌め入れ接合することができる。また、支持板に予め窪みまたは貫通孔を設けず単に接続の際、トーチによって強く押し付けることで支持板にワイヤ端の一部を嵌入し接合することもできる。上記の接続方法を用いた場合、後の工程で支持板を除去する際にエッチングを用いることにより、ワイヤ端部がより一層外側に突き出て形成される。この結果、さらに容易に上記接続端子を他の端子に接続させることができる。
【００７２】
また上記本発明の製造方法では、支持板の所定部分を除去した後、裏面に露出したワイヤの接続端子および板材の少なくとも一方にめっき処理を施す工程をさらに備えることができる。この構成により、接続端子に回路基板の端子を接続したり、板材に放熱板を接続することが容易となる。
【００７３】
また、上記本発明の製造方法では、支持板は、半導体基板と支持板との間に溝形成工程で形成される溝で囲まれる領域に対応するように配置された板材（熱伝導板）を備え、半導体基板の一主面と反対の主面側に支持板を貼り付ける工程が、板材と支持板とを貼り付ける工程およびその板材と半導体基板とを貼り付ける工程を備えることができる。この構成により、半導体装置の機械的強度を高め、かつ半導体チップに熱がこもって半導体チップが誤動作することを避けることができる。板材は放熱板などに接続されることになる。
【００７４】
本発明の半導体装置の製造方法では、金属配線で結線する工程の前に、半導体基板の一主面を絶縁膜で覆う工程を備え、電極と支持板とを金属配線で結線する工程では、ガスデポジション法およびめっき法のいずれかにより、絶縁膜と、電極と、支持板との上に接する金属膜を形成することができる。
【００７５】
この絶縁膜は、当然、半導体チップの電極は被覆しないようにされる。この絶縁膜は、ガスデポジション法またはめっき法による金属膜の形成の後、除去して、あらためて絶縁膜を形成してもよいし、また、そのまま半導体チップの保護絶縁膜として用いてもよい。上記の方法によれば、接続端子を任意の形状にすることが容易となる。
【００７６】
本発明の半導体装置の製造方法では、半導体基板の一主面と反対の裏側主面に支持板を貼り付ける工程では、陽極接合法を用いて貼り付けるべき部材どうしを貼り付けることができる。
【００７７】
この構成によれば、接着剤などの別の材料を用いることなく支持板等を貼り付けることができる。このため、支持板の固定構造を簡単に形成することができ、製造コストを低減することができる。
【００７８】
なお、支持板および補助板には金属板を用いることにより、この半導体装置を安価に製造することができる。しかし、支持板には電気導電性があり、また板材には熱伝導性があれば、金属板に限定されず、どのような材料を用いてもよい。
【００７９】
本発明の半導体装置の製造方法では、溝を形成する工程では、ダイシングソーを用いて溝を形成することができる。
【００８０】
この構成により、非常に能率的に溝を正確にかつ安価に形成することが可能になる。
【００８１】
本発明の半導体装置の製造方法では、金属配線で結線する工程では、溝を挟んで対向する２つの半導体チップの電極位置は、前記溝の延びる方向に沿って互いにずれており、一方の半導体チップの電極から延びる金属配線は溝内の他方の半導体チップに近い位置の支持板に接続され、他方の半導体チップの電極から延びる金属配線は溝内の一方の半導体チップに近い位置の支持板に接続されることができる。
【００８２】
この構成により、半導体チップ間の間隔を広くとれない場合、すなわち狭い溝の場合でも本発明の半導体装置を形成することができる。
【００８３】
本発明の半導体装置の製造方法では、絶縁物で半導体基板を封止する工程を備え、その封止工程では、流動性のある高分子樹脂をスクリーン印刷法を用いて所定領域に塗布し被覆することができる。
【００８４】
スクリーン印刷法を用いることにより、微細な高分子樹脂のパターンを精密に形成することが可能となる。
【００８５】
本発明の半導体装置の製造方法では、高分子樹脂のパターンの形成の際、溝の中において、半導体チップに接続される接続端子をその半導体チップに附属させて互いに隔てている間隙部には高分子樹脂を配置せず、支持板を除去する工程において、各半導体装置が間隙部に沿って個別に分離される。
【００８６】
この構成により、半導体装置を最終的に個別に分ける際に、封止樹脂を切断したり変形したりすることなく、容易に個片化することができる。
【００８７】
本発明の半導体装置の製造方法では、高分子樹脂のパターンの形成の際、溝の中において、半導体チップに接続される接続端子をその半導体チップに附属させて互いに隔てている間隙部には、半導体チップが３個以上会合するコーナー部を除いて高分子樹脂を配置せず、支持板を除去する工程において、コーナー部に配置した高分子樹脂によって各半導体装置が繋がれるようにできる。
【００８８】
この構成により、小型化した半導体装置をウエハ単位に搬送したり保管したりできるようになり、ハンドリングを容易にすることができる。
【００８９】
なお、上記の支持板を除去する工程では、機械研磨および化学的機械研磨(CMP:Chemical Mechanical Polishing)のうち少なくとも一方を用いて支持板の所定部分を除去することができる。また、支持板除去の最終位置の精度を高める場合には、上記支持板を除去する工程では、支持板の所定部分をエッチングして除去することもできる。
【００９０】
本発明の半導体装置の製造方法では、絶縁体で封止する工程では、前記半導体基板の全面を絶縁体で被覆し、その後のいずれかの工程でその絶縁体の所定部分をダイシングソーで除去して前記半導体回路領域ごとに個片化することができる。
【００９１】
この構成により、とくに樹脂パターン形成手段を持たなくても簡便に絶縁体封止を行うことができる。この結果、製造方法の多様性を得ることが可能になる。
【００９２】
本発明の別の局面の半導体装置の製造方法では、所定機能を有し外部との電気的接続を図るための電極を有する半導体回路領域を一主面に２つ以上配置した半導体基板から、２つ以上の半導体装置を製造する方法である。この半導体装置の製造方法は、半導体基板を切断して個々の半導体回路領域に分ける工程と、半導体基板の一主面と反対の主面側に支持板を貼り付ける工程と、電極と溝内に露出された支持板とを金属配線で結線する工程と、支持板を除去する工程とを備える。
【００９３】
この構成により、個片化された半導体チップの電極と支持板とを金属配線により接続することができる。このため従来の製造ラインをそのまま用いて製造することができる場合が多くなる。
【００９４】
上記別の局面の半導体装置の製造方法では、電極と支持板とを金属配線で結線する工程では、ワイヤボンディングにより、支持板に接続されることになる部分付近のワイヤを溶融させ塊状にしたものを支持板に接続させることができる。
【００９５】
この構成により、ワイヤボンディングという汎用的な手段を用いて、塊状の接続端子を容易に形成することができる。
【００９６】
上記別の局面の半導体装置の製造方法では、金属配線で結線する工程の前に、半導体基板の一主面を絶縁膜で覆う工程を備え、電極と支持板とを金属配線で結線する工程では、ガスデポジション法およびめっき法のいずれかにより、絶縁膜と、電極と、支持板との上に接して金属膜を形成することができる。
【００９７】
この方法により、個片化された半導体基板について配線と接続端子とを効率よく形成することができる。上記の半導体基板の一主面を覆う絶縁膜は、当然、半導体チップの電極は覆わないようにする。
【００９８】
上記の半導体装置の製造方法では、電極および接続端子のいずれか一方に、これらに導通するように、ワイヤボンディング法の応用によって金属配線の一端を溶融させ塊状にした端子を形成することができる。
【００９９】
この構成により、積層構造の半導体装置を形成することができる。すなわち、接続端子の上にスタッドバンプを形成した場合には、上下同位置接続端子付き半導体装置を得ることができる。また、電極の上にスタッドバンプを形成した場合には、上下異位置接続端子付き半導体装置を得ることができる。
【０１００】
上記の半導体装置の製造方法では、金属配線で結線する工程において、電極および接続端子のいずれか一方に、これらに導通するように、ガスデポジション法およびめっき法のいずれかにより支持板から離れる方向に延びる接続用端子を形成することができる。
【０１０１】
この方法により、複数の半導体装置を積層した半導体モジュールを組み立てるのに適合した半導体装置を容易に形成することができる。
【０１０２】
本発明のさらに別の局面の半導体装置の製造方法は、所定機能を有し外部との電気的接続を図るための電極を有する半導体回路領域を一主面に２つ以上配置した半導体基板から、２つ以上の半導体装置を製造するために、前記半導体回路領域の電気特性を検査する方法を含む製造方法である。この製造方法では、半導体基板の一主面と反対の主面側に支持板を貼り付ける工程と、２つ以上の半導体回路領域を個々の半導体回路領域に分けるように、その半導体回路領域の周囲に前記支持板が露出されるように溝を形成する工程とを備える。さらに、この製造方法は、電極と溝内に露出された支持板とをワイヤで結線する工程と、支持板が配置された面と反対側の面に上面支持板を貼り付ける工程とを備える。この製造方法においては、支持板が除去され露出した接続端子に対して、電気特性の良否を判定するために触針検査を行う工程とを備える。
【０１０３】
この製造方法を用いることにより、半導体チップが導電性の支持板によって短絡することなく、半導体チップごとに独立して検査することができる。また、この検査の際、ウエハ上に配列された半導体チップと同様に、多くの半導体チップをまとめて検査することが可能となる。
【０１０４】
【発明の実施の形態】
次に図面を用いて本発明の実施の形態について説明する。
【０１０５】
（実施の形態１）
図１は、本発明の実施の形態１の半導体装置を示す断面構成図である。半導体チップ１ａおよびワイヤ２，２ａ，２ｂは、絶縁体の樹脂４に封止されている。ワイヤ２の一端２ｂは、半導体チップ１ａの電極３に接続され、いわゆるステッチボンドを形成している。また、ワイヤの他端部が加工されて塊状にされた接続端子２ａとなって封止樹脂４から露出している。また、接続端子２ａの露出面は、半導体チップ１ａよりも外側に突き出している。
【０１０６】
この構成によれば、接続端子は簡単にワイヤの端部を溶融することにより形成することができる。このように、構造が非常に簡素化されているため、（ａ）小型化が容易であり、かつ（ｂ）生産能率が大幅に向上し製造コストを低減することができる。また、接続端子２ａが半導体チップ１ａより外側に突き出しているため、この半導体装置の寸法精度をそれほど上げなくても、接続端子２ａと他の端子との接続を容易にかつ確実に行うことができる。
【０１０７】
（実施の形態２）
図２は、本発明の実施の形態２における半導体装置の断面構成図である。本実施の形態では、半導体チップ１ａの裏面に板材６が配置されている点に特徴がある。この板材には、多くの場合、金属板を用いることができる。この板材は、後述する半導体装置の製造方法の一部を変更することにより、容易に形成することができる。
【０１０８】
上記の板材の配置により、半導体装置の剛性を高めるなど機械的強度を向上させることができる。また、金属板など熱伝導性の良い板材を用いることにより、半導体チップからの放熱性を高めることができる。
【０１０９】
（実施の形態３）
図３は、本発明の実施の形態３における半導体装置の断面構成図である。本実施の形態では、接続端子２ａの裏面に露出した表面にはんだ被膜７を形成した点に特徴がある。このはんだ被膜７の形成により、回路基板の端子などへの接続を容易に確実に行うことができ、高い接続強度を得ることができる。
【０１１０】
（実施の形態４）
図４は、本発明の実施の形態４における半導体装置の断面構成図である。本実施の形態では、板材を金属板として、接続端子に加えて半導体チップ裏面に配置した金属板６にもはんだ被覆８を施した点に特徴がある。このはんだ被覆８の形成により、回路基板に搭載した際、接着強度および放熱性を向上させることができる。
【０１１１】
（実施の形態５）
図５〜図２０は、本発明の実施の形態５の半導体装置の製造方法を説明する図である。この製造方法により、上記実施の形態１〜４の半導体装置を製造することができる。まず、図５に示すように、ウエハ（半導体基板）の主面の半導体チップの領域ごとに回路領域を配列したパターンを形成する。この回路領域は、所定機能を持ち、外部との電気的接続を行うための電極３を備える。このウエハ１は、裏面側を研削され、所定厚さに調整されていてもよいし、研削されていなくてもよい。
【０１１２】
次いで、図６に示すように、ウエハの裏面に支持板５を貼り付ける。この支持板には、アルミニウムのような金属板を用いることができる。この貼り付けには、陽極接合法を用いるのがよい。しかし、接着剤を用いて貼り付けることも可能である。この後、図７に示すように、個々の半導体チップの回路領域の周縁部を支持板に達するように溝１１を形成する。この溝１１の形成には、たとえばダイシングソーを用いることができる。溝１１は、ウエハ１を貫通し、支持板５に及び、支持板にも浅い溝を形成している。
【０１１３】
次工程のワイヤボンディングにおけるワイヤの接続が容易になるように、この露出した支持板５の表面にエッチング処理、めっき処理、またはこれらの組み合わせの処理を行ってもよい。支持板の露出部分へのエッチング処理、めっき処理またはこれらの組み合わせ処理は、通常の処理法により容易に行うことができる。上記の処理は、ワイヤの接続を容易化、確実化するだけでなく接続部の強度を高めることにも有効である。
【０１１４】
次に、いわゆるワイヤボンド法によって、半導体チップの電極３と溝底部の支持板５とをワイヤ２で結線する(図８）。ここでは、溝底部に接続するワイヤの部分を溶融して球状にして接合する、いわゆるボールボンドを形成する。ワイヤボンド法では、まず、ワイヤボンディング装置内でワイヤ先端に放電を生じさせて溶融し塊状部分（ボール）２ａを形成する。次いで、図９に示すように、そのボール２ａを適宜成長させながら支持板５に接続する。次に、トーチ１５からワイヤを供給しながら半導体チップ１ａの電極３にワイヤ２を接続してステッチボンドを形成する。また、ワイヤボンド条件を調整して最初に電極にステッチボンドを形成し、次いで支持板にボールボンドを形成することもできる。
【０１１５】
また、所定位置に貫通孔を配置した支持板を貼り付けておき、上記ワイヤボンディングにおける支持板への接合の際に、その貫通孔にワイヤを強く押し付けることにより、ワイヤの端部を支持板に嵌め入れて接合する。このような製造方法を用いることにより、支持板をエッチングにより除去した後、半導体装置の裏面からワイヤ端部が突き出すので、他の接続端子との接合を容易化、確実化することができる。
【０１１６】
次に、図１０に示すように、半導体チップとワイヤとを絶縁物である樹脂で被覆する。樹脂で被覆する際には、流動性のある熱硬化型高分子材料をスクリーン印刷によって、隣り合う半導体チップの接続端子の間隙Ｓには樹脂を配置しないようにする。ただし、状況に応じて、溝の交差部などには樹脂を配置して支持板を除去した途端に半導体装置が個片化されないようにする。また、状況に応じて間隙Ｓに樹脂を配置してもよい。この後、図示していないが、後熱処理を行い熱硬化型高分子材料を硬化させる。
【０１１７】
次に、図１１に示すように、半導体装置裏面の支持板を湿式エッチングによって除去する。この支持板の除去には、湿式エッチングのほか機械研磨や化学的機械研磨（ＣＭＰ:Chemical Mechanical Polishing)を用いることもできる。ただし、機械研磨やＣＭＰを用いた場合には、接続端子の露出面と半導体チップの裏面とは面一になり、接続端子を外側に突き出すことはできない。
【０１１８】
次に、溝交差部などに配置した樹脂を除去し、個片化された半導体装置を形成する。ただし、溝交差部を含めて間隙Ｓに樹脂をまったく配置しない場合には、支持板を除去することにより、半導体装置は個片化されるので、溝交差部の樹脂を除去する工程は必要ない。
【０１１９】
次に、図１２に示すように、裏面に露出した接続端子にめっき法によりはんだ被覆を行う。このはんだ被覆は、接合材として用いることができる。上記のはんだ被覆はめっき法に限定される必要なく、他の被覆方法を用いることができる。次に、上記のはんだ被覆７を回路基板１２上の電極１３と接続する（図１３）。
【０１２０】
図１４および図１５は、支持板を除去する処理を湿式エッチングではなく機械研磨またはＣＭＰによって行った後の断面図である。この場合、図１４に示すように、接続端子の露出面と半導体チップの裏面とは面一になるか、または図１５に示すように、半導体チップの裏面側に支持板の一部５ａを残し、これを図２に示す板材６として用いることができる。
【０１２１】
図１６は、図６の断面図に対応した段階の平面図である。電極３を含み所定の機能を有する回路が配列された回路領域（半導体チップ領域）１ａがウエハ１に形成されている。このウエハ１の裏面に支持板５が陽極酸化法により貼り付けられている。この後、図１７に示すように、上面側からウエハを貫通するように縦横に溝１１が掘られ、溝の交差部１１ａなどが形成される。この溝の形成にはダイシングソーを用いることができる。
【０１２２】
次いで、図１８に示すように、電極３と支持板５とをワイヤ２で接続する。このとき、支持板との接続部に塊状の接続端子２ａが形成されるよう、ワイヤボンド条件を調整する。次に、図１９に示すように、隣り合う半導体装置の接続端子２ａの間の間隙Ｓを除いて樹脂で４被覆する。また、溝の交差部１１ａに相当する位置にも樹脂４ａを配置する。
【０１２３】
次に、支持板５を除去すると、図２０に示すように、樹脂で封止された半導体装置が得られる。各半導体装置は溝交差部の樹脂４ａによって繋がれている。図２１は、この樹脂４ａを除去して個片化された半導体装置を裏面から見た平面図である。半導体チップ１ａの辺に沿って、ワイヤから形成された接続端子２ａが配列されている。
【０１２４】
上記の製造方法により、小型化された簡素な構造の半導体装置を非常に簡単化された製造工程により得ることができる。このため、集積度を高めた半導体装置を安価に製造することが可能になる。
【０１２５】
（実施の形態６）
図２２〜図２４は、本発明の実施の形態６における半導体装置の製造方法である。本実施の形態では、半導体装置の良否を判定する際の半導体装置の構造に特徴がある。支持板と半導体チップの電極とをワイヤで接続し樹脂で封止した後（図１０）、図２２に示すように、支持板５と反対側の面に検査用支持板２５を配置する。この第２の支持板は、フィルムであってもよい。
【０１２６】
次いで、図２３に示すように、支持板５を湿式エッチングにより除去する。この湿式エッチングは、機械研磨やＣＭＰで置きかえることができる。次に、図２４に示すように、露出した接続端子２ａにプローブ１６を当て、半導体装置の回路機能の良否を判定する。
【０１２７】
上記の方法により、支持板を除去した後も、各半導体チップはウエハ上の位置を維持することができる。このため、半導体チップを個別に搬送して検査することなく、従来と同様にウエハに配置された状態で検査することが可能になる。このため、非常に簡素化された製造工程を経て製造され、小型化された半導体装置を、従来と同様に集積配置された状態で効率よく触針検査することが可能である。
【０１２８】
（実施の形態７）
図２５〜図２８は、本発明の実施の形態７における半導体装置の製造方法を説明する図である。まず、半導体チップの電極３と支持板５とをワイヤ２で接続し、支持板５に接続端子２ａを形成した後（図８）、図２５に示すように、その接続端子２ａの上に接して上部端子２２を形成する。この上部端子２２は、ワイヤボンド法を用いて簡単に形成することができる。次いで、間隙Ｓを除いて、図２６に示すように、樹脂を配置して半導体チップ１ａとワイヤ２，２ａ，２ｂとを封止する。溝の交差部にも樹脂を配置して、各半導体装置を繋がらせる構成とする。また、上部端子の上部は封止樹脂４から露出させる。
【０１２９】
次いで、図２７に示すように、支持板５を除去して樹脂で封止された半導体装置を得る。この後、コーナー部に配置した樹脂を切断するなどして、図２８に示すように、個片化された半導体装置を得る。
【０１３０】
この半導体装置は、上下同位置端子付き半導体装置５２である。この上下同位置端子付き半導体装置を順に重ねることにより、図２９に示すような、小型化された高密度実装が可能な多層構造の順積層半導体装置を得ることができる。このような多層構造の半導体装置を用いることにより、従来よりも集積密度を飛躍的に向上させることができる。
【０１３１】
（実施の形態８）
図３０〜図３２は、本発明の実施の形態８における半導体装置の製造方法を示す図である。まず、半導体チップの電極３と支持板５とをワイヤ２で接続し、支持板に接続端子２ｂを形成した後（図８）、図３０に示すように、電極３と接続するワイヤの部分の上に接して電極上端子２３を形成する。この電極上端子２３もワイヤボンド法を用いて簡単に形成することができる。
【０１３２】
次いで、図３１に示すように、コーナー部も含めて樹脂を配置して、半導体チップおよびワイヤを樹脂で封止する。このとき、上記の電極上端子２３の上面部を樹脂から露出させる。次いで、図３２に示すように、支持板５を除去して樹脂で封止された半導体装置を得ることができる。溝交差部の樹脂を除去することにより、個片化された半導体装置を得ることができる（図３３）。この半導体装置は、上部と下部とに接続端子２ａ，２３を有し、かつその接続端子の平面的な位置が相違する。このような半導体装置を、上下異位置端子付き半導体装置５３と呼ぶ。この半導体装置は、半導体チップの主面に平行な面について面対称性（面対称性）を有する配置を有する。
【０１３３】
図３４は、２つの上下異位置端子付き半導体装置５３の底面どうしを突き合せて組み立てた２層構造の半導体装置の構成断面図である。面対称性を有する場合、底面どうしの突き合せでは、接続端子２ａどうしが接続されることになる。図３３に示す上下異位置端子付き半導体装置５３が面対称性を持たない場合には、その上下異位置端子付き半導体装置５３を２つ用いて、図３４に示す２層構造の半導体装置を得ることはできない。上記面対称性を持たない場合には、図３３の半導体装置に対して面対称性を有する別の半導体装置を用意して、その別の半導体装置と図３３に示す半導体装置とを突き合せて２層構造とする必要がある。したがって、図３４に示す２層構造の半導体装置は、図３３に示す半導体装置が上記面対称性を有することが望ましい。
【０１３４】
図３５は、２つの上下異位置端子付き半導体装置５３の上面どうしを突き合せて組み立てた２層構造の半導体装置の構成断面図である。上記面対称性を有する場合、上面どうしの突き合せでは、上部接続用端子２３どうしが接続されることになる。この図３５の２層構造の場合も、図３３に示す上下異位置端子付き半導体装置５３は面対称性を有する必要がある。
【０１３５】
図３４および図３５に示す２層構造の半導体装置は、１つのまとまった半導体装置としては、外部への接続端子が平面的に見て同じ位置にある。このため、この２層構造の半導体装置を順に積み重ねて４層以上の偶数層構造の半導体装置を製造することができる。たとえば、図３６は、図３５に示す２層構造の半導体装置を２つ順に重ねて組み立てた４層構造の半導体装置の構成断面図である。
【０１３６】
奇数層構造の半導体装置の例として、図３７に３層構造の半導体装置の構成断面図を示す。この図３７に示す半導体装置は、（ａ）図３４に示す２層構造の半導体装置の下側の接続端子２３に、図３３に示す１層構造の半導体装置を接続したとみることもできるし、また、（ｂ）図３５に示す２層構造の半導体装置の上側の接続端子２ａに、図３３に示す１層構造の半導体装置を接続したとみることもできる。
【０１３７】
上記のように、半導体チップの電極３の上に上面に露出する接続端子を設けることにより、（Ａ）その半導体装置が上記面対称性を有する場合には、反転した半導体装置とその半導体装置とを接続して、多層構造の反転積層半導体装置を得ることができる。また、（Ｂ）その半導体装置が上記面対称性を有しない場合には、面対称の半導体装置を用意してその面対称の相手側半導体装置と、その半導体装置とを反転関係の配置で接続して多層構造の反転積層半導体装置を得ることができる。
【０１３８】
上記の多層構造の半導体装置は、非常に簡素化された構成を有し小型であり、かつ製造方法も簡単であり安価なコストで製造することができる。
【０１３９】
（実施の形態９）
図３８および図３９は、本発明の実施の形態９における半導体装置の製造方法を示す図である。本実施の形態では、樹脂封止の際に、または樹脂封止の後で、接続端子２ａの側部が封止樹脂から露出するように樹脂を成形する（図３８）。すなわち、樹脂パターンを接続端子の側部が露出する形状としてもよいし、実施の形態５の図１０に示すような樹脂パターンとして、樹脂封止後、ダイシングソーで接続端子の側部を一部研削しながらその側部を露出させてもよい。さらに、樹脂パターンを用いずに、ウエハ上に全面に樹脂を被覆して、隣り合う半導体装置の接続端子を分けるように、ダイシングソーで切断する際に、接続端子の側部を露出させてもよい。
【０１４０】
図３９は、図３８の段階の平面図である。実施の形態５における図１９の樹脂が接続端子を覆っているのに比べて、本実施の形態では接続端子２ａの側部が露出していることが分かる。このような構成をとることにより、図４０に示すように支持板を除去した後、接続端子の底面および側部が封止樹脂から露出されることになる。図４１は、コーナー部の樹脂を分断するなどして個片化した半導体装置を裏面側から見た平面図である。図２１の平面図と比較することにより、接続端子２ａの側部が露出されていることが分かる。
【０１４１】
図４２は、個片化された半導体装置を回路基板に実装した断面図である。回路基板１２の接続端子１３に、半導体装置の接続端子２ａがはんだ７を介して接続されている。
【０１４２】
図４３は、図４０に示す半導体装置を個片化し、その個片化した半導体装置を壁状回路基板３２に実装した段階の構造を示す断面図である。壁状回路基板３２には配線された端子３３が設けられており、その端子３３に接続端子２ａの側部がはんだ３７によって接続されている。この壁状回路基板は、半導体装置の四周を囲むように４辺に配置することができる。また、必要に応じて、いくつかの辺にはこの壁状回路基板を配置しなくてもよい。
【０１４３】
上記の多層構造の半導体装置は、各半導体装置の上部に露出する接続端子を新たに配置することなく、１つの接続端子２ａの側部を壁状回路基板との接続に利用している。このため、本実施の形態により、非常に簡単な製造方法により、小型化された簡素な構造の多層構造の半導体装置を得ることができる。
【０１４４】
図４４は、本発明の実施の形態９における別の半導体装置を示す断面図である。この多層構造の半導体装置では、壁状回路基板を配置しない辺を少なくとも１つ有する場合に、その辺から外側に突き出るように配置される回路基板３４を備えている。上記の辺には、通常、接続端子を配置しない。この多層構造の半導体装置では、回路基板３４における配線された接続端子３５と、接続端子２ａの底面とが、はんだ３７によって接続されている。壁状回路基板３２の端子３３への接続には、接続端子２ａの側部が用いられている。
【０１４５】
この構成により、外部接続用の端子をさらに設けることなく、小型で簡素化された構造の多層の半導体装置を得ることができる。この構造は図４３の構造に比べて放熱性に優れており、高密度実装したうえで高い信頼性の動作を確保することができる。さらに、図４３の半導体装置の構造と合わせて、外部回路と多様な接続を行うことが可能となる。
【０１４６】
図４５は、本発明の実施の形態９におけるさらに別の半導体装置を示す断面図である。この半導体装置では、図４４における半導体装置において平置きした回路基板を配置することなく、半導体チップの裏面の板材６に放熱板３９をはんだ８により接続している。通常、半導体チップの裏面には熱伝導板が配置されることが加工精度の緩和などの点から望ましいが、熱伝導板は必ずしも必要ではなく、半導体チップの裏面が放熱板に接触する構造でもよい。
【０１４７】
この構成により、高い放熱効果を得ることができるので、非常に高い実装密度を確保した上で、高い信頼性の動作を確保することができる。
【０１４８】
（実施の形態１０）
本発明の実施の形態１０では、実施の形態５における樹脂封止の際（図１０）、スクリーン印刷法などのパターン形成手段を用いず、図４６に示すように樹脂を全面に被覆する。すなわち、ワイヤで半導体チップの電極と支持板とを接続した後、半導体装置の間の間隙も含めて、半導体チップ１ａおよびワイヤは樹脂で埋められることになる。この後、支持板を除去する前に、図４７に示すように、接続端子２ａの側部を露出させる幅を有する分離溝をダイシングソーによって形成する。このとき、接続端子の一部を削ることがあってもよい。この分離溝は、半導体装置ごとに分離する境界の分離溝であり、支持板５に達する深さを有する。また、この分離溝は縦横に形成されるので、交差部では溝が交差する。この後、支持板５を除去すると各半導体装置は、図４８に示すように、個片化される。この結果、壁状回路基板を用いて多層構造の半導体装置を形成することができる簡素な構造を有する小型化された半導体装置を得ることができる。
【０１４９】
また、上記の製造方法においてダイシングソーで形成する溝の幅を小さくすることにより、実施の形態１〜４に示すような半導体装置を得ることができる。
【０１５０】
上記の製造方法を用いることにより、樹脂封止にスクリーン印刷法などのパターン形成手段を用いないので、安価に多様な製造方法により上記の半導体装置を製造することができる。また、支持板５に金属板などの導電性板を用いることにより、図４６および図４７の段階において電極がすべて短絡された状態となる。このため、電極の側部を露出させる幅の溝を形成する際、切断によって生じる可能性がある静電破壊を防止することができる。
【０１５１】
（実施の形態１１）
図４９は、本発明の実施の形態１１における半導体装置を示す図である。図４９では、支持板を除去した直後の状態なので、２つの半導体装置が向かい合うように位置している。実施の形態１〜１０における金属配線の形成は、ワイヤボンディングにより行われたのに比して、本実施の形態では、ガスデポジション法で形成した金属配線１８により半導体チップの電極３と外部接続箇所１８ａとを接続している点に特色がある。
【０１５２】
ガスデポジション法により上記接続を行う場合の製造方法を以下に説明する。まず、図５０に示すように、ウエハ１を所定厚さに研摩して、次いでウェハの表面の所定箇所に電極３を形成する。この後、半導体ウェハ１の裏面に支持板５を貼り付ける（図５１）。支持板５にはアルミ板を用いることができる。さらに、ウエハに支持板５に達する溝１１をダイシングによって設け、その溝が半導体チップ１ａを分けるようにする（図５２）。次いで、電極３および溝の所定部分を露出させ、半導体チップ上面と側面および溝の中央を覆うようにレジストパターン１７を形成する（図５３）。
【０１５３】
この後、ガスデポジション法により、電極３から溝の露出部分にいたる金属配線１８を形成する（図５４）。このガスデポジション法で形成された金属配線１８の一端１８ｂは電極３に接続され、電極３の形状に応じた形状をとっている。また、外部と接続する他方の端１８ａは、支持板５に接触しており、支持板との接触部は平坦であり、この接続端子１８ａも接続に好都合な形状を有している。注目する点は、ガスデポジション法により金属配線を形成する場合も、ワイヤボンディング同様に、端子部分が端子部分以外の金属配線と異なる形状になるように形成されている点にある。
【０１５４】
この後、図５５に示すように、レジストパターン１７を除去する。次いで、絶縁性の樹脂で封止する（図５６）。この後、支持板５を除去し、金属配線の接続端子１８ａを露出させると、図４９に示した半導体装置を得ることができる。図４９は、溝を挟んだ２つの半導体チップを示すが、２つに限定されず、上記支持板を除去した段階で多数の半導体チップが分離され、形成されることは言うまでもない。
【０１５５】
また、ワイヤボンドで製造された半導体装置の構造は、ガスデポジション法で製造することができる。たとえば、図５７に示す構造は、半導体チップ１ａの裏面に放熱のために熱伝導板を配置した装置である。金属配線はガスデポジション法で形成された金属配線１８であり、接続端子１８ａもガスデポジション法で形成されている。また、図５８は、ガスデポジション法で形成された金属配線１８の接続端子１８ａの側面が封止樹脂４から露出された構造を示す。このように、金属配線の接続端子１８ａの側面が露出する構造の半導体装置もガスデポジション法を用いて形成することができる。
【０１５６】
実施の形態１〜１０に示すように、金属配線の形成にワイヤボンディングを用いた場合には、金属配線であるワイヤの断面しか得られない。また、接続端子についても、ワイヤをワイヤボンディング工程で加熱変形して得られる大きさの塊形状しか得ることができない。しかし、本実施の形態のように、ワイヤボンディングに代えてガスデポジション法を用いることにより、接続端子１８ａの大きさや金属配線電路の断面積を接合強度や電流密度に応じて変更することが非常に容易化される。
【０１５７】
（実施の形態１２）
図５９は、本発明の実施の形態１２における半導体装置を示す図である。図５９の状態も、図４９と同様に、支持板を除去した直後の状態なので、２つの半導体装置が向かい合うように位置している。本実施の形態では、ガスデポジション法で形成した金属配線１８の接続端子１８ｃが、底部だけでなく上部でも、封止樹脂から露出している点に特色がある。
【０１５８】
上記の半導体装置の製造では、実施の形態１１における図５３の工程までは実施の形態１１と同じである。すなわち、電極３および溝の所定部分を露出させ、半導体チップ上面と側面および溝の中央を覆うようにレジストパターン１７を形成する工程（図５３）までは、実施の形態１１と同じである。この後、ガスデポジション法により金属配線１８を形成する。この金属配線の接続端子１８ｃは、上方に突き出すように盛り上げる（図６０）。接続端子１８ｃの形成も含めて、ガスデポジション法による金属配線の形成方法は、実施の形態１３において説明する。
【０１５９】
この後、レジストパターンを除去し（図６１）、次いで封止樹脂４で封止する（図６２）。封止樹脂で封止する際に、接続端子１８ｃの上方に突き出た部分は、封止樹脂４から突き出るようにする。この後、支持板５を除去すると、図５９に示したように、個片化された半導体装置を得ることができる。
【０１６０】
図５９に示す半導体装置は、上下同位置端子付き半導体装置であり、このような半導体装置をそのまま順方向に重ねることにより順積層半導体装置を得ることができる。一方、電極３の位置に、上方に突き出す接続端子を設けることもできる。
【０１６１】
図６３は、電極の位置に上方に突き出す接続端子を設けた半導体装置を例示する図である。図６３に示す半導体装置は、上下異位置端子付き半導体装置である。このような上下異位置端子付き半導体装置の場合、図３５に示したように、図６３の半導体装置の上面どうしを突き合せて組み立て、２層構造の半導体装置を形成することができる。このような２層構造の半導体装置は、１つの半導体装置としてみた場合、上下同位置端子付き半導体装置であるので、意図する数だけそのまま順方向に重ねることにより、順積層半導体装置を得ることができる。ただし、図６３に示す半導体装置が、偶数個、積層されることになる。
【０１６２】
上記のように、ガスデポジション法により上方に突き出る接続端子を形成することにより、ワイヤボンディング法により２つの塊状端子を形成する場合よりも処理工程を簡単化することができる。
【０１６３】
（実施の形態１３）
図６４は、本発明の実施の形態１３における半導体装置を製造する際に用いるガスデポジション法の装置概要を示す図である。この装置では、蒸着源チャンバ６６の中に、蒸発原料がるつぼ６１に入れられ、加熱装置によって加熱され溶融された蒸発源５６が配置されている。蒸着源チャンバ６６には、ヘリウムガスが導入され満たされている。ヘリウムガスが満たされているため、気化した原料は非常に微細な粒子になり、輸送管６３を通り、真空に引かれた試料室６４へと差圧によって導かれる。微細粒子は、輸送管の試料室側端部に取り付けられたノズル６７から噴出し、ｘ-ｙ-θステージ６５に配置された試料５５に吹き付けられる。
【０１６４】
図６５は、試料５５にノズル６７から蒸着源を噴出させて、金属配線１８を形成している工程を示す図である。このように、ガスデポジション法で金属配線を形成する場合、ノズル６７と、試料５５したがってステージ６５とを、平行な面に沿って相対的に移動させればよい。
【０１６５】
また、上方に突き出る接続端子１８ｃを形成するには、図６６に示すように、ノズル６７およびステージ６５の動きを止めて蒸着源を吹き付ける。この結果、上方に突き出した接続端子を容易に形成することができる。
【０１６６】
（実施の形態１４）
図６７は、本発明の実施の形態１４における半導体装置を示す図である。図６７の状態も、支持板を除去した直後の状態を示しており、溝を挟んで２つの半導体装置が表示されている。本実施の形態では、金属配線をガスデポジション法で金属配線を形成する際、半導体チップの電極３を露出させ、その他の部分を被覆した絶縁膜２７を、半導体装置の中に残した点に特徴がある。実施の形態１１〜１３では、レジストパターン１７が同様の役割をしたが、レジストパターンはすべて除去され、その後、封止樹脂４により封止された。
【０１６７】
上記の半導体装置の製造では、実施の形態１１における図５２の工程までは実施の形態１１と同じである。すなわち、半導体チップ１ａを分けるように、ウエハに支持板５に達する溝１１をダイシングによって設ける（図５２）段階までは実施の形態１１と同じである。この後、図６８に示すように、電極３と溝の幅中央を露出させるようにして、たとえばポリイミドからなる絶縁パターン２７で被覆する。次いで、電極３と、溝底部の支持板とを接続するように、ガスデポジション法により金属配線１８を形成する。この後、絶縁パターン２７を残したまま封止樹脂４により封止する。さらに、支持板を除去することにより、図６７に示すように、個片化された半導体装置を得ることができる。
【０１６８】
本実施の形態によれば、フォトレジストパターンに代えてポリイミドやシリコン酸化膜などの物理的安定性および化学的安定性のよい絶縁膜のパターンを形成した後に、図６９に示すように、ガスデポジション法により金属配線を形成する。この後、図７０に示すように樹脂で封止する。この製造方法によれば、フォトレジストパターンを用いた製造方法に比して、レジストパターンを除去する工程を省略することができる。また、樹脂で封止する以前に、配線のまわりが中空になることがないので、配線は絶縁パターン２７を形成するポリイミドなどによって支えられている。このため、半導体装置を高い歩留りで安定して生産することが可能となる。さらに、上記絶縁パターンの形成により微細で精密な結線が可能となる。
【０１６９】
（実施の形態１５）
図７１は、本発明の実施の形態１５における半導体装置を示す図である。図７１も、支持板を除去した直後の状態を示しており、溝を挟んで２つの半導体装置が表示されている。本実施の形態では、金属配線をガスデポジション法で金属配線を形成する際、半導体チップの電極３を露出させ、その他の部分を被覆した封止樹脂膜２８を、半導体装置の中に残した点に特徴がある。
【０１７０】
上記の半導体装置の製造では、実施の形態１１における図５２の工程までは実施の形態１１と同じである。すなわち、半導体チップ１ａを分けるように、ウエハに支持板５に達する溝１１をダイシングによって設ける（図５２）段階までは実施の形態１１と同じである。この後、図７２に示すように、電極３と溝の幅中央を露出させるようにして、たとえばスクリーン印刷法により封止樹脂パターン２８を形成する。次いで、電極３と、溝底部の支持板とを接続するように、ガスデポジション法により金属配線１８を形成する（図７３）。この後、封止樹脂パターン２８は、当然、残したまま、支持板を除去することにより、図７１に示すように、個片化された半導体装置を得ることができる。
【０１７１】
本実施の形態によれば、フォレジストパターンやポリイミドなどの絶縁膜パターンに代えて、封止樹脂パターンを用いる。この封止樹脂パターンを用いることにより、他のいずれのパターンを用いるよりも短い処理工程で製造することができる。ただし、封止樹脂パターンの形成は、現在のところ寸法精度が比較的劣るスクリーン印刷法によってのみ行うことができる。このため、現在のところ、電極の微細化に対応することができない。また、電極上部はガスデポジション法で形成した金属配線のみとなるので、信頼性や耐久性は他の実施の形態における半導体装置よりも劣る。
【０１７２】
（実施の形態１６）
図７４は、本発明の実施の形態１６における半導体装置を示す図である。図７４によれば、図７１に示す半導体装置の上面どうしを対向させ、はんだ３７により露出した金属配線を接続し積層構造を形成する。この２層構造の半導体装置を１つの半導体装置とみた場合、上下同位置に接続端子がある。したがって、このまま順に積層して、偶数層の多層積層半導体装置を容易に得ることができる。また、はんだ３７によって金属配線を覆うので、信頼性や耐久性も向上させることができる。
【０１７３】
（実施の形態１７）
図７５は、本発明の実施の形態１７における半導体装置を示す図である。図７５も、支持板を除去した直後の状態を示しており、溝を挟んで２つの半導体装置が表示されている。本実施の形態では、金属配線を電気めっきにより形成した点に特徴がある。
【０１７４】
上記の半導体装置の製造では、実施の形態１５における図７２に示す工程までは同じである。すなわち、電極３と溝の幅中央を露出させるようにして、たとえばポリイミドからなる絶縁膜パターン２８を形成する（図７２）まではおなじである。次いで、電気めっきの陰極となる金属膜３１などを蒸着により形成する（図７６）。次いで、電気めっきで金属配線を形成して結線する部分を除いて、レジストパターン１７を形成する（図７７）。
【０１７５】
この後、レジストパターン１７に被覆されていない金属膜３１を陰極として、電気めっきにより金属配線の結線パターンを形成する（図７８）。次いで、レジストパターン１７を除去し（図７９）する。さらに、電気めっきにより形成された金属膜３８の結線パターンをマスクとして、電気めっきの陰極として用いられた金属膜をエッチングして除去する（図８０）。次いで、封止樹脂４により樹脂封止し（図８１）、支持板５を除去すると、図７５に示すように、個片化された半導体装置を得ることができる。
【０１７６】
上記のように金属配線を電気めっき法で行うことにより、処理工程数は増えるが、写真製版を用いるため、ワイヤボンディング法やガスデポジション法に比べて微細な加工を行うことができる。
【０１７７】
（実施の形態１８）
図８２は、本発明の実施の形態１８における半導体装置を示す図である。図８２も、支持板を除去した直後の状態を示しており、溝を挟んで２つの半導体装置が表示されている。本実施の形態では、金属配線を電気めっきにより形成した点に特徴がある。
【０１７８】
上記の半導体装置の製造では、実施の形態１７における図７９に示す工程までは同じである。すなわち、レジストパターン１７に被覆されていない金属膜３１を陰極として、電気めっきにより金属配線の結線パターンを形成した後、レジストパターン１７を除去しする工程までは同じである。この後、図８３に示すように、半導体チップの電極３の上方を開口した第２のレジストパターン５７を形成する。次いで、上記開口部に、第２の電気めっきにより電極上端子４１を形成する（図８４）。
【０１７９】
この後、図８５に示すように、第２のレジストパターン５７を除去する。次いで、封止樹脂４により、電極上端子４１を露出させるように樹脂封止する（図８６）。この後、支持板５を除去すると、図８２に示したように、個片化された半導体装置を得ることができる。図８２に示す個片化された半導体装置は、上下異位置端子付き半導体装置である。
【０１８０】
図８２に示す半導体装置の変形例として、図８７に示す半導体装置を示す。図８７の半導体装置では、溝底部の支持板上に形成された接続端子３８ａの上に上部接続用端子５８を形成する。図８７の半導体装置の構造は、第２のレジストパターンを接続端子３８ａの上に開口を設けることにより形成することができる。
【０１８１】
上記図８２および図８７に示す半導体装置は、基本的には、写真製版と電気めっきとを各２度行うことにより達成することができる。電気めっき法により多層接続用端子を形成する場合、ワイヤボンディング法やガスデポジション法に比べて、微細加工性に優れるだけでなく、上面に露出する接続端子の大きさを制御することが容易である。一方、ワイヤボンディング法ではワイヤ径に制約され、またガスデポジション法では接続端子部を形成するため上方に蒸着を積み上げれば、上方の部分ほど底部より径が小さくなる。このため、封止樹脂４の上面から露出する接続端子の大きさが小さくなる制約を受ける。電気めっき法によれば、上方に積み上げる高さ自体によらず、レジストパターンの解像度を上げることにより、大きさの変動なしに接続端子を形成することができる。
【０１８２】
（実施の形態１９）
図８８〜図９３は、本発明の実施の形態１９における半導体装置およびその変形例を示す図である。本実施の形態では、ワイヤボンディング法およびガスデポジション法で形成することができた構造を、電気めっき法により形成した例を示す。
【０１８３】
図８８に示す半導体装置では、たとえばポリイミドからなる絶縁膜パターン１７に代えて、フォトレジストパターンを配置して電気めっきにより金属配線を形成する。フォトレジストパターンは、封止樹脂で封止する前、電気めっきで形成した金属配線３８をマスクとして陰極に用いた金属膜３１をエッチング除去した後に、除去する。フォトレジストパターンが除去された後、封止樹脂４で封止する。
【０１８４】
上記のように、金属配線の表面側および裏面側に同じ封止樹脂を配置することにより、熱歪みによる応力によって金属配線が断線する可能性を小さくすることができる。
【０１８５】
図８９に示す半導体装置では、半導体装置の側面に接続端子３８ａの一部を露出させている。この構造によれば、ワイヤボンディング法やガスデポジション法などにおける場合と同様に、接合強度を向上させることができる。
【０１８６】
図９０に示す半導体装置では、電気めっきで形成した金属配線を含む半導体装置の裏面において、半導体チップ１ａとポリイミドなどの絶縁膜パターン２７との間に段差を設けた点に特徴がある。このような段差を設けることにより、接続端子３８ａが突き出ているため、接続が容易化される。この接続端子の突出し構造による接続の容易化は、金属配線の製造方法によらず、どのような金属配線の形成方法でも得ることができる。
【０１８７】
図９１に示す半導体装置では、電気めっきで形成した金属配線を含む半導体装置において、半導体チップ裏面に放熱のために熱伝導性に優れた板６を配置している。この板６の配置により、半導体チップの放熱性を向上させることができる。上記板６の配置による放熱性の向上も、金属配線の形成方法によらず、どのような金属配線の形成方法でも得ることができる。
【０１８８】
図９２に示す半導体装置では、電気めっきで形成した金属配線３８を含む半導体装置において、接続端子３８ａの上に設けた上部接続用端子５８の上面、側面、下面を封止樹脂から露出させた点に特徴がある。上部接続用端子５８を上記のように露出させることにより、上部接続用端子の多くの部分で接続が可能になり、多様な回路基板への搭載が可能となる。このような作用も、金属配線の形成方法によらず、どのような金属配線の形成方法でも得ることができる。
【０１８９】
図９３に示す半導体装置は、図８７に示す半導体装置の製造において、第２のレジストパターンの開口部を第１の電気めっきパターンの外側にずらして形成されることができる。図９３の半導体装置では、図９２の半導体装置と異なり、上部接続用端子５８の側面のすべてが露出しているわけではない。上部接続用端子５８の側面上部は封止樹脂４によって覆われている。
【０１９０】
図９３に示す半導体装置によれば、側面および下面の露出部分で接合強度や、多様な接合性を得た上で、上部接続用端子の上面へのはんだなど接合材の這い上がりを防止することができる。
【０１９１】
（実施の形態２０）
図９４は、本発明の実施の形態２０における半導体装置の製造方法を示す図である。本実施の形態では、半導体チップの電極と支持板とを結ぶ金属配線２，１８，３８の位置を隣接する半導体チップの間でずらし、溝底部の支持板への接続を交互にする点に特徴がある。上記のような金属配線の配置により、溝の幅を狭くすることができる。
【０１９２】
本実施の形態の製造方法は、ワイヤボンディング法、ガスデポジション法およびめっき法のいずれでも可能であることはいうまでもない。とくに写真製版を用いるめっき法では微細加工性に優れるため、他の２法に比べて半導体チップの電極ピッチを広げることなく半導体装置を製造することができる。他の２法では、微細加工性がめっき法に比べて比較的劣るため、溝を狭くした分、電極ピッチを広げなければならず、電極数の多い半導体チップではそれほど有利にならない。
【０１９３】
上記において、本発明の実施の形態について説明を行ったが、上記に開示された本発明の実施の形態は、あくまで例示であって、本発明の範囲はこれら発明の実施の形態に限定されない。本発明の範囲は、特許請求の範囲の記載によって示され、さらに特許請求の範囲の記載と均等の意味および範囲内でのすべての変更を含むものである。
【０１９４】
【発明の効果】
本発明の半導体装置およびその製造方法を用いることにより、従来よりも大幅に生産効率を高めた簡単な製造工程により小型化された半導体装置を提供することができる。さらに、この半導体装置は多層構造を簡単に形成することができるので、高密度の小型化された多層構造半導体装置を安価に得ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体装置の断面構成図である。
【図２】 本発明の実施の形態２における半導体装置の断面構成図である。
【図３】 本発明の実施の形態３における半導体装置の断面構成図である。
【図４】 本発明の実施の形態４における半導体装置の断面構成図である。
【図５】 本発明の実施の形態５における半導体装置の製造方法において半導体チップの回路パターンをウエハ上に複数形成した段階の断面図である。
【図６】 図５のウエハの裏面に支持板を貼り付けた段階の断面図である。
【図７】 図６の半導体チップの回路領域の間にダイシングで溝を形成した段階の断面図である。
【図８】 図７の支持板と半導体チップの電極とをワイヤで結線する際に、支持板接続部に塊状の接続端子を形成した段階の断面図である。
【図９】 図８の接続端子として、ワイヤボンド法によってボールボンドを形成する状況を示す図である。
【図１０】 図８の半導体チップとワイヤとを間隙をあけて被覆する樹脂パターンをスクリーン印刷法により形成した段階の半導体装置の断面図である。
【図１１】 図１０の支持板を湿式エッチングにより除去した段階の半導体装置の断面図である。
【図１２】 図１１の半導体装置を個片化した段階の断面図である。
【図１３】 図１２の半導体装置を回路基板に実装した段階の断面図である。
【図１４】 図１０の支持板を研磨によって除去した例を示す断面図である。
【図１５】 図１０の支持板を研磨によって除去した別の例を示す断面図である。
【図１６】 半導体チップの回路を形成した後、ウエハ裏面に支持板を貼り付けた状態を示す図６に対応する平面図である。
【図１７】 図１６のウエハの回路領域の間にダイシングにより溝を設けた段階の平面図である。
【図１８】 図１７の半導体チップの電極と支持板とをワイヤで接続した段階の平面図である。
【図１９】 図１８の半導体チップとワイヤとを、間隙をあけかつ溝交差部に樹脂を配置して、樹脂で封止した段階の断面図である。
【図２０】 図１９の支持板を除去した段階の断面図である。
【図２１】 図２０の半導体装置を個片化し、その個片化された半導体装置を裏面側から見た平面図である。
【図２２】 本発明の実施の形態６における半導体装置の製造方法において、樹脂封止した半導体装置の上面に支持板を配置した段階の断面図である。
【図２３】 図２２の支持板を除去した段階の断面図である。
【図２４】 図２３の露出した接続端子にプローブを当てて、半導体装置の電気的特性を検査する段階の断面図である。
【図２５】 本発明の実施の形態７における半導体装置の製造方法において、接続端子を形成してワイヤ結線した後、その接続端子の上に上部接続用端子を形成した段階の断面図である。
【図２６】 図２５の半導体チップ、ワイヤおよび接続端子を被覆するように、スクリーン印刷法を用いて樹脂パターンを形成した段階の断面図である。
【図２７】 図２６の支持板を除去した段階の断面図である。
【図２８】 図２７の半導体装置の溝交差部の樹脂を除去して個片化した半導体装置を示す図である。
【図２９】 図２８の半導体装置を２つ順に積層した半導体装置を示す断面図である。
【図３０】 本発明の実施の形態８における半導体装置の製造方法において、接続端子を形成してワイヤ結線した後、半導体チップの電極の上に上部接続用端子を形成した段階の断面図である。
【図３１】 図３０の半導体チップ、ワイヤおよび接続端子を樹脂被覆する際、上部接続用端子が上面から露出するように、樹脂パターンを形成した段階の断面図である。
【図３２】 図３１の支持板を除去した段階の断面図である。
【図３３】 図３２の半導体装置の溝交差部の樹脂を除去して個片化した半導体装置を示す図である。
【図３４】 図３３の半導体装置およびそれに面対称な半導体装置（その半導体装置自身が該当する場合も含む）を底面どうし突き合せ接続した、２層構造の半導体装置の断面図である。
【図３５】 図３３の半導体装置およびそれに面対称な半導体装置（その半導体装置自身が該当する場合も含む）を上面どうし突き合せ接続した、２層構造の半導体装置の断面図である。
【図３６】 図３５の２層構造の半導体装置を２つ順に積層して形成した４層構造の半導体装置を示す断面図である。
【図３７】 本発明の実施の形態８における３層構造の半導体装置の断面図である。
【図３８】 本発明の実施の形態９における半導体装置の製造方法において、接続端子の側部を露出するように封止樹脂パターンを形成した段階の断面図である。
【図３９】 図３８の半導体装置の平面図である。
【図４０】 図３８の支持板を除去した段階の断面図である。
【図４１】 図４０の半導体装置の溝交差部の樹脂を除去して個片化して得た半導体装置を裏面側から見た平面図である。
【図４２】 図４１の半導体装置を回路基板に実装した段階の断面図である。
【図４３】 図４１の半導体装置を壁状回路基板に実装した多層半導体装置を示す断面図である。
【図４４】 図４１の半導体装置が壁状回路基板に配置された多層構造において、少なくとも１辺には壁状回路基板を配置せず、その辺から外側に突き出るように平置回路基板を配置した、多層構造の半導体装置を示す断面図である。
【図４５】 図４１の半導体装置が壁状回路基板に配置された多層構造において、少なくとも１辺には壁状回路基板を配置せず、その辺から外側に突き出るように放熱板を配置した、多層構造の半導体装置を示す断面図である。
【図４６】 本発明の実施の形態１０における半導体装置の製造方法において、樹脂パターン形成手段を用いずに、ウエハ上に半導体チップとワイヤとを被覆するように樹脂被覆した段階の断面図である。
【図４７】 図４６の接続端子の側部を露出するように、ダイシングソーにより分離溝を形成した段階の断面図である。
【図４８】 図４７の支持板を除去して個片化された半導体装置を示す断面図である。
【図４９】 本発明の実施の形態１１における半導体装置を示す図である（支持板を除去された直後の溝を挟んだ２個の半導体装置を示す）。
【図５０】 図４９の半導体装置の製造において、ウエハを研摩して電極を形成した状態を示す図である。
【図５１】 ウエハ裏面に支持板を貼り付けた状態を示す図である。
【図５２】 ウエハを貫通し支持板に達する溝を設けた状態を示す図である。
【図５３】 レジストパターンを設けた状態を示す図である。
【図５４】 ガスデポジション法により金属配線を形成した状態を示す図である。
【図５５】 レジストパターンを除去した状態を示す図である。
【図５６】 封止樹脂により封止した状態を示す図である。
【図５７】 本発明の実施の形態１１における半導体装置の変形例を示す図である。
【図５８】 本発明の実施の形態１１における半導体装置の別の変形例を示す図である。
【図５９】 本発明の実施の形態１２における半導体装置を示す図である（支持板を除去された直後の溝を挟んだ２個の半導体装置を示す）。
【図６０】 図５９の半導体装置の製造において、ガスデポジション法により支持板上に接続端子を上方に積み上げた状態を示す図である。
【図６１】 レジストパターンを除去した状態を示す図である。
【図６２】 封止樹脂により封止した状態を示す図である。
【図６３】 本発明の実施の形態１２における半導体装置の変形例を示す図である（支持板を除去された直後の溝を挟んだ２個の半導体装置を示す）。
【図６４】 本発明の実施の形態１３における半導体装置の製造方法に用いられるガスデポジション装置を示す図である。
【図６５】 図６４に示す装置を用いて金属配線を形成する方法を示す図である。
【図６６】 図６４に示す装置を用いて金属配線の接続端子を形成する方法を示す図である。
【図６７】 本発明の実施の形態１４における半導体装置を示す図である（支持板を除去された直後の溝を挟んだ２個の半導体装置を示す）。
【図６８】 図６７の半導体装置の製造において、ポリイミドなどからなる絶縁膜パターンを形成した状態を示す図である。
【図６９】 ガスデポジション法により金属配線を形成した状態を示す図である。
【図７０】 封止樹脂により封止した状態を示す図である。
【図７１】 本発明の実施の形態１５における半導体装置を示す図である（支持板を除去された直後の溝を挟んだ２個の半導体装置を示す）。
【図７２】 図７１に示す半導体装置の製造において、たとえばスクリーン印刷で封止樹脂のパターンを形成した状態を示す図である。
【図７３】 ガスデポジション法により金属配線を形成した状態を示す図である。
【図７４】 本発明の実施の形態１６における２層構造の半導体装置を示す図である。
【図７５】 本発明の実施の形態１７における半導体装置を示す図である（支持板を除去された直後の溝を挟んだ２個の半導体装置を示す）。
【図７６】 図７５に示す半導体装置の製造において、金属膜を蒸着などにより形成した状態を示す図である。
【図７７】 レジストパターンを形成した状態を示す図である。
【図７８】 電気めっきにより金属配線を形成した状態を示す図である。
【図７９】 レジストパターンを除去した状態を示す図である。
【図８０】 金属配線をマスクとして金属膜をエッチング除去した状態を示す図である。
【図８１】 封止樹脂で封止した状態を示す図である。
【図８２】 本発明の実施の形態１８における半導体装置を示す図である（支持板を除去された直後の溝を挟んだ２個の半導体装置を示す）。
【図８３】 図８２に示す半導体装置の製造において、第２のレジストパターンを形成した状態を示す図である。
【図８４】 第２レジストパターン開口部に第２の電気めっきで電極上部端子を形成した状態を示す図である。
【図８５】 レジストパターンを除去した状態を示す図である。
【図８６】 封止樹脂で封止した状態を示す図である。
【図８７】 本発明の実施の形態１８における半導体装置の変形例を示す図である（支持板を除去された直後の溝を挟んだ２個の半導体装置を示す）。
【図８８】 本発明の実施の形態１９における半導体装置を示す図である。
【図８９】 本発明の実施の形態１９における半導体装置の第１の変形例を示す図である。
【図９０】 本発明の実施の形態１９における半導体装置の第２の変形例を示す図である。
【図９１】 本発明の実施の形態１９における半導体装置の第３の変形例を示す図である。
【図９２】 本発明の実施の形態１９における半導体装置の第４の変形例を示す図である。
【図９３】 本発明の実施の形態１９における半導体装置の第５の変形例を示す図である。
【図９４】 本発明の実施の形態２０における半導体装置の製造方法を示す図である。
【図９５】 リードフレームを用いた従来の半導体装置を示す断面図である。
【図９６】 図９５の従来の半導体装置の製造において、ウエハ上に複数の半導体チップの回路領域を形成した段階の断面図である。
【図９７】 図９６のウエハを各半導体チップに個片化した段階の断面図である。
【図９８】 図９７の個片化された半導体チップをリードフレームに搭載した段階の断面図である。
【図９９】 図９８の半導体チップの電極と外部リード部とを結線した段階の断面図である。
【図１００】 図９９の半導体装置を樹脂封止した段階の断面図である。
【図１０１】 小型化をはかった従来の半導体装置を示す図である。
【図１０２】 小型化をはかった従来の別の半導体装置を示す図である。
【図１０３】 従来の半導体装置の積層構造を示す図である。
【図１０４】 従来の半導体装置の他の積層構造を示す図である。
【符号の説明】
１ ウエハ、１ａ 半導体チップ（回路領域）、２ ワイヤ、２ａ 接続端子（支持板接続部）、２ｂ 電極接続部、３ 半導体チップ電極、４ 樹脂（絶縁体）、４ａ 溝交差部の樹脂、５ 支持板、５ａ 支持板残部（半導体チップ熱伝導板）、６ 板材（熱伝導板）、７ はんだ被覆（接続端子）、８ はんだ被覆（板材）、１１ 溝、１１ａ 溝交差部、１２ 回路基板、１３ 回路基板端子、１５ ワイヤボンドのトーチ、１６ プローブ、１７ レジストパターン、１８ ガスデポジション法で形成した金属配線、１８ａ 接続端子（支持板接続部）、１８ｂ 電極接続部、１８ｃ 上部接続用端子、２２ 上部接続用端子、２３ 電極上端子、２５ 検査用支持板、２７ 絶縁膜パターン（ポリイミドなど）、２８ 封止樹脂膜パターン、３１ 金属膜（電気めっき陰極）、３２ 壁状回路基板、３４ 平置回路基板、３５ 回路基板接続端子、３７ はんだ、３８ めっき法で形成した金属配線、３８ａ 接続端子（支持板接続部）、３８ｂ電極接続部、３９ 放熱板、４１ 電極上部端子、５２ 上下同位置端子付き半導体装置、５３ 上下異位置端子付き半導体装置、５５ 試料、５６ 蒸発源、５７ 第２のレジストパターン、５８ 上部接続用端子（電気めっき膜）、６２ シャッタ、６３ 輸送管、６４ 試料室、６５ ｘ-ｙ-θステージ、６６ 蒸着チャンバ、６７ ノズル、Ｓ 溝の幅（樹脂間隙）。

Claims (2)

  1. 電極を一主面に備える半導体チップと、
    接続端子と、
    上部端子と、
    前記接続端子および上部端子を、対応する前記半導体チップの前記電極と接続する金属配線と、
    上面および底面を有し、前記金属配線および前記半導体チップの前記一主面を覆う封止樹脂とを備え、
    前記接続端子は、前記封止樹脂の底面から露出しており、
    前記上部端子は、前記封止樹脂の上面から露出しており、
    前記接続端子、前記上部端子、および前記金属配線は、ボンディングワイヤによって形成されている、半導体装置。
  2. 前記上部端子は、対応する前記接続端子の上に接続されている、請求項１記載の半導体装置。
JP2002103684A 2001-09-28 2002-04-05 半導体装置 Expired - Fee Related JP4014912B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002103684A JP4014912B2 (ja) 2001-09-28 2002-04-05 半導体装置
US10/252,504 US20030062631A1 (en) 2001-09-28 2002-09-24 Semiconductor device and method of fabricating the same
TW91137702A TW571416B (en) 2001-09-28 2002-12-27 Semiconductor device and method of fabricating the same
DE10300951A DE10300951A1 (de) 2002-04-05 2003-01-13 Halbleitervorrichtung und Verfahren zur Herstellung derselben
KR10-2003-0004529A KR20030080187A (ko) 2002-04-05 2003-01-23 반도체장치
US11/150,296 US7148576B2 (en) 2001-09-28 2005-06-13 Semiconductor device and method of fabricating the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001299756 2001-09-28
JP2001-299756 2001-09-28
JP2002103684A JP4014912B2 (ja) 2001-09-28 2002-04-05 半導体装置

Publications (3)

Publication Number Publication Date
JP2003174120A JP2003174120A (ja) 2003-06-20
JP2003174120A5 JP2003174120A5 (ja) 2005-09-15
JP4014912B2 true JP4014912B2 (ja) 2007-11-28

Family

ID=26623238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002103684A Expired - Fee Related JP4014912B2 (ja) 2001-09-28 2002-04-05 半導体装置

Country Status (3)

Country Link
US (2) US20030062631A1 (ja)
JP (1) JP4014912B2 (ja)
TW (1) TW571416B (ja)

Families Citing this family (45)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100536898B1 (ko) * 2003-09-04 2005-12-16 삼성전자주식회사 반도체 소자의 와이어 본딩 방법
US7425759B1 (en) * 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
JP3864952B2 (ja) * 2003-12-01 2007-01-10 セイコーエプソン株式会社 振動子デバイス及びそれを備えた電子機器並びに振動子デバイスの製造方法
US7205178B2 (en) * 2004-03-24 2007-04-17 Freescale Semiconductor, Inc. Land grid array packaged device and method of forming same
WO2006072093A2 (en) * 2004-12-30 2006-07-06 Dor Biopharma, Inc. Treatment of graft-versus-host disease and leukemia with beclomethasone dipropionate and prednisone
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7919844B2 (en) * 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
US7768113B2 (en) * 2005-05-26 2010-08-03 Volkan Ozguz Stackable tier structure comprising prefabricated high density feedthrough
WO2007004986A1 (en) * 2005-07-06 2007-01-11 Infineon Technologies Ag An integrated circuit package and a method for manufacturing an integrated circuit package
SG130061A1 (en) * 2005-08-24 2007-03-20 Micron Technology Inc Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US20070216033A1 (en) * 2006-03-20 2007-09-20 Corisis David J Carrierless chip package for integrated circuit devices, and methods of making same
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
TWI314774B (en) * 2006-07-11 2009-09-11 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
KR100761468B1 (ko) 2006-07-13 2007-09-27 삼성전자주식회사 반도체 장치 및 그 형성 방법
US7969022B1 (en) * 2007-03-21 2011-06-28 Marvell International Ltd. Die-to-die wire-bonding
JP2008306128A (ja) * 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
JP5273956B2 (ja) * 2007-07-02 2013-08-28 スパンション エルエルシー 半導体装置の製造方法
US20090154111A1 (en) * 2007-12-17 2009-06-18 Lynch Thomas W Reticulated heat dissipation
US20090165996A1 (en) * 2007-12-26 2009-07-02 Lynch Thomas W Reticulated heat dissipation with coolant
JP5343359B2 (ja) * 2008-01-09 2013-11-13 富士通セミコンダクター株式会社 半導体装置の製造方法
US8138024B2 (en) * 2008-02-26 2012-03-20 Stats Chippac Ltd. Package system for shielding semiconductor dies from electromagnetic interference
US8189344B2 (en) * 2008-06-09 2012-05-29 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US7851893B2 (en) * 2008-06-10 2010-12-14 Stats Chippac, Ltd. Semiconductor device and method of connecting a shielding layer to ground through conductive vias
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8168458B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices
JP2010141066A (ja) * 2008-12-11 2010-06-24 Rohm Co Ltd 半導体装置
JP5112275B2 (ja) * 2008-12-16 2013-01-09 新光電気工業株式会社 半導体装置及び半導体装置の製造方法
JP5588150B2 (ja) * 2009-02-06 2014-09-10 セイコーインスツル株式会社 樹脂封止型半導体装置
US8357563B2 (en) * 2010-08-10 2013-01-22 Spansion Llc Stitch bump stacking design for overall package size reduction for multiple stack
US8304900B2 (en) 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
JP6246507B2 (ja) * 2012-11-05 2017-12-13 新光電気工業株式会社 プローブカード及びその製造方法
JP5763696B2 (ja) * 2013-03-04 2015-08-12 スパンション エルエルシー 半導体装置およびその製造方法
JP6092729B2 (ja) 2013-07-19 2017-03-08 新光電気工業株式会社 プローブカード及びその製造方法
JP6208486B2 (ja) 2013-07-19 2017-10-04 新光電気工業株式会社 プローブカード及びその製造方法
JP6219227B2 (ja) * 2014-05-12 2017-10-25 東京エレクトロン株式会社 ヒータ給電機構及びステージの温度制御方法
JP6219229B2 (ja) * 2014-05-19 2017-10-25 東京エレクトロン株式会社 ヒータ給電機構
CN106486443A (zh) * 2015-08-27 2017-03-08 冠研（上海）专利技术有限公司 简易半导体芯片封装结构及其封装方法
CN106486429A (zh) * 2015-08-27 2017-03-08 冠研（上海）专利技术有限公司 半导体芯片封装结构及其封装方法
CN105514074B (zh) * 2015-12-01 2018-07-03 上海伊诺尔信息技术有限公司 智能卡芯片封装结构及其制造方法
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento
US10453820B2 (en) * 2018-02-07 2019-10-22 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same
FR3104317A1 (fr) * 2019-12-04 2021-06-11 Stmicroelectronics (Tours) Sas Procédé de fabrication de puces électroniques
US11955396B2 (en) * 2020-11-27 2024-04-09 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117696A (ja) * 1983-11-30 1985-06-25 沖電気工業株式会社 Ｅｐｒｏｍの実装構造
US5122860A (en) * 1987-08-26 1992-06-16 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and manufacturing method thereof
JP3007833B2 (ja) 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JP3207738B2 (ja) * 1996-01-15 2001-09-10 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JP3500015B2 (ja) 1996-09-25 2004-02-23 三洋電機株式会社 半導体装置及びその製造方法
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
JP3397725B2 (ja) * 1999-07-07 2003-04-21 沖電気工業株式会社 半導体装置、その製造方法及び半導体素子実装用テープの製造方法
US6247229B1 (en) * 1999-08-25 2001-06-19 Ankor Technology, Inc. Method of forming an integrated circuit device package using a plastic tape as a base
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6696320B2 (en) * 2001-09-30 2004-02-24 Intel Corporation Low profile stacked multi-chip package and method of forming same

Also Published As

Publication number Publication date
JP2003174120A (ja) 2003-06-20
US20050224949A1 (en) 2005-10-13
US7148576B2 (en) 2006-12-12
TW200305264A (en) 2003-10-16
TW571416B (en) 2004-01-11
US20030062631A1 (en) 2003-04-03

Similar Documents

Publication Publication Date Title
JP4014912B2 (ja) 半導体装置
US7692282B2 (en) Semiconductor device including semiconductor element surrounded by an insulating member wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
US5874784A (en) Semiconductor device having external connection terminals provided on an interconnection plate and fabrication process therefor
JP2819284B2 (ja) 半導体パッケージ用基板およびその製造方法と その基板を利用した積層型半導体パッケージ
US7550833B2 (en) Semiconductor device having a second semiconductor construction mounted on a first semiconductor construction and a manufacturing method thereof
TWI408795B (zh) Semiconductor device and manufacturing method thereof
JP5529371B2 (ja) 半導体装置及びその製造方法
US6310395B1 (en) Electronic component with anodically bonded contact
JP6125332B2 (ja) 半導体装置
JP2004343030A (ja) 配線回路基板とその製造方法とその配線回路基板を備えた回路モジュール
KR20010098592A (ko) 반도체패키지 및 그 제조방법
US20070132102A1 (en) Relay board provided in semiconductor device, semiconductor device, and manufacturing method of semiconductor device
TW201115661A (en) Semiconductor device and method of manufacturing the same
US8217517B2 (en) Semiconductor device provided with wire that electrically connects printed wiring board and semiconductor chip each other
JP4435074B2 (ja) 半導体装置およびその製造方法
KR20030080187A (ko) 반도체장치
JP4596053B2 (ja) 半導体装置の製造方法および半導体構成体組立体
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
JP2004363319A (ja) 実装基板及び半導体装置
US20220352114A1 (en) Semiconductor module with bond wire loop exposed from a molded body and method for fabricating the same
KR100682650B1 (ko) 반도체 장치 및 그 제조방법
JP4439339B2 (ja) 半導体装置およびその製造方法
JP4619104B2 (ja) 半導体装置
US20070290365A1 (en) Electronic Device Including a Component Stack and Connecting Elements, and Connecting Elements, and Method for Producing the Electronic Device
TWI401787B (zh) 封裝基板之製法

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees