JP2003174120A - 半導体装置およびその製造方法 - Google Patents

半導体装置およびその製造方法

Info

Publication number
JP2003174120A
JP2003174120A JP2002103684A JP2002103684A JP2003174120A JP 2003174120 A JP2003174120 A JP 2003174120A JP 2002103684 A JP2002103684 A JP 2002103684A JP 2002103684 A JP2002103684 A JP 2002103684A JP 2003174120 A JP2003174120 A JP 2003174120A
Authority
JP
Japan
Prior art keywords
semiconductor device
semiconductor
support plate
connection terminal
electrode
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2002103684A
Other languages
English (en)
Other versions
JP4014912B2 (ja
JP2003174120A5 (ja
Inventor
Yoshihiko Nemoto
義彦 根本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Mitsubishi Electric Corp
Original Assignee
Mitsubishi Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Mitsubishi Electric Corp filed Critical Mitsubishi Electric Corp
Priority to JP2002103684A priority Critical patent/JP4014912B2/ja
Priority to US10/252,504 priority patent/US20030062631A1/en
Priority to TW91137702A priority patent/TW571416B/zh
Priority to DE10300951A priority patent/DE10300951A1/de
Priority to KR10-2003-0004529A priority patent/KR20030080187A/ko
Publication of JP2003174120A publication Critical patent/JP2003174120A/ja
Priority to US11/150,296 priority patent/US7148576B2/en
Publication of JP2003174120A5 publication Critical patent/JP2003174120A5/ja
Application granted granted Critical
Publication of JP4014912B2 publication Critical patent/JP4014912B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/01—Manufacture or treatment
    • H10W74/019—Manufacture or treatment using temporary auxiliary substrates
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/111—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being completely enclosed
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W99/00—Subject matter not provided for in other groups of this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/01—Manufacture or treatment
    • H10W70/05—Manufacture or treatment of insulating or insulated package substrates, or of interposers, or of redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W70/00—Package substrates; Interposers; Redistribution layers [RDL]
    • H10W70/60—Insulating or insulated package substrates; Interposers; Redistribution layers
    • H10W70/62—Insulating or insulated package substrates; Interposers; Redistribution layers characterised by their interconnections
    • H10W70/65—Shapes or dispositions of interconnections
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/012—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps
    • H10W72/01221—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition
    • H10W72/01225—Manufacture or treatment of bump connectors, dummy bumps or thermal bumps using local deposition in solid form, e.g. by using a powder or by stud bumping
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/01—Manufacture or treatment
    • H10W72/015—Manufacture or treatment of bond wires
    • H10W72/01551—Changing the shapes of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/0711—Apparatus therefor
    • H10W72/07141—Means for applying energy, e.g. ovens or lasers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07502—Connecting or disconnecting of bond wires using an auxiliary member
    • H10W72/07504—Connecting or disconnecting of bond wires using an auxiliary member the auxiliary member being temporary, e.g. a sacrificial coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07502—Connecting or disconnecting of bond wires using an auxiliary member
    • H10W72/07504—Connecting or disconnecting of bond wires using an auxiliary member the auxiliary member being temporary, e.g. a sacrificial coating
    • H10W72/07507—Connecting or disconnecting of bond wires using an auxiliary member the auxiliary member being temporary, e.g. a sacrificial coating the auxiliary member being a temporary substrate, e.g. a removable substrate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07521—Aligning
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07531—Techniques
    • H10W72/07532—Compression bonding, e.g. thermocompression bonding
    • H10W72/07533—Ultrasonic bonding, e.g. thermosonic bonding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/071—Connecting or disconnecting
    • H10W72/075—Connecting or disconnecting of bond wires
    • H10W72/07541—Controlling the environment, e.g. atmosphere composition or temperature
    • H10W72/07553—Controlling the environment, e.g. atmosphere composition or temperature changes in shapes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/241—Dispositions, e.g. layouts
    • H10W72/242—Dispositions, e.g. layouts relative to the surface, e.g. recessed, protruding
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/20—Bump connectors, e.g. solder bumps or copper pillars; Dummy bumps; Thermal bumps
    • H10W72/251—Materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/536—Shapes of wire connectors the connected ends being ball-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/531—Shapes of wire connectors
    • H10W72/5363—Shapes of wire connectors the connected ends being wedge-shaped
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/541—Dispositions of bond wires
    • H10W72/5445—Dispositions of bond wires being orthogonal to a side surface of the chip, e.g. parallel arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/551—Materials of bond wires
    • H10W72/552—Materials of bond wires comprising metals or metalloids, e.g. silver
    • H10W72/5524—Materials of bond wires comprising metals or metalloids, e.g. silver comprising aluminium [Al]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/581—Auxiliary members, e.g. flow barriers
    • H10W72/583—Reinforcing structures
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/50—Bond wires
    • H10W72/59—Bond pads specially adapted therefor
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/801—Interconnections on sidewalls of containers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/931—Shapes of bond pads
    • H10W72/932—Plan-view shape, i.e. in top view
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/9413—Dispositions of bond pads on encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W72/00—Interconnections or connectors in packages
    • H10W72/90—Bond pads, in general
    • H10W72/941—Dispositions of bond pads
    • H10W72/944—Dispositions of multiple bond pads
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W74/00—Encapsulations, e.g. protective coatings
    • H10W74/10—Encapsulations, e.g. protective coatings characterised by their shape or disposition
    • H10W74/131—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed
    • H10W74/142—Encapsulations, e.g. protective coatings characterised by their shape or disposition the semiconductor body being only partially enclosed the encapsulations exposing the passive side of the semiconductor body
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/20—Configurations of stacked chips
    • H10W90/288—Configurations of stacked chips characterised by arrangements for thermal management of the stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/721—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors
    • H10W90/722—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bump connectors between stacked chips
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10W—GENERIC PACKAGES, INTERCONNECTIONS, CONNECTORS OR OTHER CONSTRUCTIONAL DETAILS OF DEVICES COVERED BY CLASS H10
    • H10W90/00—Package configurations
    • H10W90/701—Package configurations characterised by the relative positions of pads or connectors relative to package parts
    • H10W90/751—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires
    • H10W90/756—Package configurations characterised by the relative positions of pads or connectors relative to package parts of bond wires between a chip and a stacked lead frame, conducting package substrate or heat sink

Landscapes

  • Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
  • Wire Bonding (AREA)

Abstract

(57)【要約】 【課題】 簡単な製造工程により小型化が可能な構造を
有する半導体装置および生産効率を大幅に高めることが
できる半導体装置の製造方法を提供する。 【解決手段】 所定機能を有する半導体回路および電極
３を一主面に備える半導体チップ１ａと、一端が電極３
と接続し、他端に外部と接続する接続端子２ａを有する
ワイヤ２と、少なくとも半導体チップの一主面を覆う絶
縁体とを備え、ワイヤ２の他端における接続端子２ａ
は、そのワイヤの他の部分と一体化した状態を保ちなが
ら形成された部分であり、その接続端子が一主面側の絶
縁体上面に対して反対側の底面において露出している。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】この発明は、半導体装置およ
びその製造方法に関し、より具体的には生産能率を大き
く向上させることができる小型化された半導体装置およ
びその製造方法に関するものである。
【０００２】
【従来の技術】図９５は、従来の半導体装置の典型例を
示す断面構成図である。ウエハに形成された半導体チッ
プ１０１ａはリードフレームのダイパッド１０５ｂに搭
載されている。半導体チップの電極パッド１０３は、外
部との接続端子となる外部リード１０５ａとワイヤ１０
２によって接続される。ワイヤ１０２は、電極パッド１
０３との接続部にワイヤ接続端子１０２ｂを形成し、ま
た外部リード１０５ａとの接続部にワイヤ接続端子１０
２ａを形成する。外部リードの外部端子を除いて他の部
分は、図９５に示すように絶縁性樹脂１０４によって封
止される。
【０００３】上記の半導体装置の製造方法を、図９６〜
図１００に示す。まず、図９６に示すように、ウエハ１
０１に半導体回路領域（半導体チップ領域）１０１ａを
並べて複数個造り込み、各半導体チップの表面に電極パ
ッド１０３を設ける。次いで、図９７に示すように、ウ
エハを半導体チップ１０１ａの単位ごとに切断して個片
化する。この後、図９８に示すように、リードフレーム
のダイパッド１０５ｂに前記個片化された半導体チップ
を固定する。次いで、半導体チップ上面に配置された電
極パッド１０３と外部リード１０５ａとを、図９９に示
すように、ワイヤ１０２により接続する。この後、図１
００に示すように、樹脂１０４によって外部リード１０
５ａの端子を除いて封止する。最後に、外部リード１０
５ａの封止樹脂から露出している部分を内側に曲げてサ
イズを小さくして、図９５に示す半導体装置を製造す
る。
【０００４】上記の製造方法を用いることにより、信頼
性に優れた半導体装置、たとえばＤＲＡＭ(Dynamic Ran
dom Access Memory)を得ることができる。
【０００５】
【発明が解決しようとする課題】上記の半導体装置はリ
ードフレームを用いるため、外部リードは平面的に見て
半導体チップの外側に位置することを避けられない。こ
のような小型化の阻害要因を除くために、いくつかの提
案がこれまでになされている。たとえば、図１０１に示
すように、半導体チップ１０１ａの底部に金属膜１１５
ａで覆われた樹脂突起１０４ａを設け、その金属膜１１
５ａと半導体チップ１０１ａの電極パッド１０３とをワ
イヤ１０２で接続する構造が提案されている（特開平9-
162348号公報）。この構造によれば、封止樹脂の外側に
出る外部接続用の端子がないので、半導体装置を小型化
することができる。
【０００６】また、やはりリードフレームを用いること
なく、図１０２に示すように、半導体チップ１０１ａに
近接させて外部接続手段１２５ａを配置する構造が提案
されている（特開平10-98133号公報）。この半導体装置
においては、半導体チップと外部接続手段とは樹脂１０
４で封止され、裏面から露出している。この半導体装置
においても、平面的に見て外部接続手段は封止樹脂の内
側に位置しているので、小型化することができる。
【０００７】しかしながら、図１０１に示す構造（特開
平9-162348号公報）では、樹脂突起１０４ａを覆う金属
膜１１５ａのパターン形成が必要となる。このため、製
造工程が増え複雑になる。このため、製造コスト増を招
き、さらに歩留り低下の原因となる可能性がある。
【０００８】また、図１０２に示す構造（特開平10-981
33号公報）では、外部接続手段１２５ａという別の部材
を製造工程中に配置する必要がある。このため、やはり
製造工程が複雑になり、製造コスト増を招き、歩留まり
低下を生じる可能性がある。
【０００９】さらに、上記の半導体装置は、いずれも、
従来の製造方法によって製造した場合、所定の処理工程
を経て作り込まれた半導体チップをウエハの区画ごと切
断し、個々の半導体チップに個片化する。すなわち、リ
ードフレームを用いるか用いないかの差はあるにして
も、従来の製造方法にしたがえば、図９６〜図１００に
示す半導体装置は、いずれも樹脂で封止するより前の工
程において半導体チップを個片化する工程を経て製造さ
れる。
【００１０】半導体チップを個片化する工程を経て、半
導体チップの電極パッドと接続端子とをワイヤボンディ
ングし、樹脂封止する場合、個片化された半導体チップ
ごとに位置合わせなどを行う必要があり、生産効率が制
約される。半導体装置は量産によって価格を低下して普
及を容易にする性格を有するが、上記のような個片化さ
れた半導体チップごとに半導体パッケージを製造する方
式では量産性の点で問題がある。
【００１１】また、上記のような個片化された半導体装
置ごとに半導体パッケージを製造する方法では、小型化
する場合にハンドリングに困難を伴う。上記の小型化を
目的とする、図１０１，図１０２に示す半導体装置で
も、小型化が進んだ場合、ハンドリングに困難を伴うこ
とは明白である。
【００１２】さらに、上記の小型化された図１０１，図
１０２の半導体装置も含めて、個片化された半導体チッ
プを複数個積層した半導体装置を製造するためには、複
雑な処理工程を必要とし、また、でき上がった半導体装
置も複雑な構造を備えることになる。図１０３は、リー
ドフレームを用いる場合の積層構造を示す図である。こ
の図によれば、上層ほど半導体チップの大きさを小さく
する必要がある。このため、積層できる層数に限界があ
った。また、図１０４は、同一サイズの半導体チップを
積層する場合を示す図である。この図によれば、同一サ
イズの半導体チップを積層する場合には、スペーサ１１
１を介さなければならないことが分かる。スペーサ１１
１を介する場合、構造が複雑になるばかりでなく、一層
ごとに結線工程が必要になる。このため、製造効率も低
下してしまう。
【００１３】本発明は、生産能率を大きく向上させるこ
とができる小型化された半導体装置およびその半導体装
置の製造方法を提供することを目的とする。
【００１４】
【課題を解決するための手段】本発明の半導体装置は、
所定機能を有する半導体回路および電極を一主面に備え
る半導体チップと、一端が電極と接続し、他端に外部と
接続する接続端子を有する金属配線と、少なくとも半導
体チップの前記一主面を覆う絶縁体とを備える。この半
導体装置では、金属配線の他端における接続端子は、そ
の金属配線の他の部分と一体化した状態を保ちながら形
成された部分であり、その接続端子が一主面側の絶縁体
上面に対して反対側の底面において露出している（請求
項１）。
【００１５】上記の構成によれば、金属配線と一体的に
形成された部分である接続端子が底部から露出してい
る。このため、製造時に、金属配線と連続する端子部分
によって上記電極と、たとえば仮の導電板または支持板
と、金属配線と一体的に形成された接続端子とが接続さ
れる。上記の接続端子および電極上の端子は、金属配線
と一体的に形成されたものである。接続端子および電極
上の端子は、金属配線を配置する工程において金属配線
の他の部分と一体化した状態を保ちながら形成されてい
ればよい。そのとき、接続端子となる部分に加工が施さ
れて変形してもよい。このため、（1）接続端子と金属
配線の他の部分との間に継ぎ目がなく、かつ（2）接続
端子と金属配線の他の部分とは、組成が実質的に同じに
なる。形状については、接続端子および電極上の端子
は、金属配線と、当然、相違してもよい。たとえば、金
属配線をワイヤとした場合、接続端子は、ワイヤが結線
工程において加工され、ボールボンドやステッチボンド
等の形状とされる。また、ガスデポジション法やめっき
法で金属配線を形成する場合には、接続端子は、接続部
分として好都合な任意の形状に形成することができる。
上記の仮の導電板または支持板は、後の工程で除くこと
ができる。
【００１６】たとえば、金属配線をワイヤで構成する場
合には、ワイヤボンディング工程において、次のような
加工を行うことができる。 （ａ）ワイヤの先端を上記半導体チップの電極に接合
し、第１の圧接部を形成する。次いで、上記仮の導電板
にも同様に第２の圧接部を形成し、ボンディングツール
内部の供給源に連続するワイヤを切断することができ
る。仮の導電板上に第２の圧接部を形成する際、ワイヤ
は押し潰されてワイヤのままよりも幅広の形状になる。
このため、接続端子として用いることができる。ワイヤ
ボンディング条件を調整して、ワイヤの幅を、通常の圧
接条件による圧接部よりも大きくすることもできる。さ
らに、アルミ線の超音波ワイヤボンディングでは、半導
体チップ電極上のアルミ線接合部にも支持板上のアルミ
線接合部にも、同様な圧接部が形成される。この場合も
圧接部のアルミ線は、仮の導電板上に単に接続処理され
るだけであるが、幅広に加工されている。このため、接
続端子として用い易い。また、超音波ワイヤボンディン
グの条件を調整して、通常の圧接部の幅よりもさらに広
く加工することもできる。 （ｂ）ワイヤの先端部分を溶融させて、塊状部分を形成
して、仮の導電板上にボールボンドを形成し、次いで、
半導体チップの電極上にステッチボンドを形成すること
もできる。 （ｃ）ワイヤの先端部分を溶融させて、塊状部分を形成
して、半導体チップの電極上にボールボンドを形成し、
次いで、仮の導電板上にステッチボンドを形成すること
もできる。
【００１７】（ａ）、（ｂ）、（ｃ）いずれの場合も、
後の工程で仮の導電板を除けば、加工されて導電板に接
続された金属配線の端部を接続端子とすることができ
る。
【００１８】この結果、リードフレームを使用しないこ
とによって小型化された半導体装置を、非常に簡単な製
造工程により製造することができる。この結果、高い信
頼性を有する小型化された半導体装置を安価に得ること
が可能になる。
【００１９】上記本発明の半導体装置では、金属配線は
ワイヤボンディングにより形成されたワイヤであり、接
続端子が、当該ワイヤの部分がそのワイヤに連続したま
ま加工されて塊状にされた塊状の接続端子とすることが
できる（請求項２）。
【００２０】この構成では、半導体装置が上記（ｂ）の
工程で製造された接続端子を有する。上記（ｂ）の工程
で製造された接続端子は、平面的に見て広いサイズを有
するので、接続端子として用いて接続が容易となる。ま
た、２つの塊状の端子を積層することにより、上面にも
露出させて積層構造を製造しやすくなる。
【００２１】上記本発明の半導体装置では、金属配線お
よび接続端子は、ガスデポジション法およびめっき法の
いずれかによって形成されることができる（請求項
３）。
【００２２】上記のように、ガスデポジション法および
めっき法のいずれかを用いることにより、ワイヤを用い
る場合のように、接続端子を加工する必要がなくなる。
接続端子および電極上の端子ともに、任意の形状に形成
することができる。ただし、ガスデポジション法または
めっき法で金属配線を形成する場合、ワイヤのように空
中に張りわたすことができないので、少なくとも半導体
チップの一主面を覆う支持層の上に形成する。この支持
層には、耐久性のある絶縁膜を用いて、そのまま半導体
チップの保護層として用いてもよい。また、支持層とし
て、レジストフィルムを配置して、上記ガスデポジショ
ン法やめっき法で金属配線を形成した後、このレジスト
フィルムを除去し、その後、あらためて耐久性のある絶
縁体を形成してもよい。
【００２３】また、めっき法で金属配線を形成する場
合、通常、電気めっき法を用いるので、上記支持層の上
に陰極となる金属膜を形成する。
【００２４】上記本発明の半導体装置では、接続端子の
露出した表面を、半導体チップの一主面と反対側の裏側
主面よりも外側に突き出た位置にある構成とすることが
できる（請求項４）。
【００２５】この構成によれば、接続端子の露出部分を
半導体チップよりも外側に位置させることになる。この
ため、上記の半導体装置をモジュールや製品に組み入れ
る場合、半導体チップの高さ精度を高める必要性がなく
なり、接続端子を回路基板の電極に接続させるのが非常
に容易となる。
【００２６】上記本発明の半導体装置では、半導体チッ
プの一主面と反対側の裏側主面に接して板材を配置し、
その板材を底面から露出させることができる（請求項
５）。
【００２７】板材を熱の良導体とすることにより、半導
体チップ内に熱をこもらせることを避けることができ
る。また、半導体装置の機械的強度を高めることができ
る。したがって、この半導体チップを高い信頼性で動作
させることができる。このため、構造を簡単化し、サイ
ズを小型化し、低価格化した上で、高い信頼性の半導体
装置を得ることが可能となる。
【００２８】上記本発明の半導体装置では、板材を金属
板から構成することができる（請求項６）。
【００２９】この構成により、安価に強度の高い板材を
形成することができる。この結果、半導体装置の機械的
強度を高め、熱を半導体チップにこもらせないようにで
きる。金属板の材料には、アルミ、銅およびそれらの合
金を用いることができる。
【００３０】上記本発明の半導体装置では、接続端子の
露出部にはんだ材を被着させることができる（請求項
７）。
【００３１】この構成により、接続端子と他の端子との
接続をより容易に行うことができ、かつ接続強度を高め
ることができる。
【００３２】上記本発明の半導体装置では、板材の露出
部にはんだ材を被着させることができる（請求項８）。
【００３３】この構成により、板材に放熱板を強固に接
続させて、半導体チップの熱を大きく放熱し、半導体チ
ップの動作の信頼性を高めることが可能となる。このた
め、多層構造を形成し、高密度実装しても、高い動作信
頼性を得ることが可能となる。
【００３４】上記本発明の半導体装置では、ワイヤの他
端の接続端子の高さを高くすることによって、接続端子
の底面と反対側の上部が、絶縁体の上面から露出するこ
とができる。このような構成ができれば、この半導体装
置を２つ以上重ねて積層構造の半導体装置を得ることが
できる。この結果、簡単な構造の半導体装置を、きわめ
て簡単に高密度実装することが可能となる。このよう
に、平面的に見て同位置で上面と底面とに端子が露出し
ている半導体装置を上下同位置端子付き半導体装置と記
す。
【００３５】上記本発明の半導体装置では、接続端子の
上に接して別の上部接続用端子を備えることができる
（請求項９）。
【００３６】上記構成を有する半導体装置、すなわち上
下同位置端子付き半導体装置を２つ以上順に重ねること
により、非常にコンパクトな積層構造の半導体装置（半
導体モジュール）を得ることができる。
【００３７】上記本発明の半導体装置では、金属配線お
よび接続端子がガスデポジション法およびめっき法のい
ずれかによって形成され、接続端子の上に連続して、半
導体チップの一主面の側に高くなるように形成された上
部接続用端子を備えることができる（請求項１０）。
【００３８】上記のガスデポジション法による構成で
は、ワイヤボンディングにおけるように上部接続用端子
を形成するための工程を別に設けることなく、金属配線
形成工程のなかで上部接続用端子を形成することができ
る。
【００３９】また、めっき法では、ワイヤボンディング
におけるように上部接続用端子を形成するための工程を
別に設けることになるが、写真製版によってめっきパタ
ーンを形成するため、より高精度で微細な接続端子をよ
り多数形成することができる。
【００４０】上記本発明の半導体装置では、上記の積層
構造の半導体装置を単位半導体装置とし、その単位半導
体装置が少なくとも２つ積層され、その一方の単位半導
体装置の接続端子が他方の単位半導体装置の上部接続用
端子に接続されることができる(請求項１１)。
【００４１】この構成により、さらに上下面に接続端子
を有する積層半導体装置（積層半導体モジュール）を得
ることができる。この積層半導体装置は、非常にコンパ
クトな構造を有し、このため高い信頼性を有しかつ安価
に製造することができる。このように順に積層された積
層半導体装置を、順積層半導体装置と呼ぶ。
【００４２】上記本発明の半導体装置では、電極の上に
接してさらに別の電極上端子を備えることができる（請
求項１２）。
【００４３】上記構成の半導体装置が上記の主面に平行
な平面鏡に関して、面対称性を有する場合、上記の構成
の２つの半導体装置を底面どうし突き合せるか、または
上面どうし突き合せるかして、積層半導体装置を簡単に
得ることができる。この半導体装置を、上記面対称性の
有無によらず、上下異位置端子付き半導体装置と呼ぶ。
【００４４】また、上記半導体装置が上記面対称性を有
しない場合、上記の半導体装置に対して上記面対称の関
係の配置を有する半導体装置を準備する。上記上下異位
置端子付き半導体装置とそれに面対称な半導体装置と
を、底面どうしまたは上面どうし突き合せることにより
積層半導体装置を簡単に得ることができる。上記の積層
半導体装置を反転積層半導体装置と呼ぶ。
【００４５】上記本発明の半導体装置では、金属配線が
ガスデポジション法およびめっき法のいずれかによって
形成され、電極と接続する部分の上に連続して形成され
た電極上端子を備えることができる（請求項１３）。
【００４６】上述のように、金属配線がガスデポジショ
ン法によって形成される場合、ワイヤボンディングにお
けるように上部接続用端子を形成するための工程を別に
設けることなく、金属配線形成工程のなかで上部接続用
端子を形成することができる。また、めっき法では、ワ
イヤボンディングにおけるように上部接続用端子を形成
するための工程を別に設けることになる。しかし、写真
製版によってめっきパターンを形成するため、より高精
度で微細な接続端子をより多数形成することができる。
【００４７】本発明の半導体装置では、上記ガスデポジ
ション法またはめっき法のいずれかで形成された金属配
線を有する半導体装置において、その金属配線が、底部
と反対側の面側において、少なくとも最も高い位置にお
いて露出するようにできる（請求項１４）。
【００４８】ガスデポジション法またはめっき法で形成
された金属配線は土台となる支持層の上に形成される。
このため、支持層上の部分の少なくとも最も高い位置を
露出させておけば、接続用の端子として用いることがで
きる。
【００４９】本発明の半導体装置は、上記の上下異位置
端子付き半導体装置を単位半導体装置として、一主面と
平行に配置した平面に関して単位半導体装置と面対称の
配置を有する面対称半導体装置、および単位半導体装置
を備える。そして、単位半導体装置の電極上端子に面対
称半導体装置の電極上端子が接続され積層される上面突
合せ接続構造、および単位半導体装置の接続端子に面対
称半導体装置の接続端子が接続され積層される底面突合
せ接続構造のいずれか一方の接続構造を備えることがで
きる（請求項１５）。
【００５０】この構成により、簡単に反転積層半導体装
置を得ることができる。この反転積層半導体装置はコン
パクトであり、高い信頼性を有しかつ安価に製造するこ
とができる。また、ガスデポジション法またはめっき法
で形成された金属配線の少なくとも最高部が露出してい
る場合には、その露出している部分どうしを直接、接触
させて電気的に接続してもよいし、２つの露出部の間に
はんだを介在させて電気的に接続してもよい。
【００５１】なお、上記の面対称半導体装置は、単位半
導体装置自身が上記面対称性を有する場合（請求項１
６）、その単位半導体装置を反転して積層することによ
り、反転積層半導体装置を形成することができる。
【００５２】なお、上記の反転積層半導体装置が２つ以
上備えられ、第１の反転積層半導体装置の接続端子と、
第２の反転積層半導体装置の接続端子とが接続されてい
る場合も、上記の本発明の構成の中に含まれる。この場
合、上面突合せ構造の場合には、第１の反転積層半導体
装置の接続端子と、第２の反転積層半導体装置の接続端
子とが接続され、底面突合せ構造の場合には、第１の反
転積層半導体装置の第２補助接続端子と、第２の反転積
層半導体装置の第２補助接続端子とが接続されている。
【００５３】さらに、半導体装置の総数が奇数の場合、
ペアを組めない半導体装置が端層に配置される。このよ
うな積層半導体装置も本発明の半導体装置に含まれる。
この場合、第１単位半導体装置および面対称半導体装置
のいずれか一方を端層半導体装置としてさらに備え、そ
の接続端子が、端層半導体装置と面対称の関係にある反
転積層半導体装置の端の層の半導体装置の接続端子と接
続される。
【００５４】本発明の半導体装置は、接続端子の外側端
部をさらに絶縁体の側面から露出させる構成とすること
ができる（請求項１７）。
【００５５】この構成により、半導体装置の側部に立つ
壁状回路基板等を用いて、積層半導体装置を容易に形成
することができる。このため、別の接続端子を形成する
ことなく、積層構造の半導体装置を得ることが可能とな
る。
【００５６】本発明の半導体装置は、側部が露出されて
側部が接続される接続端子が備えられた半導体装置を２
つ以上と、内部に回路配線を含み半導体チップの表面に
交差するように立つ壁状回路基板とを備え、半導体装置
の接続端子の露出された側面が壁状回路基板に接続さ
れ、半導体装置が層状に実装される構成とすることがで
きる（請求項１８）。
【００５７】この構成により、簡単に積層構造を得るこ
とができ、高密度実装を簡単に行うことが可能となる。
なお、上記の壁状回路基板は１つに限定されず、２つ以
上、３、４つでもよい。半導体装置の四周を取り囲むよ
うに配置されていてもよい。上記壁状回路基板は、通
常、電極が配列される辺に配置される。
【００５８】本発明の半導体装置は、平面的に見て少な
くとも１側面には壁状回路基板が配置されず、その壁状
回路基板が接続されない側面において、半導体装置の積
層面に沿う回路基板が、接続端子に接続されて側面から
平板状に張り出す構成とすることができる（請求項１
９）。
【００５９】この構成により、壁状回路基板の端子を介
した接続だけでなく、上記の平置きした回路基板の配線
も利用した接続を用いることができる。
【００６０】本発明の半導体装置は、半導体装置を平面
的に見て少なくとも１側面には壁状回路基板が配置され
ず、その壁状回路基板が接続されない側面において、半
導体装置の積層面に沿う放熱板が、半導体チップと熱的
に導通して側面から平板状に張り出す構成とすることが
できる（請求項２０）。
【００６１】この構成により、半導体チップから熱を放
散して高い信頼性の動作を確保することができる。な
お、上記の構成では、半導体チップの裏面に接して熱伝
導板を配置してもよいし、配置しなくてもよい。
【００６２】本発明の半導体装置の製造方法は、所定機
能を有し外部との電気的接続を図るための電極を有する
半導体回路領域を一主面に２つ以上配置した半導体基板
から、２つ以上の半導体装置を製造する方法である。こ
の製造方法は、半導体基板の一主面と反対の主面側に支
持板を貼り付ける工程と、２つ以上の半導体回路領域を
個々の半導体回路領域に分けるように、その半導体回路
領域の周囲に支持板が露出されるように溝を形成する工
程と、電極と溝内に露出された支持板とを金属配線で結
線する工程と、支持板を除去する工程とを備える（請求
項２１）。
【００６３】この構成によれば、ワイヤで結線する工程
では、半導体チップ（半導体回路領域）を個片化せず
に、各半導体チップは支持板で支持された状態で、溝底
部の支持板に接続される。上記の結線工程を、たとえば
ワイヤボンディングで行う場合、半導体チップの電極と
接続端子とをワイヤボンディングする。このため、導体
素子ごとに位置合わせ行う必要がなく、生産能率を大幅
に向上させることができる。したがって量産性の点で非
常に優れている。
【００６４】また、個片化された半導体装置ごとに半導
体パッケージを製造する場合に問題となる、小型化に際
してのハンドリング性にも優れている。
【００６５】さらに、複雑な処理工程を必要とせずに、
同一サイズの半導体装置を積層して積層構造の半導体装
置を得ることができる。また、このとき、スペーサや特
殊な回路基板を用いる必要がない。このため、積層でき
る層数に制限なく積層構造の半導体装置を得ることがで
きる。
【００６６】本発明の半導体装置の製造方法では、電極
と支持板とをワイヤで結線する工程では、ワイヤボンデ
ィングにより、支持板に接続されることになる部分付近
のワイヤを溶融させ塊状にしたものを支持板に接続させ
ることができる（請求項２２）。
【００６７】この構成により、ワイヤボンディングの結
線工程においてボールボンドを支持板に形成することに
より、塊状の接続端子を簡単に形成することができる。
上記ボールボンドの形成は、特別に困難を伴うことはな
い。ワイヤボンディングでは、通常、まず、ワイヤボン
ディング装置内でワイヤ先端に放電を生じさせ、ワイヤ
先端部を溶融し塊状部分（ボール）を形成する。次い
で、その塊状部分を支持板に接触させて接合させる。そ
の後、ワイヤを供給しながら半導体チップの電極にワイ
ヤを接続して塊状部分をほとんど有しないステッチボン
ドを形成する。ボールボンドの形成には、上記のように
最初に支持板にボールボンドを形成する手順で行うのが
普通である。しかし、ワイヤボンディングの条件を特に
調節して、最初に半導体チップの電極上にステッチボン
ドを形成し、次いで、ワイヤを供給しながら支持板に塊
状部分としてボールボンドを形成してもよい。
【００６８】この構成により、小型化した簡素な構造の
半導体装置を非常に簡単にかつ安価に製造することがで
きる。
【００６９】また、溝を形成する工程では、半導体基板
を貫通し支持板内に溝を形成することができる。このた
め、上記のワイヤの接続端子を容易に溝底部に接続させ
ることができる。溝底部の支持板表面に対して、エッチ
ング処理、めっき処理またはこれらを組み合わせた処理
を行い、ワイヤボンディングにおける接続を容易化かつ
確実化することが望ましい。
【００７０】また、支持板をエッチングによって除去し
た場合、接続端子を半導体チップよりも下側に突き出さ
せることができる。このため、積層半導体装置（積層半
導体モジュール）や製品に組み立てる際、容易に上記接
続端子を他の端子に接続させることができる。
【００７１】さらに、支持板に予め窪みまたは貫通孔を
配列しておき、ワイヤの端部を接続する際、トーチによ
ってワイヤ端部を強く押し付け、この窪みまたは貫通孔
に嵌め入れ接合することができる。また、支持板に予め
窪みまたは貫通孔を設けず単に接続の際、トーチによっ
て強く押し付けることで支持板にワイヤ端の一部を嵌入
し接合することもできる。上記の接続方法を用いた場
合、後の工程で支持板を除去する際にエッチングを用い
ることにより、ワイヤ端部がより一層外側に突き出て形
成される。この結果、さらに容易に上記接続端子を他の
端子に接続させることができる。
【００７２】また上記本発明の製造方法では、支持板の
所定部分を除去した後、裏面に露出したワイヤの接続端
子および板材の少なくとも一方にめっき処理を施す工程
をさらに備えることができる。この構成により、接続端
子に回路基板の端子を接続したり、板材に放熱板を接続
することが容易となる。
【００７３】また、上記本発明の製造方法では、支持板
は、半導体基板と支持板との間に溝形成工程で形成され
る溝で囲まれる領域に対応するように配置された板材
（熱伝導板）を備え、半導体基板の一主面と反対の主面
側に支持板を貼り付ける工程が、板材と支持板とを貼り
付ける工程およびその板材と半導体基板とを貼り付ける
工程を備えることができる。この構成により、半導体装
置の機械的強度を高め、かつ半導体チップに熱がこもっ
て半導体チップが誤動作することを避けることができ
る。板材は放熱板などに接続されることになる。
【００７４】本発明の半導体装置の製造方法では、金属
配線で結線する工程の前に、半導体基板の一主面を絶縁
膜で覆う工程を備え、電極と支持板とを金属配線で結線
する工程では、ガスデポジション法およびめっき法のい
ずれかにより、絶縁膜と、電極と、支持板との上に接す
る金属膜を形成することができる（請求項２３）。
【００７５】この絶縁膜は、当然、半導体チップの電極
は被覆しないようにされる。この絶縁膜は、ガスデポジ
ション法またはめっき法による金属膜の形成の後、除去
して、あらためて絶縁膜を形成してもよいし、また、そ
のまま半導体チップの保護絶縁膜として用いてもよい。
上記の方法によれば、接続端子を任意の形状にすること
が容易となる。
【００７６】本発明の半導体装置の製造方法では、半導
体基板の一主面と反対の裏側主面に支持板を貼り付ける
工程では、陽極接合法を用いて貼り付けるべき部材どう
しを貼り付けることができる（請求項２４）。
【００７７】この構成によれば、接着剤などの別の材料
を用いることなく支持板等を貼り付けることができる。
このため、支持板の固定構造を簡単に形成することがで
き、製造コストを低減することができる。
【００７８】なお、支持板および補助板には金属板を用
いることにより、この半導体装置を安価に製造すること
ができる。しかし、支持板には電気導電性があり、また
板材には熱伝導性があれば、金属板に限定されず、どの
ような材料を用いてもよい。
【００７９】本発明の半導体装置の製造方法では、溝を
形成する工程では、ダイシングソーを用いて溝を形成す
ることができる（請求項２５）。
【００８０】この構成により、非常に能率的に溝を正確
にかつ安価に形成することが可能になる。
【００８１】本発明の半導体装置の製造方法では、金属
配線で結線する工程では、溝を挟んで対向する２つの半
導体チップの電極位置は、前記溝の延びる方向に沿って
互いにずれており、一方の半導体チップの電極から延び
る金属配線は溝内の他方の半導体チップに近い位置の支
持板に接続され、他方の半導体チップの電極から延びる
金属配線は溝内の一方の半導体チップに近い位置の支持
板に接続されることができる（請求項２６）。
【００８２】この構成により、半導体チップ間の間隔を
広くとれない場合、すなわち狭い溝の場合でも本発明の
半導体装置を形成することができる。
【００８３】本発明の半導体装置の製造方法では、絶縁
物で半導体基板を封止する工程を備え、その封止工程で
は、流動性のある高分子樹脂をスクリーン印刷法を用い
て所定領域に塗布し被覆することができる（請求項２
７）。
【００８４】スクリーン印刷法を用いることにより、微
細な高分子樹脂のパターンを精密に形成することが可能
となる。
【００８５】本発明の半導体装置の製造方法では、高分
子樹脂のパターンの形成の際、溝の中において、半導体
チップに接続される接続端子をその半導体チップに附属
させて互いに隔てている間隙部には高分子樹脂を配置せ
ず、支持板を除去する工程において、各半導体装置が間
隙部に沿って個別に分離される（請求項２８）。
【００８６】この構成により、半導体装置を最終的に個
別に分ける際に、封止樹脂を切断したり変形したりする
ことなく、容易に個片化することができる。
【００８７】本発明の半導体装置の製造方法では、高分
子樹脂のパターンの形成の際、溝の中において、半導体
チップに接続される接続端子をその半導体チップに附属
させて互いに隔てている間隙部には、半導体チップが３
個以上会合するコーナー部を除いて高分子樹脂を配置せ
ず、支持板を除去する工程において、コーナー部に配置
した高分子樹脂によって各半導体装置が繋がれるように
できる（請求項２９）。
【００８８】この構成により、小型化した半導体装置を
ウエハ単位に搬送したり保管したりできるようになり、
ハンドリングを容易にすることができる。
【００８９】なお、上記の支持板を除去する工程では、
機械研磨および化学的機械研磨(CMP:Chemical Mechanic
al Polishing)のうち少なくとも一方を用いて支持板の
所定部分を除去することができる。また、支持板除去の
最終位置の精度を高める場合には、上記支持板を除去す
る工程では、支持板の所定部分をエッチングして除去す
ることもできる。
【００９０】本発明の半導体装置の製造方法では、絶縁
体で封止する工程では、前記半導体基板の全面を絶縁体
で被覆し、その後のいずれかの工程でその絶縁体の所定
部分をダイシングソーで除去して前記半導体回路領域ご
とに個片化することができる（請求項３０）。
【００９１】この構成により、とくに樹脂パターン形成
手段を持たなくても簡便に絶縁体封止を行うことができ
る。この結果、製造方法の多様性を得ることが可能にな
る。
【００９２】本発明の別の局面の半導体装置の製造方法
では、所定機能を有し外部との電気的接続を図るための
電極を有する半導体回路領域を一主面に２つ以上配置し
た半導体基板から、２つ以上の半導体装置を製造する方
法である。この半導体装置の製造方法は、半導体基板を
切断して個々の半導体回路領域に分ける工程と、半導体
基板の一主面と反対の主面側に支持板を貼り付ける工程
と、電極と溝内に露出された支持板とを金属配線で結線
する工程と、支持板を除去する工程とを備える（請求項
３１）。
【００９３】この構成により、個片化された半導体チッ
プの電極と支持板とを金属配線により接続することがで
きる。このため従来の製造ラインをそのまま用いて製造
するできる場合が多くなる。
【００９４】上記別の局面の半導体装置の製造方法で
は、電極と支持板とを金属配線で結線する工程では、ワ
イヤボンディングにより、支持板に接続されることにな
る部分付近のワイヤを溶融させ塊状にしたものを支持板
に接続させることができる（請求項３２）。
【００９５】この構成により、ワイヤボンディングとい
う汎用的な手段を用いて、塊状の接続端子を容易に形成
することができる。
【００９６】上記別の局面の半導体装置の製造方法で
は、金属配線で結線する工程の前に、半導体基板の一主
面を絶縁膜で覆う工程を備え、電極と支持板とを金属配
線で結線する工程では、ガスデポジション法およびめっ
き法のいずれかにより、絶縁膜と、電極と、支持板との
上に接して金属膜を形成することができる（請求項３
３）。
【００９７】この方法により、個片化された半導体基板
について配線と接続端子とを効率よく形成することがで
きる。上記の半導体基板の一主面を覆う絶縁膜は、当
然、半導体チップの電極は覆わないようにする。
【００９８】上記の半導体装置の製造方法では、電極お
よび接続端子のいずれか一方に、これらに導通するよう
に、ワイヤボンディング法の応用によって金属配線の一
端を溶融させ塊状にした端子を形成することができる
（請求項３４）。
【００９９】この構成により、積層構造の半導体装置を
形成することができる。すなわち、接続端子の上にスタ
ッドバンプを形成した場合には、上下同位置接続端子付
き半導体装置を得ることができる。また、電極の上にス
タッドバンプを形成した場合には、上下異位置接続端子
付き半導体装置を得ることができる。
【０１００】上記の半導体装置の製造方法では、金属配
線で結線する工程において、電極および接続端子のいず
れか一方に、これらに導通するように、ガスデポジショ
ン法およびめっき法のいずれかにより支持板から離れる
方向に延びる接続用端子を形成することができる（請求
項３５）。
【０１０１】この方法により、複数の半導体装置を積層
した半導体モジュールを組み立てるのに適合した半導体
装置を容易に形成することができる。
【０１０２】本発明のさらに別の局面の半導体装置の製
造方法は、所定機能を有し外部との電気的接続を図るた
めの電極を有する半導体回路領域を一主面に２つ以上配
置した半導体基板から、２つ以上の半導体装置を製造す
るために、前記半導体回路領域の電気特性を検査する方
法を含む製造方法である。この製造方法では、半導体基
板の一主面と反対の主面側に支持板を貼り付ける工程
と、２つ以上の半導体回路領域を個々の半導体回路領域
に分けるように、その半導体回路領域の周囲に前記支持
板が露出されるように溝を形成する工程とを備える。さ
らに、この製造方法は、電極と溝内に露出された支持板
とをワイヤで結線する工程と、支持板が配置された面と
反対側の面に上面支持板を貼り付ける工程とを備える。
この製造方法においては、支持板が除去され露出した接
続端子に対して、電気特性の良否を判定するために触針
検査を行う工程とを備える（請求項３６）。
【０１０３】この製造方法を用いることにより、半導体
チップが導電性の支持板によって短絡することなく、半
導体チップごとに独立して検査することができる。ま
た、この検査の際、ウエハ上に配列された半導体チップ
と同様に、多くの半導体チップをまとめて検査すること
が可能となる。
【０１０４】
【発明の実施の形態】次に図面を用いて本発明の実施の
形態について説明する。
【０１０５】（実施の形態１）図１は、本発明の実施の
形態１の半導体装置を示す断面構成図である。半導体チ
ップ１ａおよびワイヤ２，２ａ，２ｂは、絶縁体の樹脂
４に封止されている。ワイヤ２の一端２ｂは、半導体チ
ップ１ａの電極３に接続され、いわゆるステッチボンド
を形成している。また、ワイヤの他端部が加工されて塊
状にされた接続端子２ａとなって封止樹脂４から露出し
ている。また、接続端子２ａの露出面は、半導体チップ
１ａよりも外側に突き出している。
【０１０６】この構成によれば、接続端子は簡単にワイ
ヤの端部を溶融することにより形成することができる。
このように、構造が非常に簡素化されているため、
（ａ）小型化が容易であり、かつ（ｂ）生産能率が大幅
に向上し製造コストを低減することができる。また、接
続端子２ａが半導体チップ１ａより外側に突き出してい
るため、この半導体装置の寸法精度をそれほど上げなく
ても、接続端子２ａと他の端子との接続を容易にかつ確
実に行うことができる。
【０１０７】（実施の形態２）図２は、本発明の実施の
形態２における半導体装置の断面構成図である。本実施
の形態では、半導体チップ１ａの裏面に板材６が配置さ
れている点に特徴がある。この板材には、多くの場合、
金属板を用いることができる。この板材は、後述する半
導体装置の製造方法の一部を変更することにより、容易
に形成することができる。
【０１０８】上記の板材の配置により、半導体装置の剛
性を高めるなど機械的強度を向上させることができる。
また、金属板など熱伝導性の良い板材を用いることによ
り、半導体チップからの放熱性を高めることができる。
【０１０９】（実施の形態３）図３は、本発明の実施の
形態３における半導体装置の断面構成図である。本実施
の形態では、接続端子２ａの裏面に露出した表面にはん
だ被膜７を形成した点に特徴がある。このはんだ被膜７
の形成により、回路基板の端子などへの接続を容易に確
実に行うことができ、高い接続強度を得ることができ
る。
【０１１０】（実施の形態４）図４は、本発明の実施の
形態４における半導体装置の断面構成図である。本実施
の形態では、板材を金属板として、接続端子に加えて半
導体チップ裏面に配置した金属板６にもはんだ被覆８を
施した点に特徴がある。このはんだ被覆８の形成によ
り、回路基板に搭載した際、接着強度および放熱性を向
上させることができる。
【０１１１】（実施の形態５）図５〜図２０は、本発明
の実施の形態５の半導体装置の製造方法を説明する図で
ある。この製造方法により、上記実施の形態１〜４の半
導体装置を製造することができる。まず、図５に示すよ
うに、ウエハ（半導体基板）の主面の半導体チップの領
域ごとに回路領域を配列したパターンを形成する。この
回路領域は、所定機能を持ち、外部との電気的接続を行
うための電極３を備える。このウエハ１は、裏面側を研
削され、所定厚さに調整されていてもよいし、研削され
ていなくてもよい。
【０１１２】次いで、図６に示すように、ウエハの裏面
に支持板５を貼り付ける。この支持板には、アルミニウ
ムのような金属板を用いることができる。この貼り付け
には、陽極接合法を用いるのがよい。しかし、接着剤を
用いて貼り付けることも可能である。この後、図７に示
すように、個々の半導体チップの回路領域の周縁部を支
持板に達するように溝１１を形成する。この溝１１の形
成には、たとえばダイシングソーを用いることができ
る。溝１１は、ウエハ１を貫通し、支持板５に及び、支
持板にも浅い溝を形成している。
【０１１３】次工程のワイヤボンディングにおけるワイ
ヤの接続が容易になるように、この露出した支持板５の
表面にエッチング処理、めっき処理、またはこれらの組
み合わせの処理を行ってもよい。支持板の露出部分への
エッチング処理、めっき処理またはこれらの組み合わせ
処理は、通常の処理法により容易に行うことができる。
上記の処理は、ワイヤの接続を容易化、確実化するだけ
でなく接続部の強度を高めることにも有効である。
【０１１４】次に、いわゆるワイヤボンド法によって、
半導体チップの電極３と溝底部の支持板５とをワイヤ２
で結線する(図８）。ここでは、溝底部に接続するワイ
ヤの部分を溶融して球状にして接合する、いわゆるボー
ルボンドを形成する。ワイヤボンド法では、まず、ワイ
ヤボンディング装置内でワイヤ先端に放電を生じさせて
溶融し塊状部分（ボール）２ａを形成する。次いで、図
９に示すように、そのボール２ａを適宜成長させながら
支持板５に接続する。次に、トーチ１５からワイヤを供
給しながら半導体チップ１ａの電極３にワイヤ２を接続
してステッチボンドを形成する。また、ワイヤボンド条
件を調整して最初に電極にステッチボンドを形成し、次
いで支持板にボールボンドを形成することもできる。
【０１１５】また、所定位置に貫通孔を配置した支持板
を貼り付けておき、上記ワイヤボンディングにおける支
持板への接合の際に、その貫通孔にワイヤを強く押し付
けることにより、ワイヤの端部を支持板に嵌め入れて接
合する。このような製造方法を用いることにより、支持
板をエッチングにより除去した後、半導体装置の裏面か
らワイヤ端部が突き出すので、他の接続端子との接合を
容易化、確実化することができる。
【０１１６】次に、図１０に示すように、半導体チップ
とワイヤとを絶縁物である樹脂で被覆する。樹脂で被覆
する際には、流動性のある熱硬化型高分子材料をスクリ
ーン印刷によって、隣り合う半導体チップの接続端子の
間隙Ｓには樹脂を配置しないようにする。ただし、状況
に応じて、溝の交差部などには樹脂を配置して支持板を
除去した途端に半導体装置が個片化されないようにす
る。また、状況に応じて間隙Ｓに樹脂を配置してもよ
い。この後、図示していないが、後熱処理を行い熱硬化
型高分子材料を硬化させる。
【０１１７】次に、図１１に示すように、半導体装置裏
面の支持板を湿式エッチングによって除去する。この支
持板の除去には、湿式エッチングのほか機械研磨や化学
的機械研磨（ＣＭＰ:Chemical Mechanical Polishing)
を用いることもできる。ただし、機械研磨やＣＭＰを用
いた場合には、接続端子の露出面と半導体チップの裏面
とは面一になり、接続端子を外側に突き出すことはでき
ない。
【０１１８】次に、溝交差部などに配置した樹脂を除去
し、個片化された半導体装置を形成する。ただし、溝交
差部を含めて間隙Ｓに樹脂をまったく配置しない場合に
は、支持板を除去することにより、半導体装置は個片化
されるので、溝交差部の樹脂を除去する工程は必要な
い。
【０１１９】次に、図１２に示すように、裏面に露出し
た接続端子にめっき法によりはんだ被覆を行う。このは
んだ被覆は、接合材として用いることができる。上記の
はんだ被覆はめっき法に限定される必要なく、他の被覆
方法を用いることができる。次に、上記のはんだ被覆７
を回路基板１２上の電極１３と接続する（図１３）。
【０１２０】図１４および図１５は、支持板を除去する
処理を湿式エッチングではなく機械研磨またはＣＭＰに
よって行った後の断面図である。この場合、図１４に示
すように、接続端子の露出面と半導体チップの裏面とは
面一になるか、または図１５に示すように、半導体チッ
プの裏面側に支持板の一部５ａを残し、これを図２に示
す板材６として用いることができる。
【０１２１】図１６は、図６の断面図に対応した段階の
平面図である。電極３を含み所定の機能を有する回路が
配列された回路領域（半導体チップ領域）１ａがウエハ
１に形成されている。このウエハ１の裏面に支持板５が
陽極酸化法により貼り付けられている。この後、図１７
に示すように、上面側からウエハを貫通するように縦横
に溝１１が掘られ、溝の交差部１１ａなどが形成され
る。この溝の形成にはダイシングソーを用いることがで
きる。
【０１２２】次いで、図１８に示すように、電極３と支
持板５とをワイヤ２で接続する。このとき、支持板との
接続部に塊状の接続端子２ａが形成されるよう、ワイヤ
ボンド条件を調整する。次に、図１９に示すように、隣
り合う半導体装置の接続端子２ａの間の間隙Ｓを除いて
樹脂で４被覆する。また、溝の交差部１１ａに相当する
位置にも樹脂４ａを配置する。
【０１２３】次に、支持板５を除去すると、図２０に示
すように、樹脂で封止された半導体装置が得られる。各
半導体装置は溝交差部の樹脂４ａによって繋がれてい
る。図２１は、この樹脂４ａを除去して個片化された半
導体装置を裏面から見た平面図である。半導体チップ１
ａの辺に沿って、ワイヤから形成された接続端子２ａが
配列されている。
【０１２４】上記の製造方法により、小型化された簡素
な構造の半導体装置を非常に簡単化された製造工程によ
り得ることができる。このため、集積度を高めた半導体
装置を安価に製造することが可能になる。
【０１２５】（実施の形態６）図２２〜図２４は、本発
明の実施の形態６における半導体装置の製造方法であ
る。本実施の形態では、半導体装置の良否を判定する際
の半導体装置の構造に特徴がある。支持板と半導体チッ
プの電極とをワイヤで接続し樹脂で封止した後（図１
０）、図２２に示すように、支持板５と反対側の面に検
査用支持板２５を配置する。この第２の支持板は、フィ
ルムであってもよい。
【０１２６】次いで、図２３に示すように、支持板５を
湿式エッチングにより除去する。この湿式エッチング
は、機械研磨やＣＭＰで置きかえることができる。次
に、図２４に示すように、露出した接続端子２ａにプロ
ーブ１６を当て、半導体装置の回路機能の良否を判定す
る。
【０１２７】上記の方法により、支持板を除去した後
も、各半導体チップはウエハ上の位置を維持することが
できる。このため、半導体チップを個別に搬送して検査
することなく、従来と同様にウエハに配置された状態で
検査することが可能になる。このため、非常に簡素化さ
れた製造工程を経て製造され、小型化された半導体装置
を、従来と同様に集積配置された状態で効率よく触針検
査することが可能である。
【０１２８】（実施の形態７）図２５〜図２８は、本発
明の実施の形態７における半導体装置の製造方法を説明
する図である。まず、半導体チップの電極３と支持板５
とをワイヤ２で接続し、支持板に接続端子２ｂを形成し
た後（図８）、図２５に示すように、その接続端子２ａ
の上に接して上部端子２２を形成する。この上部端子２
２は、ワイヤボンド法を用いて簡単に形成することがで
きる。次いで、間隙Ｓを除いて、図２６に示すように、
樹脂を配置して半導体チップ１ａとワイヤ２，２ａ，２
ｂとを封止する。溝の交差部にも樹脂を配置して、各半
導体装置を繋がらせる構成とする。また、上部端子の上
部は封止樹脂４から露出させる。
【０１２９】次いで、図２７に示すように、支持板５を
除去して樹脂で封止された半導体装置を得る。この後、
コーナー部に配置した樹脂を切断するなどして、図２８
に示すように、個片化された半導体装置を得る。
【０１３０】この半導体装置は、上下同位置端子付き半
導体装置５２である。この上下同位置端子付き半導体装
置を順に重ねることにより、図２９に示すような、小型
化された高密度実装が可能な多層構造の順積層半導体装
置を得ることができる。このような多層構造の半導体装
置を用いることにより、従来よりも集積密度を飛躍的に
向上させることができる。
【０１３１】（実施の形態８）図３０〜図３２は、本発
明の実施の形態８における半導体装置の製造方法を示す
図である。まず、半導体チップの電極３と支持板５とを
ワイヤ２で接続し、支持板に接続端子２ｂを形成した後
（図８）、図３０に示すように、電極３と接続するワイ
ヤの部分の上に接して電極上端子２３を形成する。この
電極上端子２３もワイヤボンド法を用いて簡単に形成す
ることができる。
【０１３２】次いで、図３１に示すように、コーナー部
も含めて樹脂を配置して、半導体チップおよびワイヤを
樹脂で封止する。このとき、上記の電極上端子２３の上
面部を樹脂から露出させる。次いで、図３２に示すよう
に、支持板５を除去して樹脂で封止された半導体装置を
得ることができる。溝交差部の樹脂を除去することによ
り、個片化された半導体装置を得ることができる（図３
３）。この半導体装置は、上部と下部とに接続端子２
ａ，２３を有し、かつその接続端子の平面的な位置が相
違する。このような半導体装置を、上下異位置端子付き
半導体装置５３と呼ぶ。この半導体装置は、半導体チッ
プの主面に平行な面について面対称性（面対称性）を有
する配置を有する。
【０１３３】図３４は、２つの上下異位置端子付き半導
体装置５３の底面どうしを突き合せて組み立てた２層構
造の半導体装置の構成断面図である。面対称性を有する
場合、底面どうしの突き合せでは、接続端子２ａどうし
が接続されることになる。図３３に示す上下異位置端子
付き半導体装置５３が面対称性を持たない場合には、そ
の上下異位置端子付き半導体装置５３を２つ用いて、図
３４に示す２層構造の半導体装置を得ることはできな
い。上記面対称性を持たない場合には、図３３の半導体
装置に対して面対称性を有する別の半導体装置を用意し
て、その別の半導体装置と図３３に示す半導体装置とを
突き合せて２層構造とする必要がある。したがって、図
３４に示す２層構造の半導体装置は、図３３に示す半導
体装置が上記面対称性を有することが望ましい。
【０１３４】図３５は、２つの上下異位置端子付き半導
体装置５３の上面どうしを突き合せて組み立てた２層構
造の半導体装置の構成断面図である。上記面対称性を有
する場合、上面どうしの突き合せでは、上部接続用端子
２３どうしが接続されることになる。この図３５の２層
構造の場合も、図３３に示す上下異位置端子付き半導体
装置５３は面対称性を有する必要がある。
【０１３５】図３４および図３５に示す２層構造の半導
体装置は、１つのまとまった半導体装置としては、外部
への接続端子が平面的に見て同じ位置にある。このた
め、この２層構造の半導体装置を順に積み重ねて４層以
上の偶数層構造の半導体装置を製造することができる。
たとえば、図３６は、図３５に示す２層構造の半導体装
置を２つ順に重ねて組み立てた４層構造の半導体装置の
構成断面図である。
【０１３６】奇数層構造の半導体装置の例として、図３
７に３層構造の半導体装置の構成断面図を示す。この図
３７に示す半導体装置は、（ａ）図３４に示す２層構造
の半導体装置の下側の接続端子２３に、図３３に示す１
層構造の半導体装置を接続したとみることもできるし、
また、（ｂ）図３５に示す２層構造の半導体装置の上側
の接続端子２ａに、図３３に示す１層構造の半導体装置
を接続したとみることもできる。
【０１３７】上記のように、半導体チップの電極３の上
に上面に露出する接続端子を設けることにより、（Ａ）
その半導体装置が上記面対称性を有する場合には、反転
した半導体装置とその半導体装置とを接続して、多層構
造の反転積層半導体装置を得ることができる。また、
（Ｂ）その半導体装置が上記面対称性を有しない場合に
は、面対称の半導体装置を用意してその面対称の相手側
半導体装置と、その半導体装置とを反転関係の配置で接
続して多層構造の反転積層半導体装置を得ることができ
る。
【０１３８】上記の多層構造の半導体装置は、非常に簡
素化された構成を有し小型であり、かつ製造方法も簡単
であり安価なコストで製造することができる。
【０１３９】（実施の形態９）図３８および図３９は、
本発明の実施の形態９における半導体装置の製造方法を
示す図である。本実施の形態では、樹脂封止の際に、ま
たは樹脂封止の後で、接続端子２ａの側部が封止樹脂か
ら露出するように樹脂を成形する（図３８）。すなわ
ち、樹脂パターンを接続端子の側部が露出する形状とし
てもよいし、実施の形態５の図１０に示すような樹脂パ
ターンとして、樹脂封止後、ダイシングソーで接続端子
の側部を一部研削しながらその側部を露出させてもよ
い。さらに、樹脂パターンを用いずに、ウエハ上に全面
に樹脂を被覆して、隣り合う半導体装置の接続端子を分
けるように、ダイシングソーで切断する際に、接続端子
の側部を露出させてもよい。
【０１４０】図３９は、図３８の段階の平面図である。
実施の形態５における図１９の樹脂が接続端子を覆って
いるのに比べて、本実施の形態では接続端子２ａの側部
が露出していることが分かる。このような構成をとるこ
とにより、図４０に示すように支持板を除去した後、接
続端子の底面および側部が封止樹脂から露出されること
になる。図４１は、コーナー部の樹脂を分断するなどし
て個片化した半導体装置を裏面側から見た平面図であ
る。図２１の平面図と比較することにより、接続端子２
ａの側部が露出されていることが分かる。
【０１４１】図４２は、個片化された半導体装置を回路
基板に実装した断面図である。回路基板１２の接続端子
１３に、半導体装置の接続端子２ａがはんだ７を介して
接続されている。
【０１４２】図４３は、図４０に示す半導体装置を個片
化し、その個片化した半導体装置を壁状回路基板３２に
実装した段階の構造を示す断面図である。壁状回路基板
３２には配線された端子３３が設けられており、その端
子３３に接続端子２ａの側部がはんだ３７によって接続
されている。この壁状回路基板は、半導体装置の四周を
囲むように４辺に配置することができる。また、必要に
応じて、いくつかの辺にはこの壁状回路基板を配置しな
くてもよい。
【０１４３】上記の多層構造の半導体装置は、各半導体
装置の上部に露出する接続端子を新たに配置することな
く、１つの接続端子２ａの側部を壁状回路基板との接続
に利用している。このため、本実施の形態により、非常
に簡単な製造方法により、小型化された簡素な構造の多
層構造の半導体装置を得ることができる。
【０１４４】図４４は、本発明の実施の形態９における
別の半導体装置を示す断面図である。この多層構造の半
導体装置では、壁状回路基板を配置しない辺を少なくと
も１つ有する場合に、その辺から外側に突き出るように
配置される回路基板３４を備えている。上記の辺には、
通常、接続端子を配置しない。この多層構造の半導体装
置では、回路基板３４における配線された接続端子３５
と、接続端子２ａの底面とが、はんだ３７によって接続
されている。壁状回路基板３２の端子３３への接続に
は、接続端子２ａの側部が用いられている。
【０１４５】この構成により、外部接続用の端子をさら
に設けることなく、小型で簡素化された構造の多層の半
導体装置を得ることができる。この構造は図４３の構造
に比べて放熱性に優れており、高密度実装したうえで高
い信頼性の動作を確保することができる。さらに、図４
３の半導体装置の構造と合わせて、外部回路と多様な接
続を行うことが可能となる。
【０１４６】図４５は、本発明の実施の形態９における
さらに別の半導体装置を示す断面図である。この半導体
装置では、図４４における半導体装置において平置きし
た回路基板を配置することなく、半導体チップの裏面の
板材６に放熱板３９をはんだ８により接続している。通
常、半導体チップの裏面には熱伝導板が配置されること
が加工精度の緩和などの点から望ましいが、熱伝導板は
必ずしも必要ではなく、半導体チップの裏面が放熱板に
接触する構造でもよい。
【０１４７】この構成により、高い放熱効果を得ること
ができるので、非常に高い実装密度を確保した上で、高
い信頼性の動作を確保することができる。
【０１４８】（実施の形態１０）本発明の実施の形態１
０では、実施の形態５における樹脂封止の際（図１
０）、スクリーン印刷法などのパターン形成手段を用い
ず、図４６に示すように樹脂を全面に被覆する。すなわ
ち、ワイヤで半導体チップの電極と支持板とを接続した
後、半導体装置の間の間隙も含めて、半導体チップ１ａ
およびワイヤは樹脂で埋められることになる。この後、
支持板を除去する前に、図４７に示すように、接続端子
２ａの側部を露出させる幅を有する分離溝をダイシング
ソーによって形成する。このとき、接続端子の一部を削
ることがあってもよい。この分離溝は、半導体装置ごと
に分離する境界の分離溝であり、支持板５に達する深さ
を有する。また、この分離溝は縦横に形成されるので、
交差部では溝が交差する。この後、支持板５を除去する
と各半導体装置は、図４８に示すように、個片化され
る。この結果、壁状回路基板を用いて多層構造の半導体
装置を形成することができる簡素な構造を有する小型化
された半導体装置を得ることができる。
【０１４９】また、上記の製造方法においてダイシング
ソーで形成する溝の幅を小さくすることにより、実施の
形態１〜４に示すような半導体装置を得ることができ
る。
【０１５０】上記の製造方法を用いることにより、樹脂
封止にスクリーン印刷法などのパターン形成手段を用い
ないので、安価に多様な製造方法により上記の半導体装
置を製造することができる。また、支持板５に金属板な
どの導電性板を用いることにより、図４６および図４７
の段階において電極がすべて短絡された状態となる。こ
のため、電極の側部を露出させる幅の溝を形成する際、
切断によって生じる可能性がある静電破壊を防止するこ
とができる。
【０１５１】（実施の形態１１）図４９は、本発明の実
施の形態１１における半導体装置を示す図である。図４
９では、支持板を除去した直後の状態なので、２つの半
導体装置が向かい合うように位置している。実施の形態
１〜１０における金属配線の形成は、ワイヤボンディン
グにより行われたのに比して、本実施の形態では、ガス
デポジション法で形成した金属配線１８により半導体チ
ップの電極３と外部接続箇所１８ａとを接続している点
に特色がある。
【０１５２】ガスデポジション法により上記接続を行う
場合の製造方法を以下に説明する。まず、図５０に示す
ように、ウエハ１を所定厚さに研摩して、次いでウェハ
の表面の所定箇所に電極３を形成する。この後、半導体
ウェハ１の裏面に支持板５を貼り付ける（図５１）。支
持板５にはアルミ板を用いることができる。さらに、ウ
エハに支持板５に達する溝１１をダイシングによって設
け、その溝が半導体チップ１ａを分けるようにする（図
５２）。次いで、電極３および溝の所定部分を露出さ
せ、半導体チップ上面と側面および溝の中央を覆うよう
にレジストパターン１７を形成する（図５３）。
【０１５３】この後、ガスデポジション法により、電極
３から溝の露出部分にいたる金属配線１８を形成する
（図５４）。このガスデポジション法で形成された金属
配線１８の一端１８ｂは電極３に接続され、電極３の形
状に応じた形状をとっている。また、外部と接続する他
方の端１８ａは、支持板５に接触しており、支持板との
接触部は平坦であり、この接続端子１８ａも接続に好都
合な形状を有している。注目する点は、ガスデポジショ
ン法により金属配線を形成する場合も、ワイヤボンディ
ング同様に、端子部分が端子部分以外の金属配線と異な
る形状になるように形成されている点にある。
【０１５４】この後、図５５に示すように、レジストパ
ターン１７を除去する。次いで、絶縁性の樹脂で封止す
る（図５６）。この後、支持板５を除去し、金属配線の
接続端子１８ａを露出させると、図４９に示した半導体
装置を得ることができる。図４９は、溝を挟んだ２つの
半導体チップを示すが、２つに限定されず、上記支持板
を除去した段階で多数の半導体チップが分離され、形成
されることは言うまでもない。
【０１５５】また、ワイヤボンドで製造された半導体装
置の構造は、ガスデポジション法で製造することができ
る。たとえば、図５７に示す構造は、半導体チップ１ａ
の裏面に放熱のために熱伝導板を配置した装置である。
金属配線はガスデポジション法で形成された金属配線１
８であり、接続端子１８ａもガスデポジション法で形成
されている。また、図５８は、ガスデポジション法で形
成された金属配線１８の接続端子１８ａの側面が封止樹
脂４から露出された構造を示す。このように、金属配線
の接続端子１８ａの側面が露出する構造の半導体装置も
ガスデポジション法を用いて形成することができる。
【０１５６】実施の形態１〜１０に示すように、金属配
線の形成にワイヤボンディングを用いた場合には、金属
配線であるワイヤの断面しか得られない。また、接続端
子についても、ワイヤをワイヤボンディング工程で加熱
変形して得られる大きさの塊形状しか得ることができな
い。しかし、本実施の形態のように、ワイヤボンディン
グに代えてガスデポジション法を用いることにより、接
続端子１８ａの大きさや金属配線電路の断面積を接合強
度や電流密度に応じて変更することが非常に容易化され
る。
【０１５７】（実施の形態１２）図５９は、本発明の実
施の形態１２における半導体装置を示す図である。図５
９の状態も、図４９と同様に、支持板を除去した直後の
状態なので、２つの半導体装置が向かい合うように位置
している。本実施の形態では、ガスデポジション法で形
成した金属配線１８の接続端子１８ｃが、底部だけでな
く上部でも、封止樹脂から露出している点に特色があ
る。
【０１５８】上記の半導体装置の製造では、実施の形態
１１における図５３の工程までは実施の形態１１と同じ
である。すなわち、電極３および溝の所定部分を露出さ
せ、半導体チップ上面と側面および溝の中央を覆うよう
にレジストパターン１７を形成する工程（図５３）まで
は、実施の形態１１と同じである。この後、ガスデポジ
ション法により金属配線１８を形成する。この金属配線
の接続端子１８ｃは、上方に突き出すように盛り上げる
（図６０）。接続端子１８ｃの形成も含めて、ガスデポ
ジション法による金属配線の形成方法は、実施の形態１
３において説明する。
【０１５９】この後、レジストパターンを除去し（図６
１）、次いで封止樹脂４で封止する（図６２）。封止樹
脂で封止する際に、接続端子１８ｃの上方に突き出た部
分は、封止樹脂４から突き出るようにする。この後、支
持板５を除去すると、図５９に示したように、個片化さ
れた半導体装置を得ることができる。
【０１６０】図５９に示す半導体装置は、上下同位置端
子付き半導体装置であり、このような半導体装置をその
まま順方向に重ねることにより順積層半導体装置を得る
ことができる。一方、電極３の位置に、上方に突き出す
接続端子を設けることもできる。
【０１６１】図６３は、電極の位置に上方に突き出す接
続端子を設けた半導体装置を例示する図である。図６３
に示す半導体装置は、上下異位置端子付き半導体装置で
ある。このような上下異位置端子付き半導体装置の場
合、図３５に示したように、図６３の半導体装置の上面
どうしを突き合せて組み立て、２層構造の半導体装置を
形成することができる。このような２層構造の半導体装
置は、１つの半導体装置としてみた場合、上下同位置端
子付き半導体装置であるので、意図する数だけそのまま
順方向に重ねることにより、順積層半導体装置を得るこ
とができる。ただし、図６３に示す半導体装置が、偶数
個、積層されることになる。
【０１６２】上記のように、ガスデポジション法により
上方に突き出る接続端子を形成することにより、ワイヤ
ボンディング法により２つの塊状端子を形成する場合よ
りも処理工程を簡単化することができる。
【０１６３】（実施の形態１３）図６４は、本発明の実
施の形態１３における半導体装置を製造する際に用いる
ガスデポジション法の装置概要を示す図である。この装
置では、蒸着源チャンバ６６の中に、蒸発原料がるつぼ
６１に入れられ、加熱装置によって加熱され溶融された
蒸発源５６が配置されている。蒸着源チャンバ６６に
は、ヘリウムガスが導入され満たされている。ヘリウム
ガスが満たされているため、気化した原料は非常に微細
な粒子になり、輸送管６３を通り、真空に引かれた試料
室６４へと差圧によって導かれる。微細粒子は、輸送管
の試料室側端部に取り付けられたノズル６７から噴出
し、ｘ-ｙ-θステージ６５に配置された試料５５に吹き
付けられる。
【０１６４】図６５は、試料５５にノズル６７から蒸着
源を噴出させて、金属配線１８を形成している工程を示
す図である。このように、ガスデポジション法で金属配
線を形成する場合、ノズル６７と、試料５５したがって
ステージ６５とを、平行な面に沿って相対的に移動させ
ればよい。
【０１６５】また、上方に突き出る接続端子１８ｃを形
成するには、図６６に示すように、ノズル６７およびス
テージ６５の動きを止めて蒸着源を吹き付ける。この結
果、上方に突き出した接続端子を容易に形成することが
できる。
【０１６６】（実施の形態１４）図６７は、本発明の実
施の形態１４における半導体装置を示す図である。図６
７の状態も、支持板を除去した直後の状態を示してお
り、溝を挟んで２つの半導体装置が表示されている。本
実施の形態では、金属配線をガスデポジション法で金属
配線を形成する際、半導体チップの電極３を露出させ、
その他の部分を被覆した絶縁膜２７を、半導体装置の中
に残した点に特徴がある。実施の形態１１〜１３では、
レジストパターン１７が同様の役割をしたが、レジスト
パターンはすべて除去され、その後、封止樹脂４により
封止された。
【０１６７】上記の半導体装置の製造では、実施の形態
１１における図５２の工程までは実施の形態１１と同じ
である。すなわち、半導体チップ１ａを分けるように、
ウエハに支持板５に達する溝１１をダイシングによって
設ける（図５２）段階までは実施の形態１１と同じであ
る。この後、図６８に示すように、電極３と溝の幅中央
を露出させるようにして、たとえばポリイミドからなる
絶縁パターン２７で被覆する。次いで、電極３と、溝底
部の支持板とを接続するように、ガスデポジション法に
より金属配線１８を形成する。この後、絶縁パターン２
７を残したまま封止樹脂４により封止する。さらに、支
持板を除去することにより、図６７に示すように、個片
化された半導体装置を得ることができる。
【０１６８】本実施の形態によれば、フォトレジストパ
ターンに代えてポリイミドやシリコン酸化膜などの物理
的安定性および化学的安定性のよい絶縁膜のパターンを
形成した後に、図６９に示すように、ガスデポジション
法により金属配線を形成する。この後、図７０に示すよ
うに樹脂で封止する。この製造方法によれば、フォトレ
ジストパターンを用いた製造方法に比して、レジストパ
ターンを除去する工程を省略することができる。また、
樹脂で封止する以前に、配線のまわりが中空になること
がないので、配線は絶縁パターン２７を形成するポリイ
ミドなどによって支えられている。このため、半導体装
置を高い歩留りで安定して生産することが可能となる。
さらに、上記絶縁パターンの形成により微細で精密な結
線が可能となる。
【０１６９】（実施の形態１５）図７１は、本発明の実
施の形態１５における半導体装置を示す図である。図７
１も、支持板を除去した直後の状態を示しており、溝を
挟んで２つの半導体装置が表示されている。本実施の形
態では、金属配線をガスデポジション法で金属配線を形
成する際、半導体チップの電極３を露出させ、その他の
部分を被覆した封止樹脂膜２８を、半導体装置の中に残
した点に特徴がある。
【０１７０】上記の半導体装置の製造では、実施の形態
１１における図５２の工程までは実施の形態１１と同じ
である。すなわち、半導体チップ１ａを分けるように、
ウエハに支持板５に達する溝１１をダイシングによって
設ける（図５２）段階までは実施の形態１１と同じであ
る。この後、図７２に示すように、電極３と溝の幅中央
を露出させるようにして、たとえばスクリーン印刷法に
より封止樹脂パターン２８を形成する。次いで、電極３
と、溝底部の支持板とを接続するように、ガスデポジシ
ョン法により金属配線１８を形成する（図７３）。この
後、封止樹脂パターン２８は、当然、残したまま、支持
板を除去することにより、図７１に示すように、個片化
された半導体装置を得ることができる。
【０１７１】本実施の形態によれば、フォレジストパタ
ーンやポリイミドなどの絶縁膜パターンに代えて、封止
樹脂パターンを用いる。この封止樹脂パターンを用いる
ことにより、他のいずれのパターンを用いるよりも短い
処理工程で製造することができる。ただし、封止樹脂パ
ターンの形成は、現在のところ寸法精度が比較的劣るス
クリーン印刷法によってのみ行うことができる。このた
め、現在のところ、電極の微細化に対応することができ
ない。また、電極上部はガスデポジション法で形成した
金属配線のみとなるので、信頼性や耐久性は他の実施の
形態における半導体装置よりも劣る。
【０１７２】（実施の形態１６）図７４は、本発明の実
施の形態１６における半導体装置を示す図である。図７
４によれば、図７１に示す半導体装置の上面どうしを対
向させ、はんだ３７により露出した金属配線を接続し積
層構造を形成する。この２層構造の半導体装置を１つの
半導体装置とみた場合、上下同位置に接続端子がある。
したがって、このまま順に積層して、偶数層の多層積層
半導体装置を容易に得ることができる。また、はんだ３
７によって金属配線を覆うので、信頼性や耐久性も向上
させることができる。
【０１７３】（実施の形態１７）図７５は、本発明の実
施の形態１７における半導体装置を示す図である。図７
５も、支持板を除去した直後の状態を示しており、溝を
挟んで２つの半導体装置が表示されている。本実施の形
態では、金属配線を電気めっきにより形成した点に特徴
がある。
【０１７４】上記の半導体装置の製造では、実施の形態
１５における図７２に示す工程までは同じである。すな
わち、電極３と溝の幅中央を露出させるようにして、た
とえばポリイミドからなる絶縁膜パターン２８を形成す
る（図７２）まではおなじである。次いで、電気めっき
の陰極となる金属膜３１などを蒸着により形成する（図
７６）。次いで、電気めっきで金属配線を形成して結線
する部分を除いて、レジストパターン１７を形成する
（図７７）。
【０１７５】この後、レジストパターン１７に被覆され
ていない金属膜３１を陰極として、電気めっきにより金
属配線の結線パターンを形成する（図７８）。次いで、
レジストパターン１７を除去し（図７９）する。さら
に、電気めっきにより形成された金属膜３８の結線パタ
ーンをマスクとして、電気めっきの陰極として用いられ
た金属膜をエッチングして除去する（図８０）。次い
で、封止樹脂４により樹脂封止し（図８１）、支持板５
を除去すると、図７５に示すように、個片化された半導
体装置を得ることができる。
【０１７６】上記のように金属配線を電気めっき法で行
うことにより、処理工程数は増えるが、写真製版を用い
るため、ワイヤボンディング法やガスデポジション法に
比べて微細な加工を行うことができる。
【０１７７】（実施の形態１８）図８２は、本発明の実
施の形態１８における半導体装置を示す図である。図８
２も、支持板を除去した直後の状態を示しており、溝を
挟んで２つの半導体装置が表示されている。本実施の形
態では、金属配線を電気めっきにより形成した点に特徴
がある。
【０１７８】上記の半導体装置の製造では、実施の形態
１７における図７９に示す工程までは同じである。すな
わち、レジストパターン１７に被覆されていない金属膜
３１を陰極として、電気めっきにより金属配線の結線パ
ターンを形成した後、レジストパターン１７を除去しす
る工程までは同じである。この後、図８３に示すよう
に、半導体チップの電極３の上方を開口した第２のレジ
ストパターン５７を形成する。次いで、上記開口部に、
第２の電気めっきにより電極上端子４１を形成する（図
８４）。
【０１７９】この後、図８５に示すように、第２のレジ
ストパターン５７を除去する。次いで、封止樹脂４によ
り、電極上端子４１を露出させるように樹脂封止する
（図８６）。この後、支持板５を除去すると、図８２に
示したように、個片化された半導体装置を得ることがで
きる。図８２に示す個片化された半導体装置は、上下異
位置端子付き半導体装置である。
【０１８０】図８２に示す半導体装置の変形例として、
図８７に示す半導体装置を示す。図８７の半導体装置で
は、溝底部の支持板上に形成された接続端子３８ａの上
に上部接続用端子５８を形成する。図８７の半導体装置
の構造は、第２のレジストパターンを接続端子３８ａの
上に開口を設けることにより形成することができる。
【０１８１】上記図８２および図８７に示す半導体装置
は、基本的には、写真製版と電気めっきとを各２度行う
ことにより達成することができる。電気めっき法により
多層接続用端子を形成する場合、ワイヤボンディング法
やガスデポジション法に比べて、微細加工性に優れるだ
けでなく、上面に露出する接続端子の大きさを制御する
ことが容易である。一方、ワイヤボンディング法ではワ
イヤ径に制約され、またガスデポジション法では接続端
子部を形成するため上方に蒸着を積み上げれば、上方の
部分ほど底部より径が小さくなる。このため、封止樹脂
４の上面から露出する接続端子の大きさが小さくなる制
約を受ける。電気めっき法によれば、上方に積み上げる
高さ自体によらず、レジストパターンの解像度を上げる
ことにより、大きさの変動なしに接続端子を形成するこ
とができる。
【０１８２】（実施の形態１９）図８８〜図９３は、本
発明の実施の形態１９における半導体装置およびその変
形例を示す図である。本実施の形態では、ワイヤボンデ
ィング法およびガスデポジション法で形成することがで
きた構造を、電気めっき法により形成した例を示す。
【０１８３】図８８に示す半導体装置では、たとえばポ
リイミドからなる絶縁膜パターン１７に代えて、フォト
レジストパターンを配置して電気めっきにより金属配線
を形成する。フォトレジストパターンは、封止樹脂で封
止する前、電気めっきで形成した金属配線３８をマスク
として陰極に用いた金属膜３１をエッチング除去した後
に、除去する。フォトレジストパターンが除去された
後、封止樹脂４で封止する。
【０１８４】上記のように、金属配線の表面側および裏
面側に同じ封止樹脂を配置することにより、熱歪みによ
る応力によって金属配線が断線する可能性を小さくする
ことができる。
【０１８５】図８９に示す半導体装置では、半導体装置
の側面に接続端子３８ａの一部を露出させている。この
構造によれば、ワイヤボンディング法やガスデポジショ
ン法などにおける場合と同様に、接合強度を向上させる
ことができる。
【０１８６】図９０に示す半導体装置では、電気めっき
で形成した金属配線を含む半導体装置の裏面において、
半導体チップ１ａとポリイミドなどの絶縁膜パターン２
７との間に段差を設けた点に特徴がある。このような段
差を設けることにより、接続端子３８ａが突き出ている
ため、接続が容易化される。この接続端子の突出し構造
による接続の容易化は、金属配線の製造方法によらず、
どのような金属配線の形成方法でも得ることができる。
【０１８７】図９１に示す半導体装置では、電気めっき
で形成した金属配線を含む半導体装置において、半導体
チップ裏面に放熱のために熱伝導性に優れた板６を配置
している。この板６の配置により、半導体チップの放熱
性を向上させることができる。上記板６の配置による放
熱性の向上も、金属配線の形成方法によらず、どのよう
な金属配線の形成方法でも得ることができる。
【０１８８】図９２に示す半導体装置では、電気めっき
で形成した金属配線３８を含む半導体装置において、接
続端子３８ａの上に設けた上部接続用端子５８の上面、
側面、下面を封止樹脂から露出させた点に特徴がある。
上部接続用端子５８を上記のように露出させることによ
り、上部接続用端子の多くの部分で接続が可能になり、
多様な回路基板への搭載が可能となる。このような作用
も、金属配線の形成方法によらず、どのような金属配線
の形成方法でも得ることができる。
【０１８９】図９３に示す半導体装置は、図８７に示す
半導体装置の製造において、第２のレジストパターンの
開口部を第１の電気めっきパターンの外側にずらして形
成されることができる。図９３の半導体装置では、図９
２の半導体装置と異なり、上部接続用端子５８の側面の
すべてが露出しているわけではない。上部接続用端子５
８の側面上部は封止樹脂４によって覆われている。
【０１９０】図９３に示す半導体装置によれば、側面お
よび下面の露出部分で接合強度や、多様な接合性を得た
上で、上部接続用端子の上面へのはんだなど接合材の這
い上がりを防止することができる。
【０１９１】（実施の形態２０）図９４は、本発明の実
施の形態２０における半導体装置の製造方法を示す図で
ある。本実施の形態では、半導体チップの電極と支持板
とを結ぶ金属配線２，１８，３８の位置を隣接する半導
体チップの間でずらし、溝底部の支持板への接続を交互
にする点に特徴がある。上記のような金属配線の配置に
より、溝の幅を狭くすることができる。
【０１９２】本実施の形態の製造方法は、ワイヤボンデ
ィング法、ガスデポジション法およびめっき法のいずれ
でも可能であることはいうまでもない。とくに写真製版
を用いるめっき法では微細加工性に優れるため、他の２
法に比べて半導体チップの電極ピッチを広げることなく
半導体装置を製造することができる。他の２法では、微
細加工性がめっき法に比べて比較的劣るため、溝を狭く
した分、電極ピッチを広げなければならず、電極数の多
い半導体チップではそれほど有利にならない。
【０１９３】上記において、本発明の実施の形態につい
て説明を行ったが、上記に開示された本発明の実施の形
態は、あくまで例示であって、本発明の範囲はこれら発
明の実施の形態に限定されない。本発明の範囲は、特許
請求の範囲の記載によって示され、さらに特許請求の範
囲の記載と均等の意味および範囲内でのすべての変更を
含むものである。
【０１９４】
【発明の効果】本発明の半導体装置およびその製造方法
を用いることにより、従来よりも大幅に生産効率を高め
た簡単な製造工程により小型化された半導体装置を提供
することができる。さらに、この半導体装置は多層構造
を簡単に形成することができるので、高密度の小型化さ
れた多層構造半導体装置を安価に得ることができる。
【図面の簡単な説明】
【図１】 本発明の実施の形態１における半導体装置の
断面構成図である。
【図２】 本発明の実施の形態２における半導体装置の
断面構成図である。
【図３】 本発明の実施の形態３における半導体装置の
断面構成図である。
【図４】 本発明の実施の形態４における半導体装置の
断面構成図である。
【図５】 本発明の実施の形態５における半導体装置の
製造方法において半導体チップの回路パターンをウエハ
上に複数形成した段階の断面図である。
【図６】 図５のウエハの裏面に支持板を貼り付けた段
階の断面図である。
【図７】 図６の半導体チップの回路領域の間にダイシ
ングで溝を形成した段階の断面図である。
【図８】 図７の支持板と半導体チップの電極とをワイ
ヤで結線する際に、支持板接続部に塊状の接続端子を形
成した段階の断面図である。
【図９】 図８の接続端子として、ワイヤボンド法によ
ってボールボンドを形成する状況を示す図である。
【図１０】 図８の半導体チップとワイヤとを間隙をあ
けて被覆する樹脂パターンをスクリーン印刷法により形
成した段階の半導体装置の断面図である。
【図１１】 図１０の支持板を湿式エッチングにより除
去した段階の半導体装置の断面図である。
【図１２】 図１１の半導体装置を個片化した段階の断
面図である。
【図１３】 図１２の半導体装置を回路基板に実装した
段階の断面図である。
【図１４】 図１０の支持板を研磨によって除去した例
を示す断面図である。
【図１５】 図１０の支持板を研磨によって除去した別
の例を示す断面図である。
【図１６】 半導体チップの回路を形成した後、ウエハ
裏面に支持板を貼り付けた状態を示す図６に対応する平
面図である。
【図１７】 図１６のウエハの回路領域の間にダイシン
グにより溝を設けた段階の平面図である。
【図１８】 図１７の半導体チップの電極と支持板とを
ワイヤで接続した段階の平面図である。
【図１９】 図１８の半導体チップとワイヤとを、間隙
をあけかつ溝交差部に樹脂を配置して、樹脂で封止した
段階の断面図である。
【図２０】 図１９の支持板を除去した段階の断面図で
ある。
【図２１】 図２０の半導体装置を個片化し、その個片
化された半導体装置を裏面側から見た平面図である。
【図２２】 本発明の実施の形態６における半導体装置
の製造方法において、樹脂封止した半導体装置の上面に
支持板を配置した段階の断面図である。
【図２３】 図２２の支持板を除去した段階の断面図で
ある。
【図２４】 図２３の露出した接続端子にプローブを当
てて、半導体装置の電気的特性を検査する段階の断面図
である。
【図２５】 本発明の実施の形態７における半導体装置
の製造方法において、接続端子を形成してワイヤ結線し
た後、その接続端子の上に上部接続用端子を形成した段
階の断面図である。
【図２６】 図２５の半導体チップ、ワイヤおよび接続
端子を被覆するように、スクリーン印刷法を用いて樹脂
パターンを形成した段階の断面図である。
【図２７】 図２６の支持板を除去した段階の断面図で
ある。
【図２８】 図２７の半導体装置の溝交差部の樹脂を除
去して個片化した半導体装置を示す図である。
【図２９】 図２８の半導体装置を２つ順に積層した半
導体装置を示す断面図である。
【図３０】 本発明の実施の形態８における半導体装置
の製造方法において、接続端子を形成してワイヤ結線し
た後、半導体チップの電極の上に上部接続用端子を形成
した段階の断面図である。
【図３１】 図３０の半導体チップ、ワイヤおよび接続
端子を樹脂被覆する際、上部接続用端子が上面から露出
するように、樹脂パターンを形成した段階の断面図であ
る。
【図３２】 図３１の支持板を除去した段階の断面図で
ある。
【図３３】 図３２の半導体装置の溝交差部の樹脂を除
去して個片化した半導体装置を示す図である。
【図３４】 図３３の半導体装置およびそれに面対称な
半導体装置（その半導体装置自身が該当する場合も含
む）を底面どうし突き合せ接続した、２層構造の半導体
装置の断面図である。
【図３５】 図３３の半導体装置およびそれに面対称な
半導体装置（その半導体装置自身が該当する場合も含
む）を上面どうし突き合せ接続した、２層構造の半導体
装置の断面図である。
【図３６】 図３５の２層構造の半導体装置を２つ順に
積層して形成した４層構造の半導体装置を示す断面図で
ある。
【図３７】 本発明の実施の形態８における３層構造の
半導体装置の断面図である。
【図３８】 本発明の実施の形態９における半導体装置
の製造方法において、接続端子の側部を露出するように
封止樹脂パターンを形成した段階の断面図である。
【図３９】 図３８の半導体装置の平面図である。
【図４０】 図３８の支持板を除去した段階の断面図で
ある。
【図４１】 図４０の半導体装置の溝交差部の樹脂を除
去して個片化して得た半導体装置を裏面側から見た平面
図である。
【図４２】 図４１の半導体装置を回路基板に実装した
段階の断面図である。
【図４３】 図４１の半導体装置を壁状回路基板に実装
した多層半導体装置を示す断面図である。
【図４４】 図４１の半導体装置が壁状回路基板に配置
された多層構造において、少なくとも１辺には壁状回路
基板を配置せず、その辺から外側に突き出るように平置
回路基板を配置した、多層構造の半導体装置を示す断面
図である。
【図４５】 図４１の半導体装置が壁状回路基板に配置
された多層構造において、少なくとも１辺には壁状回路
基板を配置せず、その辺から外側に突き出るように放熱
板を配置した、多層構造の半導体装置を示す断面図であ
る。
【図４６】 本発明の実施の形態１０における半導体装
置の製造方法において、樹脂パターン形成手段を用いず
に、ウエハ上に半導体チップとワイヤとを被覆するよう
に樹脂被覆した段階の断面図である。
【図４７】 図４６の接続端子の側部を露出するよう
に、ダイシングソーにより分離溝を形成した段階の断面
図である。
【図４８】 図４７の支持板を除去して個片化された半
導体装置を示す断面図である。
【図４９】 本発明の実施の形態１１における半導体装
置を示す図である（支持板を除去された直後の溝を挟ん
だ２個の半導体装置を示す）。
【図５０】 図４９の半導体装置の製造において、ウエ
ハを研摩して電極を形成した状態を示す図である。
【図５１】 ウエハ裏面に支持板を貼り付けた状態を示
す図である。
【図５２】 ウエハを貫通し支持板に達する溝を設けた
状態を示す図である。
【図５３】 レジストパターンを設けた状態を示す図で
ある。
【図５４】 ガスデポジション法により金属配線を形成
した状態を示す図である。
【図５５】 レジストパターンを除去した状態を示す図
である。
【図５６】 封止樹脂により封止した状態を示す図であ
る。
【図５７】 本発明の実施の形態１１における半導体装
置の変形例を示す図である。
【図５８】 本発明の実施の形態１１における半導体装
置の別の変形例を示す図である。
【図５９】 本発明の実施の形態１２における半導体装
置を示す図である（支持板を除去された直後の溝を挟ん
だ２個の半導体装置を示す）。
【図６０】 図５９の半導体装置の製造において、ガス
デポジション法により支持板上に接続端子を上方に積み
上げた状態を示す図である。
【図６１】 レジストパターンを除去した状態を示す図
である。
【図６２】 封止樹脂により封止した状態を示す図であ
る。
【図６３】 本発明の実施の形態１２における半導体装
置の変形例を示す図である（支持板を除去された直後の
溝を挟んだ２個の半導体装置を示す）。
【図６４】 本発明の実施の形態１３における半導体装
置の製造方法に用いられるガスデポジション装置を示す
図である。
【図６５】 図６４に示す装置を用いて金属配線を形成
する方法を示す図である。
【図６６】 図６４に示す装置を用いて金属配線の接続
端子を形成する方法を示す図である。
【図６７】 本発明の実施の形態１４における半導体装
置を示す図である（支持板を除去された直後の溝を挟ん
だ２個の半導体装置を示す）。
【図６８】 図６７の半導体装置の製造において、ポリ
イミドなどからなる絶縁膜パターンを形成した状態を示
す図である。
【図６９】 ガスデポジション法により金属配線を形成
した状態を示す図である。
【図７０】 封止樹脂により封止した状態を示す図であ
る。
【図７１】 本発明の実施の形態１５における半導体装
置を示す図である（支持板を除去された直後の溝を挟ん
だ２個の半導体装置を示す）。
【図７２】 図７１に示す半導体装置の製造において、
たとえばスクリーン印刷で封止樹脂のパターンを形成し
た状態を示す図である。
【図７３】 ガスデポジション法により金属配線を形成
した状態を示す図である。
【図７４】 本発明の実施の形態１６における２層構造
の半導体装置を示す図である。
【図７５】 本発明の実施の形態１７における半導体装
置を示す図である（支持板を除去された直後の溝を挟ん
だ２個の半導体装置を示す）。
【図７６】 図７５に示す半導体装置の製造において、
金属膜を蒸着などにより形成した状態を示す図である。
【図７７】 レジストパターンを形成した状態を示す図
である。
【図７８】 電気めっきにより金属配線を形成した状態
を示す図である。
【図７９】 レジストパターンを除去した状態を示す図
である。
【図８０】 金属配線をマスクとして金属膜をエッチン
グ除去した状態を示す図である。
【図８１】 封止樹脂で封止した状態を示す図である。
【図８２】 本発明の実施の形態１８における半導体装
置を示す図である（支持板を除去された直後の溝を挟ん
だ２個の半導体装置を示す）。
【図８３】 図８２に示す半導体装置の製造において、
第２のレジストパターンを形成した状態を示す図であ
る。
【図８４】 第２レジストパターン開口部に第２の電気
めっきで電極上部端子を形成した状態を示す図である。
【図８５】 レジストパターンを除去した状態を示す図
である。
【図８６】 封止樹脂で封止した状態を示す図である。
【図８７】 本発明の実施の形態１８における半導体装
置の変形例を示す図である（支持板を除去された直後の
溝を挟んだ２個の半導体装置を示す）。
【図８８】 本発明の実施の形態１９における半導体装
置を示す図である。
【図８９】 本発明の実施の形態１９における半導体装
置の第１の変形例を示す図である。
【図９０】 本発明の実施の形態１９における半導体装
置の第２の変形例を示す図である。
【図９１】 本発明の実施の形態１９における半導体装
置の第３の変形例を示す図である。
【図９２】 本発明の実施の形態１９における半導体装
置の第４の変形例を示す図である。
【図９３】 本発明の実施の形態１９における半導体装
置の第５の変形例を示す図である。
【図９４】 本発明の実施の形態２０における半導体装
置の製造方法を示す図である。
【図９５】 リードフレームを用いた従来の半導体装置
を示す断面図である。
【図９６】 図９５の従来の半導体装置の製造におい
て、ウエハ上に複数の半導体チップの回路領域を形成し
た段階の断面図である。
【図９７】 図９６のウエハを各半導体チップに個片化
した段階の断面図である。
【図９８】 図９７の個片化された半導体チップをリー
ドフレームに搭載した段階の断面図である。
【図９９】 図９８の半導体チップの電極と外部リード
部とを結線した段階の断面図である。
【図１００】 図９９の半導体装置を樹脂封止した段階
の断面図である。
【図１０１】 小型化をはかった従来の半導体装置を示
す図である。
【図１０２】 小型化をはかった従来の別の半導体装置
を示す図である。
【図１０３】 従来の半導体装置の積層構造を示す図で
ある。
【図１０４】 従来の半導体装置の他の積層構造を示す
図である。
【符号の説明】
１ ウエハ、１ａ 半導体チップ（回路領域）、２ ワ
イヤ、２ａ 接続端子（支持板接続部）、２ｂ 電極接
続部、３ 半導体チップ電極、４ 樹脂（絶縁体）、４
ａ 溝交差部の樹脂、５ 支持板、５ａ 支持板残部
（半導体チップ熱伝導板）、６ 板材（熱伝導板）、７
はんだ被覆（接続端子）、８ はんだ被覆（板材）、
１１ 溝、１１ａ 溝交差部、１２ 回路基板、１３
回路基板端子、１５ ワイヤボンドのトーチ、１６ プ
ローブ、１７ レジストパターン、１８ ガスデポジシ
ョン法で形成した金属配線、１８ａ 接続端子（支持板
接続部）、１８ｂ 電極接続部、１８ｃ 上部接続用端
子、２２ 上部接続用端子、２３ 電極上端子、２５
検査用支持板、２７ 絶縁膜パターン（ポリイミドな
ど）、２８ 封止樹脂膜パターン、３１ 金属膜（電気
めっき陰極）、３２ 壁状回路基板、３４ 平置回路基
板、３５ 回路基板接続端子、３７ はんだ、３８ め
っき法で形成した金属配線、３８ａ 接続端子（支持板
接続部）、３８ｂ電極接続部、３９ 放熱板、４１ 電
極上部端子、５２ 上下同位置端子付き半導体装置、５
３ 上下異位置端子付き半導体装置、５５ 試料、５６
蒸発源、５７ 第２のレジストパターン、５８ 上部
接続用端子（電気めっき膜）、６２ シャッタ、６３
輸送管、６４ 試料室、６５ ｘ-ｙ-θステージ、６６
蒸着チャンバ、６７ ノズル、Ｓ 溝の幅（樹脂間
隙）。

Claims (36)

    【特許請求の範囲】
  1. 【請求項１】 所定機能を有する半導体回路および電極
    を一主面に備える半導体チップと、 一端が前記電極と接続し、他端に外部と接続する接続端
    子を有する金属配線と、 少なくとも前記半導体チップの前記一主面を覆う絶縁体
    とを備え、 前記金属配線の他端における接続端子は、その金属配線
    の他の部分と一体化した状態を保ちながら形成された部
    分であり、その接続端子が前記一主面側の絶縁体上面に
    対して反対側の底面において露出している、半導体装
    置。
  2. 【請求項２】 前記金属配線はワイヤボンディングによ
    り形成されたワイヤであり、前記接続端子が、当該ワイ
    ヤの部分がそのワイヤに連続したまま加工されて塊状に
    された塊状の接続端子である、請求項１に記載の半導体
    装置。
  3. 【請求項３】 前記金属配線および前記接続端子は、ガ
    スデポジション法およびめっき法のいずれかによって形
    成されたものである、請求項１に記載の半導体装置。
  4. 【請求項４】 前記接続端子の露出した面が、前記半導
    体チップの一主面と反対側の裏側主面よりも外側に突き
    出た位置にある、請求項１〜３のいずれかに記載の半導
    体装置。
  5. 【請求項５】 前記半導体チップの一主面と反対側の裏
    側主面に接して板材が配置され、その板材が前記底面か
    ら露出している、請求項１〜４のいずれかに記載の半導
    体装置。
  6. 【請求項６】 前記板材が金属板から構成される、請求
    項５に記載の半導体装置。
  7. 【請求項７】 前記接続端子の露出部にはんだ材が被着
    している、請求項１〜６のいずれかに記載の半導体装
    置。
  8. 【請求項８】 前記板材の露出部にはんだ材が被着して
    いる、請求項５〜７のいずれかに記載の半導体装置。
  9. 【請求項９】 前記接続端子の上に接して、別の上部接
    続用端子を備える、請求項１、２、４〜８のいずれかに
    記載の半導体装置。
  10. 【請求項１０】 前記金属配線および接続端子がガスデ
    ポジション法およびめっき法のいずれかによって形成さ
    れ、前記接続端子の上に連続して、前記半導体チップの
    一主面の側に高くなるように形成された上部接続用端子
    を備える、請求項１、３〜８のいずれかに記載の半導体
    装置。
  11. 【請求項１１】 前記請求項９または１０に記載の半導
    体装置を単位半導体装置として、その単位半導体装置が
    少なくとも２つ積層され、その一方の単位半導体装置の
    接続端子が他方の単位半導体装置の前記上部接続用端子
    に接続されている、半導体装置。
  12. 【請求項１２】 前記電極の上にさらに別の電極上端子
    を備える、請求項１、２、４〜１０のいずれかに記載の
    半導体装置。
  13. 【請求項１３】 前記金属配線がガスデポジション法お
    よびめっき法のいずれかによって形成され、前記電極に
    接続する部分の上に連続して形成された電極上端子を備
    える、請求項１、３〜１０のいずれかに記載の半導体装
    置。
  14. 【請求項１４】 前記請求項３〜８のいずれかに記載の
    半導体装置の金属配線が、前記底部と反対側の面側にお
    いて、少なくとも最も高い位置において露出している、
    半導体装置。
  15. 【請求項１５】 前記請求項１２〜１４のいずれかに記
    載の半導体装置を単位半導体装置として、前記一主面と
    平行な平面に関して前記単位半導体装置と面対称の配置
    を有する面対称半導体装置、および前記単位半導体装置
    を備え、前記単位半導体装置の電極上端子に前記面対称
    半導体装置の電極上端子が接続されるように積層される
    上面突合せ接続構造、および前記単位半導体装置の接続
    端子に前記面対称半導体装置の接続端子が接続されるよ
    うに積層される底面突合せ接続構造のいずれか一方の接
    続構造を備える、半導体装置。
  16. 【請求項１６】 前記単位半導体装置がそれ自身、前記
    面対称の配置を有し、前記面対称半導体装置が前記単位
    半導体装置である、請求項１２〜１５のいずれかに記載
    の半導体装置。
  17. 【請求項１７】 前記接続端子の外側端部がさらに前記
    絶縁体の側面から露出している、請求項１〜９のいずれ
    かに記載の半導体装置。
  18. 【請求項１８】 前記請求項１７に記載の半導体装置を
    ２つ以上と、内部に回路配線を含み前記半導体チップの
    表面に交差するように立つ壁状回路基板とを備え、前記
    半導体装置の接続端子の露出された側面が前記壁状回路
    基板に接続され、前記半導体装置が層状に実装されてい
    る、半導体装置。
  19. 【請求項１９】 前記半導体装置を平面的に見て少なく
    とも１側面には前記壁状回路基板が配置されず、その壁
    状回路基板が接続されない側面において、前記半導体装
    置の積層面に沿う回路基板が、前記接続端子に接続され
    て前記側面から平板状に張り出している、請求項１８に
    記載の半導体装置。
  20. 【請求項２０】 前記半導体装置を平面的に見て少なく
    とも１側面には前記壁状回路基板が配置されず、その壁
    状回路基板が接続されない側面において、前記半導体装
    置の積層面に沿う放熱板が、前記半導体チップと熱的に
    導通して前記側面から平板状に張り出している、請求項
    １８に記載の半導体装置。
  21. 【請求項２１】 所定機能を有し外部との電気的接続を
    図るための電極を有する半導体回路領域を一主面に２つ
    以上配置した半導体基板から、２つ以上の半導体装置を
    製造する方法であって、 前記半導体基板の一主面と反対の主面側に支持板を貼り
    付ける工程と、 前記２つ以上の半導体回路領域を個々の半導体回路領域
    に分けるように、その半導体回路領域の周囲に前記支持
    板が露出されるように溝を形成する工程と、 前記電極と前記溝内に露出された支持板とを金属配線で
    結線する工程と、 前記支持板を除去する工程とを備える、半導体装置の製
    造方法。
  22. 【請求項２２】 前記電極と前記支持板とを金属配線で
    結線する工程では、ワイヤボンディングにより、前記支
    持板に接続されることになる部分付近のワイヤを溶融さ
    せ塊状にしたものを前記支持板に接続させる、請求項２
    １に記載の半導体装置の製造方法。
  23. 【請求項２３】 前記金属配線で結線する工程の前に、
    前記半導体基板の前記一主面を絶縁膜で覆う工程を備
    え、前記電極と前記支持板とを金属配線で結線する工程
    では、ガスデポジション法およびめっき法のいずれかに
    より、前記絶縁膜と、前記電極と、前記支持板との上に
    接する金属膜を形成する、請求項２１に記載の半導体装
    置の製造方法。
  24. 【請求項２４】 前記半導体基板の一主面と反対の裏側
    主面に前記支持板を貼り付ける工程では、陽極接合法を
    用いて貼り付ける、請求項２１〜２３のいずれかに記載
    の半導体装置の製造方法。
  25. 【請求項２５】 前記溝を形成する工程では、ダイシン
    グソーを用いて溝を形成する、請求項２１〜２４のいず
    れかに記載の半導体装置の製造方法。
  26. 【請求項２６】 前記金属配線で結線する工程では、溝
    を挟んで対向する２つの半導体チップの電極位置は、前
    記溝の延びる方向に沿って互いにずれており、一方の半
    導体チップの電極から延びる金属配線はその溝幅中央よ
    りも前記他方の半導体チップに近い位置の支持板に接続
    され、他方の半導体チップの電極から延びる金属配線は
    前記溝幅中央よりも前記一方の半導体チップに近い位置
    の支持板に接続される、請求項２１〜２５のいずれかに
    記載の半導体装置の製造方法。
  27. 【請求項２７】 前記金属配線および前記半導体チップ
    を絶縁物で封止する工程を備え、その封止工程では、流
    動性のある高分子樹脂をスクリーン印刷法を用いて所定
    領域に塗布し被覆する、請求項２１〜２６のいずれかに
    記載の半導体装置の製造方法。
  28. 【請求項２８】 前記高分子樹脂のパターンの形成で
    は、前記溝の中において、前記半導体チップに接続され
    る接続端子をその半導体チップに附属させて互いに隔て
    ている間隙部には高分子樹脂を配置せず、前記支持板を
    除去する工程において、各半導体装置が前記間隙部に沿
    って個別に分離される、請求項２７に記載の半導体装置
    の製造方法。
  29. 【請求項２９】 前記高分子樹脂のパターンの形成で
    は、前記溝の中において、前記半導体チップに接続され
    る接続端子をその半導体チップに附属させて互いに隔て
    ている間隙部には、前記半導体チップが３個以上会合す
    る溝交差部を除いて高分子樹脂を配置せず、前記支持板
    を除去する工程において、前記溝交差部に配置した前記
    高分子樹脂によって前記各半導体装置が繋がれている、
    請求項２８に記載の半導体装置の製造方法。
  30. 【請求項３０】 前記金属配線および前記半導体チップ
    を絶縁物で封止する工程を備え、その絶縁物で封止する
    工程では、前記半導体基板の全面を絶縁物で被覆し、そ
    の後のいずれかの工程でその絶縁物の所定部分をダイシ
    ングソーで除去して前記半導体回路領域ごとに個片化す
    る、請求項２１〜２５のいずれかに記載の半導体装置の
    製造方法。
  31. 【請求項３１】 所定機能を有し外部との電気的接続を
    図るための電極を有する半導体回路領域を一主面に２つ
    以上配置した半導体基板から、２つ以上の半導体装置を
    製造する方法であって、 前記半導体基板を切断して個々の半導体回路領域に分け
    る工程と、 前記半導体基板の一主面と反対の主面側に支持板を貼り
    付ける工程と、 前記電極と前記溝内に露出された支持板とを金属配線で
    結線する工程と、 前記支持板を除去する工程とを備える、半導体装置の製
    造方法。
  32. 【請求項３２】 前記電極と前記支持板とを金属配線で
    結線する工程では、ワイヤボンディングにより、前記支
    持板に接続されることになる部分付近のワイヤを溶融さ
    せ塊状にしたものを前記支持板に接続させる、請求項３
    １に記載の半導体装置の製造方法。
  33. 【請求項３３】 前記金属配線で結線する工程の前に、
    前記半導体基板の前記一主面を絶縁膜で覆う工程を備
    え、前記電極と前記支持板とを金属配線で結線する工程
    では、ガスデポジション法およびめっき法のいずれかに
    より、前記絶縁膜と、前記電極と、前記支持板との上に
    接して金属膜を形成する、請求項３１に記載の半導体装
    置の製造方法。
  34. 【請求項３４】 前記電極および前記接続端子のいずれ
    か一方に、これらに導通するように、ワイヤボンディン
    グ法の応用によってワイヤの一端を溶融させ塊状にした
    端子を形成する、請求項２１〜３３のいずれかに記載の
    半導体装置の製造方法。
  35. 【請求項３５】 前記金属配線で結線する工程におい
    て、前記電極および前記接続端子のいずれか一方に、こ
    れらに導通するように、ガスデポジション法およびめっ
    き法のいずれかにより前記支持板から離れる方向に延び
    る接続用端子を形成する、請求項２１〜３３のいずれか
    に記載の半導体装置の製造方法。
  36. 【請求項３６】 所定機能を有し外部との電気的接続を
    図るための電極を有する半導体回路領域を一主面に２つ
    以上配置した半導体基板から、２つ以上の半導体装置を
    製造するために、前記半導体回路領域の電気特性を検査
    する方法を含む製造方法であって、 前記半導体基板の一主面と反対の主面側に支持板を貼り
    付ける工程と、 前記２つ以上の半導体回路領域を個々の半導体回路領域
    に分けるように、その半導体回路領域の周囲に前記支持
    板が露出されるように溝を形成する工程と、 前記電極と前記溝内に露出された支持板とを金属配線で
    結線する工程と、 前記支持板が配置された面と反対側の面に上面支持板を
    貼り付ける工程と、 前記支持板が除去されて露出した接続端子に対して、前
    記半導体回路領域の電気特性を良否判定するために触針
    検査を行う工程とを備える、半導体装置の製造方法。
JP2002103684A 2001-09-28 2002-04-05 半導体装置 Expired - Fee Related JP4014912B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2002103684A JP4014912B2 (ja) 2001-09-28 2002-04-05 半導体装置
US10/252,504 US20030062631A1 (en) 2001-09-28 2002-09-24 Semiconductor device and method of fabricating the same
TW91137702A TW571416B (en) 2001-09-28 2002-12-27 Semiconductor device and method of fabricating the same
DE10300951A DE10300951A1 (de) 2002-04-05 2003-01-13 Halbleitervorrichtung und Verfahren zur Herstellung derselben
KR10-2003-0004529A KR20030080187A (ko) 2002-04-05 2003-01-23 반도체장치
US11/150,296 US7148576B2 (en) 2001-09-28 2005-06-13 Semiconductor device and method of fabricating the same

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2001299756 2001-09-28
JP2001-299756 2001-09-28
JP2002103684A JP4014912B2 (ja) 2001-09-28 2002-04-05 半導体装置

Publications (3)

Publication Number Publication Date
JP2003174120A true JP2003174120A (ja) 2003-06-20
JP2003174120A5 JP2003174120A5 (ja) 2005-09-15
JP4014912B2 JP4014912B2 (ja) 2007-11-28

Family

ID=26623238

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2002103684A Expired - Fee Related JP4014912B2 (ja) 2001-09-28 2002-04-05 半導体装置

Country Status (3)

Country Link
US (2) US20030062631A1 (ja)
JP (1) JP4014912B2 (ja)
TW (1) TW571416B (ja)

Cited By (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086200A (ja) * 2003-09-04 2005-03-31 Samsung Electronics Co Ltd ワイヤボンディング方法、半導体チップ及び半導体パッケージ
JP2007531270A (ja) * 2004-03-24 2007-11-01 フリースケール セミコンダクター インコーポレイテッド ランド・グリッド・アレイ・パッケージ・デバイスおよびその形成方法
JP2008546174A (ja) * 2005-05-19 2008-12-18 マイクロン テクノロジー， インク． 導電性相互接続体を用いて半導体装置を製造するための裏面処理方法及びそのシステム
JP2009016461A (ja) * 2007-07-02 2009-01-22 Spansion Llc 半導体装置およびその製造方法
JP2009506539A (ja) * 2005-08-24 2009-02-12 マイクロン テクノロジー， インク． マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法
JP2009164463A (ja) * 2008-01-09 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置およびその製造方法
US7696615B2 (en) 2006-07-13 2010-04-13 Samsung Electronics Co., Ltd. Semiconductor device having pillar-shaped terminal
JP2010141066A (ja) * 2008-12-11 2010-06-24 Rohm Co Ltd 半導体装置
JP2010147096A (ja) * 2008-12-16 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
KR20100090666A (ko) * 2009-02-06 2010-08-16 세이코 인스트루 가부시키가이샤 수지 봉지형 반도체 장치 및 그 제조 방법
US8053909B2 (en) 2005-04-08 2011-11-08 Micron Technology, Inc. Semiconductor component having through wire interconnect with compressed bump
US8168458B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices
JP2013138247A (ja) * 2013-03-04 2013-07-11 Spansion Llc 半導体装置およびその製造方法
US8581387B1 (en) 2006-04-24 2013-11-12 Micron Technology, Inc. Through wire interconnect (TWI) having bonded connection and encapsulating polymer layer
US20140125372A1 (en) * 2012-11-05 2014-05-08 Shinko Electric Industries Co., Ltd. Probe card and method of manufacturing the same
US9013044B2 (en) 2005-12-07 2015-04-21 Micron Technology, Inc. Through wire interconnect (TWI) for semiconductor components having wire in via and bonded connection with substrate contact
US9470718B2 (en) 2013-07-19 2016-10-18 Shinko Electric Industries Co., Ltd. Probe card
US9476913B2 (en) 2013-07-19 2016-10-25 Shinko Electric Industries Co., Ltd. Probe card

Families Citing this family (30)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7425759B1 (en) * 2003-11-20 2008-09-16 Bridge Semiconductor Corporation Semiconductor chip assembly with bumped terminal and filler
JP3864952B2 (ja) * 2003-12-01 2007-01-10 セイコーエプソン株式会社 振動子デバイス及びそれを備えた電子機器並びに振動子デバイスの製造方法
CN101060848B (zh) * 2004-12-30 2011-06-22 索利吉尼克斯公司 用二丙酸倍氯米松和泼尼松治疗移植物抗宿主病和白血病
US7768113B2 (en) * 2005-05-26 2010-08-03 Volkan Ozguz Stackable tier structure comprising prefabricated high density feedthrough
US7919844B2 (en) * 2005-05-26 2011-04-05 Aprolase Development Co., Llc Tier structure with tier frame having a feedthrough structure
WO2007004986A1 (en) * 2005-07-06 2007-01-11 Infineon Technologies Ag An integrated circuit package and a method for manufacturing an integrated circuit package
US20070216033A1 (en) * 2006-03-20 2007-09-20 Corisis David J Carrierless chip package for integrated circuit devices, and methods of making same
TWI314774B (en) * 2006-07-11 2009-09-11 Siliconware Precision Industries Co Ltd Semiconductor package and fabrication method thereof
US7969022B1 (en) * 2007-03-21 2011-06-28 Marvell International Ltd. Die-to-die wire-bonding
JP2008306128A (ja) * 2007-06-11 2008-12-18 Shinko Electric Ind Co Ltd 半導体装置およびその製造方法
US20090154111A1 (en) * 2007-12-17 2009-06-18 Lynch Thomas W Reticulated heat dissipation
US20090165996A1 (en) * 2007-12-26 2009-07-02 Lynch Thomas W Reticulated heat dissipation with coolant
US8138024B2 (en) * 2008-02-26 2012-03-20 Stats Chippac Ltd. Package system for shielding semiconductor dies from electromagnetic interference
US8189344B2 (en) 2008-06-09 2012-05-29 Stats Chippac Ltd. Integrated circuit package system for stackable devices
US7851893B2 (en) * 2008-06-10 2010-12-14 Stats Chippac, Ltd. Semiconductor device and method of connecting a shielding layer to ground through conductive vias
US8183677B2 (en) * 2008-11-26 2012-05-22 Infineon Technologies Ag Device including a semiconductor chip
US8357563B2 (en) * 2010-08-10 2013-01-22 Spansion Llc Stitch bump stacking design for overall package size reduction for multiple stack
US8304900B2 (en) 2010-08-11 2012-11-06 Stats Chippac Ltd. Integrated circuit packaging system with stacked lead and method of manufacture thereof
JP6219227B2 (ja) * 2014-05-12 2017-10-25 東京エレクトロン株式会社 ヒータ給電機構及びステージの温度制御方法
JP6219229B2 (ja) * 2014-05-19 2017-10-25 東京エレクトロン株式会社 ヒータ給電機構
CN106486443A (zh) * 2015-08-27 2017-03-08 冠研（上海）专利技术有限公司 简易半导体芯片封装结构及其封装方法
CN106486429A (zh) * 2015-08-27 2017-03-08 冠研（上海）专利技术有限公司 半导体芯片封装结构及其封装方法
CN105514074B (zh) * 2015-12-01 2018-07-03 上海伊诺尔信息技术有限公司 智能卡芯片封装结构及其制造方法
IT201700073501A1 (it) * 2017-06-30 2018-12-30 St Microelectronics Srl Prodotto a semiconduttore e corrispondente procedimento
US10453820B2 (en) * 2018-02-07 2019-10-22 Micron Technology, Inc. Semiconductor assemblies using edge stacking and methods of manufacturing the same
FR3104317A1 (fr) * 2019-12-04 2021-06-11 Stmicroelectronics (Tours) Sas Procédé de fabrication de puces électroniques
US11955396B2 (en) * 2020-11-27 2024-04-09 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
US12159850B2 (en) 2020-12-25 2024-12-03 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
US12154884B2 (en) 2021-02-01 2024-11-26 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly
US12500203B2 (en) 2021-02-22 2025-12-16 Yibu Semiconductor Co., Ltd. Semiconductor packaging method, semiconductor assembly and electronic device comprising semiconductor assembly

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS60117696A (ja) * 1983-11-30 1985-06-25 沖電気工業株式会社 Ｅｐｒｏｍの実装構造
WO1989001873A1 (en) * 1987-08-26 1989-03-09 Matsushita Electric Industrial Co., Ltd. Integrated circuit device and method of producing the same
US6072239A (en) * 1995-11-08 2000-06-06 Fujitsu Limited Device having resin package with projections
JP3007833B2 (ja) 1995-12-12 2000-02-07 富士通株式会社 半導体装置及びその製造方法及びリードフレーム及びその製造方法
JP3207738B2 (ja) * 1996-01-15 2001-09-10 株式会社東芝 樹脂封止型半導体装置及びその製造方法
JP3500015B2 (ja) 1996-09-25 2004-02-23 三洋電機株式会社 半導体装置及びその製造方法
JPH11312749A (ja) * 1998-02-25 1999-11-09 Fujitsu Ltd 半導体装置及びその製造方法及びリードフレームの製造方法
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
JP3397725B2 (ja) * 1999-07-07 2003-04-21 沖電気工業株式会社 半導体装置、その製造方法及び半導体素子実装用テープの製造方法
US6247229B1 (en) * 1999-08-25 2001-06-19 Ankor Technology, Inc. Method of forming an integrated circuit device package using a plastic tape as a base
JP2002158312A (ja) * 2000-11-17 2002-05-31 Oki Electric Ind Co Ltd ３次元実装用半導体パッケージ、その製造方法、および半導体装置
JP3798620B2 (ja) * 2000-12-04 2006-07-19 富士通株式会社 半導体装置の製造方法
US6696320B2 (en) * 2001-09-30 2004-02-24 Intel Corporation Low profile stacked multi-chip package and method of forming same

Cited By (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005086200A (ja) * 2003-09-04 2005-03-31 Samsung Electronics Co Ltd ワイヤボンディング方法、半導体チップ及び半導体パッケージ
JP2007531270A (ja) * 2004-03-24 2007-11-01 フリースケール セミコンダクター インコーポレイテッド ランド・グリッド・アレイ・パッケージ・デバイスおよびその形成方法
US8053909B2 (en) 2005-04-08 2011-11-08 Micron Technology, Inc. Semiconductor component having through wire interconnect with compressed bump
JP2008546174A (ja) * 2005-05-19 2008-12-18 マイクロン テクノロジー， インク． 導電性相互接続体を用いて半導体装置を製造するための裏面処理方法及びそのシステム
US8546931B2 (en) 2005-05-19 2013-10-01 Micron Technology, Inc. Stacked semiconductor components having conductive interconnects
US7968369B2 (en) 2005-08-24 2011-06-28 Micron Technology, Inc. Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US9129862B2 (en) 2005-08-24 2015-09-08 Micron Technology, Inc. Microelectronic devices and microelectronic support devices, and associated assemblies and methods
JP2009506539A (ja) * 2005-08-24 2009-02-12 マイクロン テクノロジー， インク． マイクロ電子デバイスおよびマイクロ電子支持デバイスならびに関連するアセンブリおよび方法
US8778732B2 (en) 2005-08-24 2014-07-15 Micron Technology, Inc. Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US8174101B2 (en) 2005-08-24 2012-05-08 Micron Technology, Inc. Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US9013044B2 (en) 2005-12-07 2015-04-21 Micron Technology, Inc. Through wire interconnect (TWI) for semiconductor components having wire in via and bonded connection with substrate contact
US8581387B1 (en) 2006-04-24 2013-11-12 Micron Technology, Inc. Through wire interconnect (TWI) having bonded connection and encapsulating polymer layer
US9018751B2 (en) 2006-04-24 2015-04-28 Micron Technology, Inc. Semiconductor module system having encapsulated through wire interconnect (TWI)
US8741667B2 (en) 2006-04-24 2014-06-03 Micron Technology, Inc. Method for fabricating a through wire interconnect (TWI) on a semiconductor substrate having a bonded connection and an encapsulating polymer layer
US7696615B2 (en) 2006-07-13 2010-04-13 Samsung Electronics Co., Ltd. Semiconductor device having pillar-shaped terminal
JP2009016461A (ja) * 2007-07-02 2009-01-22 Spansion Llc 半導体装置およびその製造方法
JP2009164463A (ja) * 2008-01-09 2009-07-23 Fujitsu Microelectronics Ltd 半導体装置およびその製造方法
US8168458B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices
JP2010141066A (ja) * 2008-12-11 2010-06-24 Rohm Co Ltd 半導体装置
JP2010147096A (ja) * 2008-12-16 2010-07-01 Shinko Electric Ind Co Ltd 半導体装置及び半導体装置の製造方法
KR20100090666A (ko) * 2009-02-06 2010-08-16 세이코 인스트루 가부시키가이샤 수지 봉지형 반도체 장치 및 그 제조 방법
JP2010206162A (ja) * 2009-02-06 2010-09-16 Seiko Instruments Inc 樹脂封止型半導体装置およびその製造方法
KR101665963B1 (ko) * 2009-02-06 2016-10-24 에스아이아이 세미컨덕터 가부시키가이샤 수지 봉지형 반도체 장치 및 그 제조 방법
US20140125372A1 (en) * 2012-11-05 2014-05-08 Shinko Electric Industries Co., Ltd. Probe card and method of manufacturing the same
US9488677B2 (en) * 2012-11-05 2016-11-08 Shinko Electric Industries Co., Ltd. Probe card having a wiring substrate
JP2013138247A (ja) * 2013-03-04 2013-07-11 Spansion Llc 半導体装置およびその製造方法
US9470718B2 (en) 2013-07-19 2016-10-18 Shinko Electric Industries Co., Ltd. Probe card
US9476913B2 (en) 2013-07-19 2016-10-25 Shinko Electric Industries Co., Ltd. Probe card

Also Published As

Publication number Publication date
TW200305264A (en) 2003-10-16
US20050224949A1 (en) 2005-10-13
US7148576B2 (en) 2006-12-12
TW571416B (en) 2004-01-11
JP4014912B2 (ja) 2007-11-28
US20030062631A1 (en) 2003-04-03

Similar Documents

Publication Publication Date Title
JP4014912B2 (ja) 半導体装置
US7550833B2 (en) Semiconductor device having a second semiconductor construction mounted on a first semiconductor construction and a manufacturing method thereof
JP2819284B2 (ja) 半導体パッケージ用基板およびその製造方法と その基板を利用した積層型半導体パッケージ
US7692282B2 (en) Semiconductor device including semiconductor element surrounded by an insulating member wiring structures on upper and lower surfaces of the semiconductor element and insulating member, and manufacturing method thereof
TWI408795B (zh) Semiconductor device and manufacturing method thereof
US6545366B2 (en) Multiple chip package semiconductor device
US7829987B2 (en) Carrier structure embedded with semiconductor chips and method for manufacturing the same
JP5529371B2 (ja) 半導体装置及びその製造方法
CN101388387B (zh) 电子装置和制造电子装置的方法
US7064425B2 (en) Semiconductor device circuit board, and electronic equipment
TWI419287B (zh) 用於四面扁平無引線封裝之方法及裝置
KR20010098592A (ko) 반도체패키지 및 그 제조방법
US8564969B2 (en) Component arrangement and method for production thereof
US10872845B2 (en) Process for manufacturing a flip chip semiconductor package and a corresponding flip chip package
US20050269680A1 (en) System-in-package (SIP) structure and fabrication thereof
JP4635202B2 (ja) 両面電極パッケージの製造方法
JP2009044077A (ja) 半導体装置及び半導体装置の製造方法
US8653657B2 (en) Semiconductor chip, method of manufacturing semiconductor chip, and semiconductor device
KR20030080187A (ko) 반도체장치
JP4140012B2 (ja) チップ状電子部品、その製造方法及び実装構造
CN100562981C (zh) 半导体芯片及其制造方法以及半导体装置
US7800237B2 (en) Electronic device including a component stack and connecting elements, and connecting elements, and method for producing the electronic device
US20030057569A1 (en) Semiconductor device
KR100249539B1 (ko) 반도체 칩 및 그 제조방법
JP4619104B2 (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20050328

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20050328

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20051028

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20060829

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20061010

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070904

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070912

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100921

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

S111 Request for change of ownership or part of ownership

Free format text: JAPANESE INTERMEDIATE CODE: R313111

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110921

Year of fee payment: 4

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

LAPS Cancellation because of no payment of annual fees