JP2008546174A - 導電性相互接続体を用いて半導体装置を製造するための裏面処理方法及びそのシステム - Google Patents

導電性相互接続体を用いて半導体装置を製造するための裏面処理方法及びそのシステム Download PDF

Info

Publication number
JP2008546174A
JP2008546174A JP2008512322A JP2008512322A JP2008546174A JP 2008546174 A JP2008546174 A JP 2008546174A JP 2008512322 A JP2008512322 A JP 2008512322A JP 2008512322 A JP2008512322 A JP 2008512322A JP 2008546174 A JP2008546174 A JP 2008546174A
Authority
JP
Japan
Prior art keywords
substrate
semiconductor device
bonding
contact
conductive interconnect
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2008512322A
Other languages
English (en)
Other versions
JP2008546174A5 (ja
Inventor
ウッド,アラン,ジー.
ハイアット,ウィリアム,エム.
アール. ハンブリー,デイビッド
Original Assignee
マイクロン テクノロジー, インク.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by マイクロン テクノロジー, インク. filed Critical マイクロン テクノロジー, インク.
Publication of JP2008546174A publication Critical patent/JP2008546174A/ja
Publication of JP2008546174A5 publication Critical patent/JP2008546174A5/ja
Pending legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76898Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics formed through a semiconductor substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814Conductive parts
    • H01L21/4885Wire-like parts or pins
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/28Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3114Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed the device being a chip scale package, e.g. CSP
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/481Internal lead connections, e.g. via connections, feedthrough structures
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/495Lead-frames or other flat leads
    • H01L23/49503Lead-frames or other flat leads characterised by the die pad
    • H01L23/4951Chip-on-leads or leads-on-chip techniques, i.e. inner lead fingers being used as die pad
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02Bonding areas ; Manufacturing methods related thereto
    • H01L24/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/11Manufacturing methods
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10Bump connectors ; Manufacturing methods related thereto
    • H01L24/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/50Tape automated bonding [TAB] connectors, i.e. film carriers; Manufacturing methods related thereto
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies
    • H01L24/78Apparatus for connecting with wire connectors
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/86Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using tape automated bonding [TAB]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657Stacked arrangements of devices
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/6835Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L21/6836Wafer tapes, e.g. grinding or dicing support tapes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/68327Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2221/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
    • H01L2221/67Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
    • H01L2221/683Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L2221/68304Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
    • H01L2221/6834Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/0401Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/04042Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05552Shape in top view
    • H01L2224/05554Shape in top view being square
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0555Shape
    • H01L2224/05556Shape in side view
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/0556Disposition
    • H01L2224/05571Disposition the external layer being disposed in a recess of the surface
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05617Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/05624Aluminium [Al] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554External layer
    • H01L2224/05599Material
    • H01L2224/056Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/05638Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/05647Copper [Cu] as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/06102Disposition the bonding areas being at different heights
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02Bonding areas; Manufacturing methods related thereto
    • H01L2224/04Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/061Disposition
    • H01L2224/0612Layout
    • H01L2224/0613Square or rectangular array
    • H01L2224/06134Square or rectangular array covering only portions of the surface to be connected
    • H01L2224/06136Covering only the central area of the surface to be connected, i.e. central arrangements
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/11001Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11003Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for holding or transferring the bump preform
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1131Manufacturing methods by local deposition of the material of the bump connector in liquid form
    • H01L2224/1132Screen printing, i.e. using a stencil
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/11334Manufacturing methods by local deposition of the material of the bump connector in solid form using preformed bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/113Manufacturing methods by local deposition of the material of the bump connector
    • H01L2224/1133Manufacturing methods by local deposition of the material of the bump connector in solid form
    • H01L2224/1134Stud bumping, i.e. using a wire-bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/114Manufacturing methods by blanket deposition of the material of the bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/1147Manufacturing methods using a lift-off mask
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/11Manufacturing methods
    • H01L2224/116Manufacturing methods by patterning a pre-deposited material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/131Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/12Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001Core members of the bump connector
    • H01L2224/13099Material
    • H01L2224/1319Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/18High density interconnect [HDI] connectors; Manufacturing methods related thereto
    • H01L2224/23Structure, shape, material or disposition of the high density interconnect connectors after the connecting process
    • H01L2224/25Structure, shape, material or disposition of the high density interconnect connectors after the connecting process of a plurality of high density interconnect connectors
    • H01L2224/251Disposition
    • H01L2224/2518Disposition being disposed on at least two different sides of the body, e.g. dual array
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45014Ribbon connectors, e.g. rectangular cross-section
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/4501Shape
    • H01L2224/45012Cross-sectional shape
    • H01L2224/45015Cross-sectional shape being circular
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124Aluminium (Al) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45139Silver (Ag) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144Gold (Au) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001Core members of the connector
    • H01L2224/45099Material
    • H01L2224/451Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147Copper (Cu) as principal constituent
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805Shape
    • H01L2224/4809Loop shape
    • H01L2224/48091Arched
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/4813Connecting within a semiconductor or solid-state body, i.e. fly wire, bridge wire
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481Disposition
    • H01L2224/48151Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/4824Connecting between the body and an opposite side of the item with respect to the body
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/4845Details of ball bonds
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484Connecting portions
    • H01L2224/48463Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond
    • H01L2224/48465Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a ball bond the other connecting portion not on the bonding area being a wedge bond, i.e. ball-to-wedge, regular stitch
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48599Principal constituent of the connecting portion of the wire connector being Gold (Au)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48699Principal constituent of the connecting portion of the wire connector being Aluminium (Al)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42Wire connectors; Manufacturing methods related thereto
    • H01L2224/47Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/485Material
    • H01L2224/48505Material at the bonding interface
    • H01L2224/48799Principal constituent of the connecting portion of the wire connector being Copper (Cu)
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/74Apparatus for manufacturing arrangements for connecting or disconnecting semiconductor or solid-state bodies and for methods related thereto
    • H01L2224/78Apparatus for connecting with wire connectors
    • H01L2224/7825Means for applying energy, e.g. heating means
    • H01L2224/783Means for applying energy, e.g. heating means by means of pressure
    • H01L2224/78301Capillary
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/812Applying energy for connecting
    • H01L2224/8121Applying energy for connecting using a reflow oven
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818Bonding techniques
    • H01L2224/81801Soldering or alloying
    • H01L2224/81815Reflow soldering
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/85001Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector involving a temporary auxiliary member not forming part of the bonding apparatus, e.g. removable or sacrificial coating, film or substrate
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/851Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector the connector being supplied to the parts to be connected in the bonding apparatus
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85203Thermocompression bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/85Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H01L2224/852Applying energy for connecting
    • H01L2224/85201Compression bonding
    • H01L2224/85205Ultrasonic bonding
    • H01L2224/85207Thermosonic bonding
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06513Bump or bump-like direct electrical connections between devices, e.g. flip-chip connection, solder bumps
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503Stacked arrangements of devices
    • H01L2225/06541Conductive via connections through the device, e.g. vertical interconnects, through silicon via [TSV]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00Details of semiconductor or other solid state devices
    • H01L23/48Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/4985Flexible insulating substrates
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42Wire connectors; Manufacturing methods related thereto
    • H01L24/44Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/83Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a layer connector
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00013Fully indexed content
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/0002Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01005Boron [B]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01006Carbon [C]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01012Magnesium [Mg]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01014Silicon [Si]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01015Phosphorus [P]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/0102Calcium [Ca]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01022Titanium [Ti]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01027Cobalt [Co]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01028Nickel [Ni]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01029Copper [Cu]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01031Gallium [Ga]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01033Arsenic [As]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01046Palladium [Pd]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01047Silver [Ag]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01073Tantalum [Ta]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01078Platinum [Pt]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01079Gold [Au]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01Chemical elements
    • H01L2924/01082Lead [Pb]
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/013Alloys
    • H01L2924/014Solder alloys
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/12Passive devices, e.g. 2 terminal devices
    • H01L2924/1204Optical Diode
    • H01L2924/12044OLED
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10Details of semiconductor or other solid state devices to be connected
    • H01L2924/11Device type
    • H01L2924/14Integrated circuits
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901Structure
    • H01L2924/1904Component type
    • H01L2924/19042Component type being an inductor
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/53187Multiple station assembly apparatus
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/53Means to assemble or disassemble
    • Y10T29/5313Means to assemble electrical device
    • Y10T29/532Conductor
    • Y10T29/53209Terminal or connector

Abstract

導電性相互接続体(44)を有する半導体装置(50)を製造するための方法であって、半導体基板(12)回路側面(14)、裏面(16)および前記回路側面(14)上の基板接点(18)を有する半導体基板(12)を提供するステップを含む。この方法はまた前記裏面(16)から基板接点(18)への基板開口部(30)を形成するステップとそれから導電性相互接続体(44)を半導体接点(18)の内表面(32)へボンディングするステップを含む。その方法を実行するシステムは半導体基板(12)、前記半導体基板(12)の薄化システム(64)、基板開口部(30)を形成するためのエッチングシステム(66A)および前記導電性相互接続体(44)を基板接点(18)へボンディングするためのボンディング機構システム(38)からなる。半導体装置(50)はモジュール部材(98)、アンダーフィル部材(106)積層部材(216)および画像センサ半導体装置(50IS)とを形成するために使われる。
【選択図】図1G

Description

本発明は、一般に半導体のパッケージ、特に導電性相互接続体を用いて半導体装置を製造するための裏面処理方法及びそのシステムに関する。また本発明は、この方法およびシステムを用いて製造された導電性相互接続体を有する半導体装置に関する。
半導体装置(または素子:component)には、様々な半導体装置および集積回路をもつ半導体基板が含まれる。一般的には、半導体基板は、半導体ウェハを単一化した半導体チップの形である。例えば、チップサイズ半導体装置には、支持および保護部材をもつ半導体ダイ(die)、および信号伝送システムが含まれる。半導体装置には、積層または平面配列(array)の多数の半導体基板も含まれる。例えば、実装パーケージシステム(SIP)には、プラスチック体に実装した、異なる電子構成の複数の半導体ダイ(例えば、個別のアプリケーションダイおよびメモリダイ)が含まれる。
半導体装置には、異なる信号伝送システムを実施するための各種相互接続がある。相互接続は、信号をxおよびy方向に伝送する半導体基板「上」で行うことができる。例えば、半導体装置の回路側「上」の導体などの表面相互接続は、集積回路と回路側の端部接点とを電気的に接続するために使用する。相互接続は、信号をx,yおよびz方向に伝送する外部の半導体基板に対しても行うことができる。例えば、半導体基板にワイヤをボンディングするなどのワイヤ相互接続を行って、集積回路を「外部」端部接点に電気的接続するために用いることができる。
半導体装置の製造時に、半導体基板の回路側から半導体基板の裏面に信号を伝送する相互接続を行う必要がある場合がある。半導体基板の回路側から裏面への相互接続は、“貫通”相互接続と呼ぶこともある。一般的には、貫通相互接続は、半導体基板に形成され、回路側の集積回路を半導体基板の裏面の部材に電気的に接続するために構成された、金属充填ビアを含む。
半導体装置は、小型化しており、高度な入出力構成をもっているので、半導体装置メーカーは、より小型で短いピッチで、しかも信号伝送システムの処理能力や信頼度を落とさずに貫通相互接続を行う必要がある。さらに、貫通相互接続は、当業者に周知の装置や技術を使用して量産できることが望ましい。
本発明は、裏面処理により導電性相互接続を行って半導体装置を製造する方法およびシステムに関する。さらに、本発明は、導電性体相互接続を行った、チップサイズの素子、ウェハサイズの素子、およびマルチダイス(dice)素子を含む半導体装置に関する。
本発明によれば、裏面処理方法およびシステムが、導電性相互接続体を用いて半導体装置を製造するために提供される。また、裏面処理を組み込んだ導電性相互接続体を具備した改良型半導体装置も提供される。
この方法には、回路側面、裏面、および回路側面に少なくとも1つの基板接点をもつ半導体基板を提供するステップが含まれる。この方法には、さらに半導体基板の裏面を薄化するステップ、裏面から基板接点の内部表面に半導体基板上の基板開口部を形成するステップ、および導電性相互接続体を基板接点の内部表面に対してボンディング行うステップも含まれる。
これらのステップは、主に半導体基板の裏面から行うという利点がある。これによって、製造過程において半導体基板の回路側を保護することができる。薄化ステップは、化学的機械平坦化(CMP)処理、エッチング処理、またはそれらを組み合わせることによって行うことができる。基板開口部形成ステップは、リアクティブイオンエッチング処理(RIE)、ウェットエッチング処理、レーザ工作処理、ソーイング(sawing)処理、またはこれらの組み合わせによって行うことができる。ボンディングステップは、ワイヤボンディング処理、超音波ワイヤボンディング処理、熱音波ワイヤボンディング処理、または熱圧縮ワイヤボンディングによって行うことができる。または、ボンディングステップは、単一点ボンディング、ギャング(gang)ボンディング、熱圧縮ボンディング、または熱音波ボンディングなどのテープ自動ボンディング(TAB)を使用しても行うことができる。その他、ボンディングステップは、導電性ポリマーボンディング処理を用いて行うこともできる。さらにまた、熱リフロー処理、レーザハンダボールバンピング(bumping)、供給機構を使用したバンピング、またはバンプテンプレートからの転送によるバンピングなどのバンピング処理によってもボンディングステップを行うことができる。
ワイヤボンディング処理で、導電性相互接続体には、基板開口部のワイヤおよびワイヤと基板接点の内部表面との間のボンディング接続を含んでいる。テープ自動ボンディング処理では、導電性相互接続体には、ポリマー基板上の可撓(flex)回路導体をもつ可撓回路、および可撓回路導体と基板接点の内部表面とのボンディング接続を含んでいる。可撓回路には、可撓回路導体との電気的交信を行うポリマー基板上の端部の接点も含まれる。導電性ポリマーボンディング処理では、導電性相互接続体には、可撓回路導体と基板接点の内部表面との間でボンディング接続を形成する導電性ポリマー層が含まれる。バンピング処理では、導電性相互接続体には、基板接点の内部表面にボンディングする基板開口部のハンダのバンプ(隆起:bump)が含まれる。
このシステムには、基板接点をもつ半導体基板、裏面から半導体基板を薄化するための薄化システム、基板接点の内部表面への基板開口部を形成するためのエッチングシステム、および導電性相互接続体と基板接点の内部表面とのボンディング接続を形成するボンディングシステムが含まれる。
この装置には、基板接点の内部表面にボンディングした基板の裏面に少なくとも1つの導電性相互接続体をもつ半導体基板が含まれている。スタック(積層)式の半導体装置は、隣接する素子上の導電性相互接続体間でボンディング接続をもつスタックアレイに複数の半導体装置を含んでいる。画像センサ半導体装置には、回路側に光検出素子をもつ半導体基板、裏面に導電性相互接続体を有する。
この明細書で説明する「半導体装置」は、半導体ダイを含む、または半導体ダイの電気的接続を行う電子装置を意味する。「ウェハのレベル」は、半導体ウェハなど、複数の構成要素を含む、装置上で実施する処理を意味する。「ダイレベル」は、単一化した半導体ダイまたはパッケージなどの単一化装置に実施する処理を意味する。「チップスケール」は、半導体チップの輪郭とほぼ同じ大きさの輪郭をもつ半導体装置を意味する。
図1A−1G、および2A−2Eには、本発明のステップが示されている。図の実施例では、この方法は、ウェハのレベルで複数の半導体基板12を含む半導体ウェハ10に対して用いられる。半導体ウェハ10は、シリコンまたは砒化ガリウムなどの半導体素材で構成することができる。また、半導体基板12は、メモリ、特定アプリケーション、画像検知、画像形成、などの、希望する電気構成をもつ半導体チップの形状で用いることができる。
図1Aに示すように、半導体ウェハ10の半導体基板12は、回路側14(請求項では、「第1側面」)、および裏面16(請求項では、「第2側面」)を含む。さらに、半導体基板12には、回路側14の複数の基板接点18含まれるが、これは図に示す実施例では、デバイスボンドパッドで構成する。基板接点18は、アルミ、銅などの導電性の高い、ボンディング可能な金属で構成することができる。さらに、基板接点18は、ニッケル、金、ハンダ、またはハンダ用湿潤(wettable)金属などのボンディング可能金属でメッキされたアルミまたは銅などの金属の基本層で構成することができる。図2Aに示すように、半導体基板12は、5つの基板接点18を中心線に沿った1本の直線上に配置して示してある。ただし、実際には、半導体基板12には、数十箇所の基板接点18が、中心配列、縁配列、または領域配列などの、希望する構成で配置してある。
図2Cに示すように、基板接点18は、半導体基板12の回路側14で内部導体20と電気的に接続されている。さらに、内部導体20は、半導体基板12の集積回路22と電気的に接続されている。また、回路側14のダイパッシベーション(または不動態化)層24は、内部導体20と集積回路22を保護する。ダイパッシベーション層24には、BPSG(ボロンおよび燐を含む珪酸塩ガラス)、ポリマー、酸化物などの電気絶縁材で構成される。内部導体20、集積回路22、パッシベーション層24を含む半導体基板12の上記要素はすべて周知の半導体製造プロセスを用いて形成することができる。
まず、図1Bに示すように、半導体ウェハ10および半導体基板12は、裏面16から薄化して選択した薄さにする。裏面薄化ステップにより、半導体ウェハ10および半導体基板12から半導体素材を取り除く。薄さTの典型的範囲は、10 mmから725 mmとすることができる。薄化ステップおよびそれに続くステップの実行中には、半導体ウェハ10を一時搬送体15(図2A)に設置することができる。例えば、ガラス製の一時搬送体は、熱と接着剤で半導体ウェハ10に溶着し、半導体基板12の回路側14を保護する。一時搬送体は、ミネソタ州セントポールの3M社及びその他で製造される。この方法のステップは、主に半導体ウェハ10の裏面16から実行され、回路側14は、伏せたままで一時搬送体15によって保護される(図2A)。または、この方法のステップでは、回路側14を半導体ウェハ10に適用するテープやマスクなどの取り外し可能な素材で保護することができる。
化学的機械平坦化(CMP)装置を使用して裏面薄化ステップを実行することができる。適切なCMP装置の一つに、日本、東京の“ACCRETECH”に製造される装置があり、型番PG300RMである。実用化される適切なCMP装置として、Westech、SEZ,Plosma polishing system、TRUST、その他のメーカーの装置がある。裏面薄化ステップは、ウェットエッチングプロセス、ドライエッチングプロセス、プラズマエッチングプロセスなどのエッチング処理を用いて行うこともできる。または、平坦化とエッチングを組み合わせて実行することができる。例えば、メカニカルグラインダを用いて素材を体積を減らし、その後、エッチングを行って、グラインダによる損傷を取り除くことができる。ここで参照して本出願の一部と組み込まれる米国特許番号6,841,883B1の「複数チップスケール半導体構成要素およびウェハレベル製造方法」にも、裏面薄化ステップを実行する処理や装置が記述されている。
次に、図1Cと1Dに示すように、マスク開口部28をもつマスク26は、半導体ウェハ10の裏面16に形成され、開口部形成ステップが実行される。開口部形成ステップでは、基板開口部30は半導体基板12から基板接点18に形成される。さらに、この開口部形成ステップは、基板接点18が半導体基板12にある内部導体20(図2C)および集積回路22(図2C)との電気的接続を保つように実行される。
マスク26(図1C)は、窒化珪素、レジスト、などの素材を希望の厚さでデポジットし、適切な処理でマスク開口部28でパターン付けを行う。例えば、マスク26は、希望するサイズや形でマスク開口部28を形成するために構成したフォトパターン装置を使用して製造することができ、基板接点18との正確な位置合わせを行う。マスク26の形成中に、半導体ウェハ10は、一時搬送体15またはマスク形成のために構成した等価の一時搬送体に保持することができる。
図2Dに示すように、基板開口部30は、基板接点18と並べてそれを囲むように細長い溝(あるいはトレンチ)を含んでいる。または、図2Eに示すように、別の実施例の基板開口部30Aには希望する周辺装置の輪郭をもつ個別のポケットがあり、それぞれが一つの基板接点18と位置合わせされている。
開口部形成ステップは、ドライエッチング処理やウエットエッチング処理などの エッチング処理を用いて行うことができる。シリコン製の半導体ウェハ10や半導体基板12では、ドライエッチング処理のひとつにリアクティブイオンエッチング(RIE)がある。リアクティブイオンエッチング(RIE)は、CF、SF、Cl、CClなどの適切な腐食(エッチング)ガスを反応器に用いて実施することができる。リアクティブイオンエッチング(RIE)は、元の処理を開発したドイツのRobert Bosch社の社名から「BOSCH」とも言う。開口部形成ステップは、異方性または等方性ウェットエッチング処理を用いて実施することもできる。例えば、シリコン製の半導体ウェハ10や半導体基板12では、適切なウェットエッチング(湿式)液として、KOH溶液がある。KOHエッチング液を用いて、異方性エッチング処理を行い、基板開口部30(図1D参照)をピラミッド型に成型し、斜めの側面を水平面から55°に向ける。図では、基板開口部30は斜めの側面を持たせて表しており、異方性エッチング処理の場合を想定している。ただし、エッチング処理によっては、基板開口部30の側面は、垂直にするか、または丸みをもたせることもでき、反応イオンエッチング(RIE)処理の場合を想定している。エッチング処理以外に、刃で切ったりレーザーで穴を開けたりする機械的な処理を用いて開口部形成ステップを行うことも出来る。開口部形成ステップは、上記で引用した米国特許番号6,841,883B1にも記述されている。
薄化ステップと同様、開口部形成ステップは、回路側14を保護するために半導体基板12の裏面16から実行する。さらに、開口部形成ステップは、半導体ウェハ10を一時搬送体15に保持するか、または同等の一時搬送体をドライまたはウェットエッチング用に構成することによって実行できる。また、開口部形成ステップは、基板開口部30(図1D参照)を基板接点18(図1D参照)の内部表面32(図1D参照)上で終結するよう制御することができる。図1Cから1Gを簡単に示すため、基板開口部30は、基板接点18とほぼ同じ幅に図示する。ただし、実際には、基板開口部30は基板接点18より幅が狭い。どちらにしても、基板開口部30は、基板接点18と内部導体20(図2C参照)との間の電気的接続を維持するために形成する。
図1Eに示すように、基板開口部30(図1E参照)は、ボンディング用細管34(図1E参照)が基板接点18(図1E参照)の内部表面32にアクセス可能なサイズにする。例えば、ボンディング用細管34(図参1E照)の先端の幅が65 mmならば、基板開口部30の幅は65 mmより広い。または、18 基板開口部30の幅は、基板接点18(図1E参照)の内部表面32にボンディングが可能であれば、ボンディング用細管34(図1E参照)より狭くすることができる。例えば、内部表面32上に追加層を用いると、基板開口部30から突き出たボンディング表面を得ることができる。他の例として、ボンディング用細管34 (図1E参照)は、基板開口部30の幅より狭く、基板開口部30の深さより大きい直径のボンディング可能フリーエアボール(free air ball)が形成できるように構成することができる。この場合、ウェットエッチングによるボンディング用細管34(図1D参照)の形成の代わりに、レーザ工作処理を使用することができる。レーザ工作処理は、汚染物質やごみを取り除くウェットエッチングステップを含むこともできる。さらに、レーザ工作処理は、特に小型の基板開口部30A(図2E参照)の形成に適合する。レーザ工作処理を実行するのに適切なレーザシステムの一つに、アイルランド、タブリン所在のXSIL社製で、機種番号XISE200のシステムがある。
図1Dに示すように、基板開口部30(図1D参照)は、基板開口部30の内部表面上の絶縁層96(図1D参照)を形成することによって、半導体基板12の残り部分から電気的に絶縁することもできる。図1Dから1Gでは、簡単に図示するために、図1Dにのみ絶縁層96を図示する。絶縁層96には、ポリイミド、パリレン(parylene)などのポリマーが、蒸着、細管注入、スクリーンプリントなどの適切な処理を用いてデポジットされる。または、絶縁層96(図1D参照)には、低温デポジット酸化物などの酸化物デポジット層を含むことができる。 または、絶縁層96には、シリコンの酸化によって生じたシリコン酸化物などの、形成された酸化物層を含むことも出来る。図1Dでは、絶縁層96は、基板開口部30にだけ示されているが、絶縁層96は、半導体基板12の裏面16にも跨っている。この場合には、ブランケットデポジット絶縁層を裏面16および基板開口部30に形成することができ、スペーサエッチングを使用して基板接点18の内部表面32から絶縁層を取り除くことができる。上記の米国特許番号6,841,883B1にも半導体基板12の基板開口部30および裏面16に絶縁層を形成する技術が記述されている。
次に、図1Eに示すように、ボンディングステップは、ボンディング用細管34およびワイヤボンディング材38を用いて行う。図1Eに示す実施例では、ボンディングステップには、ボールボンディング処理が含まれる。ただし、ボンディングステップには、スタッドバンピング処理、または金、またはアルミのウェッジ(またはくさび)ボンディング処理などのウェッジボンディング処理が含まれる。または、以下に説明するように、ボンディングステップには、単一点TABボンディング、ギャングボンディング、リボンボンディング、などのテープ自動ボンディング(TAB)処理が含まれる。また、ボンディングステップには、基板接点18の内部表面32へのハンダのボールのリフローボンディングなどのバンピング処理が含まれる。他のバンピング処理には、レーザ式ハンダボール・バンパを使用した基板接点18の内部表面32に半田の隆起を形成することを含む。別のバンピング処理には、無鉛隆起の供給機構170(図18A参照)から、またはバンピングテンプレート186 図19参照)からの直接移動も含む。
図1Eのボンディングステップを行うために、ボンディング用細管34、およびワイヤボンディング材38は、微細なピッチ(例えば、< 65 mm)のワイヤボンディング処理を実施するために構成することができる。適切なボンディング用細管およびワイヤボンダは、カリフォルニア州ペタルーマのSPT(小型精密器具)社製である。あるボンディング用細管は、成型された細線狭路(SBN)細管と指定される。ペンシルバニア州ウィロウ・グローブのKulicke & Soffa社も、適切なボンディング用細管およびワイヤ・ボンダを製造している。例えば、Kulicke & Soffa製造のモデル8098の広域ボール・ボンダは、+/− 5mmから約65mmのピッチでの合計ボンド配置精度をもつ。ボンディングステップを実行するための適切なスタッド・バンパは、Kulicke & Soffa社製の「WAFER PRO PLUS」高速広域スタッド・バンパである。ワイヤボンディングシステムは、アリゾナ州フェニックスのESEC(米)社製、カリフォルニア州ビスタのPalomar Technologies社製、カリフォルニア州サンタ・クララのShinkawa USA社製、カリフォルニア州サンホセのProducts社のASM、カリフォルニア州サンタ・クララのTexmac社のKaijo、およびヴァージニア州ニューポート・ニュースのMuhibauer High Tech社製などがある。
図1Eに示すように、ボンディング用細管34は、制御装置(図示しない)からの信号に応じて、x、y、z方向に移動することができる。図示する実施例では、ボンディング用細管34(図1E参照)は、約18 mmから約150 mmの直径のワイヤ36を基板接点18の内部表面32にボンディングするよう構成する。ワイヤ36は、半導体の実装に使用する、例えば、金、金合金、銅、銅合金、銀、銀合金、アルミ、アルミとシリコンの合金、アルミとマグネシウムの合金などの従来のワイヤ素材で構成する。さらに、ワイヤ36は、金属、または金属合金で構成され、鉛などの有害物質(ROHS)の減少要求を含まないものとする。図示するROHSを含まない金属には、金および銅が含まれる。
ワイヤボンディング材38(図1E参照)には、ボンディング用細管34を通してワイヤ36を供給するよう構成したワイヤ送り機構78(図1E参照)を含むこともできる。ワイヤ送り機構78には、上記ワイヤ・ボンダに組み込まれたような標準ワイヤ送り機構も含まれる。例えば、ワイヤ送り機構78は、ワイヤ・クランプ、機械的なワイヤ・フィーダ機構、ローラ・フィード機構、または、リニア・モーション・クランプおよびフィード機構を含むことができる。
ワイヤボンディング材38(図1E参照)は、ボンディング用細管34を基板接点18と位置合わせするために構成した位置合わせシステム(図示しない)を含むこともできる。さらに、ワイヤボンディング材38(図1E参照)には、ボンディングステップ中に半導体基板12および基板接点18をサポートするよう構成された作業ホルダ48を含むこともできる。上記ステップと同様に、半導体ウェハ10は、ボンディングステップ中に一時搬送体15(図2A参照)に保持することができる。図示するようにボールボンドを形成するためにワイヤボンダ38(図1E)はワイヤ36の端部上にボール(図1E)を形成するように構成された電子フレームオフ(EFO)棒(不図示)のような素子をまた含むことができる。これに加えて、ボンディング細管34はワイヤ供給メカニズム78と組み合わされて、ボール40を捕捉し、ワイヤ36と基板接点18との間にボンディングされた接続40に(図1E)を形成するために基板接点18の内部表面32に対抗してボール40を押し付けるように構成される。ボンディング細管34はまたボール40と基板接点18に熱と超音波エネルギィとを与えるように構成されてもよい。以下にさらに説明されるように、ボールボンディングの代わりとして、ボンディング細管34がくさび(またはウェッジ)ボンディングを形成されるために構成され得る。
図1Fに示すように、ワイヤ供給メカニズム78と組み合わせたボンディング細管はワイヤ36が選択された長さLへ切断される切断ステップを行うように構成される。この切断ステップは基板接点18の内部表面32上および基板開口部30に導電性相互接続体44を形成する。これに加えてボンディングステップのパラメータは導電性相互接続体44が半導体基板12の裏面16から長さLだけ突出するように制御される。長さLの代表的な値は50μから1000μである。
次に図1Gに示すように、カプセル化ステップは、誘電体カプセル材46が半導体基板12の裏面16上に形成されるように行われる。誘電体カプセル材46は導電性相互接続体44と導電性相互接続体44と基板接点18との間のボンドされた接続42とを保護ししっかりとさせるように構成される。誘電体カプセル材46はスピンオンや、ノズルデポジションまたは気相デポジションされたポリイミドやパリレーン(parylane)のような硬化可能なポリマーからなる。加えて誘電体カプセル材46は裏面16をカバーする物質の単一層として示されているが、誘電体カプセル材46は物質の多層からなることもできる。他の例として、誘電体カプセル材46は各導電性相互接続体44を個別に支持するために各基板開口部30に形成された分配されたポリマードーナツからなる。
誘電体カプセル材46(図1G)形成ステップに続いて、ソーイング、スクライディング、リキッドジェッティングまたは液体を介してのレーザカッティングのような単一化ステップがチップスケールの半導体装置50(図1G)をウェハ10から単一化するために行われる。その代わりに、多数の単一化されていない半導体基板12を含むウェハサイズの部材も提供され得る。
図1Gに示すように、完成された半導体装置50はそれの裏面16から突出し、長さLを有する導電的相互接続体44を有する半導体基板12を含む。これに加えて、半導体装置50は、導電性相互接続体44とボンドされる接続部42とを基板接点18の内部表面32上で支持し保護するための誘電体カプセル材46を含む。更に説明されるように、導電性相互接続体44は、半導体装置50を他の半導体装置または可撓回路またはプリント回路基板のような他の基板に搭載するために、端部ピン接点として使用される。これに加えて、多数の導電性相互接続体44はピングリッドアレイ(PGA)のような密度の高い領域アレイに配置される。更に説明されるように、導電性相互接続体44は導電性相互接続体44を有する多数の半導体装置を積み重ねられた組み立て体において相互接続するためにも使われる。
図3A―3Cを参照すると、他の実施例である導電性相互接続体44Aを有する他の実施例の半導体装置50Aが図示される。この実施例において、半導体基板12はその裏面16上に設けられた複数の裏面接点52を含む。例えば各基板接点18は関連する裏面接点52を含む。裏面接点52は適切な差し引かれるまたは付加される金属化プロセスを使って形成される。
導電性相互接続体44A(図3A)は、図1Eおよび1Fに以前に記述されたものとほぼ同様に形成される基板接点18を有するボンディングされた接続42を含む。しかしながら導電性相互接続体44A(図3A)もまた裏面接点52を有する第二のボンド用の接続体54を含む。ボンド用の接続体42に関してと同様に第二のボンドされた接続体54はボンディング細管34(図1E)およびワイヤボンダ38(図1E)を使って形成される。しかしながらこの場合、第二のボンドされた接続54は“ボール”ボンドよりむしろ“ウェッジ(くさび)”ボンドからなる。くさびボンドはしばしばスティッチボンドとして参照される。
半導体装置50Aはまた裏面導電体56(図3B)および裏面接点52および導電性相互接続体44Aと電気的につながっている裏面導電体56(図3B)および端子接点58(図3B)もまた含む。裏面導電体56は裏面接点52に対してと同じ金属化処理を使って形成される。この端部接点58は金属、ハンダまたは導電性ポリマーボール、バンプまたはピンからなり、これらは金属化処理、スタッドバンピング処理またはボールボンディング処理を使って形成される。更に加えて、端部接点58はボールグリッドアレイ、ピングリッドアレイ、エッジアレイまたはセンタアレイのような領域アレイにおいて形成される。
端部接点58は導電性相互接続体44Aのループ高さLHより大きな外形を有する。端部接点58がフリップチップボンディング構造のために使われた時にこれにより導電性相互接続体44が他の部材または他の基板との接触による短絡を避けることができる。例えば、端部接点58は(例えば200μm)の選択された直径を有するボールからなり、この導電性相互接続体44Aは選択されたループ高さLH(例えば100μm)を有することができる。端部接点58の直径に対する代表的な範囲は60ないし500μmである。ループ高さLHに対する代表的な範囲は15ないし400μmである。
図3Dを参照すると、他の実施例の半導体装置50Bは基板接点18Bと並んでそれに渡るような大きさで且つ形状を有する基板開口部30Bを含む。これに加えて図3Aおよび3Bにおいて導電性相互接続体44Aに対して図示され説明されたのとほぼ同様に、導電性相互接続体44Bは基板接点18Bと裏面接点52Bとにボンディングされる。基板開口部30Bは基板開口部30(図1B)に対して以前に述べられていたのとほぼ同様にエッチングプロセスを使って形成される。これに加えて、基板接点18Bおよび導電性相互接続体44Bも同様に、以前に述べられたボンディング細管34(図1E)を使って約25μm程度の小さなスペースSを有することができる。半導体装置50Bはまた誘電体カプセル材46Bを含みこれは導電性の相互接続体44Bを実質的にカプセル化し他方、外部の電気的接続部を作るためにループ部82Bを露出させたままにする。
図3Eと図3Fを参照して他の実施例の半導体装置50C‐1、50C‐2(図3F)が図示される。図3Eに示されるように半導体ウェハ10上の隣接する半導体基板12‐1、12‐2はストリート領域SAによって分離される。これに加えて半導体基板30Cはストリート領域SAに渡っており隣接半導体基板12‐1、12‐2上で基板接点18C‐1と並んで且つこれに渡るように設けられている。図3Eに示すように、ループワイヤ82Cは両端においてくさびボンド54Cを使って基板接点18C‐1、18C‐2へボンディングされる。これに加えて誘電体カプセル材46Cは実質的にループされたワイヤ82C(図3E)をカプセル化し、一方その先端部を露出させる。図3Fに示すように、単一化ステップの間に例えばソー(のこぎり)カットのような溝53が、これは半導体基板12‐1、12‐2を分離し、ストリート領域SA(図3E)においてループされたワイヤ82Cを切断するためにストリート領域SA(図3E)内に形成される。半導体装置50C‐1、50C‐2(図3F)は切断されたループワイヤ82C(図3E)によって形成された導電性相互接続体44C‐1および44C‐2を含む。導電性相互接続体44C‐1、44C‐2は誘電体カプセル材46C内に内蔵され、半導体装置50C‐1および50C‐2へ対して外部電気接続を行うための露出された先端部を有する。
図3Gを参照すると、他の実施例の半導体装置50Dは基板接点18Dと並んでこれに渡っている基板開口部30Dを含む。これに加えて導電性相互接続体44Dは導電性相互接続体44(図1F)について前に述べられたとほぼ同様に基板接点18Dに接続される。基板接点18Dと導電性接点44Dは共に以前に述べられたボンディング細管34(図1E)を使って約25μm程度の小さいスペースSを有することができる。これに加えて半導体相互接続体44Dは導電性相互接続体44Dと可撓(またはフレックス)回路またはPCDのような他の基板上の電極との間のボンディングされた接続を形成するように構成された、ハンダまたは金のような簡単にボンディングできるかあるいは非酸化の物質からなるボール状の先端部60を含む。半導体装置50Dはまた誘電体カプセル46Dも含み、これは導電性相互接続体44Dを実質的にカプセル化ししっかりとし、他方ボール先端部60を露出させたままにする。
図3Hを参照すると、他の実施例の半導体装置50Tは実質的に半導体装置50D(図3G)と同様である。しかしながら半導体装置50Tは基板接点18Tにボンディングされ平坦化され誘電体層66T内に内蔵された平坦化された導電体相互接続体44Tを含む。平坦化された導電体の相互接続体44Tと平坦化された導電体層46Tは図1Bの薄化ステップについて前に述べられたものとほぼ同じように化学機械平坦化(CMP)のグライディング、ポリッシュングのような平坦化処理を使って形成される。
図3Iを参照すると、他の実施例の半導体装置50(図1G)と実質的に同様である。しかしながら半導体装置50Uは基板接点18にボンディングされた基板開口部30(または基板開口部30A‐図2E)において金属または導電性ポリマー隆起部(バンプ:bump)の形状となっている導電性相互接続体44Uを含む。導電性相互接続体44Uはハンダボールバンピング、スタッドバンピング、またはリフローバンピングのようなバンピング(突き合せ)プロセスを使って形成される。他に導電性相互接続体44Uは無電解デポジションやスクリーンプリンティングのようなデポジションプロセスを使って形成される。例示的実施例において、ポリマーの相互接続体44Uは基板開口部30の深さと同じかやや大きい高さを有する。半導体装置50Uはまた開口部30の側壁および半導体基板12の裏面を覆う電気的な絶縁層96Uを含む。電気的な絶縁層96Uは、絶縁層96(図1D)に対して以前に述べられたものとほとんど同じようにデポジションプロセスまたは成長プロセスを使って形成される。
図3Jを参照して、他の実施例の半導体装置50LFは半導体装置50にほぼ似ている(図1G)。半導体装置50LFはまた開口部30Aの側壁および半導体基板12の裏面をカバーする電気的に絶縁性の層96LFを含む。しかしながら半導体装置50LFは実質的に開口部30Aを充填している平坦化されたハンダプラグの形における導電性相互接続体44LFを含む。導電性相互接続体44LFはたとえば無鉛ハンダのようなハンダを開口部30Aおよび基板接点18の内部表面32へデポジットすることによって形成される。より詳細に説明されるように導電性相互接続体44LFは供給機構からの直接のデポジションによってあるいは供給機構によってハンダで充填された空隙を有するバンプテンプレートからの送出によって形成され得る。導電性相互接続体44LFを形成するための方法とシステムは図18A、18Bおよび19に示されているがこの説明が進むに従って説明されるであろう。
図4A‐4Cを参照するとその方法の他の実施例が図示されており、ボンディングステップはテープ自動ボンディング(TAB)プロセッサを使って行われる。図4Aに示すように、半導体基板12は前述したように薄化ステップを受けてきた。半導体基板12は前述したように基板開口を形成ステップを用いて形成された基板接点18と整列する基板開口30を含む。加えて半導体基板12は前述するように金属化工程を用いて形成された裏面接点52および裏面導電体56を含む。
図4Aに示すようにボンディング架台67は基板接点18上に形成される。これに加えて、ボンディング架台69は裏面接点52上に形成される。ボンディング架台67、69は金、銅、ハンダおよびこれらの合金のような従来のTABボンディング可能金属からなる。ボンディング架台67、69は円錐形、球形、半球形およびバンプの形状を含む適切な形状を持つことができる。加えてボンディング架台67、69は、ボンディング金属層(例えばクロム、チタン、アルミニウム)、障壁金属層(例えばタンタル、銅、パラジウム、白金、ニッケル)およびバンプ金属層(金、銅、ハンダ)のような異なった金属の多層からなることもできる。ボンディング架台67、69は無電解メッキ、電解メッキ、スクリーンプリンティングまたはマスクを通してのデポジションを使って形成することができる。これらのプロセスに対する他のものとして、ボンディング架台67、69はKulicke & Soffa Industries、Incによって製作された従来から特定されているスタッドバンプ(stud bumper)のようなスタッドバンプを使って形成されたスタッドバンプからなる。
図4Aに示すように、TABボンディングステップを行うために、可撓回路61が設けられる。可撓回路61はミネソタ州 セントポールの3M Corporationによって製作されたTABテープまたは日本の日東電工によって製作される“ASMAT”のような多層TABテープからなる。可撓回路61は可撓回路導電体63を含みこれは、ポリマー基板65に配設され、この基板は、ポリイミドあるいは光画像化可能なポリマーのような物質からなる。可撓回路61は可撓回路導電体63の端部部分がボンディング架台67、69と整列するように構成される。
図4Bに示すようにテープ自動化ボンディング(TAB)システムのボンディングツール71は可撓回路導電体63の端部部分をボンディング架台67、69にボンディングするために使うことができる。ボンディングツール71はサーモード(thermode)ツール、ギャング(または集合:gang)ボンディングツール、熱圧縮ボンディングツールまたは熱音波ボンディングツールからなる。適切なボンディングツールおよびボンディングシステムはKulicke & Soffa Industries、Inc.(Willow Grove、PA);。ESEC(USA)、Inc.(Phoenix AZ);Unitek Equipment、(Monrovia,CA)と他のものから同様に入手可能である。
図4Cに示すようにボンディングステップに続いて半導体装置50Eは導電性相互接続体44Eを含みこれは各端部でボンディング架台67、69にボンディングされている可撓回路導電体63を有する可撓回路61からなる。加えて、半導体装置50Eは以前に述べられているのとほぼ同様に導電相互接続体44Eと電気的に通信できる端部接点58を含む。
4D‐4Fを参照すると、図4A‐4Cの方法の他の実施例が図示されている。この実施例においてボンディング架台67、69(図4A)は形成されていないがこれはバンプ可撓回路61Bが使用されているからである。図4Dに示すように、バンプ可撓回路61Bは各端部にバンプ73を有する可撓回路導電体63Bを含み、これは金、銅またはハンダのようなボンディングできる金属から形成されている。図4Eに示すようにボンディングツール71はバンプ73を基板接点18と裏面接点52へ直接ボンディングする。図4Fに示すように半導体装置50Fは導電性相互接続体44Fを含み、これは基板接点18と裏面接点52にボンディングされた可撓回路導電体63Bを有するバンプされた可撓回路61Bからなる。加えて、半導体装置50Fは以前に述べられたこととほぼ同様に導電性相互接続体44Fと電気的に接続する端部接点58を含む。
図5A‐5Dを参照すると、この方法の他の実施例は単一点TABボンディングのために構成される可撓回路61SPを使って行われる。当初、図5Aに示すように、半導体基板12は前述したように基板接点18と基板開口30を含む。半導体基板12はまた電気的に絶縁されている層96SPを含み、これは開口部30の側壁と半導体基板12の裏面16とを同様に被覆する。電気的に絶縁されている層96SPは電気的に絶縁されている層96(図1D)に対して以前に述べられたものとほぼ同じように構成される。
図5Aおよび5Dに示すように単一点可撓回路61SPは基板接点18と整列したボンディング開口81SPを有するポリマー基板65SPを含む。ポリマー基板65SPはまた端部接点58SP(図5C)を配設するように構成された領域アレイにおいて端部接点開口部85SPを含む。ポリマー基板65SPはまたDuPontまたは日立によって製作されるような光画像化可能なポリマーからなる。支持構造を提供することに加えて、ポリマー基板65SPはまた端部接点58SP(図5C)のためのハンダマスクとして動作する。
単一点可撓回路61SPはまたポリマー基板65SPの内表面上に可撓回路63SPを含む。可撓回路導電体63SPは端部接点開口部85SPと整列した端部接点パッド79SPを含む。可撓回路導電体63SPはまた基板接点18にボンディングするように構成されたボンディングパッド87SPを含む。単一点可撓回路61SPはまた可撓回路61Cを半導体基板12に取着するように構成された従属(compliant)ボンディング層57SPを含む。従属ボンディング層57SPはボンディング部材として構成されおよび可撓回路61SPと半導体基板12との間のいかなるTCEミスマッチを補償するための拡大部材として構成されたシリコーンまたはエポキシのようなポリマー物質からなり得る。
図5Bに示すように単一点ボンディングツール71SPは可撓回路導電体63SP上のボンディングパッド87SPを基板接点18にボンディングするために使用される。この場合においてボンディング開口部81SPは単一点ボンディングツール71SPに対するアクセスを与える。適切な単一点ボンディングツール71SPはKulicke & Soffaおよび他の製造者によって製造される。
図5Cに示されるように端部接点58SPは端部接点58(図3A)に対して従来述べられたとほぼ同様にボンディングあるいはデポジションプロセスを使って端部接点パッド79SP上に形成される。図5Cにもまた示されるように半導体装置50SPは半導体基板12とそれに対して取着された単一点可撓回路61SPを含む。半導体装置50SPはまた導電性相互接続体44SPを含みこれは可撓回路導電体63SPと基板接点18にボンディングされたボンディングパッド87SPの部分からなる。半導体装置50SPもまた導電性相互接続体44SPと電気的に通信可能な領域アレイにおける端部接点58SPを含む。端部接点58SPはまた外部リードボンド(OLB)として当該技術分野でもまた知られている。
図6A‐6Cを参照すると、この方法の他の実施例が図示される。ここでボンディングステップはポリマー基板65Cを有する可撓回路61Cとその可撓回路61Cを半導体基板12に取着するように構成された従属ボンディング層57Cとを用いることによって行われる。ポリマー基板65Cは外部表面上で端部接点パッド79Cと電気的に接続されている内部表面上の可撓回路導電体63Cを含む。代わりに以下により説明されるように、可撓回路導電体63Cはポリマ基板65Cの外部表面上に形成される。
図6Bに示されているように、ボンディングツール71は可撓回路導電体63Cの端部を基板接点18上の架台67にボンディングする。これに加えて、従属ボンディング層57Cは可撓回路61Cを従属ボンディング層57SP(図5A)に対して前に述べられたのとほぼ同じように可撓回路61Cを半導体基板12に取着する。
図6Cに示されているように、可撓回路61Cを半導体基板65Cに取着したことに続いて端部接点58FCは端部接点58(図3A)に対して以前に述べられたのとほぼ同じ様に端部接点パッド79Cにボンディングされる。図6Cにもまた示されているように半導体装置50Gは導電性相互接続体44Gを含み、これは基板接点18にボンディングされた可撓回路導電体63Cを有する可撓回路61Cからなる導電性相互接続体44Gを含む。これに加えて、導電性相互接続体44Gはポリマー基板65Cの内部表面上において導電性相互接続体44Fと電気的に通信するポリマー基板60Cの外部表面上の端部接点58FCを含む。
図6Dを参照すると、他の実施例の半導体装置50OSは半導体装置50Gと(図6C)とほぼ同様である。しかしながら半導体装置50OSはポリマー基板65OSの外部表面上に可撓回路導電体63OSを有する可撓回路61OSを含む。
図7Aを参照すると、他の実施例の半導体装置50Hはポリマー基板65Dの内部表面上で可撓回路導電体63Dを有する可撓回路631Dを含む。他に、可撓回路導電体63Dはポリマー基板65Dの外部表面上に設けられ得る。可撓回路導電体63Dはバンプされた可撓回路導電体63B(図5C)に対して以前に述べられたものとほぼ同様に基板接点18に直接ボンディングされたバンプ73Dを含む。半導体装置50Hもまた可撓回路61Dと半導体基板12との間のスペーサ77Dと誘電体カプセル材46Dとを含む。スペーサ77Dはシリコーン、エポキシまたはボンディング物質のような電気的に絶縁性のあるポリマー物質からなる。スペーサ77Dはタッキング(tacking)構成または連続リッジ(隆起:ridge)として形成され可撓回路61D上で事前に形成される。誘電体カプセル材46Dは可撓回路61Dと半導体基板12との間のTCEミスマッチを補償するために構成されたアンダーフィル(underfill)のポリマーからなる。米国特許番号6,740,960B1、名称“可撓回路、相互接続および高密度アレイ外部接点を含んだ半導体パッケージ”これはこの出願の中に参照として組み込まれているものであるがこの米国特許は更にバンプの可撓回路導電体へのボンディングを述べている。
図7Bに示すように、他の実施例の半導体装置50Iは、基板接点18上のボンディング架台67と整列した開口部81Eを有するポリマー基板65Eを有する可撓回路61Eを含む。開口部81Eは可撓回路導電体63Eの中間部分を基板接点18上のボンディング架台67にボンディングするためのボンディングツール71に対するアクセスを提供する。これに加えてスペーサ77Eはボンディング処理の間に半導体基板12からポリマー基板65Eを離す。このスペーサ77Eはスペーサ77D(図7A)について以前に述べられたものとほぼ同様に構成される。
図7Cを参照すると他の実施例の半導体装置50Jは導電性ポリマー層83Fを使って基板接点18上のボンディング架台67へボンディングされたポリマー基板65F上の可撓回路導電体63Fを有する可撓回路を有する。導電性ポリマー層83Fは、z方向に電気的導電性を与えxおよびy方向に電気的絶縁性を与えるように構成され、電気的絶縁性の基礎物質に導電性のある粒子89Fを含む。導電性のあるポリマー層83FはA.I.Technology(ニュージャージー州、トレントン)によって製造された“Z‐POXY”あるいはSheldahl(ミネソタ州、ノースフィールド)によって製造された“SHELL‐ZAC”のようなz軸異方性接着剤からなる。
図7Dを参照して、他の実施例の半導体装置50Hは基板接点18上でのボンディング架台67へ直接接続される端部接点58Kを含む。端部接点58Kは金属または導電性ポリマーボールまたはバンプからなりボンディング架台67にボンディングされる。例えばハンダボールは架台上に配設され熱リフローオーブンまたはレーザーハンダボールバンパを使ってリフローしてボンディングされる。他の実施例として、端部接点58Kはスタッドバンパを使ってボンディング架台67上に形成された金属バンプからなる。他の例として端部接点58Kはボンディング架台67と接触して硬化された導電ポリマーバンプからなる。
図8A‐8Dを参照すると他の実施例の方法が図示されており、ここではボンディングステップはスタッドバンピングプロセスを使って行われる。図8Aに示すように、半導体基板12は以前述べたように基板接点18と基板開口部30を含む。半導体基板12はまた電気的に絶縁性のある層96STを含み、これは開口部30の側壁および半導体基板12の裏面16もまた被覆する。電気的に絶縁性のある層96STは電気的絶縁層性のある層96(図1D)について以前に述べられたものとほぼ同様に形成され得る。
図8Aに示されているようにバンプ91STは基板接点18上に形成される。バンプ91STは以前に特定されたスタッドバンパであってKulicke & Soffa、 Inc.によって製造されているようなスタッドバンパを使って形成されたスタッドバンプからなる。他にバンプ91STは、無電解デポジションプロセスまたはスクリーンプリンティングまたはハンダボールまたはレーザーハンダボールボンディングの熱リフローのようなボンディングプロセスを使って基板接点18上に形成された金属バンプまたはボールからなる。
図8Bに示すように、可撓回路61STはポリマー基板65STおよびその外側の表面に可撓回路導電体63STを含み、これらは端部接点パッド79STと電気的に通信する外部表面上に設けられている。他に、可撓回路導電体63STはポプリマー基板65STの内部表面上に形成される。可撓回路導電体63STもまた基板接点18上のバンプ91STと整列する開口部93STを含む。加えて、ポリマー基板65STは従属ボンディング層57ST(図5A)について以前に述べられたものとほぼ同様に従属ボンディング層57STを含む。
図8Cに示すように、可撓回路は従属ボンディング層57STを使って半導体基板12に取着される。加えて、可撓回路導電体63STにおける開口部93STは基板電極18上のバンプと整列する。図8Cにおいても示されているようにボンディング細管34STは基板接点18上のバンプ91STにボンディングされた開口部93ST上の第二のバンプ95STを形成するように使用される。図示された実施例において、ボンディング細管34STはスタッドバンプとして第二のバンプを形成するように構成されている。しかしながら第二のバンプ95STは、当該技術において使用されている“安全ボンディング”と似たくさびボンディングからなる。
図8Dに示すように第二のバンプ95STは可撓回路導電体63STと基板接点18上のバンプ91STとの間にリベットに似たボンディング接続を形成する。リベットに似た接続体を形成するために第二のバンプ95STは可撓回路導電体63STにおける開口部93STの直径よりもより大きな外形を有し、この結果第二のバンプ95ST上の環状肩部が可撓回路導電体63STをバンプ91STにボンディングする。加えて端部接点58STは端部接点58(図3A)に対して以前に述べられてきたものとほぼ同様に端部接点パッド79ST上に形成される。半導体装置50STはバンプ91STと第二のバンプ95STからなる導電性相互接続体44STを含む。
図8Eを参照すると、他の実施例の半導体装置50WBは半導体装置50ST(図8D)と実質的にほぼ同様である。しかしながら半導体部材50WBは基板接点18と可撓回路導電体63WBにワイヤボンディングされるワイヤからなる導電性相互接続体44WBを含む。加えて、可撓回路導電体63WBは半導体基板12に取着されたポリマー基板65WB上に配設される。更にワイヤボンディングされたカプセル46WBは導電性相互接続体44WBをカプセル化する。
図9を参照すると、モジュール部材98が図示されている。モジュール部材98はモジュール基板、PCB、またはダイやチップスケールのパッケージのような他の半導体装置のような支持基板100上へ配設された半導体装置50を含む。支持部材100は半導体装置50上での導電性相互接続体44を受け取るように構成されたメッキされた開口部102を含む。支持部材100はメッキされた開口部102と電気的に接続する導電体138と端部接点140を含む。加えてボンディングされた接続体104はメッキされた開口部102と導電性相互接続体44との間に形成される。ボンディングされた接続体104はハンダジョイント、機械的接続体、溶接された接続体またはメッキされた開口部102と導電性相互接続体44の間に形成された導電性ポリマー接続部からなる。
図10を参照するとアンダーフィル(または不十分充填:underfilled)部材106が図示されている。部材106はモジュール基板、PCB、またはダイまたはチップスケールパッケージのような他の半導体装置のような支持部材108へ配設された半導体装置50を含む。支持部材108は半導体装置50上で導電性相互接続体44に物理的に接続されるように構成された電極110を含む。加えてボンディングされた接続体114は電極110と導電性相互接続体44との間に形成される。ボンディングされた接続体114はハンダジョイント、機械的接続部、溶接接続部または電極110と導電性の相互接続部44との間に形成された導電性ポリマー接続部からなることができる。アンダーフィル部材106はまた半導体装置50と支持部材108との間のギャップに設けられたアンダーフィル層112を含む。このアンダーフィル層112は半導体装置50から熱を除去するように構成された物資からなる。
図11Aを参照すると、積層された半導体装置116が図示されている。積層された半導体装置116は導電性相互接続体44Aと端部接点58とを有する半導体装置50Aを含む。端部接点58は支持基板(不図示)上で対となる電極に接続され得る。積層された半導体基板116はまた半導体装置50A上に積層された2個の半導体装置50を含む。中間半導体装置50上に設けられた導電性相互接続体44は半導体装置50A上の対応する基板接点18にボンディングされる。加えて、一番上の半導体基板50上に設けられた導電性相互接続体44は中間の半導体装置50上の基板接点18にボンディングされる。更にボンディングされた接続部118は導電性相互接続体44と基板接点18との間に形成される。ボンディングされた接続体118はボンディングツール71(図4B)を使って形成された熱圧縮接続、熱音波接続または超音波接続からなるがこれは以前述べたところとほとんど同じである。代りに、ボンディングされた接続体118はハンダジョイント、機械的接続、溶接された接続、または導電性相互接続体44Aと隣接半導体装置50または50A上において基板接点18との間に形成された導電性ポリマー接続部からなる。他の実施例として、ボンディングされた接続部118は取り外し可能な接続であってその結果積層された半導体部材116は分解または再組み立てされる。加えて、アンダーフィル層120がTCEミスマッチを補償するためあるいは積層された半導体装置116において特定の方向において熱を伝達するため半導体装置50または50Aとの間のギャップに形成される。
図11Bを参照すると他の実施例の半導体積層半導体装置116Aが図示される。積層された半導体装置116Aは半導体装置50(図1G)とほぼ似ている半導体装置50Lを含むがしかし基板接点18と電気的に通信する回路面14上に導電体142と端部接点144とを含む。積層された半導体装置116Aはまた金属層あるいは導電性ポリマー層のようなボンディング接続部118Aを有する二つの積層された半導体装置50を含み、これは隣接導電性接続部44と基板接点18にボンディングされる。積層された半導体装置116Aは半導体装置50の一つにおける導電性相互接続体44へフリップチップボンディングされた半導体パッケージのようなキャップ部材164を含む。
図12Aを参照すると、他の実施例のモジュール半導体装置146は支持部材148上に設けられた半導体装置50U(図3I)を含む。支持基板148は導電体152および端部接点154と電気的に通信する電極150を含む。これに加えて、導電性相互接続体44Uはリフローボンディングあるいは導電性ポリマーボンディングのような適切な処理を使って電極150に接続される。
図12Bを参照すると、他の実施例の積層された半導体装置156が図示される。積層された半導体装置156は半導体装置50Vを含み、これは半導体装置50U(図3I)とほぼ似ているがしかし基板接点18と電気的に通信をするようにその回路側面14上に導電体158と端部接点160とを含む。積層された半導体装置156はまた金属層または導電ポリマー層のようなものであって、隣接する導電性相互接続体44Uおよび基板接点18にボンディングされた接続体118Uを有する二つの積層された半導体装置50Uを含む。積層された半導体装置156は一つの半導体装置50U上で導電性相互接続体44Uへフリップチップボンディングされた半導体パッケージのようなキャップ部材162を含む。他に積層された半導体装置156は半導体装置50Uの代わりに半導体装置50LF(図3J)を使って、導電性相互接続体44Uよりむしろ導電性相互接続体44LFを基板接点18へ接続して作ることができ得る。
図13を参照すると、画像センサ半導体装置50ISが図示される。画像センサ半導体装置50ISは回路側部14ISおよび裏面16ISを有する半導体基板12ISを含む。これに加えて半導体基板12ISは光ダイオードあるいは光トランジスタのような光検出素子124のアレイを有する回路側部14IS上に画像センサ122を含み、これらもいずれもが、そこに衝突する光または他の電磁放射に応答することができる。半導体基板12ISはまた光検出素子124と電気的に通信する回路板14IS上の基板接点18ISも含む。画像センサ半導体装置50IS(図13)はまた光あるいは他の電磁的な放射に対して透過性のガラスのような透明基板126(図13)も含む。画像センサ半導体装置50IS(図13)はまた、透明基板126(図13)を半導体基板12IS(図13)に取着するエポキシのようなポリマーのスペーサ128(図13)も含む。
画像センサ半導体装置50IS(図13)はまた基板開口部30IS(図13)、導電性相互接続体44IS(図13)および誘電体カプセル材46IS(図13)もまた含みこれらは基板開口部30(図1G)、導電性相互接続体44(図1G)および導電体カプセル46(図1G)について従来述べられたものとほぼ同様に形成される。
図14を参照すると、他の実施例の画像センサ半導体装置50A‐ISが図示される。画像センサ半導体装置50A‐ISは画像センサ半導体装置50IS(図13)とほぼ同様に構成されるがしかし端部接点58A‐ISとの電気的通信によって導電性相互接続体44A‐ISを接続した画像センサ相互接続体44A‐ISを含む。この導電性相互接続体44A‐ISおよび端部接点58A‐ISは導電性相互接続体44A(図3A)および端部接点58(図3A)について以前に述べたものとほぼ同様に構成される。
図15Aおよび15Bを参照すると、積層された画像センサ半導体装置50SISが図示される。積層された画像センサ半導体装置50SISはベースダイ130およびそのベースダイ130上に積層された二つの画像センサ半導体装置を含む。ベースダイ130は論理、メモリあるいはアプリケーション特有の構成を持つ集積回路を含む。ベースダイ130はまた集積回路および基板接点18SISと電気的に通信するメッキ用の開口部102SISを含む。加えて、画像センサ半導体装置50IS上の導電性相互接続体44ISは導電性相互接続体44(図15A)およびメッキされた開口部102(図15A)に対して以前に述べたものとほぼ同様にベースダイ130上に設けられたメッキされた開口部102SISにボンディングされる。図示された実施例において、一つのベースダイ130と複数の画像センサ半導体装置50ISが存在する。しかしながら積層された画像センサ半導体装置50SISは一つの画像センサ半導体装置50ISおよび多数のベースダイ130を含む。
積層された画像センサ半導体装置50SISはまた導電性相互接続体44(図1G)および開口部30(図1G)に対して以前述べたところとほぼ同じように、基板接点18SISにボンディングされた開口部30SISにおける導電性相互接続体44SISを含む。導電体相互接続体44SISは積層された画像センサ半導体装置50SISが半導体装置50(図9)に対して以前述べられたものとほぼ同様に表面上に配設可能とする。
図16を参照すると、この発明の方法を実行するために適切なシステム62が図示される。システム62は、以前に述べられたものとほぼ同様に、回路側部14、裏面16および回路側面14上の基板接点18を含む半導体ウェハ10を含む。システム62はまた半導体ウェハ10及び半導体基板12を裏面16から選択された厚さTまで薄化するように構成された薄化システム64を含む。この薄化システム64は前述されたものとほぼ同様に化学機械的平坦化およびエッチング装置とからなる。加えて薄化システム64は組み合わせにおいてあるいは一つだけにおいてこれらの部材を含む。例えば前述されたCMPシステムは“ACCRETECH”( 日本、東京)によって製造されたものであるがグラインデングし研磨しエッチングする能力を有している。
システム62(図16)はまたリアクティブイオンエッチング(REI)システム66A(図16)を含みこれは基板開口部30を基板接点18に形成するためにウェハ10と半導体基板12とを裏面16からエッチングするように構成されている。リアクティブイオンエッチングシステム(RIE)66A(図16)は、前述したものとほぼ同様に、半導体基板10内において開口部30をエッチングするように構成されたイオン化されたエッチングガス134(図16)を含んでいるリアクティブイオンエッチング液(RIE)132(図16)を含む。適切なイオンエッチャ(etcher)液(RIE)132は、Applid Materials Inc.(カリフォルニア州 サンタクララ)によって製造されてモデル“DSP II”と示されたものである。
リアクティブイオンエッチングの期間に、半導体基板12の回路側面14(図16)はテープ部材のような保護部材136(図16)、デポジット(堆積)されたポリマー層、一時的な搬送体15(図2A)のような機械的部材によって保護される。以前の薄化プロセスと同様に、エッチングプロセスは半導体基板12の裏面16から行われて、マスク26は裏面16上のどの領域がエッチングガス134(図16)に露出されるかを決定する。これに加えて、マスク開口部28(図16)の大きさと位置は基板開口部30(図16)の大きさと位置を決定する。更に時間、エッチング液、および温度のようなエッチング処理のパラメータは基板接点18上の内部表面32上で基板開口部30(図16)が終了するように制御される。
他に、図17Aに示すように、ウェットエッチングシステム66Bはリアクティブイオンエッチングシステム66A(図16)の代わりに用いることができる。ウェットエッチングシステム66B(図17A)はベルノリ(Bernoulli)ホルダ68(図17A)およびウェットエッチング液72(図17A)を含むように構成されたウェットバス70(図17A)を含む。ベルノリホルダ68(図17A)は従来例において知られている方法および物質を使って構成される。例えば米国特許番号6,601,888、名称「対象物の無接触処理」が代表的なベルノリホルダを開示している。ベルノリホルダ68(図17A)はガスのような流体源と流体的に繋がる内部84を含む。ベルノリホルダ68(図17A)は通路84を介してピックアップ流体86を矢印74で示すようにウェハへと導く。これによってウェハ10をウェットエッチング液72と接触して裏面16に保持するための低圧領域80(図17A)を形成する。加えて、低圧領域80はウェハ10の回路面14をウェットエッチング液72との接触から封印する。ベルノリホルダ68(図17A)はまた整列タブのような部材(図示せず)を含みこれはウェハ10が横へ動くことを防ぐ。
ウェットエッチング液72(図17A)は以前に述べられたものとほぼ同じように、基板開口部30(図17A)を形成するために、ウェハ10の裏面16上においてマスク26(図17A)におけるマスク開口部28(図17A)を介してエッチングするように構成されたKOHのような異方性エッチング液からなる。以上に述べられたようにエッチングプロセスは異方性プロセスからなり、これにより半導体基板12は約55°の角度においてクリスタル面に沿ってエッチングされる。この代わりにエッチング液は例えばTMAHのように異方性のエッチング液からなることもできる。
図17Bを参照すると、他の実施例のエッチングシステム66Cはベルノリホルダ68(図17A)ではなく真空ホルダ88を含む。真空ホルダ88は真空ホルダ88上にウェハ10を保持するための真空力を形成するように構成された真空液90と流れによって繋がっている。エッチングシステム66Cはまたポリマーガスケット94を含みこれはウェハの回路側14を封印しウェットエッチング液72が回路側14と接触することを防止する。ポリマーガスケット94はウェハ10の外の周辺部に取着されたO−リングあるいはテープ材料からなる。保護フィルム92は任意的には回路側面14を更に封印しウェットエッチング液72からの保護を与えるようにウェハ10の回路側面14へ取着される。保護膜92はテープ材料またはエッチングプロセスに続いて剥離されるレジストのようなデポジット(堆積)されて硬化されるポリマー物質からなる。
図16を参照すると、システム62はまたボンディング細管34(図16)およびワイヤ供給機構78(図16)を有するワイヤボンダ38(図16)の形のボンディングシステムを含んでもよく、これらは、ボンディングされた接続部42(図16)を形成しそしてそれからワイヤ36(図16)を切断することによって基板接点18(図16)の内部表面32(図16)上に導電性相互接続体44(図16)を形成するために以前に述べられたものとほぼ同様に動作する。代わりにワイヤボンダ38とボンディング細管34(図16)は、基板接点18の内部表面32上にボンディングされた接続体42(図16)を有し裏面接点52(図16)上に第二のボンディングされた接続部54(図16)を有する導電性相互接続体44A(図16)を形成するように以前述べられたものとほぼ同様のものが使用される。
他のボンディングシステムとして、ワイヤボンダ38(図16)およびワイヤボンディング細管36(図16)はシステム62(図16)に設けられ、これらはボンディングツール71(図4B)または単一点TABボンディングツール71SP(図5B)を有するテープ自動ボンディング(TAB)システムによって置き換え得る。
図18Aおよび18Bを参照すると、導電性相互接続体44LF(図3J)を製造するための供給バンピングシステム166が図示される。供給バンピングシステム166はシステム62(図16)におけるワイヤボンダ38(図16)の代わりである。供給バンピングシステム166は、半導体基板12を含む半導体ウェハ10を保持するように構成された試材ホルダ168を含む。加えて半導体基板12は以前に述べられたものとほぼ同じように半導体基板12の裏面16から基板接点18の内部表面32へ形成されたポケットサイズの基板開口部30Aを含む。加えて、内部表面32は以前に述べられたものとほぼ同じようにハンダ濡れ可能な層およびハンダフラックスを含む。図18Aに示されたように、試材ホルダ168はスキャン矢印174に示されるようにxスキャン方向に移動可能である。図18Bに示されるように、試材ホルダ168はまた、スキャン矢印176に示されるように、yスキャン方向において移動可能である。
供給バンピングシステム166はまた圧力源178と流れにより連結した供給機構170を含む。供給機構170は、粘着状態で一定量のハンダ172を保持するように構成された安定化部材である。望ましくは、ハンダ172は無鉛のハンダからなる。供給機構170は試材ホルダ168がスキャン方向174、176において半導体ウェハ10を移動させるので、ハンダ172を基板開口部30Aに投与するように構成されたハンダスロット182(図18B)を有するヘッド素子180を含む。ヘッド素子180とハンダスロット182(図18B)はまた基板開口部30Aにおいてハンダ172を平坦化するように構成されこれによって導電性相互接続体44LFは、図3Jに示されるとほぼ同様に半導体基板12の裏面16とほぼ同一平面状にある。
半導体ウェハ10以外の分配バンピングシステム166の部品はIBM(インタナショナル ビジネス マシーン)(ニューヨーク州 イースト フィッシュキル)およびSUSS MioroTec AG(ドイツ ミュンヘン)から商業的に入手可能である。これらの素子は商標“C4NP”の下で無鉛なウェハバンピングのための技術として市場に出されている。
図19を参照すると、バンプされた導電性相互接続体44LFBを製造するためのテンプレートバンピングシステム184が図示される。テンプレートバンピングシステム184はシステム62(図16)においてワイヤボンダ38(図16)の代わりとなる。テンプレートバンピングシステム184は半導体基板12を含む半導体ウェハ10を保持するように構成された試材ホルダ192を含む。加えて半導体基板12は、以前に述べられたものとほぼ同様に、半導体基板12の裏面から基板接点18の内面32に生成されたポケットの大きさの基板開口30Aを含む。
テンプレートバンピングシステム184はまたハンダ172を保持するように構成された空洞188を有するバンププレート186を含む。その空洞188はウェハ10上で半導体基板12における基板開口部30Aと大きさ、形および位置において対応する。テンプレートバンピングシステム184はまた導電性相互接続体44LF(図18A)を構成するために以前に述べられたものとほぼ同様に、ハンダ172を空洞188に投与するように構成された投与メカニズム170(図18A)を含む。
加えて、テンプレートバンピングシステム184は基板接点18の内部面32へフラックスを適用し、空洞188を基板開口部30Aと整列するように構成されたフラックスおよび整列部材196を含む。テンプレートバンピングシステム184はまたバンプテンプレート186をウェハ10にクランプし、空洞188内のハンダ172を基板開口部30Aに送り込むように構成されたクランピングおよびリフロー部材198を含む。テンプレートバンピングシステム184はまたバンプテンプレート186をウェハ10から分離し、バンプされた導電性相互接続体44LFBを基板開口部30Aに残すように構成された分離部材200を含む。バンプされた導電性相互接続体44LFBは導電性相互接続体44LF(図3J)と実質的に同様であるがしかし平面以外に一般に半球またはドーム状表面を有する。加えてバンプされた導電性相互接続体44LFBは以前に述べられたように無鉛のハンダからなる。
供給バンピングシステム166と同様に、半導体ウェハ10以外のテンプレートバンピングシステム184の部品はIBM(インターナショナル ビジネス マシーン、)(East Fishkill,NY)およびSUSS MicroTec AG、(Munchen Germany)から商業的に入手可能である。これらの部材は商標“C4NP”の下で無鉛ウェハバンピングのための技術として市場に出されている。
したがってこの発明は半導体部品および改良された半導体部品も同様に製造するための方法およびシステムを提供する。この発明は所定の望ましい実施例を参照して述べられてきたがしかし当業者にとっては明らかなように、ある変更または変形は、以下の請求範囲によって確定される発明の範囲から外れることなしに行うことができる。
図1Aから1Gは、半導体装置の製造方法の各ステップを表す断面図である。 図2Aは、図1Aの2A−2Aの線で切った場合の図である。 図2Bは、図2Aの2B-2Bの線で切った場合の拡大図である。 図2Cは、図2Bの2C−2Cの線で切った場合の拡大断面図である。 図2Dは、図2Cの2D−2Dの線で切った場合の図である。 図2Eは、この方法の他の実施例を表す図2Dと等価な図である。 図3Aは、半導体装置の他の実施例の断面図である。 図3Bは、図3Aの3B−3Bの線で切った場合の図である。 図3Cは、図3Bの3Cの線で切った場合の拡大図である。 図3Dは、半導体装置の他の実施例の断面図である。 図3E、3Fは、半導体装置の他の実施例の断面図である。 図3Gは、半導体装置の他の実施例の断面図である 図3Hは、半導体装置の他の実施例の断面図である。 図3Iは、半導体装置の他の実施例の断面図である。 図3Jは、半導体装置の他の実施例の断面図である。 図4A−4Cは、他の実施例の半導体装置を製造する方法の各ステップを示す断面図である。 図4D−4Fは、他の実施例の半導体装置を製造する方法の各ステップを示す断面図である。 図5A−5Cは、他の実施例の半導体装置を製造する方法の各ステップを示す断面図である。 図5Dは、図5Aの5D−5Dの直線に沿って切った場合の平面図である。 図6A−6Dは、他の実施例の半導体装置を製造する方法の各ステップを示す断面図である。 図7A−7Dは、半導体装置の他の実施例の断面図である。 図8A−8Dは、他の実施例の半導体装置を製造する方法の各ステップを示す断面図である。 図8Eは、図8Dに示す半導体装置の他の実施例に等価な断面図である。 図9は、本発明により構成されるモジュール半導体装置の断面図である。 図10は、本発明により構成されるアンダーフィルド半導体装置の断面図である。 図11Aおよび11Bは、本発明により構成されるスタック式半導体装置の断面図である。 図12Aは、本発明により構成されるモジュール半導体装置の他の実施例の断面図である。 図12Bは、本発明により構成されるスタック式半導体装置の他の実施例の断面図である。 図13は、本発明により構成される画像センサの断面図である。 図14は、本発明により構成される画像センサの断面図である。 図15Aは、本発明により構成されるスタック式画像センサ半導体装置の平面図である。 図15Bは、図17Aの14B−14Bの直線に沿って切った場合のスタック式画像センサ半導体装置の断面図である。 図16は、本発明の方法を実行するシステムの図である。 図17Aは、図16のシステムに使用するエッチングシステムの他の実施例の図である。 図17Bは、図16のシステムに使用するエッチングシステムの他の実施例の図である。 図18Aおよび18Bは、図16のシステムに使用する他の実施例の提供バンピングシステムの図であり、図18Bは、図18Aの18B−18Bの直線に沿って切った場合の断面図である。 図19は、図16のシステムに使用するテンプレート移転バンピングシステムの他の実施例の図である。

Claims (147)

  1. 半導体装置を製造するための方法であって
    第一の側面を有する基板と第二の側面と第一の側面上の基板接点とを有する基板を提供し、
    第二の側面から基板接点への開口部を形成し、
    開口部における導電性相互接続体を前記基板接点へボンディングすることからなる方法。
  2. さらにボンディングステップの前に裏面から前記基板を薄化することからなる請求項1記載の方法。
  3. 前記導電性相互接続体はワイヤからなりボンディングステップはボンディング細管を使って行うことからなる方法。
  4. 前記導電性相互接続体はポリマー基板上の可撓回路導電体であり前記ボンディングステップはテープ自動ボンディングツールを使って行われる請求項1記載の方法。
  5. 前記導電性相互接続体はポリマー基板上の可撓回路導電体からなり前記ボンディングステップはボンディングポリマーを使って行われる請求項1記載の方法。
  6. 前記導電性相互接続体は金属ボールからなり前記ボンディングステップはボールバンピングプロセスからなる請求項1記載の方法。
  7. 前記導電性相互接続体は金属ボールからなり、前記ボンディングステップはワイヤボンディングプロセスからなる請求項1記載の方法。
  8. 前記導電性相互接続体は金属ボールからなり前記ボンディングステップは供給ブロセスを使ったバンピングからなる請求項1記載の方法。
  9. 前記導電性相互接続体は金属ボールからなり前記ボンディングステップはバンプテンプレートプロセスからの送出を用いるバンピングからなる請求項1記載の方法。
  10. 更に前記導電性相互接続体を前記第二の面上の第二の基板接点にボンディングすることからなる請求項1記載の方法。
  11. 更に第二の基板上に前記導電性相互接続体の少なくとも一部をカプセル化する誘電体カプセル材を形成することからなる請求項1記載の方法。
  12. 更に前記導電性相互接続体にボンディングされた第二の基板接点を有する前記基板上に第二の基板を積層する請求項1記載の方法。
  13. 更に基板接点の内面上に第一のバンプを形成することから更になり、前記ボンディングステップは前記導電性相互接続体を第一のバンプに接続する請求項1記載の方法。
  14. 導電性相互接続体はスタッドバンプからなり前記ボンディングステップはスタッドバンプを使って行われる請求項1記載の方法。
  15. 前記導電性相互接続体は選択された長さだけ第二の面から突出する請求項1記載の方法。
  16. 前記基板は複数の基板接点からなり前記開口部は前記基板接点を取り囲むことからなる請求項1記載の方法。
  17. 半導体装置を製造する方法であって、
    第一の面、第二の面、内表面を有する第一の面上の第一の接点および第二の面上の第二の接点を有する半導体基板を提供し、
    第二の面から第一の接点の内表面へ第一の基板内に基板開口部を形成し、
    前記導電性相互接続体を第一の接点の内表面および第二の接点にボンディングすることからなる方法。
  18. 前記導電性相互接続体はワイヤからなりボンディングステップはボンディング細管を使って行うことからなる請求項17記載の方法。
  19. 前記導電性相互接続体は可撓回路導電体であり前記ボンディングステップはテープ自動ボンディングツールを使って行われる請求項17記載の方法。
  20. 前記導電性相互接続は、前記ポリマー基板上の端部接点と電気的につながるポリマー基板上の可撓回路導電体からなる請求項17記載の方法。
  21. 前記導電性相互接続体は前記内表面にボンディングされたバンプを有する可撓回路導電体からなる請求項17記載の方法。
  22. 前記導電性相互接続体は可撓回路導電体からなり、前記ボンディングステップは前記内表面上にボンディング架台と、前記可撓回路導電体と前記ボンディング架台の間に導電性ポリマー層とを形成することからなる請求項17記載の方法。
  23. 前記導電性相互接続体は開口部を有するポリマー基板上の可撓回路導電体からなり、前記ボンディングステップは前記ポリマー基板内の開口部を介してボンディングツールを配置することによって行う請求項17記載の方法。
  24. 前記導電性相互接続体は前記第一の接点の内表面上にボールボンディングを有するワイヤと第二の接点上のくさびボンディングとからなる請求項17記載の方法。
  25. 前記導電性相互接続体はハンダバンプからなり前記ボンディングステップは温度リフロープロセスからなる請求項17記載の方法。
  26. 前記導電性相互接続体はハンダバンプからなり、前記ボンディングステップは供給プロセスからなる請求項17記載の方法。
  27. 前記導電性相互接続体はハンダバンプからなり、前記ボンディングステップはバンプテンプレートプロセスからの送出からなる請求項17記載の方法。
  28. さらに、ボンディングステップの前に前記第二の側面から選択された厚さまで薄化することからなる請求項17記載の方法。
  29. さらに、前記導電性相互接続体にボンディングされた第二の接点を有する前記半導体基板上に第二の基板を積層することからなる請求項17記載の方法。
  30. 前記導電性相互接続体と電気的につながり前記第二の側面上に端部接点を形成することからなる請求項17記載の方法。
  31. ワイヤをワイヤボンドするように構成されたボンディング細管を提供し、
    回路側面、裏面、集積回路および前記回路側面上の基板接点とを有する半導体基板を内表面を有する前記集積回路と電気的につながるように提供し、
    前記裏面から前記基板接点の前記内表面へ前記半導体基板上で開口部を形成し、
    前記ボンディング細管を使って前記開口部に導電体相互接続体を形成し、前記導電性相互接続体は、前記ワイヤと前記内表面との間にボンディングされた接続部とからなるものを製造する方法。
  32. 前記開口部形成ステップは、前記裏面から前記基板をエッチングする一方、前記回路側面を保護し、そして前記基板接点上で終了点となることとからなる請求項31記載の方法。
  33. さらに、前記ボンディングされた接続部をカプセル化する前記裏面上の誘電体カプセル材と少なくとも一つの前記ワイヤの部分とを形成することとからなる請求項31記載の方法。
  34. さらに、前記ワイヤと前記裏面上の裏面接点との間に第二のボンディングされた接続部を形成する請求項31記載の方法。
  35. さらに、前記ワイヤと電気的につながるように前記裏面上に導電体を形成することと、前記導電体と電気的につながるように前記裏面上に端部接点を形成することからなる請求項31記載の方法。
  36. さらに、前記導電性相互接続体の形成ステップの前に内表面上にボンディング可能な金属層を形成することからなる請求項31記載の方法。
  37. 前記半導体基板を提供するステップは複数の半導体基板を含む半導体ウェハを提供することからなる請求項31記載の方法。
  38. 支持基板上のメッキされた開口部と前記ワイヤとの間に第二のボンディングされた接続部を形成することによって前記半導体基板を前記支持基板にボンディングすることからなる請求項31記載の方法。
  39. 半導体装置を製造する方法であって、ポリマー基板と前記ポリマー基板上の可撓回路導電体とからなる可撓回路を提供し、
    回路側面、裏面、集積回路、前記回路側面上の基板接点とを有する半導体基板を内表面を有する前記集積回路と電気的につながるように提供し、
    前記裏面から前記半導体接点の前記内表面へ前記半導体基板上に開口部を形成し、
    前記可撓回路導電体を前記内部表面にボンディングすることからなる方法。
  40. 前記ボンディングステップはサーモードと、熱圧縮ボンディングツールまたは熱音波ボンディングツールを用いて行われる請求項39記載の方法。
  41. 前記ボンディングステップは前記ポリマー基板上の開口部を介して配置されたテープ自動ボンディングツールを用いて行われる請求項39記載の方法。
  42. 前記ボンディングステップは前記可撓回路導電体と内表面との間に導電性ポリマーを使って行われる請求項39記載の方法。
  43. 前記可撓回路導電体は前記内表面にボンディングされるように構成されたバンプを含む請求項39記載の方法。
  44. 前記内表面は前記可撓回路導電体にボンディングするように構成されたボンディング架台を含む請求項39記載の方法。
  45. 前記開口を形成するステップは前記裏面から前記基板をエッチングする一方前記回路側面を保護し、そして前記基板接点上で終了点となることとからなる請求項39記載の方法。
  46. さらに前記ボンディングされた接続をカプセル化するように前記裏面上の誘電体カプセル材と前記可撓回路導電体の少なくとも一部分を形成することからなる請求項39記載の方法。
  47. 半導体装置を形成する方法であって、
    第一面、第二面および内表面を有する第一面上の基板接点とを提供し、
    前記第二面から前記基板接点へ基板開口部を形成し、
    前記開口部にハンダ材料をデポジットし前記ハンダ材料を前記内表面にボンディングすることからなる方法。
  48. 前記ハンダ材料のデポジットステップは前記ハンダ材料を前記第二の面と平坦化するように構成されたヘッドを有する供給機構を使って行われる請求項47記載の方法。
  49. 前記ハンダ材料のデポジッティングステップは前記ハンダ合金をバンプテンプレートから前記開口部へと送ることからなる請求項47記載の方法。
  50. 前記ハンダ材料をデポジットするステップはフラックスを前記内表面に印加し、前記内表面上でハンダボールをリフローすることからなる請求項47記載の方法。
  51. 前記ハンダ材料は無鉛ハンダからなる請求項47記載の方法。
  52. 前記ハンダ材料のデポジッティングステップの前に前記裏面から前記基板を薄化することからなる請求項47記載の方法。
  53. 半導体装置を形成する方法であって、
    第一面、第二面、前記第一面上の接点および前記第一面から前記第二面へ広がる開口部とを提供し、
    前記接点上の前記開口部にボンディングされた接続を有する前記第一の半導体装置上に導電性相互接続体を提供し、前記導電性相互接続体と前記第二の半導体装置上の第二の基板接点との間に第二のボンディングされた接続を形成することによって第二の半導体装置を前記第一の半導体装置にボンディングすることからなる方法。
  54. 前記導電性相互接続体はワイヤボンディングされたワイヤからなり、前記第二の半導体装置は前記ワイヤを受け入れるように構成されたメッキされた開口部を含む請求項53記載の方法。
  55. 前記第一の半導体装置は半導体ダイからなりそして前記第二の半導体装置は支持基板からなる請求項53記載の方法。
  56. 前記第一の半導体装置と前記第二の半導体装置は半導体ダイからなる請求項53記載の方法。
  57. 前記第一のボンディングされた接続部はワイヤボンディングまたはテープ自動ボンディングからなる請求項53記載の方法。
  58. さらに、前記第一の半導体装置と前記第二の半導体装置の間にアンダーフィル層を形成することからなる請求項53記載の方法。
  59. 前記第一の半導体装置は画像センサ半導体装置からなる請求項53記載の方法。
  60. 前記第一の半導体装置は画像センサ半導体装置からなり前記第二の半導体装置は半導体ダイからなる請求項53記載の方法。
  61. 第一面と第二面と内表面を有する前記第一面上の基板接点と前記第二面から前記内表面へ広がる基板開口部を有する半導体基板と、
    前記基板接点の内表面にボンディングされた導電性相互接続体とからなる半導体装置。
  62. 前記半導体基板は前記導電性相互接続体と電気的に接続されている少なくとも一つの集積回路からなる請求項61記載の半導体装置。
  63. 前記導電性相互接続体はワイヤボンディングされたワイヤからなる請求項61記載の半導体装置。
  64. 前記導電性相互接続体はポリマー基板上の可撓回路導電体からなる請求項61記載の半導体装置。
  65. 前記導電性相互接続体はポリマー基板上の端部接点と電気的に接続された前記ポリマー基板上の可撓回路導電体からなる請求項61記載の半導体装置。
  66. 前記導電性相互接続体はポリマー基板上の可撓導電体と内表面との間の導電性ポリマー層とからなる請求項61記載の半導体装置。
  67. 前記導電性相互接続体は、前記内表面にボンディングされた金属ポリマーボールまたはバンプからなる請求項61記載の半導体装置。
  68. 前記内部表面はハンダ濡れ可能層からなり前記導電性相互接続体は前記ハンダ濡れ可能層にボンディングされたハンダボールからなる請求項61記載の半導体装置。
  69. 前記導電性相互接続体は前記開口部を充填する無鉛ハンダからなる請求項61記載の半導体装置。
  70. 前記導電性相互接続体は前記開口部を充填する平坦化ハンダプラグからなる請求項61記載の半導体装置。
  71. 前記導電性相互接続体は前記開口部から突出されたハンダバンプからなる請求項61記載の半導体装置。
  72. 第一面、第二面、前記第一面上の基板接点および前記第二面から前記基板接点に広がる基板開口部からなる半導体基板と、前記基板開口部におけるワイヤと前記ワイヤと前記基板接点との間のボンディングされた接続部とからなる前記基板接点上の導電性相互接続体からなる半導体装置。
  73. 前記半導体基板は前記導電性相互接続体と電気的につながる少なくとも一つの集積回路からなる請求項72記載の半導体装置。
  74. さらに、前記ワイヤにボンディングされた第二の接点を有する前記半導体基板上に積層された第二の基板からなる請求項72記載の半導体装置。
  75. さらに前記導電性相互接続体と電気的につながった前記第二の側面上の端部接点からなる請求項72記載の半導体装置。
  76. さらに、前記導電性相互接続体の第二のボンディングされた接続を有する第二の側面上の第二の基板接点からなる請求項72記載の半導体装置。
  77. さらに、前記導電性相互接続体を少なくとも部分的にカプセル化する前記第二の側面上の誘電体カプセル材からなる請求項72記載の半導体装置。
  78. 第一の側面と、第二の側面と前記第一の側面上の第一の基板接点と前記基板接点と電気的につながった集積回路と前記第二の接点上の第二の基板接点とを有する半導体基板と、
    前記第二の側面から前記基板接点への基板開口部と、前記第一の基板接点上の第一のボンディングされた接続部と前記第二の基板接点上の第二のボンディングされた接続部とからなる前記第二の接点上の導電性相互接続体とからなる
    半導体装置。
  79. 前記導電性相互接続体はワイヤである請求項78記載の半導体装置。
  80. 前記導電性相互接続体はポリマー基板上の可撓回路導電体からなる請求項78記載の半導体装置。
  81. さらに前記導電性相互接続体と電気的につながった前記第二の側面上の端部接点からなる請求項78記載の半導体装置。
  82. 前記導電性相互接続体を前記半導体基板から絶縁するように構成された前記半導体基板開口部における誘電体層からなる請求項78記載の半導体装置。
  83. 回路面と、裏面と、集積回路と、前記集積回路と電気的につながる前記回路面上の基板接点とからなる半導体基板と、
    前記裏面から前記基板接点への基板開口部とワイヤと可撓回路導電体または前記基板接点上のボンディングされた接続部を有するハンダバンプとからなる半導体基板上の導電性相互接続体とからなる半導体装置。
  84. さらに、前記導電性相互接続体と電気的につながった前記裏面上の端部接点からなる請求項83記載の半導体装置。
  85. 少なくとも部分的に前記ワイヤをカプセル化する前記半導体基板上の誘電体カプセル材からなる請求項83記載の半導体装置。
  86. 前記基板接点にボンディングされた第二の導電性相互接続体を有する前記半導体基板上の第二の半導体基板上からなる請求項83記載の半導体装置。
  87. さらに複数の導電性相互接続体と前記導電体相互接続部と電気的につながた前記裏面上の領域配列における複数の端部接点とからなる請求項83記載の半導体装置。
  88. 前記導電性相互接続体は無鉛ハンダからなる請求項83記載の半導体装置。
  89. 前記半導体基板は薄化された基板からなる請求項83記載の半導体装置。
  90. 回路側面と裏面と集積回路と集積回路と前記集積回路と電気的につながった回路側面上の基板接点と前記裏面から前記基板接点への基板開口部とからなる半導体基板と、
    ポリマー基板と、前記基板接点とボンディング接続を有する前記ポリマー基板上の可撓回路導電体とからなる前記基板上の可撓回路と、
    前記可撓回路導電体と電気的につながる前記ポリマー基板上の端部接点とからなる半導体装置。
  91. 前記ボンディング接続は前記基板接点上の第一のバンプと前記可撓回路導電体を前記第一のバンプに接続する第二のバンプとからなる請求項90記載の半導体装置。
  92. 前記ボンディング接続は前記可撓回路導電体と前記基板接点との間の導電性ポリマー層からなる請求項90記載の半導体装置。
  93. 前記ボンディング接続は前記半導体接点から前記可撓回路導電体に広がる開口部においてワイヤボンディングされたワイヤからなる請求項90記載の半導体装置。
  94. 前記ボンディングされた接続部は前記可撓回路導電体と前記基板接点との間の単一点TABボンディングからなる請求項90記載の半導体装置。
  95. 前記可撓回路は前記ポリマー基板を前記半導体装置に取着するように構成されたボンディング層からなる請求項90記載の半導体装置。
  96. 前記ボンディング接続は前記可撓回路導電体を前記基板接点にボンディングするスタッブバンプである請求項90記載の半導体装置。
  97. 前記ポリマー基板はボンディングツールに対するアクセスを提供するように構成された前記基板接点と整列する開口部を有する請求項90記載の半導体装置。
  98. 前記可撓回路導電体は前記ポリマー基板の内表面上であり前記端部接点は前記ポリマー基板の外表面上である請求項90記載の半導体装置。
  99. 前記可撓回路導電体と前記端部接点は前記ポリマー基板の外表面上に設けられた請求項90記載の半導体装置。
  100. 回路側面と、裏面、集積回路と前記集積回路と電気的に接続された内表面を有する前記回路側面上の基板接点と前記裏面から前記基板接点への基板開口部とを有する半導体基板と、
    ポリマー基板と前記ポリマー基板上の可撓回路導電体とからなる前記基板上の可撓回路と、
    前記ポリマー基板を前記裏面に取着する従属ボンディング層と、
    前記可撓回路導電体と前記基板接点の内表面との間で前記基板開口部におけるボンディング接続からなる前記裏面上の導電性相互接続体と、
    前記可撓回路導電体と電気的に接続する前記ポリマー基板上の端部接点とからなる半導体装置。
  101. 前記ボンディングされた接続は前記可撓回路導電体と前記基板接点の内表面へボンディングされた基板開口部内におけるワイヤからなる請求項100記載の半導体装置。
  102. 前記ボンディングされた接続部は前記ワイヤと前記基板接点の内表面との間の前記開口部における単一点TABボンディングからなる請求項100記載の半導体装置。
  103. 前記ボンディング接続は前記内表面上における開口部における第一のバンプと前記可撓回路導電体を前記第二のバンプにボンディングする第二のバンプからなる請求項100記載の半導体装置。
  104. 前記ボンディングされた接続は少なくとも一つのスタッドバンプからなる請求項100記載の半導体装置。
  105. 前記可撓回路導電体と前記端部接点は前記ポリマー基板の対向面に設けられる請求項100記載の半導体装置。
  106. 前記可撓回路と前記端部接点とは前記ポリマー基板の同じ側に設けられる請求項100記載の半導体装置。
  107. 第一の側面と第二の側面と第一の側面上の基板接点と第二の側面から基板接点に広がる第一の開口部とからなる第一の基板と
    前記基板接点上のボンディングされた接続からなる前記第一の導電性相互接続体と、前記導電性相互接続体へボンディングされた電極を有する前記第一の基板にボンディングされた第二の基板とからなる半導体装置。
  108. 前記導電性相互接続体はワイヤボンディングされたワイヤからなる請求項107記載の半導体装置。
  109. 前記導電性相互接続体はTABによってボンディングされた可撓回路導電体からなる請求項107記載の半導体装置。
  110. 前記導電性接続体は前記接点に接続された金属またはポリマーバンプからなる請求項107記載の半導体装置。
  111. 前記導電性相互接続体は前記接点に接続されたスタブバンプからなる請求項107記載の半導体装置。
  112. 前記導電性相互接続体は前記接点に接続された導電性ポリマーからなる請求項107記載の半導体装置。
  113. 前記第二の基板は前記導電性相互接続体にボンディングされた第二の導電性相互接続体からなる請求項107記載の半導体装置。
  114. 前記第一の基板は画像センサ半導体装置からなる請求項107記載の半導体装置。
  115. 前記基板開口部は前記導電性相互接続体を形成するために前記基板接点へのアクセスを提供するように構成された請求項107記載の半導体装置。
  116. 前記第一の基板と第二の基板の間の誘電体アンダーフィル層からさらになる請求項107記載の半導体装置。
  117. 前記導電性相互接続体はワイヤボンディングされたワイヤからなり前記接点は前記ワイヤを受け取るように構成されたメッキされた開口部からなる請求項107記載の半導体装置。
  118. 前記第二の基板は前記接点と電気的につながった端部接点からなる請求項107記載の半導体装置。
  119. 半導体装置を製造するシステムであって、第一の基板と第二の基板と内表面を有する第一の基板上の基板接点と第二の側面から内表面への広がる基板開口部とを有する半導体基板と
    導電性相互接続体を前記基板接点の内表面にボンディングするように構成されたボンディングシステムとからなるシステム。
  120. 前記導電性相互接続体はワイヤからなり前記ボンディングシステムはワイヤボンディング細管からなる請求項119記載のシステム。
  121. 前記導電性相互接続体は可撓回路導電体からなり前記ボンディングシステムはテープ自動ボンディングツールからなる請求項119記載のシステム。
  122. 前記導電性相互接続体は適切な開口部を充填するためのハンダバンプからなり前記ボンディングシステムはハンダ供給機構からなる請求項119記載のシステム。
  123. 導電性相互接続体はハンダバンプからなり前記ボンディングシステムはバンプテンプレートからなる請求項119記載のシステム。
  124. 前記ボンディングシステムは複数の空洞を有するバンプテンプレートと前記空洞を無鉛ハンダで充填するように構成された供給機構とからなる請求項119記載のシステム。
  125. 前記導電性相互接続体はハンダボールからなり前記ボンディングシステムはレーザハンダバンパからなる請求項119記載のシステム。
  126. さらに、半導体基板を前記第二の基板からエッチングするように構成されたエッチングシステムからなる請求項119記載のシステム。
  127. 前記エッチングシステムはリアクティブイオンエッチング液からなる請求項126記載のシステム。
  128. 前記エッチングシステムは濡れたエッチング液を含む容器と前記濡れたエッチング液に前記半導体基板を保持するように構成されたベルノリホルダとからなる請求項126記載のシステム。
  129. 前記エッチングシステムは濡れエッチング液を含む容器と前記半導体装置を濡れエッチング液に保持するために構成された真空保持体とからなる請求項126記載のシステム。
  130. さらに前記半導体基板を第二の側面から薄化するように構成された薄化システムからなる請求項119記載のシステム。
  131. 半導体装置を製造するシステムであって、第一面と第二面と内表面を有する第一面上の基板接点と前記第二面から前記内表面へ広がる基板開口部とからなる半導体基板と、
    前記内表面にボンディングされた導電性相互接続体を形成するためにハンダ合金を前記開口部に供給するように構成された供給システムとからなる半導体装置。
  132. 前記供給システムは前記ハンダ合金を前記開口部に直接与え、前記半導体合金を第二の側面と平坦化するように構成された機構からなる請求項131記載のシステム。
  133. 前記供給システムは前記ハンダ合金を前記開口部へ送るように構成されたバンプテンプレートを含む請求項131記載のシステム。
  134. 前記ハンダは無鉛ハンダからなる請求項131記載のシステム。
  135. 回路側面と裏面と内表面を有する前記回路側面上の基板接点とからなる半導体基板と、
    前記内表面へ開口している基板を形成するために前記半導体基板を裏面からエッチングするように構成されたエッチングシステムと
    導電性相互接続体を前記基板接点の内表面に形成しボンディングするように構成されたボンディングシステムとからなるシステム。
  136. 前記ボンディングシステムはワイヤと前記内表面へワイヤをワイヤボンディングするように構成されたボンディング細管とからなる請求項134記載のシステム。
  137. 前記ボンディングシステムは可撓回路導電体を有する可撓回路と前記可撓回路導電体を前記内表面にボンディングするように構成されたテープ自動ボンディングシステムとからなる請求項134記載のシステム。
  138. 前記エッチングシステムはリアクティブイオンエッチング液である請求項134記載のシステム。
  139. 前記エッチングシステムは前記半導体基板を濡れたエッチング液に保持されるように構成されたベルノリ保持液からなる請求項134記載のシステム。
  140. 前記エッチングシステムは前記半導体基板を前記濡れたエッチング液に保持するように構成された真空保持部からなる請求項134記載のシステム。
  141. 前記エッチングシステムは前記回路側面を前記濡れたエッチング液から封止するように構成された半導体基板上の封止部からなる請求項134記載のシステム。
  142. 半導体基板が半導体ウェハに含まれる請求項134記載のシステム。
  143. さらに前記半導体基板を裏面から薄化するように構成された薄化システムからなる請求項134記載のシステム。
  144. 前記薄化システムは化学機械平坦化システムからなる請求項134記載のシステム。
  145. 前記半導体基板は前記基板接点と電気的に接続する集積回路を有する半導体ダイからなる請求項134記載のシステム。
  146. 前記ボンディングシステムはハンダ合金を前記基板開口部に与え前記ハンダ合金を前記第二の基板と平坦化するように構成された供給機構からなる請求項134記載のシステム。
  147. 前記ボンディングシステムは半導体合金を前記基板開口部に送り込むように構成されたバンプテンプレートからなる請求項134記載のシステム。
JP2008512322A 2005-05-19 2006-05-04 導電性相互接続体を用いて半導体装置を製造するための裏面処理方法及びそのシステム Pending JP2008546174A (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
US11/133,085 US7393770B2 (en) 2005-05-19 2005-05-19 Backside method for fabricating semiconductor components with conductive interconnects
PCT/US2006/017036 WO2006124295A2 (en) 2005-05-19 2006-05-04 Backside method and system for fabricating semiconductor components with conductive interconnects

Publications (2)

Publication Number Publication Date
JP2008546174A true JP2008546174A (ja) 2008-12-18
JP2008546174A5 JP2008546174A5 (ja) 2012-07-05

Family

ID=37431792

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008512322A Pending JP2008546174A (ja) 2005-05-19 2006-05-04 導電性相互接続体を用いて半導体装置を製造するための裏面処理方法及びそのシステム

Country Status (6)

Country Link
US (6) US7393770B2 (ja)
EP (1) EP1889285B1 (ja)
JP (1) JP2008546174A (ja)
KR (1) KR100934090B1 (ja)
TW (1) TWI308782B (ja)
WO (1) WO2006124295A2 (ja)

Families Citing this family (97)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7371676B2 (en) * 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7589406B2 (en) * 2005-06-27 2009-09-15 Micron Technology, Inc. Stacked semiconductor component
US7615476B2 (en) * 2005-06-30 2009-11-10 Intel Corporation Electromigration-resistant and compliant wire interconnects, nano-sized solder compositions, systems made thereof, and methods of assembling soldered packages
SG130061A1 (en) 2005-08-24 2007-03-20 Micron Technology Inc Microelectronic devices and microelectronic support devices, and associated assemblies and methods
US8153464B2 (en) * 2005-10-18 2012-04-10 International Rectifier Corporation Wafer singulation process
US7307348B2 (en) 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
US7538413B2 (en) 2006-12-28 2009-05-26 Micron Technology, Inc. Semiconductor components having through interconnects
US7928582B2 (en) * 2007-03-09 2011-04-19 Micron Technology, Inc. Microelectronic workpieces and methods for manufacturing microelectronic devices using such workpieces
US9000579B2 (en) * 2007-03-30 2015-04-07 Stats Chippac Ltd. Integrated circuit package system with bonding in via
SG148056A1 (en) * 2007-05-17 2008-12-31 Micron Technology Inc Integrated circuit packages, methods of forming integrated circuit packages, and methods of assembling intgrated circuit packages
US7982137B2 (en) * 2007-06-27 2011-07-19 Hamilton Sundstrand Corporation Circuit board with an attached die and intermediate interposer
US7705440B2 (en) * 2007-09-07 2010-04-27 Freescale Semiconductor, Inc. Substrate having through-wafer vias and method of forming
JP4950012B2 (ja) * 2007-11-29 2012-06-13 力成科技股▲分▼有限公司 シリコンスルーホールを有する半導体チップ装置及びその製造方法
US8018065B2 (en) * 2008-02-28 2011-09-13 Atmel Corporation Wafer-level integrated circuit package with top and bottom side electrical connections
US20090243051A1 (en) * 2008-03-28 2009-10-01 Micron Technology, Inc. Integrated conductive shield for microelectronic device assemblies and associated methods
WO2009122314A1 (en) * 2008-03-31 2009-10-08 Nxp B.V. A sensor chip and a method of manufacturing the same
DE102008054077B4 (de) * 2008-10-31 2021-04-01 Globalfoundries Dresden Module One Limited Liability Company & Co. Kg Verfahren und Vorrichtung zur Herstellung von Bonddrähten auf der Grundlage mikroelektronischer Herstellungstechniken
US8362601B2 (en) * 2008-12-04 2013-01-29 Stats Chippac Ltd Wire-on-lead package system having leadfingers positioned between paddle extensions and method of manufacture thereof
US8168458B2 (en) * 2008-12-08 2012-05-01 Stats Chippac, Ltd. Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices
US8357998B2 (en) * 2009-02-09 2013-01-22 Advanced Semiconductor Engineering, Inc. Wirebonded semiconductor package
US7816181B1 (en) 2009-06-30 2010-10-19 Sandisk Corporation Method of under-filling semiconductor die in a die stack and semiconductor device formed thereby
FR2954588B1 (fr) * 2009-12-23 2014-07-25 Commissariat Energie Atomique Procede d'assemblage d'au moins une puce avec un element filaire, puce electronique a element de liaison deformable, procede de fabrication d'une pluralite de puces, et assemblage d'au moins une puce avec un element filaire
US20110162701A1 (en) * 2010-01-03 2011-07-07 Claudio Truzzi Photovoltaic Cells
US20110192462A1 (en) * 2010-01-03 2011-08-11 Alchimer, S.A. Solar cells
TWI429043B (zh) 2010-04-26 2014-03-01 Advance Materials Corp 電路板結構、封裝結構與製作電路板的方法
US8742603B2 (en) 2010-05-20 2014-06-03 Qualcomm Incorporated Process for improving package warpage and connection reliability through use of a backside mold configuration (BSMC)
US8866267B2 (en) * 2010-05-28 2014-10-21 Alpha & Omega Semiconductor, Inc. Semiconductor device with substrate-side exposed device-side electrode and method of fabrication
US8987878B2 (en) 2010-10-29 2015-03-24 Alpha And Omega Semiconductor Incorporated Substrateless power device packages
KR20120026380A (ko) * 2010-09-09 2012-03-19 주식회사 하이닉스반도체 반도체 칩, 이를 포함하는 적층 칩 구조의 반도체 패키지 및 그 제조방법
US8210424B2 (en) 2010-09-16 2012-07-03 Hewlett-Packard Development Company, L.P. Soldering entities to a monolithic metallic sheet
CN102403242B (zh) * 2010-09-17 2013-06-26 中芯国际集成电路制造(上海)有限公司 一种在重新粘合过程中防止待测芯片损伤的方法
EP2624286B1 (en) * 2010-09-30 2020-11-11 Fuji Electric Co., Ltd. Method of manufacturing a semiconductor device
TWI441292B (zh) * 2011-03-02 2014-06-11 矽品精密工業股份有限公司 半導體結構及其製法
CN102832244B (zh) * 2011-06-13 2015-08-26 万国半导体股份有限公司 带有衬底端裸露的器件端电极的半导体器件及其制备方法
US8461676B2 (en) 2011-09-09 2013-06-11 Qualcomm Incorporated Soldering relief method and semiconductor device employing same
JP2013232756A (ja) 2012-04-27 2013-11-14 Sony Corp 光学モジュール
US8890274B2 (en) * 2012-07-11 2014-11-18 Taiwan Semiconductor Manufacturing Company, Ltd. Interconnect structure for CIS flip-chip bonding and methods for forming the same
US8907485B2 (en) * 2012-08-24 2014-12-09 Freescale Semiconductor, Inc. Copper ball bond features and structure
US9123690B1 (en) 2012-10-18 2015-09-01 University Of South Florida Systems and methods for forming contact definitions
US8847412B2 (en) 2012-11-09 2014-09-30 Invensas Corporation Microelectronic assembly with thermally and electrically conductive underfill
KR101431918B1 (ko) 2012-12-31 2014-08-19 삼성전기주식회사 인쇄회로기판 및 인쇄회로기판의 표면처리방법
US9214337B2 (en) 2013-03-06 2015-12-15 Rf Micro Devices, Inc. Patterned silicon-on-plastic (SOP) technology and methods of manufacturing the same
US9812350B2 (en) 2013-03-06 2017-11-07 Qorvo Us, Inc. Method of manufacture for a silicon-on-plastic semiconductor device with interfacial adhesion layer
US9583414B2 (en) 2013-10-31 2017-02-28 Qorvo Us, Inc. Silicon-on-plastic semiconductor device and method of making the same
US20140306324A1 (en) * 2013-03-06 2014-10-16 Rf Micro Devices, Inc. Semiconductor device with a polymer substrate and methods of manufacturing the same
US9257763B2 (en) 2013-07-02 2016-02-09 Gyrus Acmi, Inc. Hybrid interconnect
US9510739B2 (en) 2013-07-12 2016-12-06 Gyrus Acmi, Inc. Endoscope small imaging system
US20150189204A1 (en) * 2013-12-27 2015-07-02 Optiz, Inc. Semiconductor Device On Cover Substrate And Method Of Making Same
US9653442B2 (en) * 2014-01-17 2017-05-16 Taiwan Semiconductor Manufacturing Company, Ltd. Integrated circuit package and methods of forming same
US9299736B2 (en) * 2014-03-28 2016-03-29 Taiwan Semiconductor Manufacturing Company, Ltd. Hybrid bonding with uniform pattern density
CN103943516A (zh) * 2014-04-14 2014-07-23 宁波芯健半导体有限公司 叠层芯片的晶圆级凸块圆片级封装方法
TWI582847B (zh) 2014-09-12 2017-05-11 Rf微型儀器公司 包含具有聚合物基板之半導體裝置的印刷電路模組及其製造方法
US10085352B2 (en) 2014-10-01 2018-09-25 Qorvo Us, Inc. Method for manufacturing an integrated circuit package
US9530709B2 (en) 2014-11-03 2016-12-27 Qorvo Us, Inc. Methods of manufacturing a printed circuit module having a semiconductor device with a protective layer in place of a low-resistivity handle layer
JP6663167B2 (ja) * 2015-03-18 2020-03-11 浜松ホトニクス株式会社 光検出装置
US9613831B2 (en) 2015-03-25 2017-04-04 Qorvo Us, Inc. Encapsulated dies with enhanced thermal performance
US9960145B2 (en) 2015-03-25 2018-05-01 Qorvo Us, Inc. Flip chip module with enhanced properties
US9627224B2 (en) * 2015-03-30 2017-04-18 Stmicroelectronics, Inc. Semiconductor device with sloped sidewall and related methods
US20160343604A1 (en) 2015-05-22 2016-11-24 Rf Micro Devices, Inc. Substrate structure with embedded layer for post-processing silicon handle elimination
US10276495B2 (en) 2015-09-11 2019-04-30 Qorvo Us, Inc. Backside semiconductor die trimming
GB201517273D0 (en) * 2015-09-30 2015-11-11 Univ Manchester Resist composition
US9659848B1 (en) * 2015-11-18 2017-05-23 Invensas Corporation Stiffened wires for offset BVA
US10020405B2 (en) 2016-01-19 2018-07-10 Qorvo Us, Inc. Microelectronics package with integrated sensors
US10090262B2 (en) 2016-05-09 2018-10-02 Qorvo Us, Inc. Microelectronics package with inductive element and magnetically enhanced mold compound component
US10784149B2 (en) 2016-05-20 2020-09-22 Qorvo Us, Inc. Air-cavity module with enhanced device isolation
US10468329B2 (en) 2016-07-18 2019-11-05 Qorvo Us, Inc. Thermally enhanced semiconductor package having field effect transistors with back-gate feature
US10773952B2 (en) 2016-05-20 2020-09-15 Qorvo Us, Inc. Wafer-level package with enhanced performance
US10103080B2 (en) 2016-06-10 2018-10-16 Qorvo Us, Inc. Thermally enhanced semiconductor package with thermal additive and process for making the same
US20180047692A1 (en) * 2016-08-10 2018-02-15 Amkor Technology, Inc. Method and System for Packing Optimization of Semiconductor Devices
EP3497719B1 (en) 2016-08-12 2020-06-10 Qorvo Us, Inc. Wafer-level package with enhanced performance
SG11201901194SA (en) 2016-08-12 2019-03-28 Qorvo Us Inc Wafer-level package with enhanced performance
CN109716511A (zh) 2016-08-12 2019-05-03 Qorvo美国公司 具有增强性能的晶片级封装
US10109502B2 (en) 2016-09-12 2018-10-23 Qorvo Us, Inc. Semiconductor package with reduced parasitic coupling effects and process for making the same
US9818791B1 (en) * 2016-10-04 2017-11-14 Omnivision Technologies, Inc. Stacked image sensor
US10090339B2 (en) 2016-10-21 2018-10-02 Qorvo Us, Inc. Radio frequency (RF) switch
US10749518B2 (en) 2016-11-18 2020-08-18 Qorvo Us, Inc. Stacked field-effect transistor switch
US10068831B2 (en) 2016-12-09 2018-09-04 Qorvo Us, Inc. Thermally enhanced semiconductor package and process for making the same
EP3355667A1 (de) * 2017-01-30 2018-08-01 Siemens Aktiengesellschaft Verfahren zur herstellung einer elektrischen schaltung und elektrische schaltung
US10755992B2 (en) 2017-07-06 2020-08-25 Qorvo Us, Inc. Wafer-level packaging for enhanced performance
US10600755B2 (en) * 2017-08-10 2020-03-24 Amkor Technology, Inc. Method of manufacturing an electronic device and electronic device manufactured thereby
US20190067232A1 (en) 2017-08-31 2019-02-28 Micron Technology, Inc. Method for Solder Bridging Elimination for Bulk Solder C2S Interconnects
US10366972B2 (en) 2017-09-05 2019-07-30 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US10784233B2 (en) 2017-09-05 2020-09-22 Qorvo Us, Inc. Microelectronics package with self-aligned stacked-die assembly
US11152363B2 (en) 2018-03-28 2021-10-19 Qorvo Us, Inc. Bulk CMOS devices with enhanced performance and methods of forming the same utilizing bulk CMOS process
US10804246B2 (en) 2018-06-11 2020-10-13 Qorvo Us, Inc. Microelectronics package with vertically stacked dies
US10964554B2 (en) 2018-10-10 2021-03-30 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11069590B2 (en) 2018-10-10 2021-07-20 Qorvo Us, Inc. Wafer-level fan-out package with enhanced performance
US11646242B2 (en) 2018-11-29 2023-05-09 Qorvo Us, Inc. Thermally enhanced semiconductor package with at least one heat extractor and process for making the same
US20200235040A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
US11387157B2 (en) 2019-01-23 2022-07-12 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US20200235066A1 (en) 2019-01-23 2020-07-23 Qorvo Us, Inc. Rf devices with enhanced performance and methods of forming the same
KR20210129656A (ko) 2019-01-23 2021-10-28 코르보 유에스, 인크. Rf 반도체 디바이스 및 이를 형성하는 방법
KR102591697B1 (ko) * 2019-03-06 2023-10-20 에스케이하이닉스 주식회사 하이브리드 와이어 본딩 구조를 포함한 스택 패키지
US11646289B2 (en) 2019-12-02 2023-05-09 Qorvo Us, Inc. RF devices with enhanced performance and methods of forming the same
US11923238B2 (en) 2019-12-12 2024-03-05 Qorvo Us, Inc. Method of forming RF devices with enhanced performance including attaching a wafer to a support carrier by a bonding technique without any polymer adhesive

Citations (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293658A (ja) * 1986-06-12 1987-12-21 Toshiba Corp 半導体装置
JPH08213427A (ja) * 1995-02-07 1996-08-20 Sharp Corp 半導体チップおよびマルチチップ半導体モジュール
JPH09306955A (ja) * 1996-05-20 1997-11-28 Toppan Printing Co Ltd フィルムキャリアおよびその製造方法
JP2892505B2 (ja) * 1994-11-15 1999-05-17 フォームファクター,インコーポレイテッド 回路基板への電子コンポーネントの実装
JPH11274354A (ja) * 1998-03-25 1999-10-08 Seiko Epson Corp 基板、基板の製造方法及び突起製造装置
JP2001060654A (ja) * 1999-08-20 2001-03-06 Seiko Epson Corp 半導体装置およびその製造方法
JP2001068618A (ja) * 1999-08-27 2001-03-16 Seiko Epson Corp 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器
JP2001308122A (ja) * 2000-04-18 2001-11-02 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2003174120A (ja) * 2001-09-28 2003-06-20 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2006156436A (ja) * 2004-11-25 2006-06-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Family Cites Families (148)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3761782A (en) * 1971-05-19 1973-09-25 Signetics Corp Semiconductor structure, assembly and method
US4394712A (en) * 1981-03-18 1983-07-19 General Electric Company Alignment-enhancing feed-through conductors for stackable silicon-on-sapphire wafers
US4348253A (en) * 1981-11-12 1982-09-07 Rca Corporation Method for fabricating via holes in a semiconductor wafer
DE3406528A1 (de) 1984-02-23 1985-08-29 Brown, Boveri & Cie Ag, 6800 Mannheim Leistungshalbleitermodul
US5476211A (en) 1993-11-16 1995-12-19 Form Factor, Inc. Method of manufacturing electrical contacts, using a sacrificial member
US5917707A (en) 1993-11-16 1999-06-29 Formfactor, Inc. Flexible contact structure with an electrically conductive shell
US4807021A (en) 1986-03-10 1989-02-21 Kabushiki Kaisha Toshiba Semiconductor device having stacking structure
US4897708A (en) * 1986-07-17 1990-01-30 Laser Dynamics, Inc. Semiconductor wafer array
US4808273A (en) * 1988-05-10 1989-02-28 Avantek, Inc. Method of forming completely metallized via holes in semiconductors
US5229647A (en) * 1991-03-27 1993-07-20 Micron Technology, Inc. High density data storage using stacked wafers
US5519332A (en) 1991-06-04 1996-05-21 Micron Technology, Inc. Carrier for testing an unpackaged semiconductor die
US5824569A (en) * 1992-07-15 1998-10-20 Micron Technology, Inc. Semiconductor device having ball-bonded pads
US5496775A (en) * 1992-07-15 1996-03-05 Micron Semiconductor, Inc. Semiconductor device having ball-bonded pads
US5432999A (en) * 1992-08-20 1995-07-18 Capps; David F. Integrated circuit lamination process
US5503285A (en) * 1993-07-26 1996-04-02 Litton Systems, Inc. Method for forming an electrostatically force balanced silicon accelerometer
US5686352A (en) * 1993-07-26 1997-11-11 Motorola Inc. Method for making a tab semiconductor device with self-aligning cavity and intrinsic standoff
US5483741A (en) * 1993-09-03 1996-01-16 Micron Technology, Inc. Method for fabricating a self limiting silicon based interconnect for testing bare semiconductor dice
US6336269B1 (en) * 1993-11-16 2002-01-08 Benjamin N. Eldridge Method of fabricating an interconnection element
US6835898B2 (en) * 1993-11-16 2004-12-28 Formfactor, Inc. Electrical contact structures formed by configuring a flexible wire to have a springable shape and overcoating the wire with at least one layer of a resilient conductive material, methods of mounting the contact structures to electronic components, and applications for employing the contact structures
US5840199A (en) * 1994-06-01 1998-11-24 Litton Systems, Inc. Method for purging a multi-layer sacrificial etched silicon substrate
US5495667A (en) * 1994-11-07 1996-03-05 Micron Technology, Inc. Method for forming contact pins for semiconductor dice and interconnects
JPH08236586A (ja) 1994-12-29 1996-09-13 Nitto Denko Corp 半導体装置及びその製造方法
US5591649A (en) * 1995-01-19 1997-01-07 Texas Instruments Incorporated Process of removing a tape automated bonded semiconductor from bonded leads
US5814889A (en) 1995-06-05 1998-09-29 Harris Corporation Intergrated circuit with coaxial isolation and method
US5674785A (en) * 1995-11-27 1997-10-07 Micron Technology, Inc. Method of producing a single piece package for semiconductor die
US6013948A (en) * 1995-11-27 2000-01-11 Micron Technology, Inc. Stackable chip scale semiconductor package with mating contacts on opposed surfaces
US6002177A (en) 1995-12-27 1999-12-14 International Business Machines Corporation High density integrated circuit packaging with chip stacking and via interconnections
US5809641A (en) 1996-04-25 1998-09-22 International Business Machines Corporation Method for printed circuit board repair
JP2000502812A (ja) * 1996-09-13 2000-03-07 インターナシヨナル・ビジネス・マシーンズ・コーポレーシヨン ウエハ・レベルのテストおよびバーンインのための集積化コンプライアント・プローブ
US6498074B2 (en) * 1996-10-29 2002-12-24 Tru-Si Technologies, Inc. Thinning and dicing of semiconductor wafers using dry etch, and obtaining semiconductor chips with rounded bottom edges and corners
KR100377033B1 (ko) * 1996-10-29 2003-03-26 트러시 테크날러지스 엘엘시 Ic 및 그 제조방법
US5866949A (en) 1996-12-02 1999-02-02 Minnesota Mining And Manufacturing Company Chip scale ball grid array for integrated circuit packaging
US5894983A (en) 1997-01-09 1999-04-20 Harris Corporation High frequency, low temperature thermosonic ribbon bonding process for system-level applications
US5925384A (en) * 1997-04-25 1999-07-20 Micron Technology, Inc. Manual pellet loader for Boschman automolds
US5793103A (en) 1997-05-08 1998-08-11 International Business Machines Corporation Insulated cube with exposed wire lead
US5950070A (en) * 1997-05-15 1999-09-07 Kulicke & Soffa Investments Method of forming a chip scale package, and a tool used in forming the chip scale package
US5931685A (en) * 1997-06-02 1999-08-03 Micron Technology, Inc. Interconnect for making temporary electrical connections with bumped semiconductor components
KR100211421B1 (ko) 1997-06-18 1999-08-02 윤종용 중앙부가 관통된 플렉서블 회로기판을 사용한 반도체 칩 패키지
US6040702A (en) * 1997-07-03 2000-03-21 Micron Technology, Inc. Carrier and system for testing bumped semiconductor components
US6097087A (en) * 1997-10-31 2000-08-01 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
US6740960B1 (en) * 1997-10-31 2004-05-25 Micron Technology, Inc. Semiconductor package including flex circuit, interconnects and dense array external contacts
US6114240A (en) * 1997-12-18 2000-09-05 Micron Technology, Inc. Method for fabricating semiconductor components using focused laser beam
US6620731B1 (en) * 1997-12-18 2003-09-16 Micron Technology, Inc. Method for fabricating semiconductor components and interconnects with contacts on opposing sides
US6833613B1 (en) * 1997-12-18 2004-12-21 Micron Technology, Inc. Stacked semiconductor package having laser machined contacts
US6107109A (en) 1997-12-18 2000-08-22 Micron Technology, Inc. Method for fabricating a semiconductor interconnect with laser machined electrical paths through substrate
US6105852A (en) * 1998-02-05 2000-08-22 International Business Machines Corporation Etched glass solder bump transfer for flip chip integrated circuit devices
US6253992B1 (en) * 1998-03-18 2001-07-03 Tessera, Inc. Solder ball placement fixtures and methods
US6222276B1 (en) 1998-04-07 2001-04-24 International Business Machines Corporation Through-chip conductors for low inductance chip-to-chip integration and off-chip connections
US6451624B1 (en) * 1998-06-05 2002-09-17 Micron Technology, Inc. Stackable semiconductor package having conductive layer and insulating layers and method of fabrication
US6100175A (en) * 1998-08-28 2000-08-08 Micron Technology, Inc. Method and apparatus for aligning and attaching balls to a substrate
US6268275B1 (en) * 1998-10-08 2001-07-31 Micron Technology, Inc. Method of locating conductive spheres utilizing screen and hopper of solder balls
DE19854743A1 (de) * 1998-11-27 2000-06-08 Sez Semiconduct Equip Zubehoer Vorrichtung zum Naßätzen einer Kante einer Halbleiterscheibe
FR2787241B1 (fr) * 1998-12-14 2003-01-31 Ela Medical Sa Composant microelectronique cms enrobe, notamment pour un dispositif medical implantable actif, et son procede de fabrication
KR100319609B1 (ko) * 1999-03-09 2002-01-05 김영환 와이어 어래이드 칩 사이즈 패키지 및 그 제조방법
JP2000294677A (ja) * 1999-04-05 2000-10-20 Fujitsu Ltd 高密度薄膜配線基板及びその製造方法
JP2000299334A (ja) 1999-04-14 2000-10-24 Apic Yamada Corp 樹脂封止装置
DE59900743D1 (de) * 1999-04-28 2002-02-28 Sez Semiconduct Equip Zubehoer Vorrichtung und Verfahren zur Flüssigkeitsbehandlung von scheibenförmigen Gegenständen
DE19919716B4 (de) 1999-04-30 2005-11-03 Conti Temic Microelectronic Gmbh Mikroelektronische Baugruppe
US6617681B1 (en) * 1999-06-28 2003-09-09 Intel Corporation Interposer and method of making same
JP2001044357A (ja) 1999-07-26 2001-02-16 Seiko Epson Corp 半導体装置およびその製造方法
US6326689B1 (en) * 1999-07-26 2001-12-04 Stmicroelectronics, Inc. Backside contact for touchchip
US6316287B1 (en) * 1999-09-13 2001-11-13 Vishay Intertechnology, Inc. Chip scale surface mount packages for semiconductor device and process of fabricating the same
JP3859403B2 (ja) 1999-09-22 2006-12-20 株式会社東芝 半導体装置及びその製造方法
JP2001135785A (ja) 1999-11-08 2001-05-18 Seiko Epson Corp 半導体チップ、マルチチップパッケージ、半導体装置、および電子機器、並びにこれらの製造方法
US20010052536A1 (en) * 1999-12-06 2001-12-20 Scherdorf Ronald Drost Method and apparatus for making an electrical device
US6380555B1 (en) 1999-12-24 2002-04-30 Micron Technology, Inc. Bumped semiconductor component having test pads, and method and system for testing bumped semiconductor components
KR100324332B1 (ko) * 2000-01-04 2002-02-16 박종섭 솔더 조인트 신뢰성을 향상시킨 비지에이 반도체 패키지및 그 제조 방법
US6638847B1 (en) * 2000-04-19 2003-10-28 Advanced Interconnect Technology Ltd. Method of forming lead-free bump interconnections
JP3292723B2 (ja) 2000-05-26 2002-06-17 アルス電子株式会社 半導体パッケージ及びその製造方法
US6717245B1 (en) 2000-06-02 2004-04-06 Micron Technology, Inc. Chip scale packages performed by wafer level processing
JP3879816B2 (ja) 2000-06-02 2007-02-14 セイコーエプソン株式会社 半導体装置及びその製造方法、積層型半導体装置、回路基板並びに電子機器
US6444576B1 (en) * 2000-06-16 2002-09-03 Chartered Semiconductor Manufacturing, Ltd. Three dimensional IC package module
JP3916854B2 (ja) * 2000-06-28 2007-05-23 シャープ株式会社 配線基板、半導体装置およびパッケージスタック半導体装置
KR100467009B1 (ko) * 2000-08-04 2005-01-24 샤프 가부시키가이샤 반도체 웨이퍼 표면의 오염을 방지할 수 있는 반도체웨이퍼의 박층화 방법 및 반도체 웨이퍼의 이면 연삭장치
JP3951091B2 (ja) * 2000-08-04 2007-08-01 セイコーエプソン株式会社 半導体装置の製造方法
JP2002076252A (ja) * 2000-08-31 2002-03-15 Nec Kyushu Ltd 半導体装置
US6577013B1 (en) * 2000-09-05 2003-06-10 Amkor Technology, Inc. Chip size semiconductor packages with stacked dies
JP2002107382A (ja) * 2000-09-27 2002-04-10 Asahi Kasei Corp 半導体装置およびその製造方法、並びに電流センサ
US7132741B1 (en) 2000-10-13 2006-11-07 Bridge Semiconductor Corporation Semiconductor chip assembly with carved bumped terminal
US6605551B2 (en) 2000-12-08 2003-08-12 Intel Corporation Electrocoating process to form a dielectric layer in an organic substrate to reduce loop inductance
US20020074637A1 (en) * 2000-12-19 2002-06-20 Intel Corporation Stacked flip chip assemblies
US6653170B1 (en) 2001-02-06 2003-11-25 Charles W. C. Lin Semiconductor chip assembly with elongated wire ball bonded to chip and electrolessly plated to support circuit
JP2002270718A (ja) * 2001-03-07 2002-09-20 Seiko Epson Corp 配線基板及びその製造方法、半導体装置及びその製造方法、回路基板並びに電子機器
US6601888B2 (en) * 2001-03-19 2003-08-05 Creo Inc. Contactless handling of objects
US6680213B2 (en) 2001-04-02 2004-01-20 Micron Technology, Inc. Method and system for fabricating contacts on semiconductor components
US7108546B2 (en) 2001-06-20 2006-09-19 Formfactor, Inc. High density planar electrical interface
US20030006493A1 (en) * 2001-07-04 2003-01-09 Matsushita Electric Industrial Co., Ltd. Semiconductor device and manufacturing method thereof
US20030049925A1 (en) * 2001-09-10 2003-03-13 Layman Paul Arthur High-density inter-die interconnect structure
JP4408598B2 (ja) 2001-09-28 2010-02-03 パナソニック株式会社 カード型記録媒体
US6727115B2 (en) 2001-10-31 2004-04-27 Hewlett-Packard Development Company, L.P. Back-side through-hole interconnection of a die to a substrate
US6611052B2 (en) * 2001-11-16 2003-08-26 Micron Technology, Inc. Wafer level stackable semiconductor package
CA2363409A1 (en) * 2001-11-20 2003-05-20 Microbonds, Inc. A wire bonder for ball bonding insulated wire and method of using same
JP3778079B2 (ja) * 2001-12-20 2006-05-24 株式会社日立製作所 表示装置
KR100447869B1 (ko) 2001-12-27 2004-09-08 삼성전자주식회사 다핀 적층 반도체 칩 패키지 및 이에 사용되는 리드 프레임
US6608370B1 (en) * 2002-01-28 2003-08-19 Motorola, Inc. Semiconductor wafer having a thin die and tethers and methods of making the same
US6908784B1 (en) 2002-03-06 2005-06-21 Micron Technology, Inc. Method for fabricating encapsulated semiconductor components
US6846738B2 (en) 2002-03-13 2005-01-25 Micron Technology, Inc. High permeability composite films to reduce noise in high speed interconnects
US6712261B2 (en) * 2002-03-20 2004-03-30 International Business Machines Corporation Solid conductive element insertion apparatus
US6848177B2 (en) * 2002-03-28 2005-02-01 Intel Corporation Integrated circuit die and an electronic assembly having a three-dimensional interconnection scheme
TWI232560B (en) * 2002-04-23 2005-05-11 Sanyo Electric Co Semiconductor device and its manufacture
US7340181B1 (en) * 2002-05-13 2008-03-04 National Semiconductor Corporation Electrical die contact structure and fabrication method
SG111069A1 (en) 2002-06-18 2005-05-30 Micron Technology Inc Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods
US7399683B2 (en) * 2002-06-18 2008-07-15 Sanyo Electric Co., Ltd. Manufacturing method of semiconductor device
US6998334B2 (en) * 2002-07-08 2006-02-14 Micron Technology, Inc. Semiconductor devices with permanent polymer stencil and method for manufacturing the same
US6803303B1 (en) 2002-07-11 2004-10-12 Micron Technology, Inc. Method of fabricating semiconductor component having encapsulated, bonded, interconnect contacts
US6885107B2 (en) * 2002-08-29 2005-04-26 Micron Technology, Inc. Flip-chip image sensor packages and methods of fabrication
US6903442B2 (en) * 2002-08-29 2005-06-07 Micron Technology, Inc. Semiconductor component having backside pin contacts
JP2004128063A (ja) 2002-09-30 2004-04-22 Toshiba Corp 半導体装置及びその製造方法
SG111972A1 (en) * 2002-10-17 2005-06-29 Agency Science Tech & Res Wafer-level package for micro-electro-mechanical systems
JP3908146B2 (ja) * 2002-10-28 2007-04-25 シャープ株式会社 半導体装置及び積層型半導体装置
US6936913B2 (en) * 2002-12-11 2005-08-30 Northrop Grumman Corporation High performance vias for vertical IC packaging
US6756681B1 (en) * 2002-12-23 2004-06-29 Nokia Corporation Radio frequency integrated circuit having increased substrate resistance enabling three dimensional interconnection with feedthroughs
JP4145301B2 (ja) * 2003-01-15 2008-09-03 富士通株式会社 半導体装置及び三次元実装半導体装置
US6824074B2 (en) * 2003-02-18 2004-11-30 Spraying Systems Co. Air assisted spray nozzle assembly for spraying viscous liquids
JP4544876B2 (ja) * 2003-02-25 2010-09-15 三洋電機株式会社 半導体装置の製造方法
US6982565B2 (en) 2003-03-06 2006-01-03 Micron Technology, Inc. Test system and test method with interconnect having semiconductor spring contacts
US6841883B1 (en) 2003-03-31 2005-01-11 Micron Technology, Inc. Multi-dice chip scale semiconductor components and wafer level methods of fabrication
TWI229890B (en) * 2003-04-24 2005-03-21 Sanyo Electric Co Semiconductor device and method of manufacturing same
JP3646720B2 (ja) * 2003-06-19 2005-05-11 セイコーエプソン株式会社 半導体装置及びその製造方法、回路基板並びに電子機器
TWI299551B (en) 2003-06-25 2008-08-01 Via Tech Inc Quad flat no-lead type chip carrier
JP2007528120A (ja) * 2003-07-03 2007-10-04 テッセラ テクノロジーズ ハンガリー コルラートルト フェレロェセーギュー タールシャシャーグ 集積回路装置をパッケージングする方法及び装置
US7042080B2 (en) * 2003-07-14 2006-05-09 Micron Technology, Inc. Semiconductor interconnect having compliant conductive contacts
US7180149B2 (en) * 2003-08-28 2007-02-20 Fujikura Ltd. Semiconductor package with through-hole
US7129576B2 (en) * 2003-09-26 2006-10-31 Tessera, Inc. Structure and method of making capped chips including vertical interconnects having stud bumps engaged to surfaces of said caps
DE10356885B4 (de) * 2003-12-03 2005-11-03 Schott Ag Verfahren zum Gehäusen von Bauelementen und gehäustes Bauelement
JP4271590B2 (ja) * 2004-01-20 2009-06-03 新光電気工業株式会社 半導体装置及びその製造方法
JP4093186B2 (ja) * 2004-01-27 2008-06-04 カシオ計算機株式会社 半導体装置の製造方法
US7129114B2 (en) * 2004-03-10 2006-10-31 Micron Technology, Inc. Methods relating to singulating semiconductor wafers and wafer scale assemblies
US20050205951A1 (en) * 2004-03-18 2005-09-22 Honeywell Internatioanl, Inc. Flip chip bonded micro-electromechanical system (MEMS) device
US20050263571A1 (en) * 2004-05-30 2005-12-01 Luc Belanger Injection molded continuously solidified solder method and apparatus
US7498647B2 (en) 2004-06-10 2009-03-03 Micron Technology, Inc. Packaged microelectronic imagers and methods of packaging microelectronic imagers
SG145547A1 (en) * 2004-07-23 2008-09-29 Micron Technology Inc Microelectronic component assemblies with recessed wire bonds and methods of making same
US7105918B2 (en) * 2004-07-29 2006-09-12 Micron Technology, Inc. Interposer with flexible solder pad elements and methods of manufacturing the same
JP2006074736A (ja) 2004-08-02 2006-03-16 Seiko Epson Corp 圧電発振器およびその製造方法
KR100604049B1 (ko) * 2004-09-01 2006-07-24 동부일렉트로닉스 주식회사 반도체 칩 패키지 및 그 제조방법
TWI234261B (en) * 2004-09-10 2005-06-11 Touch Micro System Tech Method of forming wafer backside interconnects
JP2006147911A (ja) 2004-11-22 2006-06-08 Renesas Technology Corp 半導体装置、半導体装置の製造方法、および電子装置
US7238999B2 (en) * 2005-01-21 2007-07-03 Honeywell International Inc. High performance MEMS packaging architecture
US20060170076A1 (en) * 2005-02-02 2006-08-03 Lsi Logic Corporation Apparatus, system, and method for reducing integrated circuit peeling
JP2006253330A (ja) 2005-03-09 2006-09-21 Sharp Corp 半導体装置およびその製造方法
US7371676B2 (en) 2005-04-08 2008-05-13 Micron Technology, Inc. Method for fabricating semiconductor components with through wire interconnects
US7393770B2 (en) 2005-05-19 2008-07-01 Micron Technology, Inc. Backside method for fabricating semiconductor components with conductive interconnects
US7589406B2 (en) 2005-06-27 2009-09-15 Micron Technology, Inc. Stacked semiconductor component
JP2007036104A (ja) * 2005-07-29 2007-02-08 Nec Electronics Corp 半導体装置およびその製造方法
US7307348B2 (en) * 2005-12-07 2007-12-11 Micron Technology, Inc. Semiconductor components having through wire interconnects (TWI)
WO2007084849A1 (en) * 2006-01-18 2007-07-26 The General Hospital Corporation System and methods for generating data using one or more endoscopic microscopy techniques
US7659612B2 (en) 2006-04-24 2010-02-09 Micron Technology, Inc. Semiconductor components having encapsulated through wire interconnects (TWI)
KR100895813B1 (ko) * 2007-06-20 2009-05-06 주식회사 하이닉스반도체 반도체 패키지의 제조 방법

Patent Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62293658A (ja) * 1986-06-12 1987-12-21 Toshiba Corp 半導体装置
JP2892505B2 (ja) * 1994-11-15 1999-05-17 フォームファクター,インコーポレイテッド 回路基板への電子コンポーネントの実装
JP2001077250A (ja) * 1994-11-15 2001-03-23 Formfactor Inc 柔軟性ワイヤからの電気的接触構造
JPH08213427A (ja) * 1995-02-07 1996-08-20 Sharp Corp 半導体チップおよびマルチチップ半導体モジュール
JPH09306955A (ja) * 1996-05-20 1997-11-28 Toppan Printing Co Ltd フィルムキャリアおよびその製造方法
JPH11274354A (ja) * 1998-03-25 1999-10-08 Seiko Epson Corp 基板、基板の製造方法及び突起製造装置
JP2001060654A (ja) * 1999-08-20 2001-03-06 Seiko Epson Corp 半導体装置およびその製造方法
JP2001068618A (ja) * 1999-08-27 2001-03-16 Seiko Epson Corp 半導体チップおよびその製造方法、半導体装置、コンピュータ、回路基板ならびに電子機器
JP2001308122A (ja) * 2000-04-18 2001-11-02 Shinko Electric Ind Co Ltd 半導体装置の製造方法
JP2003174120A (ja) * 2001-09-28 2003-06-20 Mitsubishi Electric Corp 半導体装置およびその製造方法
JP2006156436A (ja) * 2004-11-25 2006-06-15 Shinko Electric Ind Co Ltd 半導体装置及びその製造方法

Also Published As

Publication number Publication date
US20100144139A1 (en) 2010-06-10
EP1889285B1 (en) 2019-12-04
WO2006124295A3 (en) 2007-06-28
US7768096B2 (en) 2010-08-03
US20110175223A1 (en) 2011-07-21
US7935991B2 (en) 2011-05-03
EP1889285A2 (en) 2008-02-20
US7727872B2 (en) 2010-06-01
US20060261446A1 (en) 2006-11-23
EP1889285A4 (en) 2012-07-04
US7951702B2 (en) 2011-05-31
TWI308782B (en) 2009-04-11
US20080203539A1 (en) 2008-08-28
US7393770B2 (en) 2008-07-01
US8546931B2 (en) 2013-10-01
US20080229573A1 (en) 2008-09-25
KR100934090B1 (ko) 2009-12-24
WO2006124295A2 (en) 2006-11-23
KR20070122239A (ko) 2007-12-28
US20080206990A1 (en) 2008-08-28
TW200707603A (en) 2007-02-16

Similar Documents

Publication Publication Date Title
JP2008546174A (ja) 導電性相互接続体を用いて半導体装置を製造するための裏面処理方法及びそのシステム
US8193646B2 (en) Semiconductor component having through wire interconnect (TWI) with compressed wire
US7538413B2 (en) Semiconductor components having through interconnects
US6841883B1 (en) Multi-dice chip scale semiconductor components and wafer level methods of fabrication
KR100921888B1 (ko) 관통 와이어 인터커넥트들을 갖는 반도체 컴포넌트들을제조하기 위한 방법 및 시스템

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100914

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20101210

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20101210

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110201

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110421

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20110421

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120214

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20120510

A524 Written submission of copy of amendment under article 19 pct

Free format text: JAPANESE INTERMEDIATE CODE: A524

Effective date: 20120510

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20130129