JPS62293658A - 半導体装置 - Google Patents
半導体装置Info
- Publication number
- JPS62293658A JPS62293658A JP61136841A JP13684186A JPS62293658A JP S62293658 A JPS62293658 A JP S62293658A JP 61136841 A JP61136841 A JP 61136841A JP 13684186 A JP13684186 A JP 13684186A JP S62293658 A JPS62293658 A JP S62293658A
- Authority
- JP
- Japan
- Prior art keywords
- semiconductor substrate
- grains
- lamination
- semiconductor
- pad
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 239000004065 semiconductor Substances 0.000 title claims abstract description 108
- 239000000758 substrate Substances 0.000 claims abstract description 86
- 238000003475 lamination Methods 0.000 claims abstract description 37
- 239000011810 insulating material Substances 0.000 claims abstract description 8
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 abstract description 25
- 230000008646 thermal stress Effects 0.000 abstract description 3
- 230000005855 radiation Effects 0.000 abstract 2
- 239000010931 gold Substances 0.000 description 19
- 229910052710 silicon Inorganic materials 0.000 description 17
- 239000010703 silicon Substances 0.000 description 17
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 16
- 238000000034 method Methods 0.000 description 10
- 239000010410 layer Substances 0.000 description 7
- 238000004519 manufacturing process Methods 0.000 description 7
- 238000005530 etching Methods 0.000 description 6
- 230000017525 heat dissipation Effects 0.000 description 6
- 239000012212 insulator Substances 0.000 description 6
- 239000002245 particle Substances 0.000 description 6
- 239000004020 conductor Substances 0.000 description 5
- 229910000679 solder Inorganic materials 0.000 description 5
- 230000002950 deficient Effects 0.000 description 4
- JBRZTFJDHDCESZ-UHFFFAOYSA-N AsGa Chemical compound [As]#[Ga] JBRZTFJDHDCESZ-UHFFFAOYSA-N 0.000 description 3
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 3
- 238000005516 engineering process Methods 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 239000011229 interlayer Substances 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 230000013011 mating Effects 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 229910002710 Au-Pd Inorganic materials 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 1
- 239000004642 Polyimide Substances 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 230000001133 acceleration Effects 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 239000003795 chemical substances by application Substances 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000002826 coolant Substances 0.000 description 1
- 238000005336 cracking Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- KZHJGOXRZJKJNY-UHFFFAOYSA-N dioxosilane;oxo(oxoalumanyloxy)alumane Chemical compound O=[Si]=O.O=[Si]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O.O=[Al]O[Al]=O KZHJGOXRZJKJNY-UHFFFAOYSA-N 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 210000004907 gland Anatomy 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 230000008642 heat stress Effects 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000001257 hydrogen Substances 0.000 description 1
- 229910052739 hydrogen Inorganic materials 0.000 description 1
- 239000012535 impurity Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 229910052863 mullite Inorganic materials 0.000 description 1
- 229910052757 nitrogen Inorganic materials 0.000 description 1
- QGZKDVFQNNGYKY-NJFSPNSNSA-N nitrogen-16 Chemical compound [16NH3] QGZKDVFQNNGYKY-NJFSPNSNSA-N 0.000 description 1
- 230000001590 oxidative effect Effects 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000000843 powder Substances 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 150000003376 silicon Chemical class 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 230000035882 stress Effects 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
- H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
- H01L2224/13001—Core members of the bump connector
- H01L2224/13099—Material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16237—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area disposed in a recess of the surface of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01006—Carbon [C]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01013—Aluminum [Al]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01033—Arsenic [As]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/35—Mechanical effects
- H01L2924/351—Thermal stress
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Wire Bonding (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
［発明の目的Ｊ
（産業上の利用分野）
本発明は、半導体装置に関し、半導体素子等が形成され
た半導体基板を複数枚積層した三次元構造を有する半導
体装置に係わる。
た半導体基板を複数枚積層した三次元構造を有する半導
体装置に係わる。
（従来の技術）
近年、半導体装置の高集積化、多機能化を目的とした三
次元Ｓ Ｏｒ （Ｓ １ｌｉｃｏｎ ｏｎ ｒ ｎ５ｕ
ｌａｔｉ。
次元Ｓ Ｏｒ （Ｓ １ｌｉｃｏｎ ｏｎ ｒ ｎ５ｕ
ｌａｔｉ。
ｎ〉デバイスの開発が盛んに行なわれている。これは、
半導体基板表面の非晶質絶縁膜上にシリコン単結晶を形
成し、該単結晶層を用いて半導体素子を作り、三次元的
に半導体素子を積層していく技術である。かかる技術は
、例えば日経エレクトロニクス １９８５年１０月１７
日号 Ｐ２２９〜２５３の゛高集積、多機能デバイスと
して姿が見えてきた三次元ＬＳＩ”に記載されている。
半導体基板表面の非晶質絶縁膜上にシリコン単結晶を形
成し、該単結晶層を用いて半導体素子を作り、三次元的
に半導体素子を積層していく技術である。かかる技術は
、例えば日経エレクトロニクス １９８５年１０月１７
日号 Ｐ２２９〜２５３の゛高集積、多機能デバイスと
して姿が見えてきた三次元ＬＳＩ”に記載されている。
しかしながら、Ｓｏｌ技術は開発の途についたばかりで
あり、実用化の上で数々の欠点を有する。
あり、実用化の上で数々の欠点を有する。
本質的な欠点としては、■異質なものを多重に積層し、
高温プロセスを経て単結晶化が進められるため、ストレ
スが非常に大きくなり、クラック等が発生し易いこと、
■層間が密着構造を有しているため、放熱性が低く、熱
がこもり易いことが挙げられる。また、シリコン以外の
半導体材料を積層していくことは現在の技術では不可能
である。
高温プロセスを経て単結晶化が進められるため、ストレ
スが非常に大きくなり、クラック等が発生し易いこと、
■層間が密着構造を有しているため、放熱性が低く、熱
がこもり易いことが挙げられる。また、シリコン以外の
半導体材料を積層していくことは現在の技術では不可能
である。
（発明が解決しようとする問題点）
本発明は、上述した従来の三次元化によるクラック発生
及び放熱性の悪化を解決し、高信頼性、高集積度で多機
能化を達成した半導体装置を提供しようとするものであ
る。
及び放熱性の悪化を解決し、高信頼性、高集積度で多機
能化を達成した半導体装置を提供しようとするものであ
る。
［発明の構成〕
（問題点を解決するための手段）
本発明は、半導体素子が少なくとも形成され、かつ表面
の所定部分にパッドが形成された半導体基板と、厚さ方
向に連結孔を有し、かつ該連結孔の底部を含む周辺にパ
ッドが少なくともその一部を該底面に露出させるように
形成されると共に半導体素子が形成された少なくとも１
つの積層用半導体基板とを具備し、前記積層用半導体基
板の連結孔に対応したパッドの露出部に側面が絶縁物で
覆われた導電性連結粒を固着し、かつ前記積層用半導体
基板と前記半導体基板のパッドとを前記連結粒及び該半
導体基板のバッド側に配置した別の導電性連結粒を介し
て固着し、８１ｉ層したことを特徴とする半導体装置で
ある。
の所定部分にパッドが形成された半導体基板と、厚さ方
向に連結孔を有し、かつ該連結孔の底部を含む周辺にパ
ッドが少なくともその一部を該底面に露出させるように
形成されると共に半導体素子が形成された少なくとも１
つの積層用半導体基板とを具備し、前記積層用半導体基
板の連結孔に対応したパッドの露出部に側面が絶縁物で
覆われた導電性連結粒を固着し、かつ前記積層用半導体
基板と前記半導体基板のパッドとを前記連結粒及び該半
導体基板のバッド側に配置した別の導電性連結粒を介し
て固着し、８１ｉ層したことを特徴とする半導体装置で
ある。
（作用）
本発明は、半導体素子等が形成された半導体基板と同素
子が形成されたｆｊｌ ｆｆ用半導体基板の間、更に積
層用半導体基板間を積層用半導体基板の連結孔に対応す
るパッドの露出部及び相手側のパッドに導電性連結粒を
介して固着、接続することによって、半導体基板上に積
層用半導体基板を三次元的に積層できる。また、半導体
基板相互の積層は連結粒によりなされているため、熱ス
トレスを該連結粒で吸収でき、従来の８０１１造のよう
なりラック発生を防止できる。更に、半導体基板相互の
積層は連結粒によりなされ、それら基板間に所望の隙間
を形成できるため、各基板間に熱がこ・ちることなく、
放熱性が改善される。特に、前記基板間の隙間に冷媒を
流通させることが可能であるため、大幅な放熱効果を発
揮できる。更にまた、積層用半導体基板の連結孔内のパ
ッドに固着される導電性連結粒の側面は絶縁物で覆われ
ているため、該連結粒の変形に伴って連結孔の内側面に
露出する前記半導体基板と接触して帰路するのを防止で
きる。
子が形成されたｆｊｌ ｆｆ用半導体基板の間、更に積
層用半導体基板間を積層用半導体基板の連結孔に対応す
るパッドの露出部及び相手側のパッドに導電性連結粒を
介して固着、接続することによって、半導体基板上に積
層用半導体基板を三次元的に積層できる。また、半導体
基板相互の積層は連結粒によりなされているため、熱ス
トレスを該連結粒で吸収でき、従来の８０１１造のよう
なりラック発生を防止できる。更に、半導体基板相互の
積層は連結粒によりなされ、それら基板間に所望の隙間
を形成できるため、各基板間に熱がこ・ちることなく、
放熱性が改善される。特に、前記基板間の隙間に冷媒を
流通させることが可能であるため、大幅な放熱効果を発
揮できる。更にまた、積層用半導体基板の連結孔内のパ
ッドに固着される導電性連結粒の側面は絶縁物で覆われ
ているため、該連結粒の変形に伴って連結孔の内側面に
露出する前記半導体基板と接触して帰路するのを防止で
きる。
（発明の実施例）
以下、本発明の実施例を製造方法を併記して詳細に説明
する。
する。
＜Ｉ）まず、二次元のＬＳＩ製造法により厚さ４５０μ
ｍのシリコンウェハ１に半導体素子、素子間の配線くい
ずれも図示せず）及びへλ表からなる５０μｍｘ５０μ
ｍのパッド２・・・、３・・・を形成した。なお、これ
らパッドのうち、後述する連結孔に対応するパッド３・
・・の一部は、眉間絶縁膜に形成された開孔部内に埋込
まれ、かつ該開孔部底部の基板表面には薄い酸化膜が形
成されている。
ｍのシリコンウェハ１に半導体素子、素子間の配線くい
ずれも図示せず）及びへλ表からなる５０μｍｘ５０μ
ｍのパッド２・・・、３・・・を形成した。なお、これ
らパッドのうち、後述する連結孔に対応するパッド３・
・・の一部は、眉間絶縁膜に形成された開孔部内に埋込
まれ、かつ該開孔部底部の基板表面には薄い酸化膜が形
成されている。
この酸化膜は、ダイソートテストの障害となるパッドの
基板表面への電気的な接続を防止するために用いられる
。但し、前記薄い醸化膜の代わりに開孔部の底部を含む
周辺の基板表面にｐｎ接合を作るための不純物拡散層を
形成してもよい。つづいて、前記パッド３・・・に対応
するシリコンウェハ１の裏面に等方性エツチングと異方
性エツチングの組合わせにより開口３０μｍＸ３０μｍ
、深さ５０μｍのワインカップ状の孔４を開孔した（第
１図（ａ）図示）。なお、エツチングは、いずれもフッ
素系ガスのプラズマを用いて行なった。
基板表面への電気的な接続を防止するために用いられる
。但し、前記薄い醸化膜の代わりに開孔部の底部を含む
周辺の基板表面にｐｎ接合を作るための不純物拡散層を
形成してもよい。つづいて、前記パッド３・・・に対応
するシリコンウェハ１の裏面に等方性エツチングと異方
性エツチングの組合わせにより開口３０μｍＸ３０μｍ
、深さ５０μｍのワインカップ状の孔４を開孔した（第
１図（ａ）図示）。なお、エツチングは、いずれもフッ
素系ガスのプラズマを用いて行なった。
−（■）次いで、前記シリコンウェハのダイソートテス
トを行なった後、ダイシングを施して個々のチップを作
り、選別を行なって良品チップ５を得た（第１図（ｂ）
図示）。つづいて、良品チップ５の裏面全体を異方性エ
ツチングを行なって厚さ４５μｍの薄板状の積層用半導
体基板６を作製した（第１図（Ｃ）図示）。この異方性
エツチングの工程において、裏面に開口されたワインカ
ップ状の孔４は略その形状が保持されながらエツチング
されるため、テーパ状の連結孔７が形成された。
トを行なった後、ダイシングを施して個々のチップを作
り、選別を行なって良品チップ５を得た（第１図（ｂ）
図示）。つづいて、良品チップ５の裏面全体を異方性エ
ツチングを行なって厚さ４５μｍの薄板状の積層用半導
体基板６を作製した（第１図（Ｃ）図示）。この異方性
エツチングの工程において、裏面に開口されたワインカ
ップ状の孔４は略その形状が保持されながらエツチング
されるため、テーパ状の連結孔７が形成された。
また、前記エツチングに際して前述した開孔部底部の薄
い酸化膜除去を行なって、該連結孔７の底部に開孔部に
対応してバッド３の一部を露出させた。
い酸化膜除去を行なって、該連結孔７の底部に開孔部に
対応してバッド３の一部を露出させた。
（Ｉ［ｌ）次いで、前記積層用半導体基板６の連結孔７
のバッド３に側面が絶縁物で覆われた例えばＡＵからな
る球状の連結粒を固着するが、この絶縁物被覆ＡＵ粒の
製法を第２１ｉ１（ａ）、（ｂ）に示す半球状の凹部１
１を有する支持台１２及び内径３０μｍの銃筒１３から
なる装置を参照して、該絶縁物被覆ＡＵ粒の前記連結孔
７内のバッドに固着する方法を第３図（ａ）、（ｂ）に
示す外部にヒータ３１が配設された内径４０μｍの銃筒
３２からなる連結粒固着機工１と、半導体基板がセット
されるヒータ３４を内蔵した保持台３５とから構成され
る装置を参照して夫々説明する。
のバッド３に側面が絶縁物で覆われた例えばＡＵからな
る球状の連結粒を固着するが、この絶縁物被覆ＡＵ粒の
製法を第２１ｉ１（ａ）、（ｂ）に示す半球状の凹部１
１を有する支持台１２及び内径３０μｍの銃筒１３から
なる装置を参照して、該絶縁物被覆ＡＵ粒の前記連結孔
７内のバッドに固着する方法を第３図（ａ）、（ｂ）に
示す外部にヒータ３１が配設された内径４０μｍの銃筒
３２からなる連結粒固着機工１と、半導体基板がセット
されるヒータ３４を内蔵した保持台３５とから構成され
る装置を参照して夫々説明する。
まず、第２図（ａ）に示すように支持台１２の凹部１１
が形成された上面に内径３０μｍ、外径４０μｍ１高さ
１５μｍの絶縁物としてのアルミナ製リング１４をｉ置
した。つづいて、前記支持台１２上方の銃筒１３に外径
３０μｍのＡｌ１粒１５を挿入し、圧縮窒素１６により
Ａｌ１粒１５を加速度をもたせて支持台１２上に載置し
たリング１４内に放射することにより第２図（ｂ）に示
す側面がアルミナ製リング１４で覆われたＡＵ粒１５を
製造した。
が形成された上面に内径３０μｍ、外径４０μｍ１高さ
１５μｍの絶縁物としてのアルミナ製リング１４をｉ置
した。つづいて、前記支持台１２上方の銃筒１３に外径
３０μｍのＡｌ１粒１５を挿入し、圧縮窒素１６により
Ａｌ１粒１５を加速度をもたせて支持台１２上に載置し
たリング１４内に放射することにより第２図（ｂ）に示
す側面がアルミナ製リング１４で覆われたＡＵ粒１５を
製造した。
次いで、第３図（ａ）に示すように保持台３５上に前記
積層用半導体基板６をその連結孔７の開口部が上になる
ようにセットした後、銃筒３２を前記半導体基板６の連
結孔７に位置合せした。つづいて、内蔵されたヒータ３
４によって保持台３５を３００℃に昇温した後、銃筒３
２の外部をヒータ３１によって約３５０℃に保持し、該
銃筒３２に前述した方法により製造したアルミナ製リン
グ１４が側面に被覆されたＡｕ粒１５を挿入し、圧＄１
窒素３６により該ＡＵ粒１５を加熱しながら加速度をも
たせて放射して第３図（ｂ）に示すように連結孔７底部
のバッド３の露出部上に熱圧接して固着する。なお、第
３図（１））中の８は基板６とバッド３とを電気的に絶
縁するための層間絶縁膜、９は該絶縁膜８に形成され、
バッド３の一部を前記連結孔７底部に露出させるための
開孔部である。こうした工程により第１図（ｄ）に示す
連結孔７に対応するバッド３の露出部に側面がアルミナ
製リング１４で覆われたＡＬＪ粒１５が固着された積層
用半導体基板６を得た。
積層用半導体基板６をその連結孔７の開口部が上になる
ようにセットした後、銃筒３２を前記半導体基板６の連
結孔７に位置合せした。つづいて、内蔵されたヒータ３
４によって保持台３５を３００℃に昇温した後、銃筒３
２の外部をヒータ３１によって約３５０℃に保持し、該
銃筒３２に前述した方法により製造したアルミナ製リン
グ１４が側面に被覆されたＡｕ粒１５を挿入し、圧＄１
窒素３６により該ＡＵ粒１５を加熱しながら加速度をも
たせて放射して第３図（ｂ）に示すように連結孔７底部
のバッド３の露出部上に熱圧接して固着する。なお、第
３図（１））中の８は基板６とバッド３とを電気的に絶
縁するための層間絶縁膜、９は該絶縁膜８に形成され、
バッド３の一部を前記連結孔７底部に露出させるための
開孔部である。こうした工程により第１図（ｄ）に示す
連結孔７に対応するバッド３の露出部に側面がアルミナ
製リング１４で覆われたＡＬＪ粒１５が固着された積層
用半導体基板６を得た。
（１ｖ）次いで、二次元のＬＳＩ￥Ｊ造法により厚さ４
５０μｍのシリコンウェハに半導体素子、素子間の配線
及びＡ℃躾からなる５０μｍｘ５Ｑμｍのバッドを形成
した。つづいて、ダイソートテストの後、前記シリコン
ウェハをダイシングし、良品チップ２１を選別し、この
良品チップ２１表面のバッド２２上に前述の連結粒固着
機を用いて４０μｍ径の球状をなすＡｕ粒２３を固着し
た（第１図（ｅ）図示）。
５０μｍのシリコンウェハに半導体素子、素子間の配線
及びＡ℃躾からなる５０μｍｘ５Ｑμｍのバッドを形成
した。つづいて、ダイソートテストの後、前記シリコン
ウェハをダイシングし、良品チップ２１を選別し、この
良品チップ２１表面のバッド２２上に前述の連結粒固着
機を用いて４０μｍ径の球状をなすＡｕ粒２３を固着し
た（第１図（ｅ）図示）。
（Ｖ）次いで、前記（ＩＶ）の工程で作製した良品チッ
プ２１上に前記（Ｉ）〜（［［＞の工程により作製した
積層用半導体基板６を該チップ２１のバッド２２上のＡ
ＩＪ粒２３と該半導体基板６の連結孔７内の側面をリレ
グ１４で覆ったＡｌ１粒１５の底部とが合致するように
重ねた後、３００℃に加熱しながら積層用半導体基板６
をチップ２１に対して押し付けることによりＡＵ粒２３
．１５を互いに固着した（第１図（ｆ）図示）。つづい
て、積層された半導体基板６表面の所定のバッド２．３
上に前述した連結固着機を用いて球状をなすＡｕ粒２４
を熱圧接して固着した（第１図（ｇ）図示）。
プ２１上に前記（Ｉ）〜（［［＞の工程により作製した
積層用半導体基板６を該チップ２１のバッド２２上のＡ
ＩＪ粒２３と該半導体基板６の連結孔７内の側面をリレ
グ１４で覆ったＡｌ１粒１５の底部とが合致するように
重ねた後、３００℃に加熱しながら積層用半導体基板６
をチップ２１に対して押し付けることによりＡＵ粒２３
．１５を互いに固着した（第１図（ｆ）図示）。つづい
て、積層された半導体基板６表面の所定のバッド２．３
上に前述した連結固着機を用いて球状をなすＡｕ粒２４
を熱圧接して固着した（第１図（ｇ）図示）。
（Ｖ［）次いで、前記（Ｉ）〜（Ｉ［Ｉ）と同種な工程
により複数枚の薄板状の！１積層用半導体基板を作製し
、これら半導体基板を舶記第１図（Ｑ）により積層した
半導体基板６の上に前記（Ｖ）と同様な工程により順次
積層し、多層積み重ねた半導体装置（図示せず）を製造
した。
により複数枚の薄板状の！１積層用半導体基板を作製し
、これら半導体基板を舶記第１図（Ｑ）により積層した
半導体基板６の上に前記（Ｖ）と同様な工程により順次
積層し、多層積み重ねた半導体装置（図示せず）を製造
した。
しかして、本発明の半導体装置は半導体素子等が形成さ
れた良品チップ２１と同素子が形成されたＷ積層用半導
体基板６の間、更に各積層用半導体基板６間を積層用半
導体基板６の連結孔７に対応するバッド３の露出部及び
相手側のバッド２２に連結粒としての側面がアルミナ製
リング１４で覆われたＡｕ粒１５及びＡＬＪ粒２３．２
４を介して固着、積層するため、高集積度で多礪能の三
次元構造を有する半導体装置を得ることができる。
れた良品チップ２１と同素子が形成されたＷ積層用半導
体基板６の間、更に各積層用半導体基板６間を積層用半
導体基板６の連結孔７に対応するバッド３の露出部及び
相手側のバッド２２に連結粒としての側面がアルミナ製
リング１４で覆われたＡｕ粒１５及びＡＬＪ粒２３．２
４を介して固着、積層するため、高集積度で多礪能の三
次元構造を有する半導体装置を得ることができる。
また、良品チップ２１とＩｆｆ用半導体基板６及び各積
層用半導体基板６間の積層は、連結粒としてのＡｕ粒２
３．１５．２４によりなされているため、熱ストレスを
該Ａｕ粒２３．１５．２４で吸収できるため、従来のＳ
ｏ Ｊｆｌ造のようなりラック発生を防止できる。しが
ち、同様な理由により良品チップ２１と積層用半導体基
板６の間、各半導体基板６の間に所望の隙間を形成でき
るＩ；め、各基板間に熱がこもることなく、放熱性が改
善される。従って、蟲信頼性の三次元構造を有する半導
体装置を得ることができる。
層用半導体基板６間の積層は、連結粒としてのＡｕ粒２
３．１５．２４によりなされているため、熱ストレスを
該Ａｕ粒２３．１５．２４で吸収できるため、従来のＳ
ｏ Ｊｆｌ造のようなりラック発生を防止できる。しが
ち、同様な理由により良品チップ２１と積層用半導体基
板６の間、各半導体基板６の間に所望の隙間を形成でき
るＩ；め、各基板間に熱がこもることなく、放熱性が改
善される。従って、蟲信頼性の三次元構造を有する半導
体装置を得ることができる。
更に、積層用半導体基板６の連結孔７内のバッド３には
絶縁物としてのアルミナ製リング１４で側面を覆ったＡ
Ｕ粒１５が固着されているため、該連結孔７内へのＡｕ
粒１５の固着時に積層用半導体基板６の連結孔７の内側
面にＡＬＪ粒１５が接触するのをアルミナ製リング１４
により防止できる。その結果、Ａｕ粒１５と積層用半導
体基板６との接触に伴う短絡を防止できる。しかも、積
層用半導体基板６の連結孔７内のバッド３へのＡｕ粒１
５の固着時の合せ精度をラフにできるため、半導体装置
の生産性を向上できる。同様な理由により連結孔にテー
バを付けなくとも前記短絡を防止できるため、連結孔の
微細化、製造の簡略化を達成できる。また、連結孔７内
のＡｕ粒１５と基板２１のＡｕ粒２３との固着に際して
該Ａｕ粒１５が変形しても、ｌ１ｉｌ用半導体基板６の
連結孔７の内側面にＡＵ粒１５が接触して短絡するのを
アルミナ製リング１４により防止できる。
絶縁物としてのアルミナ製リング１４で側面を覆ったＡ
Ｕ粒１５が固着されているため、該連結孔７内へのＡｕ
粒１５の固着時に積層用半導体基板６の連結孔７の内側
面にＡＬＪ粒１５が接触するのをアルミナ製リング１４
により防止できる。その結果、Ａｕ粒１５と積層用半導
体基板６との接触に伴う短絡を防止できる。しかも、積
層用半導体基板６の連結孔７内のバッド３へのＡｕ粒１
５の固着時の合せ精度をラフにできるため、半導体装置
の生産性を向上できる。同様な理由により連結孔にテー
バを付けなくとも前記短絡を防止できるため、連結孔の
微細化、製造の簡略化を達成できる。また、連結孔７内
のＡｕ粒１５と基板２１のＡｕ粒２３との固着に際して
該Ａｕ粒１５が変形しても、ｌ１ｉｌ用半導体基板６の
連結孔７の内側面にＡＵ粒１５が接触して短絡するのを
アルミナ製リング１４により防止できる。
なお、上記実施例では側面がアルミナ製リングで覆われ
たＡｔ、１粒を第２図（ａ）（ｂ）に示す工程により製
造したが、これに限定されない。例えば、次のような種
々の方法により製造してもよい。
たＡｔ、１粒を第２図（ａ）（ｂ）に示す工程により製
造したが、これに限定されない。例えば、次のような種
々の方法により製造してもよい。
■、第４図（ａ）に示すようにアルミナ製リング１４の
上下側より２つの小球状のＡｕ粒１５Ａ、１５Ｂを押付
け、第４図（ｂ）に示す側面がアルミナ製リング１４で
覆われたＡＬＪ粒１５を製造する。
上下側より２つの小球状のＡｕ粒１５Ａ、１５Ｂを押付
け、第４図（ｂ）に示す側面がアルミナ製リング１４で
覆われたＡＬＪ粒１５を製造する。
■、第５図（ａ）に示すようにアルミナ製リング１４内
にＡＵ線４１を貫通させ、水素トーチ４２く又はアーク
等）により該Ａｕ線４１を溶融させることにより第５図
（ｂ）に示す測面がアルミナ製リング１４で覆われたＡ
ｕ粒１５を製造する。
にＡＵ線４１を貫通させ、水素トーチ４２く又はアーク
等）により該Ａｕ線４１を溶融させることにより第５図
（ｂ）に示す測面がアルミナ製リング１４で覆われたＡ
ｕ粒１５を製造する。
この方法においてＡＩＪ１９の代わりにΔλ線等の池の
金属線を用いてもよい。
金属線を用いてもよい。
■、第６図に示すように半球状の凹部１１を有する支持
台１２上に、アルミナ製リング１４を該穴が前記凹部１
１に合致するように設置し、このリング１４上にＡｕ粒
１５を載せた後、該Ａｕ粒１５を溶融させることにより
側面がアルミナ製リングで覆われたＡＬＪ粒を製造する
。この方法において、真空下や非酸化性の雰囲気で溶助
させるようにすれば八λ、Ｓｎ、半田、ＣＬＪ等の酸化
され易い金属粒を用いても側面がリングで被覆された導
電性連結粒を得ることが可能となる。また、かかる金属
からなる連結粒を製造した場合にはバッドとの固着性を
改善する目的でＡｕ膜や半田膜（金属が半田以外の場合
）を被覆してもよい。
台１２上に、アルミナ製リング１４を該穴が前記凹部１
１に合致するように設置し、このリング１４上にＡｕ粒
１５を載せた後、該Ａｕ粒１５を溶融させることにより
側面がアルミナ製リングで覆われたＡＬＪ粒を製造する
。この方法において、真空下や非酸化性の雰囲気で溶助
させるようにすれば八λ、Ｓｎ、半田、ＣＬＪ等の酸化
され易い金属粒を用いても側面がリングで被覆された導
電性連結粒を得ることが可能となる。また、かかる金属
からなる連結粒を製造した場合にはバッドとの固着性を
改善する目的でＡｕ膜や半田膜（金属が半田以外の場合
）を被覆してもよい。
■、リング状のアルミナ系成形体の中空部にＪｆｌ Ｆ
Ｊ導体ペーストを充填した後、所定温度で焼成して第７
図（ａ）に示すように中空部に厚ｇ！導体４３が一体的
に埋設されたアルミナ製リング１４を作製する。つづい
て、無電解メッキ、金の電気メッキを施して厚膜導体４
３の露比面に金メツキ部４４ａ、４４ｂを形成して側面
がアルミナ製リング１４で覆われた導電性連結粒４５を
製造する。
Ｊ導体ペーストを充填した後、所定温度で焼成して第７
図（ａ）に示すように中空部に厚ｇ！導体４３が一体的
に埋設されたアルミナ製リング１４を作製する。つづい
て、無電解メッキ、金の電気メッキを施して厚膜導体４
３の露比面に金メツキ部４４ａ、４４ｂを形成して側面
がアルミナ製リング１４で覆われた導電性連結粒４５を
製造する。
前記厚ｌ１ＱＩ体ペーストとしては、例えばＡＱ−Ｐｔ
、Ａｕ−Ｐｄ、Ｍｏ、Ｗの導体粉末トハインダからなる
汎用のものを使用できる。また、無電解メッキ、電気メ
ッキに代って５ｎ−Ｐｂ等の半田ディツプにより半田腺
をアルミナ製リングの中空部に一体的に充填した厚膜導
体の露出面に形成してもよい。
、Ａｕ−Ｐｄ、Ｍｏ、Ｗの導体粉末トハインダからなる
汎用のものを使用できる。また、無電解メッキ、電気メ
ッキに代って５ｎ−Ｐｂ等の半田ディツプにより半田腺
をアルミナ製リングの中空部に一体的に充填した厚膜導
体の露出面に形成してもよい。
上記実施例では、絶縁物としてアルミナ製リングを用い
たが、ムライト、窒化ケイ素等の他のセラミックやガラ
ス、又はポリイミド等の耐熱性有機合成樹脂からなるリ
ングを用いてもよい。
たが、ムライト、窒化ケイ素等の他のセラミックやガラ
ス、又はポリイミド等の耐熱性有機合成樹脂からなるリ
ングを用いてもよい。
上記実施例では、側面を絶縁物で覆った導電性連結粒を
連結孔内のパッドに固着した例を説明したが、該連結孔
以外の箇所に用いる連結粒（例えば実施例のＡｕ粒２３
．２４）を側面をアルミナ製リング等の絶縁物で覆った
連結粒を用いてもよい。この場合、連結粒同志の短絡を
それら側面の絶縁物により防止できるため、パッドの間
隔を縮小による高集積化や信頼性の向上を図ることが可
能となる。
連結孔内のパッドに固着した例を説明したが、該連結孔
以外の箇所に用いる連結粒（例えば実施例のＡｕ粒２３
．２４）を側面をアルミナ製リング等の絶縁物で覆った
連結粒を用いてもよい。この場合、連結粒同志の短絡を
それら側面の絶縁物により防止できるため、パッドの間
隔を縮小による高集積化や信頼性の向上を図ることが可
能となる。
上記実施例では、シリコンからなる積層用半導体基板の
みを複数枚用い、これら積層用半導体基板をチップ上に
積層した構造について説明したが、これに限定されない
。例えば、ＦＡ層用半導体基板の間に配線基板を連結粒
を介して挿入し、該配線基板を境にして下層側の積層用
半導体基板等と上層側の積層用半導体基板との間の電流
経路を変更するようにしてもよい。また、第８図に示す
ようにチップ５１をシリコンで形成し、このシリコンチ
ップ５１上にシリコン半導体基板５２とガリウム砒素半
導体基板５３とを積層し、更にこれらシリコン半導体基
板５２及びガリウム砒素半導体基板５３にシリコン半導
体基板５４を積層した三次元構造の半導体装置としても
よい。こうした第８図図示の構成とすれば、従来の８０
１構造に比べてより一層多芸能化が図られた三次元構造
の半導体装置を１！！単に実現できる。
みを複数枚用い、これら積層用半導体基板をチップ上に
積層した構造について説明したが、これに限定されない
。例えば、ＦＡ層用半導体基板の間に配線基板を連結粒
を介して挿入し、該配線基板を境にして下層側の積層用
半導体基板等と上層側の積層用半導体基板との間の電流
経路を変更するようにしてもよい。また、第８図に示す
ようにチップ５１をシリコンで形成し、このシリコンチ
ップ５１上にシリコン半導体基板５２とガリウム砒素半
導体基板５３とを積層し、更にこれらシリコン半導体基
板５２及びガリウム砒素半導体基板５３にシリコン半導
体基板５４を積層した三次元構造の半導体装置としても
よい。こうした第８図図示の構成とすれば、従来の８０
１構造に比べてより一層多芸能化が図られた三次元構造
の半導体装置を１！！単に実現できる。
［発明の効果コ
以上詳述した如く、本発明によれば熱ストレスによるク
ラック発生を防止し、かつ放熱性に優れ、更に従来の５
ＯｆＩｉｉ造に比べて多機能化が可能な高集積度で高信
頼性の三次元構造の半導体装置を提供できる。
ラック発生を防止し、かつ放熱性に優れ、更に従来の５
ＯｆＩｉｉ造に比べて多機能化が可能な高集積度で高信
頼性の三次元構造の半導体装置を提供できる。
第１図（ａ）〜くｇ）は本発明の三次元構造の半導体装
置を得るための製造工程を示す断面図、第２図（ａ）、
（ｂ）は側面がアルミナ製リングで被覆されたＡＩＪ粒
の製造工程を示す断面図、第３図（ａ）、（ｂ）は、積
層用半導体基板の連結孔のパッドに側面がアルミナ製リ
ングで覆われたＡｕ粒を固着する工程を示す断面図、
第４図（、ａ）、（ｂ）、第５図（ａ）、（ｂ）、第６
図、及び第７図（ａ）、（ｂ）は夫々側面がアルミナ製
リングで被覆された連結粒の他の製造工程を示す断面図
、第８図は本発明の他の実施例を示す三次元ｌｌＩ造の
半導体装置を示す断面図である。 １・・・シリコンウェハ、２．３．２２・・・パッド、
６・・・積層用半導体基板、７・・・連結孔、８・・・
層間絶縁膜、９・・・開孔部、１２・・・支持台、１３
．３２・・・銃筒、１４・・・アルミナ製リング、１５
．１５Ａ１１５Ｂ、２３．２４ ・−Ａ ｕ粒、２１
・・・良品チップ、１１・・・連結粒固着機、３５・・
・保持台、４１・・・Ａｕ線、４５・・・導電性連結粒
、５１・・・シリコンチップ、５２．５４・・・シリコ
ン半導体基板、５３・・・ガリウム砒素半導体基板。 出願人代理人 弁理士 鈴江弐〇 第１図 第１図 第２図 第３図 第４図 第５図 第６図 ム３ 第７図
置を得るための製造工程を示す断面図、第２図（ａ）、
（ｂ）は側面がアルミナ製リングで被覆されたＡＩＪ粒
の製造工程を示す断面図、第３図（ａ）、（ｂ）は、積
層用半導体基板の連結孔のパッドに側面がアルミナ製リ
ングで覆われたＡｕ粒を固着する工程を示す断面図、
第４図（、ａ）、（ｂ）、第５図（ａ）、（ｂ）、第６
図、及び第７図（ａ）、（ｂ）は夫々側面がアルミナ製
リングで被覆された連結粒の他の製造工程を示す断面図
、第８図は本発明の他の実施例を示す三次元ｌｌＩ造の
半導体装置を示す断面図である。 １・・・シリコンウェハ、２．３．２２・・・パッド、
６・・・積層用半導体基板、７・・・連結孔、８・・・
層間絶縁膜、９・・・開孔部、１２・・・支持台、１３
．３２・・・銃筒、１４・・・アルミナ製リング、１５
．１５Ａ１１５Ｂ、２３．２４ ・−Ａ ｕ粒、２１
・・・良品チップ、１１・・・連結粒固着機、３５・・
・保持台、４１・・・Ａｕ線、４５・・・導電性連結粒
、５１・・・シリコンチップ、５２．５４・・・シリコ
ン半導体基板、５３・・・ガリウム砒素半導体基板。 出願人代理人 弁理士 鈴江弐〇 第１図 第１図 第２図 第３図 第４図 第５図 第６図 ム３ 第７図
Claims (1)
- 【特許請求の範囲】 （１）、半導体素子が少なくとも形成され、かつ表面の
所定部分にパッドが形成された半導体基板と、厚さ方向
に連結孔を有し、かつ該連結孔の底部を含む周辺にパッ
ドが少なくともその一部を該底面に露出させるように形
成されると共に半導体素子が形成された少なくとも１つ
の積層用半導体基板とを具備し、前記積層用半導体基板
の連結孔に対応したパッドの露出部に側面が絶縁物で覆
われた導電性連結粒を固着し、かつ前記積層用半導体基
板と前記半導体基板のパッドとを前記連結粒及び該半導
体基板のパッド側に配置した別の導電性連結粒を介して
固着し、積層したことを特徴とする半導体装置。 （２）、連結孔内のパッドに固着される導電性連結粒以
外に用いられる導電性連結粒が、側面に絶縁物で覆われ
ていることを特徴とする特許請求の範囲第１項記載の半
導体装置。（３）、積層用半導体基板は複数枚からなり
、それらは連結孔に対応する領域以外にもパッドを有し
、一層目の積層用半導体基板の連結孔以外のパッドと二
層目の積層用半導体基板の連結孔に対応するパッドの露
出部とを２つの導電性連結粒を介して固着、積層し、同
様に三層目以降の積層用半導体基板を順次導電性連結粒
を介して固着、積層することを特徴とする特許請求の範
囲第１項記載の半導体装置。 （４）、積層用半導体基板の厚さと連結粒の大きさとが
略同じであることを特徴とする特許請求の範囲第１項記
載の半導体装置。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136841A JPS62293658A (ja) | 1986-06-12 | 1986-06-12 | 半導体装置 |
| US07/022,371 US4807021A (en) | 1986-03-10 | 1987-03-05 | Semiconductor device having stacking structure |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61136841A JPS62293658A (ja) | 1986-06-12 | 1986-06-12 | 半導体装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPS62293658A true JPS62293658A (ja) | 1987-12-21 |
| JPH0560664B2 JPH0560664B2 (ja) | 1993-09-02 |
Family
ID=15184755
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61136841A Granted JPS62293658A (ja) | 1986-03-10 | 1986-06-12 | 半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62293658A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008546174A (ja) * | 2005-05-19 | 2008-12-18 | マイクロン テクノロジー， インク． | 導電性相互接続体を用いて半導体装置を製造するための裏面処理方法及びそのシステム |
| US9013044B2 (en) | 2005-12-07 | 2015-04-21 | Micron Technology, Inc. | Through wire interconnect (TWI) for semiconductor components having wire in via and bonded connection with substrate contact |
| US9018751B2 (en) | 2006-04-24 | 2015-04-28 | Micron Technology, Inc. | Semiconductor module system having encapsulated through wire interconnect (TWI) |
-
1986
- 1986-06-12 JP JP61136841A patent/JPS62293658A/ja active Granted
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008546174A (ja) * | 2005-05-19 | 2008-12-18 | マイクロン テクノロジー， インク． | 導電性相互接続体を用いて半導体装置を製造するための裏面処理方法及びそのシステム |
| US9013044B2 (en) | 2005-12-07 | 2015-04-21 | Micron Technology, Inc. | Through wire interconnect (TWI) for semiconductor components having wire in via and bonded connection with substrate contact |
| US9018751B2 (en) | 2006-04-24 | 2015-04-28 | Micron Technology, Inc. | Semiconductor module system having encapsulated through wire interconnect (TWI) |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH0560664B2 (ja) | 1993-09-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4807021A (en) | Semiconductor device having stacking structure | |
| US10559521B2 (en) | Semiconductor device and process for fabricating the same | |
| US3778685A (en) | Integrated circuit package with lead structure and method of preparing the same | |
| US5422514A (en) | Packaging and interconnect system for integrated circuits | |
| EP0073149B1 (en) | Semiconductor chip mounting module | |
| US7348261B2 (en) | Wafer scale thin film package | |
| US5241456A (en) | Compact high density interconnect structure | |
| US5380681A (en) | Three-dimensional multichip package and methods of fabricating | |
| US5902118A (en) | Method for production of a three-dimensional circuit arrangement | |
| JP2717993B2 (ja) | 導電性ポリマー及び絶縁体を使用したフリツプチツプ技術 | |
| KR910004506B1 (ko) | 반전 칩 캐리어 | |
| US5796164A (en) | Packaging and interconnect system for integrated circuits | |
| JP4575782B2 (ja) | ３次元デバイスの製造方法 | |
| US6548391B1 (en) | Method of vertically integrating electric components by means of back contacting | |
| US5273940A (en) | Multiple chip package with thinned semiconductor chips | |
| JP2003526922A (ja) | ウェハレベルにスタック型ダイ集積回路チップパッケージを形成する方法 | |
| US6664138B2 (en) | Method for fabricating a circuit device | |
| Tanaka et al. | Ultra-thin 3D-stacked SIP formed using room-temperature bonding between stacked chips | |
| US9224712B2 (en) | 3D bond and assembly process for severely bowed interposer die | |
| JPS62293658A (ja) | 半導体装置 | |
| Shigetou et al. | Bumpless interconnect of ultrafine Cu electrodes by surface activated bonding (SAB) method | |
| Kayaba et al. | A New Adhesive for CoW Cu-Cu Hybrid Bonding with High Throughput and Room Temperature pre-Bonding | |
| Paik | Development of 3-dimensional memory die stack packages using polymer insulated sidewall technique | |
| JPS63501995A (ja) | マイクロミニチュア装置の圧接接続端子の製造方法 | |
| JPH0373145B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |