JP2003526922A - ウェハレベルにスタック型ダイ集積回路チップパッケージを形成する方法 - Google Patents
ウェハレベルにスタック型ダイ集積回路チップパッケージを形成する方法Info
- Publication number
- JP2003526922A JP2003526922A JP2001566185A JP2001566185A JP2003526922A JP 2003526922 A JP2003526922 A JP 2003526922A JP 2001566185 A JP2001566185 A JP 2001566185A JP 2001566185 A JP2001566185 A JP 2001566185A JP 2003526922 A JP2003526922 A JP 2003526922A
- Authority
- JP
- Japan
- Prior art keywords
- wafer
- die
- dies
- package
- individual
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/93—Batch processes
- H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L25/0657—Stacked arrangements of devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/0401—Bonding areas specifically adapted for bump connectors, e.g. under bump metallisation [UBM]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/02—Bonding areas; Manufacturing methods related thereto
- H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
- H01L2224/04042—Bonding areas specifically adapted for wire connectors, e.g. wirebond pads
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/28—Structure, shape, material or disposition of the layer connectors prior to the connecting process
- H01L2224/29—Structure, shape, material or disposition of the layer connectors prior to the connecting process of an individual layer connector
- H01L2224/29001—Core members of the layer connector
- H01L2224/29099—Material
- H01L2224/2919—Material with a principal constituent of the material being a polymer, e.g. polyester, phenolic based polymer, epoxy
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32135—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/32145—Disposition the layer connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
- H01L2224/45124—Aluminium (Al) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
- H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
- H01L2224/45001—Core members of the connector
- H01L2224/45099—Material
- H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
- H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
- H01L2224/45144—Gold (Au) as principal constituent
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48135—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
- H01L2224/48145—Connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73207—Bump and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73251—Location after the connecting process on different surfaces
- H01L2224/73265—Layer and wire connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/91—Methods for connecting semiconductor or solid state bodies including different methods provided for in two or more of groups H01L2224/80 - H01L2224/90
- H01L2224/92—Specific sequence of method steps
- H01L2224/922—Connecting different surfaces of the semiconductor or solid-state body with connectors of different types
- H01L2224/9222—Sequential connecting processes
- H01L2224/92242—Sequential connecting processes the first connecting process involving a layer connector
- H01L2224/92247—Sequential connecting processes the first connecting process involving a layer connector the second connecting process involving a wire connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06506—Wire or wire-like electrical connections between devices
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06517—Bump or bump-like direct electrical connections from device to substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
- H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
- H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
- H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
- H01L2225/06503—Stacked arrangements of devices
- H01L2225/06582—Housing for the assembly, e.g. chip scale package [CSP]
- H01L2225/06586—Housing with external bump or bump-like connectors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
- H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/102—Material of the semiconductor or solid state bodies
- H01L2924/1025—Semiconducting materials
- H01L2924/10251—Elemental semiconductors, i.e. Group IV
- H01L2924/10253—Silicon [Si]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/10—Details of semiconductor or other solid state devices to be connected
- H01L2924/11—Device type
- H01L2924/14—Integrated circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/156—Material
- H01L2924/15786—Material with a principal constituent of the material being a non metallic, non metalloid inorganic material
- H01L2924/15787—Ceramics, e.g. crystalline carbides, nitrides or oxides
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/30—Technical effects
- H01L2924/301—Electrical effects
- H01L2924/30107—Inductance
Abstract
(57)【要約】
スタック型双数/複数ダイ集積回路パッケージ(91)を作製するウェハレベルパッケージング法である。この方法では、2つのウェハのうちのより小さなサイズのダイ(15)を有するウェハが金属再分散処理を通じて処理され、その後はんだボールが取付けられる。このウェハはこの後ソーイングされ、個別のダイサイズのボールグリッドアレイパッケージになる。より大きなサイズのダイ(25)を有するウェハ上には、ダイに付着した接着材料(18)が、ダイサイズのBGAパッケージのうちの1つの取付けのための各ダイ部位の場所の表に堆積される。BGAダイパッケージの裏側は接着材料上に配置され、硬化される。ワイヤボンディング作業により、ダイサイズのBGAパッケージからの信号が底部ダイの回路に接続される。エポキシなどの被覆材料(80)がウェハ上に堆積されてワイヤボンドリードを覆い、それからこのアセンブリは硬化される。その後、スタック型ダイウェハにシンギュレーションが施され、個別のスタック型ダイICパッケージ(91)が形成される。
Description
【0001】
本発明は、広義には集積回路チップパッケージに関し、より具体的には、ウェ
ハレベルでスタック型ダイ集積回路パッケージを形成する方法に関する。
ハレベルでスタック型ダイ集積回路パッケージを形成する方法に関する。
【0002】
チップパッケージは、集積回路チップを汚染および損傷から保護するために、
また集積回路チップもしくはダイを外部印刷回路基板上または直接電子製品内部
に接続するための耐久性がありかつ丈夫な導線システムを提供するために、用い
られる。単一チップのキャリアに対してマルチ(複数)チップ集積回路(IC)
パッケージを設けることには多くの利点がある。複数のチップを基板上に直接配
置することにより、チップと信号/電力線との間に低インダクタンスおよび低キ
ャパシタンス接続をもたらし、また非常に高密度の配線ネットワークを供するの
で、パッケージング密度およびシステム性能を向上することができる。このマル
チチップパッケージにより、チップ同士の間隔が最小になり、基板上に装着され
るチップ間のインダクタンス的およびキャパシタンス的な不連続性が減じられる
。さらに、セラミック基板上のワイヤをより狭く短くすることにより、キャパシ
タンスおよびインダクタンスが印刷回路基板の配線よりもかなり低くなる。集積
回路パッケージのフットプリント(すなわち回路基板上に占める面積)を増すこ
となくメモリを増やすために、同じチップパッケージ内に複数の同一のICチッ
プを積層することが有利な場合が多い。
また集積回路チップもしくはダイを外部印刷回路基板上または直接電子製品内部
に接続するための耐久性がありかつ丈夫な導線システムを提供するために、用い
られる。単一チップのキャリアに対してマルチ(複数)チップ集積回路(IC)
パッケージを設けることには多くの利点がある。複数のチップを基板上に直接配
置することにより、チップと信号/電力線との間に低インダクタンスおよび低キ
ャパシタンス接続をもたらし、また非常に高密度の配線ネットワークを供するの
で、パッケージング密度およびシステム性能を向上することができる。このマル
チチップパッケージにより、チップ同士の間隔が最小になり、基板上に装着され
るチップ間のインダクタンス的およびキャパシタンス的な不連続性が減じられる
。さらに、セラミック基板上のワイヤをより狭く短くすることにより、キャパシ
タンスおよびインダクタンスが印刷回路基板の配線よりもかなり低くなる。集積
回路パッケージのフットプリント(すなわち回路基板上に占める面積)を増すこ
となくメモリを増やすために、同じチップパッケージ内に複数の同一のICチッ
プを積層することが有利な場合が多い。
【0003】
先行技術において、マルチチップパッケージを構成するダイの個々の対または
群の各々に対してパッケージを作製することが慣用となっている。ICパッケー
ジをウェハレベルで、すなわち、個別の各ダイをウェハ上に形成した後でかつそ
のウェハが個別のチップへとダイシングされる前に、形成できると有利であろう
ことに気づいた者もある。こうすると、チップパッケージの大量生産がより容易
になり、ウェハ上にマトリクス形式で配置された複数のチップパッケージをすべ
て一度に製造および試験することができるようになる。これにより、ICチップ
のパッケージングおよび試験の処理工程において時間および費用を減じることが
できる。
群の各々に対してパッケージを作製することが慣用となっている。ICパッケー
ジをウェハレベルで、すなわち、個別の各ダイをウェハ上に形成した後でかつそ
のウェハが個別のチップへとダイシングされる前に、形成できると有利であろう
ことに気づいた者もある。こうすると、チップパッケージの大量生産がより容易
になり、ウェハ上にマトリクス形式で配置された複数のチップパッケージをすべ
て一度に製造および試験することができるようになる。これにより、ICチップ
のパッケージングおよび試験の処理工程において時間および費用を減じることが
できる。
【0004】
先行技術のウェハレベルのパッケージング方式の多くは、単一の集積回路ダイ
のパッケージングに関するものである。この他のパッケージング方式で複数のダ
イに関するものは、複数のウェハを積層することにより半導体装置を形成しよう
としているものが多い。たとえば、ボール(Ball)の米国特許第5,952,7
25号には、上側ウェハおよび下側ウェハ(各々がそれぞれの表面上の特定の領
域に作製された回路を有する)を積層することにより回路密度を増すための方法
が開示される。上側ウェハと下側ウェハとは、下側ウェハの裏側に接着剤の層を
与えることにより、裏面同士が接着される。これらのウェハは、各ウェハ上の相
補的な回路が垂直なアライメントになるように整列される。接着されたウェハの
対はこの後、それ自体が接着膜に取付けられ、ダイシングの間中ウェハが動かな
いようにする。この接着されたウェハの対は、個々のダイの対または1つ以上の
ダイの対を含むウェハ部分へとダイシングされ得る。クローニン(Cronin)他の
米国特許第5,872,025号には、個別の装置を積層する代わりにウェハを
積層することにより作製されるスタック型3次元装置が開示される。複数のウェ
ハ上にチップ領域が形成され、各チップ領域は絶縁体で充填されたトレンチによ
り取り囲まれている。これらのウェハにはこの後チップ領域が整列して積層され
、これらはラミネーション(lamination)によって接合される。ウェハのスタッ
クを積層した後、チップのスタックは、エッチング、ダイシングまたはその他の
処理によって分離される。
のパッケージングに関するものである。この他のパッケージング方式で複数のダ
イに関するものは、複数のウェハを積層することにより半導体装置を形成しよう
としているものが多い。たとえば、ボール(Ball)の米国特許第5,952,7
25号には、上側ウェハおよび下側ウェハ(各々がそれぞれの表面上の特定の領
域に作製された回路を有する)を積層することにより回路密度を増すための方法
が開示される。上側ウェハと下側ウェハとは、下側ウェハの裏側に接着剤の層を
与えることにより、裏面同士が接着される。これらのウェハは、各ウェハ上の相
補的な回路が垂直なアライメントになるように整列される。接着されたウェハの
対はこの後、それ自体が接着膜に取付けられ、ダイシングの間中ウェハが動かな
いようにする。この接着されたウェハの対は、個々のダイの対または1つ以上の
ダイの対を含むウェハ部分へとダイシングされ得る。クローニン(Cronin)他の
米国特許第5,872,025号には、個別の装置を積層する代わりにウェハを
積層することにより作製されるスタック型3次元装置が開示される。複数のウェ
ハ上にチップ領域が形成され、各チップ領域は絶縁体で充填されたトレンチによ
り取り囲まれている。これらのウェハにはこの後チップ領域が整列して積層され
、これらはラミネーション(lamination)によって接合される。ウェハのスタッ
クを積層した後、チップのスタックは、エッチング、ダイシングまたはその他の
処理によって分離される。
【0005】
上述のような、ウェハ全部が互いに整列され、接着され、その後個別のダイの
対へとダイシングされるという方法に関する問題の1つは、個々のダイのすべて
が「良好」であり適切に機能するという保証がないことである。たとえば、ウェ
ハの整列において、良好なダイが「不良」なダイすなわち適切に機能しないダイ
と整列されるおそれがある。良好なダイと不良なダイとの両方を含む、組合され
たスタック型ダイパッケージは、最終的には不良なスタック型ダイパッケージと
なり、廃棄しなければならなくなる。この結果、多くの良好なダイが無駄になっ
てしまう。
対へとダイシングされるという方法に関する問題の1つは、個々のダイのすべて
が「良好」であり適切に機能するという保証がないことである。たとえば、ウェ
ハの整列において、良好なダイが「不良」なダイすなわち適切に機能しないダイ
と整列されるおそれがある。良好なダイと不良なダイとの両方を含む、組合され
たスタック型ダイパッケージは、最終的には不良なスタック型ダイパッケージと
なり、廃棄しなければならなくなる。この結果、多くの良好なダイが無駄になっ
てしまう。
【0006】
本発明の目的は、ウェハ上のシリコンダイのすべてを一度にパッケージングで
き、スタック型ダイパッケージに対して可能な限り最小のフットプリントを有す
る集積回路パッケージを生成する、スタック型ダイICパッケージの形成方法を
提供することである。
き、スタック型ダイパッケージに対して可能な限り最小のフットプリントを有す
る集積回路パッケージを生成する、スタック型ダイICパッケージの形成方法を
提供することである。
【0007】
本発明のさらなる目的は、良好なダイのみをスタック型ダイパッケージに組み
立て、良好なダイの無駄を最小にする、スタック型集積回路チップパッケージの
形成方法を提供することである。
立て、良好なダイの無駄を最小にする、スタック型集積回路チップパッケージの
形成方法を提供することである。
【0008】
上記の目的は、ウェハ上のすべての半導体ダイを一度にパッケージングするこ
とを可能にし、スタック型双数/複数ダイ集積回路パッケージを作製する、ウェ
ハレベル・パッケージング法により達成されている。作製されるパッケージは、
スタック型ダイパッケージに対して可能な限り最小のフットプリントを有する真
のチップサイズパッケージである。この方法では、2つのウェハのうちのより小
さなサイズのダイを有するウェハを金属再分散処理を通じて処理することができ
、その後はんだボールが取付けられる。このウェハは、個々のダイサイズのボー
ル・グリッド・アレイ・パッケージへとソーイングされる。より大きなサイズの
ダイを有するウェハ上では、ダイに付着した接着材料が、ダイサイズのBGAパ
ッケージのうちの1つを取付けることを意図する各ダイ部位の場所の表面に堆積
される。BGAダイパッケージの裏側は接着材料の上に配置され、硬化される。
ワイヤボンディング作業により、ダイサイズのBGAパッケージからの信号がウ
ェハに形成された底部ダイの回路に接続される。エポキシなどの被覆材料がウェ
ハ上に配置されてワイヤボンドリードを覆い、その後このアセンブリは硬化され
る。完成したスタック型ダイは、まだウェハマトリクスの形態であるが、最終試
験または並行試験のためのインデックス付けを容易にする。その後、スタック型
ダイのウェハは、個々のスタック型ICパッケージへとシンギュレーションされ
る。本発明の方法により、同じまたは異なる機能を有するダイを組合せて単一の
ICパッケージを形成することが可能になる。
とを可能にし、スタック型双数/複数ダイ集積回路パッケージを作製する、ウェ
ハレベル・パッケージング法により達成されている。作製されるパッケージは、
スタック型ダイパッケージに対して可能な限り最小のフットプリントを有する真
のチップサイズパッケージである。この方法では、2つのウェハのうちのより小
さなサイズのダイを有するウェハを金属再分散処理を通じて処理することができ
、その後はんだボールが取付けられる。このウェハは、個々のダイサイズのボー
ル・グリッド・アレイ・パッケージへとソーイングされる。より大きなサイズの
ダイを有するウェハ上では、ダイに付着した接着材料が、ダイサイズのBGAパ
ッケージのうちの1つを取付けることを意図する各ダイ部位の場所の表面に堆積
される。BGAダイパッケージの裏側は接着材料の上に配置され、硬化される。
ワイヤボンディング作業により、ダイサイズのBGAパッケージからの信号がウ
ェハに形成された底部ダイの回路に接続される。エポキシなどの被覆材料がウェ
ハ上に配置されてワイヤボンドリードを覆い、その後このアセンブリは硬化され
る。完成したスタック型ダイは、まだウェハマトリクスの形態であるが、最終試
験または並行試験のためのインデックス付けを容易にする。その後、スタック型
ダイのウェハは、個々のスタック型ICパッケージへとシンギュレーションされ
る。本発明の方法により、同じまたは異なる機能を有するダイを組合せて単一の
ICパッケージを形成することが可能になる。
【0009】
図1を参照して、第1のシリコンウェハ21および第2のシリコンウェハ11
が示される。シリコンが代表的な材料であるが、他の半導体材料を用いることも
できる。ウェハ21、11の各々はその上に作製された複数の超小型回路を有す
る。超小型回路は個々のチップまたはダイのマトリクスの形態で配置される。図
1に示すように、第1のウェハ21上のダイ24、25は第2のウェハ11上の
ダイ14、15より大きい。各ウェハ21、11上の各チップの周囲には複数の
アルミニウムボンディングパッド23、16が配置される。チップはまだウェハ
マトリクスの形態である間に試験され、いずれのチップが適切に機能しておりい
ずれのチップが適切に機能していないかが決定され得る。
が示される。シリコンが代表的な材料であるが、他の半導体材料を用いることも
できる。ウェハ21、11の各々はその上に作製された複数の超小型回路を有す
る。超小型回路は個々のチップまたはダイのマトリクスの形態で配置される。図
1に示すように、第1のウェハ21上のダイ24、25は第2のウェハ11上の
ダイ14、15より大きい。各ウェハ21、11上の各チップの周囲には複数の
アルミニウムボンディングパッド23、16が配置される。チップはまだウェハ
マトリクスの形態である間に試験され、いずれのチップが適切に機能しておりい
ずれのチップが適切に機能していないかが決定され得る。
【0010】
図2を参照して、第2のウェハ11は、上面19のまわりに配置された複数の
ワイヤボンディングパッド16を有する。本発明のチップパッケージ内へのパッ
ケージングの際にこれらのボンディングパッド16が個々のダイの各々に対する
接続点として用いられ得るか、またはウェハ11の上面19が金属再分散処理を
経験し得る。この金属再分散処理により、ワイヤボンドパッドに接続する金属ト
レースがパターニングされ、その後これらのトレースは各ダイ内部のはんだパッ
ドの場所に経路付けられる。再分散層の冶金(metallurgy)はシリコンのダイ材
料に対して優れた接着性を持つべきであり、また装置の適用に対して十分な電気
的特性を有するべきである。ワイヤボンディングパッドの接続点において、この
冶金はアルミニウムまたは金のワイヤを用いてワイヤボンディング可能であるべ
きである。はんだパッド部位における冶金は、ダイの各々への確実なはんだ付け
可能な取付けに適しているべきである。
ワイヤボンディングパッド16を有する。本発明のチップパッケージ内へのパッ
ケージングの際にこれらのボンディングパッド16が個々のダイの各々に対する
接続点として用いられ得るか、またはウェハ11の上面19が金属再分散処理を
経験し得る。この金属再分散処理により、ワイヤボンドパッドに接続する金属ト
レースがパターニングされ、その後これらのトレースは各ダイ内部のはんだパッ
ドの場所に経路付けられる。再分散層の冶金(metallurgy)はシリコンのダイ材
料に対して優れた接着性を持つべきであり、また装置の適用に対して十分な電気
的特性を有するべきである。ワイヤボンディングパッドの接続点において、この
冶金はアルミニウムまたは金のワイヤを用いてワイヤボンディング可能であるべ
きである。はんだパッド部位における冶金は、ダイの各々への確実なはんだ付け
可能な取付けに適しているべきである。
【0011】
図3を参照して、あるタイプの金属再分散層が示される。この金属再分散層お
よびこのタイプの金属再分散層を形成する方法は、米国特許出願連続番号第09
/434,711号に開示されており、これは本発明の譲受人に譲渡され、ここ
に引用により援用されている。図3を参照して、パッシベーション層41がウェ
ハ面の上に形成され、3つの金属からなる層構造40がボンディングパッド16
およびパッシベーション層41の上に形成される。3つの金属からなる層構造4
0は、アルミニウムの層43、ニッケルの層45および銅の層47からなる。第
2のパッシベーション層49がこの後3つの金属の層40の上に形成される。こ
のアセンブリは、銅材料のはんだパッド52およびアルミニウム材料からなるワ
イヤボンディングパッド60が形成されるように、エッチングされる。その後、
はんだパッド52上にはんだボール50が配置され得る。これらのはんだボール
50は、予備成形されたはんだボールを機械的に移動させること(mechanical t
ransfer)によってはんだパッド52上に配置され得る。これに代えて、はんだ
ボール50は、スクリーンまたはステンシルの印刷はんだペーストにより形成さ
れ得る。このはんだはこの後リフローイングされ、パッケージングされたはんだ
ボールが形成される。はんだボール50は所望のいかなるタイプのパターンにも
適用され、たとえばウェハの全面にわたる均一な完全なマトリクスなどとして適
用される。
よびこのタイプの金属再分散層を形成する方法は、米国特許出願連続番号第09
/434,711号に開示されており、これは本発明の譲受人に譲渡され、ここ
に引用により援用されている。図3を参照して、パッシベーション層41がウェ
ハ面の上に形成され、3つの金属からなる層構造40がボンディングパッド16
およびパッシベーション層41の上に形成される。3つの金属からなる層構造4
0は、アルミニウムの層43、ニッケルの層45および銅の層47からなる。第
2のパッシベーション層49がこの後3つの金属の層40の上に形成される。こ
のアセンブリは、銅材料のはんだパッド52およびアルミニウム材料からなるワ
イヤボンディングパッド60が形成されるように、エッチングされる。その後、
はんだパッド52上にはんだボール50が配置され得る。これらのはんだボール
50は、予備成形されたはんだボールを機械的に移動させること(mechanical t
ransfer)によってはんだパッド52上に配置され得る。これに代えて、はんだ
ボール50は、スクリーンまたはステンシルの印刷はんだペーストにより形成さ
れ得る。このはんだはこの後リフローイングされ、パッケージングされたはんだ
ボールが形成される。はんだボール50は所望のいかなるタイプのパターンにも
適用され、たとえばウェハの全面にわたる均一な完全なマトリクスなどとして適
用される。
【0012】
この点で、第2のウェハ11は個々のチップにダイシングされる。図4および
図1を参照して、各ダイ15は、ダイ15が第1のウェハ21上に積層されたと
きにウェハ21のダイ24、25のボンディングパッド23の上に侵入しないよ
うに、第1のウェハ21上の空間26に嵌まるほど十分に小さなサイズである。
図4に示すように、複数のはんだボール50およびワイヤボンディングパッド6
0が、ダイ15の頂面12に配置される。
図1を参照して、各ダイ15は、ダイ15が第1のウェハ21上に積層されたと
きにウェハ21のダイ24、25のボンディングパッド23の上に侵入しないよ
うに、第1のウェハ21上の空間26に嵌まるほど十分に小さなサイズである。
図4に示すように、複数のはんだボール50およびワイヤボンディングパッド6
0が、ダイ15の頂面12に配置される。
【0013】
図5を参照して、第1のウェハ21の断面5−5が示され、ウェハ21の頂面
にはアルミニウムのボンディングパッド23が配置されている。上述したように
、ウェハ21は個々のダイ24、25のマトリクスになるように構成されている
。図6を参照して、第2のウェハからのダイ14、15が第1のウェハ21の頂
面に配置される。ボールグリッドアレイ形式になっているダイ14、15が、ピ
ックアンドプレイス機を用いてウェハ21上に配置され得ることにより、頂部の
ダイボールグリッドアレイの各々を底部のウェハ21に正確に配置することがで
きる。ダイ14、15は、ウェハ21のダイ24、25の各々の上にワイヤボン
ドパッド23が露出されるように配置されるべきである。ダイ14、15をウェ
ハ21に取付けるために、エポキシまたは熱可塑性物質などの接着材料18が、
ペーストの形態または予備成形された膜の形態で、ウェハ21の頂面に配置され
る。ペースト材料を配置するためには自動ペーストディスペンサ装置を用いるこ
とができ、接着剤が予備成形物である場合は、ピックアンドプレイス装置が用い
られ得る。ダイ14、15の裏側は接着材料18に配置される。このダイボンド
用接着剤は、この後硬化される。
にはアルミニウムのボンディングパッド23が配置されている。上述したように
、ウェハ21は個々のダイ24、25のマトリクスになるように構成されている
。図6を参照して、第2のウェハからのダイ14、15が第1のウェハ21の頂
面に配置される。ボールグリッドアレイ形式になっているダイ14、15が、ピ
ックアンドプレイス機を用いてウェハ21上に配置され得ることにより、頂部の
ダイボールグリッドアレイの各々を底部のウェハ21に正確に配置することがで
きる。ダイ14、15は、ウェハ21のダイ24、25の各々の上にワイヤボン
ドパッド23が露出されるように配置されるべきである。ダイ14、15をウェ
ハ21に取付けるために、エポキシまたは熱可塑性物質などの接着材料18が、
ペーストの形態または予備成形された膜の形態で、ウェハ21の頂面に配置され
る。ペースト材料を配置するためには自動ペーストディスペンサ装置を用いるこ
とができ、接着剤が予備成形物である場合は、ピックアンドプレイス装置が用い
られ得る。ダイ14、15の裏側は接着材料18に配置される。このダイボンド
用接着剤は、この後硬化される。
【0014】
図7を参照して、ワイヤボンディング動作はこの後、頂部ダイの各々からの信
号をウェハ21上の底部ダイの各々に接続するために、導通される。たとえば、
上方のダイ15を下方のダイ25に接続するために、金のワイヤボンドリード7
0が、頂部ダイ15のワイヤボンドパッド60からウェハ21上の底部ダイ25
のワイヤボンドパッド23に接続される。これは、標準のワイヤボンド技術を用
いて行なわれる。この後、図8を参照して、エポキシなどの被覆材料を用いて、
ワイヤボンドリード70を覆う。縦方向の空間の使用を最小にするためには、こ
の被覆材料の最終的な高さを最小にすることが重要である。被覆材料80はこの
後、硬化される。この点で、ウェハマトリクスの形態でパッケージ試験が行われ
得る。図9を参照して、頂部ダイ15が、ウェハ21の各ダイ25の頂部に配置
されている。ワイヤボンドリード70を用いて、上方のダイ15のボンディング
パッド16が下方のダイ25のボンディングパッド23に接続される。封入材料
80はワイヤボンドリード70のすべてを覆うが、はんだボール50およびダイ
の頂面12は覆わない。
号をウェハ21上の底部ダイの各々に接続するために、導通される。たとえば、
上方のダイ15を下方のダイ25に接続するために、金のワイヤボンドリード7
0が、頂部ダイ15のワイヤボンドパッド60からウェハ21上の底部ダイ25
のワイヤボンドパッド23に接続される。これは、標準のワイヤボンド技術を用
いて行なわれる。この後、図8を参照して、エポキシなどの被覆材料を用いて、
ワイヤボンドリード70を覆う。縦方向の空間の使用を最小にするためには、こ
の被覆材料の最終的な高さを最小にすることが重要である。被覆材料80はこの
後、硬化される。この点で、ウェハマトリクスの形態でパッケージ試験が行われ
得る。図9を参照して、頂部ダイ15が、ウェハ21の各ダイ25の頂部に配置
されている。ワイヤボンドリード70を用いて、上方のダイ15のボンディング
パッド16が下方のダイ25のボンディングパッド23に接続される。封入材料
80はワイヤボンドリード70のすべてを覆うが、はんだボール50およびダイ
の頂面12は覆わない。
【0015】
図10を参照して、この後、第1のウェハがシンギュレーションまたはダイシ
ングされ、個々のチップダイパッケージ91が形成される。シンギュレーション
のためのの慣用の技術は、ダイヤモンドまたはレジノイドの鋸歯を有するウェハ
ソー(wafer saw)を用いるものである。再び、ウェハが個々のチップパッケー
ジ91へとシンギュレーションされた後にも、パッケージ試験が行われ得る。本
発明のスタック型ダイBGAパッケージ91の完成品は、先行技術のBGAパッ
ケージに対して用いられるのと同じ態様で、エンドユーザの印刷回路基板上に装
着され得る。本発明のスタック型ダイBGAパッケージは、より小さなダイ15
とより大きなダイ25との両方を含み、より大きなダイ25と同じフットプリン
トを有するので、ICパッケージによってさらなる空間が要求されることはない
。さらに、第2のウェハからのダイの各々は、2つのウェハ全体が積み重ねられ
る先行技術の方法とは対照的に、第1のウェハ上に個別に配置されるので、第2
のウェハの公知の良好なダイは、すべての良好なダイの無駄を最小にするために
、第1のウェハの公知の良好なダイと整列され得る。さらに、本発明の方法は、
単一のICパッケージに2より多い数のダイを積層するために複数のダイに対し
て繰返すこともできるので、印刷回路基板において用いられるべく要求される空
間の量を増すことなく、ICパッケージのメモリを増やすことができる。
ングされ、個々のチップダイパッケージ91が形成される。シンギュレーション
のためのの慣用の技術は、ダイヤモンドまたはレジノイドの鋸歯を有するウェハ
ソー(wafer saw)を用いるものである。再び、ウェハが個々のチップパッケー
ジ91へとシンギュレーションされた後にも、パッケージ試験が行われ得る。本
発明のスタック型ダイBGAパッケージ91の完成品は、先行技術のBGAパッ
ケージに対して用いられるのと同じ態様で、エンドユーザの印刷回路基板上に装
着され得る。本発明のスタック型ダイBGAパッケージは、より小さなダイ15
とより大きなダイ25との両方を含み、より大きなダイ25と同じフットプリン
トを有するので、ICパッケージによってさらなる空間が要求されることはない
。さらに、第2のウェハからのダイの各々は、2つのウェハ全体が積み重ねられ
る先行技術の方法とは対照的に、第1のウェハ上に個別に配置されるので、第2
のウェハの公知の良好なダイは、すべての良好なダイの無駄を最小にするために
、第1のウェハの公知の良好なダイと整列され得る。さらに、本発明の方法は、
単一のICパッケージに2より多い数のダイを積層するために複数のダイに対し
て繰返すこともできるので、印刷回路基板において用いられるべく要求される空
間の量を増すことなく、ICパッケージのメモリを増やすことができる。
【図1】 各ウェハが頂面上に形成された複数のダイを有する、第1および
第2のシリコンウェハの斜視図である。
第2のシリコンウェハの斜視図である。
【図2】 第2のウェハの金属再分散処理を表わす、図1に示す第2のウェ
ハ11の断面2−2の断面図である。
ハ11の断面2−2の断面図である。
【図3】 第2のウェハの金属再分散処理を表わす、図1に示す第2のウェ
ハ11の断面2−2の断面図である。
ハ11の断面2−2の断面図である。
【図4】 はんだボールが取付けられた後の、図1に示す第2のウェハから
のダイの1つの斜視図である。
のダイの1つの斜視図である。
【図5】 本発明の方法を用いてICパッケージを形成するのに用いられる
処理工程を示す、図1に示す第1のウェハの断面5−5の断面図である。
処理工程を示す、図1に示す第1のウェハの断面5−5の断面図である。
【図6】 本発明の方法を用いてICパッケージを形成するのに用いられる
処理工程を示す、図1に示す第1のウェハの断面5−5の断面図である。
処理工程を示す、図1に示す第1のウェハの断面5−5の断面図である。
【図7】 本発明の方法を用いてICパッケージを形成するのに用いられる
処理工程を示す、図1に示す第1のウェハの断面5−5の断面図である。
処理工程を示す、図1に示す第1のウェハの断面5−5の断面図である。
【図8】 本発明の方法を用いてICパッケージを形成するのに用いられる
処理工程を示す、図1に示す第1のウェハの断面5−5の断面図である。
処理工程を示す、図1に示す第1のウェハの断面5−5の断面図である。
【図9】 図5から図8の処理工程の完了後の、図1の第1のウェハの上面
図である。
図である。
【図10】 本発明の方法によって形成されたICパッケージの完成品の断
面図である。
面図である。
【手続補正書】特許協力条約第34条補正の翻訳文提出書
【提出日】平成14年6月14日(2002.6.14)
【手続補正1】
【補正対象書類名】明細書
【補正対象項目名】特許請求の範囲
【補正方法】変更
【補正の内容】
【特許請求の範囲】
Claims (10)
- 【請求項1】 ウェハレベルにスタック型ダイ集積回路チップパッケージを
形成する方法であって、 第1の半導体ウェハおよび第2の半導体ウェハを提供するステップを含み、ウ
ェハの各々が複数のダイを含み、第2のウェハの複数のダイの大きさは第1のウ
ェハの複数のダイより小さく、第1および第2のウェハの複数のダイの各々が、
その第1の面上に配置された複数のボンディングパッドを有し、前記方法はさら
に、 第2のウェハの複数のダイの第1の面の複数のボンディングパッドに複数の相
互配線を取付けるステップと、 第2のウェハを複数の個別のダイへとダイシングするステップと、 第2のウェハの個別のダイを第1のウェハに取付けるステップとを含み、個別
のダイの裏面は第1のウェハの第1の面上に配置されかつ取付けられて第1のウ
ェハの複数のパッケージ構造を形成し、前記方法はさらに、 個別のダイの複数のボンディングパッドを第1のウェハの複数のダイの複数の
ボンディングパッドに接続するステップと、 第1のウェハを複数の個別のスタック型ダイ集積回路パッケージへとダイシン
グするステップとを含む、方法。 - 【請求項2】 複数の相互配線を第2のウェハの複数のダイの第1の面の複
数のボンディングパッドに取付けるステップの前に、第2のウェハの第1の面に
金属再分散層を形成して複数のワイヤボンドパッドおよび相互配線パッドを形成
するステップをさらに含む、請求項1に記載の方法。 - 【請求項3】 前記相互配線が、第2のウェハの金属再分散層上の相互配線
パッドに取付けられる、請求項2に記載の方法。 - 【請求項4】 個別のダイの複数のワイヤボンドパッドが、第1のウェハの
複数のボンディングパッドに接続される、請求項2に記載の方法。 - 【請求項5】 個別のダイの複数のワイヤボンドパッドを第1のウェハの複
数のボンディングパッドに接続するステップが、複数のボンディングリードによ
り行なわれる、請求項1に記載の方法。 - 【請求項6】 個別のダイの複数のワイヤボンドパッドを第1のウェハの複
数のボンディングパッドに接続するステップの後に、複数のボンディングリード
にわたって被覆材料を与えるステップをさらに含む、請求項5に記載の方法。 - 【請求項7】 被覆材料がエポキシである、請求項6に記載の方法。
- 【請求項8】 個別のダイの複数のワイヤボンドパッドを第1のウェハの複
数のボンディングパッドに接続するステップの後に、第1のウェハ上のパッケー
ジ構造を試験するステップをさらに含む、請求項1に記載の方法。 - 【請求項9】 複数の相互配線が複数のはんだボールである、請求項1に記
載の方法。 - 【請求項10】 個別のダイが、接着材料により第1のウェハに取付けられ
る、請求項1に記載の方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US09/521,299 | 2000-03-09 | ||
US09/521,299 US6344401B1 (en) | 2000-03-09 | 2000-03-09 | Method of forming a stacked-die integrated circuit chip package on a water level |
PCT/US2001/000828 WO2001067511A2 (en) | 2000-03-09 | 2001-01-10 | Method of forming a stacked-die integrated circuit chip package on a wafer level |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2003526922A true JP2003526922A (ja) | 2003-09-09 |
Family
ID=24076195
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2001566185A Withdrawn JP2003526922A (ja) | 2000-03-09 | 2001-01-10 | ウェハレベルにスタック型ダイ集積回路チップパッケージを形成する方法 |
Country Status (12)
Country | Link |
---|---|
US (1) | US6344401B1 (ja) |
EP (1) | EP1269538B1 (ja) |
JP (1) | JP2003526922A (ja) |
KR (1) | KR20020086612A (ja) |
CN (1) | CN1194408C (ja) |
CA (1) | CA2400805A1 (ja) |
DE (1) | DE60101159T2 (ja) |
HK (1) | HK1052579A1 (ja) |
MY (1) | MY134235A (ja) |
NO (1) | NO20023891D0 (ja) |
TW (1) | TW484214B (ja) |
WO (1) | WO2001067511A2 (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8143710B2 (en) | 2008-11-06 | 2012-03-27 | Samsung Electronics Co., Ltd. | Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same |
Families Citing this family (62)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US6511901B1 (en) * | 1999-11-05 | 2003-01-28 | Atmel Corporation | Metal redistribution layer having solderable pads and wire bondable pads |
JP4403631B2 (ja) * | 2000-04-24 | 2010-01-27 | ソニー株式会社 | チップ状電子部品の製造方法、並びにその製造に用いる擬似ウエーハの製造方法 |
JP2001313350A (ja) * | 2000-04-28 | 2001-11-09 | Sony Corp | チップ状電子部品及びその製造方法、並びにその製造に用いる疑似ウエーハ及びその製造方法 |
US7214566B1 (en) * | 2000-06-16 | 2007-05-08 | Micron Technology, Inc. | Semiconductor device package and method |
US7498196B2 (en) * | 2001-03-30 | 2009-03-03 | Megica Corporation | Structure and manufacturing method of chip scale package |
JP4757398B2 (ja) * | 2001-04-24 | 2011-08-24 | Okiセミコンダクタ株式会社 | 半導体装置の製造方法 |
KR100480909B1 (ko) | 2001-12-29 | 2005-04-07 | 주식회사 하이닉스반도체 | 적층 칩 패키지의 제조 방법 |
TW544882B (en) * | 2001-12-31 | 2003-08-01 | Megic Corp | Chip package structure and process thereof |
TW503496B (en) * | 2001-12-31 | 2002-09-21 | Megic Corp | Chip packaging structure and manufacturing process of the same |
US6673698B1 (en) | 2002-01-19 | 2004-01-06 | Megic Corporation | Thin film semiconductor package utilizing a glass substrate with composite polymer/metal interconnect layers |
TW584950B (en) | 2001-12-31 | 2004-04-21 | Megic Corp | Chip packaging structure and process thereof |
TW536764B (en) * | 2002-04-30 | 2003-06-11 | Walsin Advanced Electronics | Method for multi-chip package and structure thereof |
KR100460063B1 (ko) | 2002-05-03 | 2004-12-04 | 주식회사 하이닉스반도체 | 센터 패드 칩 적층 볼 그리드 어레이 패키지 및 그 제조방법 |
US7579681B2 (en) * | 2002-06-11 | 2009-08-25 | Micron Technology, Inc. | Super high density module with integrated wafer level packages |
SG107595A1 (en) | 2002-06-18 | 2004-12-29 | Micron Technology Inc | Semiconductor devices and semiconductor device components with peripherally located, castellated contacts, assembles and packages including such semiconductor devices or packages and associated methods |
SG111069A1 (en) * | 2002-06-18 | 2005-05-30 | Micron Technology Inc | Semiconductor devices including peripherally located bond pads, assemblies, packages, and methods |
US6774640B2 (en) * | 2002-08-20 | 2004-08-10 | St Assembly Test Services Pte Ltd. | Test coupon pattern design to control multilayer saw singulated plastic ball grid array substrate mis-registration |
US6845901B2 (en) * | 2002-08-22 | 2005-01-25 | Micron Technology, Inc. | Apparatus and method for depositing and reflowing solder paste on a microelectronic workpiece |
ITMI20022767A1 (it) * | 2002-12-24 | 2004-06-25 | St Microelectronics Srl | Processo per realizzare un dispositivo a semiconduttore |
KR100574947B1 (ko) * | 2003-08-20 | 2006-05-02 | 삼성전자주식회사 | Bga 패키지, 그 제조방법 및 bga 패키지 적층 구조 |
KR100541395B1 (ko) | 2003-09-09 | 2006-01-11 | 삼성전자주식회사 | 반도체칩 적층장치, 이것을 이용한 반도체 패키지의제조방법, 그리고 이러한 방법에 의하여 제조된 반도체패키지 |
SG120123A1 (en) | 2003-09-30 | 2006-03-28 | Micron Technology Inc | Castellated chip-scale packages and methods for fabricating the same |
US6955949B2 (en) * | 2003-10-16 | 2005-10-18 | Kulicke & Soffa Investments, Inc. | System and method for reducing or eliminating semiconductor device wire sweep |
US6847122B1 (en) | 2003-10-16 | 2005-01-25 | Kulicke & Soffa Investments, Inc. | System and method for preventing and alleviating short circuiting in a semiconductor device |
US7179688B2 (en) * | 2003-10-16 | 2007-02-20 | Kulicke And Soffa Industries, Inc. | Method for reducing or eliminating semiconductor device wire sweep in a multi-tier bonding device and a device produced by the method |
US7132303B2 (en) * | 2003-12-18 | 2006-11-07 | Freescale Semiconductor, Inc. | Stacked semiconductor device assembly and method for forming |
US7268884B2 (en) * | 2003-12-23 | 2007-09-11 | Optoplan As | Wavelength reference system for optical measurements |
CN100334699C (zh) * | 2004-09-22 | 2007-08-29 | 探微科技股份有限公司 | 制作晶片背面内连接导线的方法 |
US7355283B2 (en) | 2005-04-14 | 2008-04-08 | Sandisk Corporation | Rigid wave pattern design on chip carrier substrate and printed circuit board for semiconductor and electronic sub-system packaging |
US7646087B2 (en) * | 2005-04-18 | 2010-01-12 | Mediatek Inc. | Multiple-dies semiconductor device with redistributed layer pads |
US7622313B2 (en) * | 2005-07-29 | 2009-11-24 | Freescale Semiconductor, Inc. | Fabrication of three dimensional integrated circuit employing multiple die panels |
US7829989B2 (en) * | 2005-09-07 | 2010-11-09 | Alpha & Omega Semiconductor, Ltd. | Vertical packaged IC device modules with interconnected 3D laminates directly contacts wafer backside |
US7482251B1 (en) * | 2006-08-10 | 2009-01-27 | Impinj, Inc. | Etch before grind for semiconductor die singulation |
US7829438B2 (en) * | 2006-10-10 | 2010-11-09 | Tessera, Inc. | Edge connect wafer level stacking |
US8513789B2 (en) | 2006-10-10 | 2013-08-20 | Tessera, Inc. | Edge connect wafer level stacking with leads extending along edges |
US7901989B2 (en) | 2006-10-10 | 2011-03-08 | Tessera, Inc. | Reconstituted wafer level stacking |
KR100784388B1 (ko) * | 2006-11-14 | 2007-12-11 | 삼성전자주식회사 | 반도체 패키지 및 제조방법 |
KR100838491B1 (ko) * | 2006-12-27 | 2008-06-16 | 동부일렉트로닉스 주식회사 | 반도체 소자 제조방법 |
US7952195B2 (en) * | 2006-12-28 | 2011-05-31 | Tessera, Inc. | Stacked packages with bridging traces |
US8421244B2 (en) | 2007-05-08 | 2013-04-16 | Samsung Electronics Co., Ltd. | Semiconductor package and method of forming the same |
CN101682133A (zh) * | 2007-06-18 | 2010-03-24 | 泰科电子荷兰公司 | 用于互连表面安装设备和电路基片的连接器 |
JP5379685B2 (ja) * | 2007-06-29 | 2013-12-25 | 株式会社アドバンテスト | 試験装置 |
SG148901A1 (en) | 2007-07-09 | 2009-01-29 | Micron Technology Inc | Packaged semiconductor assemblies and methods for manufacturing such assemblies |
US8461672B2 (en) * | 2007-07-27 | 2013-06-11 | Tessera, Inc. | Reconstituted wafer stack packaging with after-applied pad extensions |
WO2009020572A2 (en) | 2007-08-03 | 2009-02-12 | Tessera Technologies Hungary Kft. | Stack packages using reconstituted wafers |
US8043895B2 (en) | 2007-08-09 | 2011-10-25 | Tessera, Inc. | Method of fabricating stacked assembly including plurality of stacked microelectronic elements |
US8415783B1 (en) * | 2007-10-04 | 2013-04-09 | Xilinx, Inc. | Apparatus and methodology for testing stacked die |
US20090170241A1 (en) * | 2007-12-26 | 2009-07-02 | Stats Chippac, Ltd. | Semiconductor Device and Method of Forming the Device Using Sacrificial Carrier |
US8722457B2 (en) * | 2007-12-27 | 2014-05-13 | Stats Chippac, Ltd. | System and apparatus for wafer level integration of components |
US8680662B2 (en) * | 2008-06-16 | 2014-03-25 | Tessera, Inc. | Wafer level edge stacking |
US7897481B2 (en) * | 2008-12-05 | 2011-03-01 | Taiwan Semiconductor Manufacturing Company, Ltd. | High throughput die-to-wafer bonding using pre-alignment |
US8168458B2 (en) * | 2008-12-08 | 2012-05-01 | Stats Chippac, Ltd. | Semiconductor device and method of forming bond wires and stud bumps in recessed region of peripheral area around the device for electrical interconnection to other devices |
US8466542B2 (en) * | 2009-03-13 | 2013-06-18 | Tessera, Inc. | Stacked microelectronic assemblies having vias extending through bond pads |
US8232140B2 (en) * | 2009-03-27 | 2012-07-31 | Taiwan Semiconductor Manufacturing Company, Ltd. | Method for ultra thin wafer handling and processing |
US8743561B2 (en) * | 2009-08-26 | 2014-06-03 | Taiwan Semiconductor Manufacturing Company, Ltd. | Wafer-level molded structure for package assembly |
US8817841B2 (en) * | 2009-11-03 | 2014-08-26 | Maxim Integrated Products, Inc. | System and method of controlling modulation frequency of spread-spectrum signal |
US8288203B2 (en) | 2011-02-25 | 2012-10-16 | Stats Chippac, Ltd. | Semiconductor device and method of forming a wafer level package structure using conductive via and exposed bump |
KR101923531B1 (ko) | 2011-12-23 | 2018-11-30 | 삼성전자주식회사 | 반도체 칩 본딩 장치 |
TWI473217B (zh) * | 2012-07-19 | 2015-02-11 | 矽品精密工業股份有限公司 | 半導體封裝件及其製法 |
US9136213B2 (en) * | 2012-08-02 | 2015-09-15 | Infineon Technologies Ag | Integrated system and method of making the integrated system |
CN104795368B (zh) * | 2014-01-17 | 2017-10-20 | 日月光半导体制造股份有限公司 | 半导体封装结构及半导体工艺 |
US10304802B2 (en) | 2016-05-02 | 2019-05-28 | International Business Machines Corporation | Integrated wafer-level processing system |
Family Cites Families (16)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5191224A (en) * | 1987-04-22 | 1993-03-02 | Hitachi, Ltd. | Wafer scale of full wafer memory system, packaging method thereof, and wafer processing method employed therein |
US5591678A (en) * | 1993-01-19 | 1997-01-07 | He Holdings, Inc. | Process of manufacturing a microelectric device using a removable support substrate and etch-stop |
DE59406156D1 (de) * | 1993-02-11 | 1998-07-16 | Siemens Ag | Verfahren zur Herstellung einer dreidimensionalen Schaltungsanordnung |
US5391917A (en) * | 1993-05-10 | 1995-02-21 | International Business Machines Corporation | Multiprocessor module packaging |
US5675180A (en) | 1994-06-23 | 1997-10-07 | Cubic Memory, Inc. | Vertical interconnect process for silicon segments |
US5691248A (en) | 1995-07-26 | 1997-11-25 | International Business Machines Corporation | Methods for precise definition of integrated circuit chip edges |
JPH09186289A (ja) * | 1995-12-28 | 1997-07-15 | Lucent Technol Inc | 多層積層化集積回路チップ組立体 |
US5952725A (en) | 1996-02-20 | 1999-09-14 | Micron Technology, Inc. | Stacked semiconductor devices |
US5938956A (en) * | 1996-09-10 | 1999-08-17 | Micron Technology, Inc. | Circuit and method for heating an adhesive to package or rework a semiconductor die |
JP3032964B2 (ja) * | 1996-12-30 | 2000-04-17 | アナムインダストリアル株式会社 | ボールグリッドアレイ半導体のパッケージ及び製造方法 |
US6040618A (en) * | 1997-03-06 | 2000-03-21 | Micron Technology, Inc. | Multi-chip module employing a carrier substrate with micromachined alignment structures and method of forming |
US6103548A (en) * | 1997-09-17 | 2000-08-15 | Motorola, Inc. | Semiconductor device and method of manufacture |
US5969427A (en) * | 1998-02-05 | 1999-10-19 | Micron Technology, Inc. | Use of an oxide surface to facilitate gate break on a carrier substrate for a semiconductor device |
US5977640A (en) * | 1998-06-26 | 1999-11-02 | International Business Machines Corporation | Highly integrated chip-on-chip packaging |
US6238949B1 (en) * | 1999-06-18 | 2001-05-29 | National Semiconductor Corporation | Method and apparatus for forming a plastic chip on chip package module |
US6210992B1 (en) * | 1999-08-31 | 2001-04-03 | Micron Technology, Inc. | Controlling packaging encapsulant leakage |
-
2000
- 2000-03-09 US US09/521,299 patent/US6344401B1/en not_active Expired - Lifetime
-
2001
- 2001-01-10 EP EP01900988A patent/EP1269538B1/en not_active Expired - Lifetime
- 2001-01-10 CN CNB018063888A patent/CN1194408C/zh not_active Expired - Fee Related
- 2001-01-10 KR KR1020027011682A patent/KR20020086612A/ko not_active Application Discontinuation
- 2001-01-10 DE DE60101159T patent/DE60101159T2/de not_active Expired - Fee Related
- 2001-01-10 CA CA002400805A patent/CA2400805A1/en not_active Abandoned
- 2001-01-10 WO PCT/US2001/000828 patent/WO2001067511A2/en active IP Right Grant
- 2001-01-10 JP JP2001566185A patent/JP2003526922A/ja not_active Withdrawn
- 2001-01-18 MY MYPI20010230A patent/MY134235A/en unknown
- 2001-03-05 TW TW090104987A patent/TW484214B/zh not_active IP Right Cessation
-
2002
- 2002-08-16 NO NO20023891A patent/NO20023891D0/no not_active Application Discontinuation
-
2003
- 2003-07-07 HK HK03104790A patent/HK1052579A1/xx not_active IP Right Cessation
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US8143710B2 (en) | 2008-11-06 | 2012-03-27 | Samsung Electronics Co., Ltd. | Wafer-level chip-on-chip package, package on package, and methods of manufacturing the same |
Also Published As
Publication number | Publication date |
---|---|
WO2001067511A2 (en) | 2001-09-13 |
TW484214B (en) | 2002-04-21 |
WO2001067511A3 (en) | 2002-02-07 |
DE60101159D1 (de) | 2003-12-11 |
CN1416594A (zh) | 2003-05-07 |
MY134235A (en) | 2007-11-30 |
NO20023891L (no) | 2002-08-16 |
DE60101159T2 (de) | 2004-08-26 |
EP1269538B1 (en) | 2003-11-05 |
KR20020086612A (ko) | 2002-11-18 |
CN1194408C (zh) | 2005-03-23 |
EP1269538A2 (en) | 2003-01-02 |
US6344401B1 (en) | 2002-02-05 |
HK1052579A1 (en) | 2003-09-19 |
CA2400805A1 (en) | 2001-09-13 |
NO20023891D0 (no) | 2002-08-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
EP1269538B1 (en) | Method of forming a stacked-die integrated circuit chip package on a wafer level | |
US7326592B2 (en) | Stacked die package | |
KR101581465B1 (ko) | 반도체 장치 및 그 제조방법 | |
US6281046B1 (en) | Method of forming an integrated circuit package at a wafer level | |
KR101589302B1 (ko) | 반도체 장치 및 그 제조방법 | |
US7754531B2 (en) | Method for packaging microelectronic devices | |
US20070069389A1 (en) | Stackable device, device stack and method for fabricating the same | |
JP2004537841A (ja) | ウェハレベルで形成される集積回路パッケージ | |
CN104051383B (zh) | 封装的半导体器件、封装半导体器件的方法以及PoP器件 | |
US20220208714A1 (en) | Integrated circuit package structure, integrated circuit package unit and associated packaging method | |
EP3151275A2 (en) | System-in-package and fabrication method thereof | |
US8049323B2 (en) | Chip holder with wafer level redistribution layer | |
US11670600B2 (en) | Panel level metal wall grids array for integrated circuit packaging | |
KR100608611B1 (ko) | 비아 홀을 이용한 웨이퍼 레벨 칩 스케일 패키지 및 그 제조방법 | |
US7417323B2 (en) | Neo-wafer device and method | |
US11616017B2 (en) | Integrated circuit package structure, integrated circuit package unit and associated packaging method | |
TWI254427B (en) | Chip scale package and method of assembling the same | |
US11824001B2 (en) | Integrated circuit package structure and integrated circuit package unit | |
KR20030073871A (ko) | 웨이퍼 레벨 플립-칩 패키지 및 그 어레이 패키지의 제조방법 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20071107 |
|
A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20081210 |