KR20030073871A - 웨이퍼 레벨 플립-칩 패키지 및 그 어레이 패키지의 제조방법 - Google Patents

웨이퍼 레벨 플립-칩 패키지 및 그 어레이 패키지의 제조방법 Download PDF

Info

Publication number
KR20030073871A
KR20030073871A KR1020020013625A KR20020013625A KR20030073871A KR 20030073871 A KR20030073871 A KR 20030073871A KR 1020020013625 A KR1020020013625 A KR 1020020013625A KR 20020013625 A KR20020013625 A KR 20020013625A KR 20030073871 A KR20030073871 A KR 20030073871A
Authority
KR
South Korea
Prior art keywords
wafer
integrated circuit
chip
circuit chip
package
Prior art date
Application number
KR1020020013625A
Other languages
English (en)
Other versions
KR100451511B1 (ko
Inventor
장채규
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR10-2002-0013625A priority Critical patent/KR100451511B1/ko
Publication of KR20030073871A publication Critical patent/KR20030073871A/ko
Application granted granted Critical
Publication of KR100451511B1 publication Critical patent/KR100451511B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/94—Batch processes at wafer-level, i.e. with connecting carried out on a wafer comprising a plurality of undiced individual devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0555—Shape
    • H01L2224/05552—Shape in top view
    • H01L2224/05554—Shape in top view being square
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L2224/13—Structure, shape, material or disposition of the bump connectors prior to the connecting process of an individual bump connector
    • H01L2224/13001—Core members of the bump connector
    • H01L2224/13099—Material
    • H01L2224/131—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof
    • H01L2224/13138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron [B], silicon [Si], germanium [Ge], arsenic [As], antimony [Sb], tellurium [Te] and polonium [Po], and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/13144—Gold [Au] as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48245—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic
    • H01L2224/48247—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being metallic connecting the wire to a bond pad of the item

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Wire Bonding (AREA)
  • Dicing (AREA)

Abstract

본 발명은 웨이퍼 상태에서 플립-칩 기술과 웨이퍼형 기판을 이용하여 웨이퍼 레벨 플립-칩 패키지를 제조하는 방법과 그를 이용하여 메모리 용량이 확장된 어레이 패키지를 제조하는 방법에 관한 것이다. 본 발명에 따르면, 다수의 집적회로 칩이 형성된 웨이퍼를 제공한 후, 칩 상부면에 형성된 칩 패드에 금 범프를 형성하고, 금 범프 양쪽의 칩 상부면에 접착제를 형성하며, 웨이퍼 상부면 전체에 웨이퍼형 기판을 접착하여 금 패드가 웨이퍼형 기판의 상부면에 형성된 본드 핑거와 볼 패드에 전기적으로 연결되도록 한 후, 웨이퍼와 웨이퍼형 기판 사이의 틈새로 언더필 물질을 채우고, 볼 패드에 솔더 볼을 형성하며, 웨이퍼를 각각의 칩 단위로 절단한다. 또한, 어레이 패키지를 제조하기 위하여, 이웃하는 두 개 이상의 칩에 형성된 본드 핑거를 금 와이어에 의하여 전기적으로 연결한 후, 금 와이어가 연결된 본드 핑거를 외부 환경으로부터 보호하기 위하여 인캡슐레이션 물질을 형성하고, 웨이퍼를 두 개 이상의 칩 단위로 절단한다.

Description

웨이퍼 레벨 플립-칩 패키지 및 그 어레이 패키지의 제조 방법 {METHODS FOR FABRICATING WAFER LEVEL FLIP-CHIP PACKAGE AND ARRAY PACKAGE THEREOF}
본 발명은 반도체 패키지의 제조 방법에 관한 것으로서, 보다 구체적으로는 웨이퍼 상태에서 플립-칩 기술과 웨이퍼형 기판을 이용하여 웨이퍼 레벨 플립-칩 패키지를 제조하는 방법과 그를 이용하여 메모리 용량이 확장된 어레이 패키지를 제조하는 방법에 관한 것이다.
반도체 산업에서 집적회로 칩에 대한 패키징(packaging) 기술은 지속적으로 발전을 거듭하고 있다. 예를 들어, 동일한 크기 및 기능을 가지는 여러개의 메모리 칩을 적층하여 메모리 용량을 증대시키거나, 다른 기능을 가지는 여러 유형의 집적회로 칩을 하나의 패키지에 조립하여 제품의 성능과 효율성을 극대화하고 있다. 잘알려진 바와 같이, 적층 패키지(stack package) 또는 멀티 칩 패키지(multichip package) 등이 그 예이다.
이 분야의 종래기술에 따르면, 적층 패키지 또는 멀티 칩 패키지는 여러개의 패키지를 하나로 적층하는 방식과 하나의 패키지 안에 여러개의 칩을 적층하는 방식이 대표적이다. 그러나, 이러한 종래의 적층 패키지 또는 멀티 칩 패키지는 리드 프레임(lead frame)을 이용하는 패키지로서, 패키지의 실장 면적이 넓고 높이가 높아 소형화, 박형화를 요구하는 시스템에 적용이 어렵다. 또한, 리드 프레임을 이용하기 때문에 고속 소자 제품에 부적합하며, 일반적으로 그 제조 공정이 매우 복잡하다.
따라서, 본 발명의 목적은 패키지의 실장 면적과 두께를 최소화하면서 고밀도, 고용량, 고속을 구현하고 제조 공정을 단순화할 수 있는 반도체 패키지의 제조 방법을 제공하기 위한 것이다.
도 1 내지 도 5는 본 발명의 실시예에 따른 웨이퍼 레벨 플립-칩 패키지의 제조 방법을 나타낸 도로서,
도 1은 웨이퍼를 개략적으로 도시한 평면도;
도 2a 및 도 2b는 범프 형성 단계 후의 집적회로 칩을 도시한 평면도 및 단면도;
도 3a 및 도 3b는 접착제 도포 단계 후의 집적회로 칩을 도시한 평면도 및 단면도;
도 4a 및 도 4b는 집적회로 칩과 웨이퍼형 기판의 접착 단계 후의 모습을 도시한 평면도 및 단면도;
도 5a 및 도 5b는 언더필 단계 및 볼 형성 단계 후의 웨이퍼 레벨 플립-칩 패키지를 도시한 평면도 및 단면도이다.
도 6 및 도 7은 본 발명의 다른 실시예에 따른 웨이퍼 레벨 플립-칩 어레이 패키지의 제조 방법을 나타낸 도로서,
도 6은 와이어 연결 단계 후의 어레이 패키지를 도시한 평면도;
도 7은 인캡슐레이션 단계 후의 어레이 패키지를 도시한 평면도이다.
<도면의 주요 부분에 대한 부호의 설명>
10: 웨이퍼11: 집적회로 칩
12: 스크라이브 영역13: 금 범프
14: 접착제20: 웨이퍼형 기판
21: 본드 핑거22: 볼 패드
23: 언더필 물질24: 솔더 볼
25: 금 와이어26: 인캡슐레이션 물질
30: 웨이퍼 레벨 플립-칩 패키지40: 웨이퍼 레벨 플립-칩 어레이 패키지
이러한 목적들을 달성하기 위하여, 본 발명은 웨이퍼 상태에서 플립-칩 기술과 웨이퍼형 기판을 이용하여 웨이퍼 레벨 플립-칩 패키지를 제조하는 방법과 그를 이용하여 메모리 용량이 확장된 어레이 패키지를 제조하는 방법을 제공한다.
본 발명에 따른 웨이퍼 레벨 플립-칩 패키지의 제조 방법은, 다수의 집적회로 칩이 형성된 웨이퍼를 제공하는 단계와, 집적회로 칩의 상부면에 형성된 칩 패드에 금 범프를 형성하는 단계와, 금 범프 양쪽의 집적회로 칩 상부면에 접착제를형성하는 단계와, 웨이퍼 상부면 전체에 웨이퍼형 기판을 접착하여 집적회로 칩의 금 패드가 웨이퍼형 기판의 상부면에 형성된 본드 핑거와 볼 패드에 전기적으로 연결되도록 하는 단계와, 웨이퍼와 웨이퍼형 기판 사이의 틈새로 언더필 물질을 채우는 단계와, 볼 패드에 솔더 볼을 형성하는 단계와, 웨이퍼를 각각의 집적회로 칩 단위로 절단하는 단계를 포함하여 구성된다.
또한, 본 발명에 따른 웨이퍼 레벨 플립-칩 어레이 패키지의 제조 방법은, 이웃하는 두 개 이상의 집적회로 칩에 형성된 본드 핑거를 금 와이어에 의하여 전기적으로 연결하는 단계와, 금 와이어가 연결된 본드 핑거를 외부 환경으로부터 보호하기 위하여 인캡슐레이션 물질을 형성하는 단계와, 웨이퍼를 두 개 이상의 집적회로 칩 단위로 절단하는 단계를 포함한다.
이하, 첨부 도면을 참조하여 본 발명의 바람직한 실시예를 보다 상세하게 설명하도록 한다. 첨부 도면에서 각 구성요소들은 도면의 명확한 이해를 돕기 위해 다소 과장되거나 개략적으로 도시되었으며 실제의 크기를 전적으로 반영하는 것은 아님을 밝혀둔다.
도 1 내지 도 5는 본 발명의 실시예에 따른 웨이퍼 레벨 플립-칩 패키지의 제조 방법을 나타낸 도면들이다.
도 1은 본 발명의 제조 방법에 사용되는 일반적인 웨이퍼(10)를 개략적으로 도시한 평면도이다. 도시된 바와 같이, 웨이퍼(10; wafer)는 수십 내지 수백개의 집적회로 칩(11; integrated circuit chip)이 형성되어 있고, 이웃하는 집적회로 칩(11)들은 각각 스크라이브 영역(12; scribe lane)으로 나뉘어진다.
이하의 설명에 사용될 도 2 내지 도 5는 한 개의 집적회로 칩(11)을 대상으로 도시하고 있으나, 실제로 본 발명의 제조 방법은 웨이퍼(10) 전체를 대상으로 동일하게 이루어진다.
도 2a 및 도 2b는 각각 범프 형성 단계 후의 집적회로 칩(11)을 도시한 평면도 및 단면도이다, 도 2a와 도 2b를 참조하면, 집적회로 칩(11)의 칩 패드(도시되지 않음)에는 금 범프(13; gold bump)가 형성된다. 금 범프(13)는 증착, 도금, 스텐실 프린팅(stencil printing), 스터드 범핑(stud bumping) 등 기존의 다양한 방법을 이용하여 형성할 수 있다. 또한, 금 범프의 경우가 바람직하지만, 다른 재질의 범프도 가능하다. 칩 패드가 집적회로 칩(11) 상부면의 중앙을 따라 배치되어 있으므로 금 범프(13)의 배치 또한 이를 따른다.
이어서, 도 3a와 도 3b에 도시된 바와 같이, 금 범프(13) 양쪽의 집적회로 칩(11) 상부면에 접착제(14; adhesive)를 형성한다. 도 3a 및 도 3b는 접착제 도포 단계 후의 집적회로 칩(11)을 도시한 평면도 및 단면도이다. 접착제(14)는 액상의 에폭시(epoxy)와 같은 접착물질을 도포한 후 경화시켜 형성한다. 이 때, 스텐실 프린팅 방법이 바람직하게 사용되며, 액상 접착물질을 도포하기 전에 웨이퍼 상부에 스텐실을 정렬하는 공정이 필요하다. 액상 접착물질은 소위 B-스테이지의 상태를 가지며, 액상 접착물질의 도포 단계 후 1차 경화 단계를 거치므로 이후 공정에서 웨이퍼를 취급하기가 용이하고 간편해진다.
계속해서, 도 4a와 도 4b에 도시된 바와 같이, 집적회로 칩(11)에 웨이퍼형 기판(20)을 접착한다. 도 4a 및 도 4b는 집적회로 칩(11)과 웨이퍼형 기판(20)의접착 단계 후의 모습을 도시한 평면도 및 단면도이다. 실제로 웨이퍼형 기판(20; wafer type substrate)은 웨이퍼와 동일한 크기의 기판으로서, 웨이퍼와 정렬된 후 웨이퍼 전체와 접착된다. 이 때, 접착제(14)는 2차 경화하는 것이 바람직하다. 웨이퍼형 기판(20)의 상부면에는 본드 핑거(21; bond finger)와 볼 패드(22; ball pad)가 형성되어 있으며, 하부면에는 금 범프(13)와 전기적으로 연결되는 소정의 패드(도시되지 않음)가, 내부에는 하부면 패드와 본드 핑거(21) 및 볼 패드(22)를 전기적으로 연결하는 소정의 회로 패턴(도시되지 않음)이 형성되어 있다. 본드 핑거(21)는 웨이퍼형 기판(20) 상부면의 양쪽 가장자리를 따라 배치되며, 볼 패드(22)는 상부면 중앙부에 볼 그리드 어레이(ball grid array) 형태로 배열된다.
그 다음, 도 5a와 도 5b에 도시된 바와 같이, 집적회로 칩(11)과 웨이퍼형 기판(20) 사이의 틈새로 언더필 물질(23)을 채운 후, 볼 패드(22)에 솔더 볼(24)을 형성한다. 도 5a 및 도 5b는 언더필 단계 및 볼 형성 단계 후의 웨이퍼 레벨 플립-칩 패키지(30)를 도시한 평면도 및 단면도이다. 언더필 물질(23; underfill material)은 금 범프(13)를 보호하고 집적회로 칩(11)의 상부면에 작용하는 응력을 완화시켜 준다. 언더필 물질(23)은 액상의 수지가 사용되며 모세관 현상에 의하여 집적회로 칩(11)과 기판(20) 사이의 틈새에 채워진 후 경화된다. 솔더 볼(24; solder ball)을 형성하는 단계는 잘 알려진 바와 같이 플럭스(flux) 도포 및 리플로우(reflow) 등의 단계를 포함할 수 있다.
이상과 같은 공정들을 거쳐 일단 웨이퍼(10) 상태에 있는 각각의 집적회로 칩(11)마다 패키지 형태를 구성한 후, 스크라이브 영역(12)을 따라 웨이퍼(10)를절단하여 각각의 집적회로 칩(11)으로 형성된 웨이퍼 레벨 플립-칩 패키지(30)의 제조를 완료한다.
본 발명에 의한 웨이퍼 레벨 플립-칩 패키지(30)는 어레이 패키지를 제조하는데 이용될 수 있다. 도 6 및 도 7은 본 발명의 다른 실시예에 따른 웨이퍼 레벨 플립-칩 어레이 패키지의 제조 방법을 나타내는 도면이다. 어레이 패키지를 제조하기 위해서는 전술한 실시예와 같이 각각의 집적회로 칩 단위로 웨이퍼를 절단하는 것이 아니라, 어레이 패키지를 구성하고자 하는 칩 단위로(본 실시예의 경우 두 개의 칩 단위로) 웨이퍼를 절단한다.
먼저, 도 6에 도시된 바와 같이, 이웃하는 두 개의 집적회로 칩에 형성된 웨이퍼 레벨 플립-칩 패키지(30)에 대하여 서로 인접한 본드 핑거(21)를 전기적으로 연결한다. 본드 핑거(21) 사이의 전기적 연결 방식은 금 와이어(25; gold wire)를 이용한 와이어 본딩(wire bonding) 방법이 바람직하다.
그리고, 도 7에 도시된 바와 같이, 인캡슐레이션 물질(26; encapsulation material)을 사용하여 금 와이어(25)가 연결된 본드 핑거(21)를 외부 환경으로부터 보호한다. 이후, 두 개의 집적회로 칩을 단위로 웨이퍼를 절단하여 웨이퍼 레벨 플립-칩 어레이 패키지(40)의 제조를 완료한다. 인캡슐레이션 물질(26)은 에폭시와 같은 수지가 사용될 수 있다.
이상 설명한 바와 같이, 본 발명의 제조 방법에 따르면, 집적회로 칩의 칩 패드에 직접 금 범프를 형성하고 그 상부에 배치되는 솔더 볼을 통하여 외부 전자기기에 실장될 수 있으므로, 즉 플립-칩 기술을 이용하므로, 패키지의 실장 면적과 두께가 최소화되며 고밀도, 고속을 구현할 수 있다. 또한, 기판에 형성되는 본드 핑거의 와이어 본딩을 통하여 이웃하는 패키지들끼리 간편하게 전기적 연결을 구현할 수 있으므로, 쉽게 메모리 용량을 확장할 수 있어 고용량의 패키지가 가능해진다. 또한, 웨이퍼 상태에서 웨이퍼형 기판을 사용하여 제조 공정이 이루어지기 때문에 제조 공정이 단순하다는 이점도 있다.
본 명세서와 도면에는 본 발명의 바람직한 실시예에 대하여 개시하였으며, 비록 특정 용어들이 사용되었으나, 이는 단지 본 발명의 기술 내용을 쉽게 설명하고 발명의 이해를 돕기 위한 일반적인 의미에서 사용된 것이지, 본 발명의 범위를 한정하고자 하는 것은 아니다. 여기에 개시된 실시예 외에도 본 발명의 기술적 사상에 바탕을 둔 다른 변형예들이 실시 가능하다는 것은 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 자명한 것이다.

Claims (2)

  1. 다수의 집적회로 칩이 형성된 웨이퍼를 제공하는 단계;
    상기 집적회로 칩의 상부면에 형성된 칩 패드에 금 범프를 형성하는 단계;
    상기 금 범프 양쪽의 집적회로 칩 상부면에 접착제를 형성하는 단계;
    상기 웨이퍼 상부면 전체에 웨이퍼형 기판을 접착하여 상기 집적회로 칩의 금 패드가 상기 웨이퍼형 기판의 상부면에 형성된 본드 핑거와 볼 패드에 전기적으로 연결되도록 하는 단계;
    상기 웨이퍼와 상기 웨이퍼형 기판 사이의 틈새로 언더필 물질을 채우는 단계;
    상기 볼 패드에 솔더 볼을 형성하는 단계;
    상기 웨이퍼를 각각의 집적회로 칩 단위로 절단하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 플립-칩 패키지의 제조 방법.
  2. 다수의 집적회로 칩이 형성된 웨이퍼를 제공하는 단계;
    상기 집적회로 칩의 상부면에 형성된 칩 패드에 금 범프를 형성하는 단계;
    상기 금 범프 양쪽의 집적회로 칩 상부면에 접착제를 형성하는 단계;
    상기 웨이퍼 상부면 전체에 웨이퍼형 기판을 접착하여 상기 집적회로 칩의 금 패드가 상기 웨이퍼형 기판의 상부면에 형성된 본드 핑거와 볼 패드에 전기적으로 연결되도록 하는 단계;
    상기 웨이퍼와 상기 웨이퍼형 기판 사이의 틈새로 언더필 물질을 채우는 단계;
    상기 볼 패드에 솔더 볼을 형성하는 단계;
    이웃하는 두 개 이상의 상기 집적회로 칩에 형성된 상기 본드 핑거를 금 와이어에 의하여 전기적으로 연결하는 단계;
    상기 금 와이어가 연결된 본드 핑거를 외부 환경으로부터 보호하기 위하여 인캡슐레이션 물질을 형성하는 단계;
    상기 웨이퍼를 두 개 이상의 집적회로 칩 단위로 절단하는 단계를 포함하는 것을 특징으로 하는 웨이퍼 레벨 플립-칩 어레이 패키지의 제조 방법.
KR10-2002-0013625A 2002-03-13 2002-03-13 웨이퍼 레벨 플립-칩 어레이 패키지의 제조 방법 KR100451511B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR10-2002-0013625A KR100451511B1 (ko) 2002-03-13 2002-03-13 웨이퍼 레벨 플립-칩 어레이 패키지의 제조 방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2002-0013625A KR100451511B1 (ko) 2002-03-13 2002-03-13 웨이퍼 레벨 플립-칩 어레이 패키지의 제조 방법

Publications (2)

Publication Number Publication Date
KR20030073871A true KR20030073871A (ko) 2003-09-19
KR100451511B1 KR100451511B1 (ko) 2004-10-06

Family

ID=32224663

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2002-0013625A KR100451511B1 (ko) 2002-03-13 2002-03-13 웨이퍼 레벨 플립-칩 어레이 패키지의 제조 방법

Country Status (1)

Country Link
KR (1) KR100451511B1 (ko)

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100379087B1 (ko) * 1998-08-31 2003-07-16 앰코 테크놀로지 코리아 주식회사 반도체패키지제조방법
KR20010003456A (ko) * 1999-06-23 2001-01-15 김영환 웨이퍼 레벨 패키지 및 그의 제조방법
KR100318293B1 (ko) * 1999-11-02 2001-12-24 김 무 플립칩 반도체패키지 및 그 제조방법
JP4480108B2 (ja) * 2000-06-02 2010-06-16 大日本印刷株式会社 半導体装置の作製方法

Also Published As

Publication number Publication date
KR100451511B1 (ko) 2004-10-06

Similar Documents

Publication Publication Date Title
US9293449B2 (en) Methods and apparatus for package on package devices with reversed stud bump through via interconnections
US6989285B2 (en) Method of fabrication of stacked semiconductor devices
US6337227B1 (en) Method of fabrication of stacked semiconductor devices
US8502352B2 (en) Semiconductor device with conductive vias between saw streets
US8076770B2 (en) Semiconductor device including a first land on the wiring substrate and a second land on the sealing portion
US8619431B2 (en) Three-dimensional system-in-package package-on-package structure
US6528393B2 (en) Method of making a semiconductor package by dicing a wafer from the backside surface thereof
US6969906B2 (en) Multi-chip package and method for manufacturing the same
US10074628B2 (en) System-in-package and fabrication method thereof
US20080237833A1 (en) Multi-chip semiconductor package structure
TWI622153B (zh) 系統級封裝及用於製造系統級封裝的方法
JP2003273279A (ja) 半導体装置およびその製造方法
US11670600B2 (en) Panel level metal wall grids array for integrated circuit packaging
CN216980539U (zh) 一种扇出封装结构及芯片封装体
US20080237831A1 (en) Multi-chip semiconductor package structure
US11616017B2 (en) Integrated circuit package structure, integrated circuit package unit and associated packaging method
KR100451511B1 (ko) 웨이퍼 레벨 플립-칩 어레이 패키지의 제조 방법
KR100443516B1 (ko) 적층 패키지 및 그 제조 방법
KR20090036948A (ko) Ｂｇａ 패키지 및 그의 제조 방법
US20080237832A1 (en) Multi-chip semiconductor package structure
KR100600214B1 (ko) 반도체패키지 및 그 제조 방법
US20210111110A1 (en) Semiconductor device package
KR20080021992A (ko) 메탈 패턴된 연결필름을 구비한 반도체 패키지 및 그제조방법
KR20060039272A (ko) 반도체 장치 및 그 제조방법
JP2009123923A (ja) 半導体装置及びその製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20100825

Year of fee payment: 7

LAPS Lapse due to unpaid annual fee