CN104795368B - 半导体封装结构及半导体工艺 - Google Patents

半导体封装结构及半导体工艺 Download PDF

Info

Publication number
CN104795368B
CN104795368B CN201410023131.1A CN201410023131A CN104795368B CN 104795368 B CN104795368 B CN 104795368B CN 201410023131 A CN201410023131 A CN 201410023131A CN 104795368 B CN104795368 B CN 104795368B
Authority
CN
China
Prior art keywords
substrate
film
adhesive film
conductive pad
nude film
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201410023131.1A
Other languages
English (en)
Other versions
CN104795368A (zh
Inventor
王维仁
张维刚
庄翊钧
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Advanced Semiconductor Engineering Inc
Original Assignee
Advanced Semiconductor Engineering Inc
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Advanced Semiconductor Engineering Inc filed Critical Advanced Semiconductor Engineering Inc
Priority to CN201410023131.1A priority Critical patent/CN104795368B/zh
Publication of CN104795368A publication Critical patent/CN104795368A/zh
Application granted granted Critical
Publication of CN104795368B publication Critical patent/CN104795368B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H01L2924/1533—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate
    • H01L2924/15331—Connection portion the connection portion being formed on the die mounting surface of the substrate the connection portion being formed both on the die mounting surface of the substrate and outside the die mounting surface of the substrate being a ball array, e.g. BGA

Abstract

本发明涉及一种半导体封装结构及半导体工艺。所述半导体封装结构包括第一衬底、第二衬底、裸片、多个内连接元件、粘性膜及包覆材料。所述裸片电连接到所述第一衬底。所述内连接元件连接所述第一衬底及所述第二衬底。所述粘性膜粘合所述第二衬底及所述裸片，其中所述粘性膜是由片状膜所形成。所述包覆材料位于所述第一衬底的上表面及所述第二衬底的下表面之间，以包覆所述裸片、所述粘性膜及所述内连接元件。

Description

半导体封装结构及半导体工艺
技术领域
本发明涉及一种半导体封装结构及半导体工艺。详言之，本发明涉及一种堆叠半导体封装结构及其半导体工艺。
背景技术
常规堆叠半导体封装结构的制造方法如下，首先，将裸片接合到下衬底的上表面上。接着，置放上衬底，所述上衬底具有多个焊球(Solder Ball)以电连接到所述下衬底的上表面。之后再进行封模工艺，以形成封胶材料于所述上下衬底之间。然而，此种方式中需利用所述焊球做为上下衬底之间的高度控制，所以所述焊球需使用铜核锡球，以防止所述焊球为锡球时会因融锡而无支撑力导致塌陷。然而，所述铜核锡球的成本较锡球高，导致封装成本也随之提高。
发明内容
本揭露的一方面涉及一种半导体封装结构。在一实施例中，所述半导体封装结构包括第一衬底、第二衬底、裸片、多个内连接元件、粘性膜及包覆材料。所述第一衬底具有上表面及多个第一衬底上导电垫。所述第二衬底具有下表面及多个第二衬底下导电垫，其中所述第一衬底的上表面是面对所述第二衬底的下表面。所述裸片电连接到所述第一衬底的上表面。所述内连接元件连接所述第一衬底上导电垫及所述第二衬底下导电垫。所述粘性膜粘合所述第二衬底的下表面及所述裸片，其中所述粘性膜是由片状体所形成。所述包覆材料位于所述第一衬底的上表面及所述第二衬底的下表面之间，且包覆所述裸片、所述粘性膜及所述内连接元件。
本揭露的另一方面涉及一种半导体工艺。在一实施例中，所述半导体工艺包括以下步骤：(a)将裸片的主动面电连接到第一衬底的上表面，其中所述第一衬底进一步具有多个第一衬底上导电垫，显露于所述第一衬底的上表面；(b)贴附片状粘性膜于所述裸片的背面上；(c)提供第二衬底，其中所述第二衬底具有下表面、多个第二衬底下导电垫及多个内连接元件，所述第二衬底下导电垫是显露于所述第二衬底的下表面，所述内连接元件是位于所述第二衬底下导电垫上；(d)压合所述第二衬底于所述粘性膜上，使得所述第二衬底的下表面粘附于所述粘性膜上，且所述内连接元件接触所述第一衬底上导电垫；(e)进行回焊步骤，使得所述内连接元件熔融而连接到所述第一衬底上导电垫；及(f)施加包覆材料于所述第一衬底的上表面及所述第二衬底的下表面之间，以包覆所述裸片、所述粘性膜及所述内连接元件。
在本实施例中，由于所述粘性膜在烘烤后即可使所述第一衬底及所述第二衬底间固定于预定的距离，因此，每一所述内连接元件可使用整颗锡球，而不需使用铜核锡球做为上下衬底之间的高度控制。因此本发明的封装成本较低。
附图说明
图1显示本发明半导体封装结构的一实施例的剖视示意图。
图1A显示本发明半导体封装结构的另一实施例的剖视示意图。
图1B显示本发明半导体封装结构的另一实施例的剖视示意图。
图1C显示本发明半导体封装结构的另一实施例的剖视示意图。
图2到图9显示本发明半导体工艺的一实施例的示意图。
图10到图12显示本发明半导体工艺的另一实施例的示意图。
具体实施方式
参考图1，显示本发明半导体封装结构的一实施例的剖视示意图。所述半导体封装结构1包括第一衬底10、第二衬底12、裸片14、粘性膜15、多个内连接元件16、包覆材料18及多个下焊球20。
所述第一衬底10具有上表面101、下表面102、多个第一衬底上导电垫103及多个第一衬底下导电垫104。在本实施例中，所述第一衬底10是封装衬底，所述第一衬底下导电垫104显露于所述第一衬底10的下表面102，且所述第一衬底上导电垫103显露于所述第一衬底10的上表面101。所述第一衬底下导电垫104是电连接到所述第一衬底上导电垫103。
在本实施例中，所述第一衬底10进一步具有第一上电介质层105及第一下电介质层106。所述第一衬底10的上表面101部分覆盖所述第一上电介质层105，且所述第一衬底10的下表面102部分覆盖所述第一下电介质层106。所述第一衬底上导电垫103显露于所述第一上电介质层105，且所述第一衬底下导电垫104显露于所述第一下电介质层106。此时，所述第一上电介质层105的顶面可视为所述第一衬底10的上表面，且所述第一下电介质层106底面可视为所述第一衬底10的下表面。优选地，所述第一上电介质层105及所述第一下电介质层106是防焊层(Solder Mask)。
所述第二衬底12具有上表面121、下表面122、多个第二衬底上导电垫123及多个第二衬底下导电垫124。所述第一衬底10的上表面101是面对所述第二衬底12的下表面122。在本实施例中，所述第二衬底12是封装衬底或中介板(Interposer)，所述第二衬底上导电垫123显露于所述第二衬底12的上表面121，且所述第二衬底下导电垫124显露于所述第二衬底12的下表面122。所述第二衬底上导电垫123是电连接到所述第二衬底下导电垫124。
在本实施例中，所述第二衬底12进一步具有第二上电介质层126及第二下电介质层127。所述第二衬底12的上表面121部分覆盖所述第二上电介质层126，且所述第二衬底12的下表面122部分覆盖所述第二下电介质层127。所述第二衬底上导电垫123显露于所述第二上电介质层126，且所述第二衬底下导电垫124显露于所述第二下电介质层127。此时，所述第二上电介质层126的顶面可视为所述第二衬底12的上表面，且所述第二下电介质层127的底面可视为所述第二衬底12的下表面。优选地，所述第二上电介质层126及所述第二下电介质层127是防焊层。
所述裸片14是电连接到所述第一衬底10的上表面101。在本实施例中，所述裸片14是以倒装接合方式附着到所述第一衬底10的上表面101。即，所述裸片14具有主动面141及背面142。所述裸片14是利用所述主动面141电连接到所述第一衬底10的上表面101，且所述背面142是朝上。
所述粘性膜15粘合所述第二衬底12的下表面122(或所述第二下电介质层127)及所述裸片14的背面142，其中所述粘性膜15是由片状体所形成。即，所述粘性膜15并非由液态粘胶所固化而成。所述粘性膜15是整片贴附于所述裸片14的背面142上。所述粘性膜15的外围表面是由刀具切割而成，且所述粘性膜15的外围表面与所述裸片14的外围表面齐平。在本实施例中，所述粘性膜15全部接触所述第二下电介质层127。所述粘性膜15是热固性材质，例如：裸片贴合膜(Die Attach Film,DAF)、导线上膜(Film Over Wire,FOW)或非导电膜(Non Conductive Film,NCF)。
在本实施例中，所述粘性膜15包含基于环氧基的聚合物(Epoxy-based polymer)及填充粒子(Filler)(例如：SiOx)。所述基于环氧基的聚合物的功用是提供粘性，以利接合所述第二衬底12的下表面122(或所述第二下电介质层127)及所述裸片14的背面142。所述填充粒子的功用有二：一为提供所述粘性膜15一定程度的机械强度，二则在于中和所述粘性膜15的热膨胀系数(CTE)，使其介于所述基于环氧基的聚合物与硅(Silicon)之间，以避免热膨胀系数不匹配(CTE mismatch)造成的可靠度问题(例如：所述粘性膜15与所述第二衬底12或所述裸片14间产生脱层)。所述填充粒子占所述粘性膜15重量百分比优选为介于40%～65%间。在本实施例中，为利后续所述第二衬底12接合工艺时得以有效控制所述第一衬底10与所述第二衬底12间的容置空间，以避免所述内连接元件16间产生桥接(Bridge)，所述粘性膜15需有一定机械强度，所述粘性膜15的厚度需至少为20μm，所述粘性膜15中的填充粒子的尺寸优选为粒径0.5μm以下。要注意的是，在相同填充粒子的比例的情况下，填充粒子的尺寸越小，则其刚性模数(modulus)越高。
所述内连接元件16连接所述第一衬底上导电垫103及所述第二衬底下导电垫124。在本实施例中，每一所述内连接元件16是焊球。所述内连接元件16主要是用以电连接所述第一衬底上导电垫103及所述第二衬底下导电垫124。由于所述粘性膜15粘合所述第二衬底12的下表面122(或所述第二下电介质层127)及所述裸片14的背面142，所述粘性膜15在烘烤后即可使所述第一衬底10及所述第二衬底12间固定于预定的距离，因此，每一所述内连接元件16可使用整颗锡球，而不需使用铜核锡球做为上下衬底之间的高度控制。换言之，每一所述内连接元件16具有中心部及外围部，所述外围部接触所述包覆材料18，且所述中心部的材质与所述外围部的材质相同，皆为锡。因此本发明的封装成本较低。
所述包覆材料18位于所述第一衬底10的上表面101及所述第二衬底12的下表面122之间，且包覆所述裸片14、所述粘性膜15及所述内连接元件16。
所述下焊球20是位于所述第一衬底下导电垫104上，用以电连接到外部元件。
参考图1A，显示本发明半导体封装结构的另一实施例的剖视示意图。本实施例的半导体封装结构1a与图1所示的半导体封装结构1大致相同，其不同处如下所述。在本实施例的所述半导体封装结构1a中，所述第二衬底12不具有所述第二上电介质层126及所述第二下电介质层127。因此，所述粘性膜15直接粘合到所述第二衬底12的下表面122。
参考图1B，显示本发明半导体封装结构的另一实施例的剖视示意图。本实施例的半导体封装结构1b与图1所示的半导体封装结构1大致相同，其不同处如下所述。在本实施例的所述半导体封装结构1b中，所述粘性膜15的尺寸小于所述裸片14的尺寸。即，所述粘性膜15的外围表面不与所述裸片14的外围表面齐平，其可以依实际需要做调整。
参考图1C，显示本发明半导体封装结构的另一实施例的剖视示意图。本实施例的半导体封装结构1c与图1所示的半导体封装结构1大致相同，其不同处如下所述。在本实施例的所述半导体封装结构1c中，所述粘性膜15是一个三层结构的双面胶，其包括中间层151、上层152及下层153，其中所述中间层151(例如：纸、布或塑料薄膜)不具粘性而是用以提供机械强度。所述上层152位于所述中间层151上表面，其用以提供粘性。所述下层153位于所述中间层151下表面，其用以提供粘性。
参考图2到图9，显示本发明半导体工艺的一实施例的示意图。参考图2，提供所述裸片14及所述第一衬底10。所述第一衬底10具有上表面101、下表面102、多个第一衬底上导电垫103及多个第一衬底下导电垫104。在本实施例中，所述第一衬底10是封装衬底，所述第一衬底下导电垫104显露于所述第一衬底10的下表面102，且所述第一衬底上导电垫103显露于所述第一衬底10的上表面101。所述第一衬底下导电垫104是电连接到所述第一衬底上导电垫103。
在本实施例中，所述第一衬底10进一步具有第一上电介质层105及第一下电介质层106。所述第一衬底10的上表面101部分覆盖所述第一上电介质层105，且所述第一衬底10的下表面102部分覆盖所述第一下电介质层106。所述第一衬底上导电垫103显露于所述第一上电介质层105，且所述第一衬底下导电垫104显露于所述第一下电介质层106。此时，所述第一上电介质层105的顶面可视为所述第一衬底10的上表面，且所述第一下电介质层106底面可视为所述第一衬底10的下表面。优选地，所述第一上电介质层105及所述第一下电介质层106是防焊层。
接着，将所述裸片14电连接到所述第一衬底10的上表面101。在本实施例中，所述裸片14是以倒装接合方式附着到所述第一衬底10的上表面101。即，所述裸片14具有主动面141及背面142。所述裸片14是利用所述主动面141电连接到所述第一衬底10的上表面101，且所述背面142是朝上。
接着，贴附片状粘性膜15(图6)于所述裸片14的所述背面142上。在本实施例中，贴附所述片状粘性膜15(图6)的方式如下。
参考图3，置放模具22于所述第一衬底10的上表面101(或所述第一上电介质层105)上，其中所述模具22围绕所述裸片14，且所述模具22的顶面221与所述裸片14的所述背面142大致上共平面。
参考图4，贴附片状粘性膜15于所述模具22的顶面221与所述裸片14的背面142。所述粘性膜15是片状体。即，所述粘性膜15并非液态粘胶。所述粘性膜15是整片贴附于所述模具22的顶面221所述裸片14的背面142上。在本实施例中，所述粘性膜15是热固性材质，例如：裸片贴合膜(DAF)、导线上膜(FOW)或非导电膜(NCF)。此时，加热所述片状粘性膜15到70℃，使得所述片状粘性膜15粘附于所述裸片14的背面142。
参考图5，利用刀具24沿着所述裸片14的外缘切割所述片状粘性膜15。要注意的是，如要制成图1B的半导体封装结构1b，则所述刀具24需沿着所述裸片14的外缘内侧切割所述片状粘性膜15。
参考图6，移除所述模具22及位于所述模具22上的粘性膜15，使得留在所述裸片14上的所述粘性膜15的外围表面与所述裸片14的外围表面齐平。
参考图7，提供所述第二衬底12。所述第二衬底12具有上表面121、下表面122、多个第二衬底上导电垫123、多个第二衬底下导电垫124及多个内连接元件16。在本实施例中，所述第二衬底12是封装衬底或中介板，所述第二衬底上导电垫123显露于所述第二衬底12的上表面121，且所述第二衬底下导电垫124显露于所述第二衬底12的下表面122。所述第二衬底上导电垫123是电连接到所述第二衬底下导电垫124。
在本实施例中，所述第二衬底12进一步具有第二上电介质层126及第二下电介质层127。所述第二衬底12的上表面121部分覆盖所述第二上电介质层126，且所述第二衬底12的下表面122部分覆盖所述第二下电介质层127。所述第二衬底上导电垫123显露于所述第二上电介质层126，且所述第二衬底下导电垫124显露于所述第二下电介质层127。此时，所述第二上电介质层126的顶面可视为所述第二衬底12的上表面，且所述第二下电介质层127的底面可视为所述第二衬底12的下表面。优选地，所述第二上电介质层126及所述第二下电介质层127是防焊层。
所述内连接元件16是位于所述第二衬底下导电垫124。在本实施例中，每一所述内连接元件16是焊球。在本实施例中，每一所述内连接元件16可使用整颗锡球，而不需使用铜核锡球作为上下衬底之间的高度控制。
接着，利用热压吸头(TC Bonding Head)26吸取所述第二衬底12的上表面121，使得所述第二衬底12的下表面122是面对所述第一衬底10的上表面101。接着，施加下压力于所述热压吸头26以将所述第二衬底12压向所述第一衬底10。在本实施例中，所述下压力是50牛顿，且同时加热到120℃。即，此压合步骤是热压合。优选地，可先将所述内连接元件16沾上助焊剂(Flux)再进行下压。此时，所述第二衬底12被压合于所述粘性膜15上，使得所述第二衬底12的下表面121(或所述第二下电介质层127的底面)粘附于所述粘性膜15上，且所述内连接元件16接触所述第一衬底10的上导电垫103。此压合步骤可使所述第二衬底12整体的高度会较为平均，如此对于后段工艺(例如：灌模(Molding))可提高其良率。
参考图8，将所述压合后的第一衬底10及第二衬底12置放于压力炉(PressureOven)(图中未示)中，以利用空气加压且同时加热。在本实施例中，施加的压力为7kgf/cm2，且加热到140℃。施加压力的目的是消除所述粘性膜15贴合时所形成的孔洞，且加热的目的是固化所述粘性膜15。要注意的是，不同材质的所述粘性膜15所施加的压力及加热的温度会不同。
接着，进行回焊步骤，使得所述内连接元件16熔融而连接到所述第一衬底10上导电垫103。由于所述粘性膜15已固化，而可使所述第一衬底10及所述第二衬底12间固定于预定的距离，因此，每一所述内连接元件16可使用整颗锡球，而不需使用铜核锡球做为上下衬底之间的高度控制。因此本发明的封装成本较低。
参考图9，施加包覆材料18于所述第一衬底10的上表面101(或所述第一上电介质层105)及所述第二衬底12的下表面122(或所述第二下电介质层127)之间，以包覆所述裸片14、所述粘性膜15及所述内连接元件16。接着，形成多个下焊球20于所述第一衬底10下导电垫104上。
接着，进行切割，以形成多个如图1所示的半导体封装结构1。在切割过程时，所述第二衬底12利用所述内连接元件16紧密附着到所述第一衬底10上，因此切割时不会发生因产生应力造成所述第二衬底12剥离的问题。
参考图10到图12，显示本发明半导体工艺的另一实施例的示意图。本实施例的制造方法与图2到图9的制造方法大致相同，其不同处仅在于，所述粘性膜15的贴附方式不同。在本实施例中，“前段”工艺与图2的制造方法相同。本实施例的制造方法是接续图2的步骤。
参考图10，提供成卷的片状粘性膜15。接着，将所述成卷的片状粘性膜15的前端贴于所述裸片14的背面142的一端。优选地，所述粘性膜15的前端的侧面与所述裸片14的背面142的所述端的侧面齐平。接着，相对移动所述成卷的片状粘性膜15与所述裸片14，而渐渐解卷所述成卷的片状粘性膜15，使得整个所述裸片14的背面142渐渐贴附所述片状粘性膜15。上述相对移动的方式有二种：第一种方式是所述裸片14固定不动，而移动所述成卷的片状粘性膜15；第二种方式是所述成卷的片状粘性膜15固定不动，而移动所述裸片14。此时，加热位于所述裸片14上的所述片状粘性膜15到70℃，使得所述片状粘性膜15粘附于所述裸片14的背面142。
参考图11，利用刀具28于所述裸片14的背面142的另一端切断所述片状粘性膜15，使得留在所述裸片14上的所述粘性膜15的外围表面与所述裸片14的外围表面齐平。
参考图12，移开所述成卷的片状粘性膜15。请注意，此图12与图6完全相同。接着，进行如图7到图9的步骤，以形成多个如图1所示的半导体封装结构1。
惟上述实施例仅为说明本发明的原理及其功效，而非用以限制本发明。因此，习于此技术的人士对上述实施例进行修改及变化仍不脱本发明的精神。本发明的权利范围应如后述的权利要求书所列。

Claims (19)

1.一种半导体封装结构，其包括：
第一衬底，其具有上表面及多个第一衬底上导电垫；
第二衬底，其具有下表面及多个第二衬底下导电垫，其中所述第一衬底的上表面是面对所述第二衬底的下表面；
裸片，其电连接到所述第一衬底的上表面；
多个内连接元件，其连接所述第一衬底上导电垫及所述第二衬底下导电垫；
粘性膜，其粘合所述第二衬底及所述裸片，其中所述粘性膜是由片状体所形成，且包含SiOx填充粒子；及
包覆材料，其位于所述第一衬底的上表面及所述第二衬底的下表面之间，且包覆所述裸片、所述粘性膜及所述内连接元件。
2.根据权利要求1所述的半导体封装结构，其中所述第一衬底进一步具有下表面及多个第一衬底下导电垫，所述第一衬底下导电垫显露于所述第一衬底下表面，且所述第一衬底上导电垫显露于所述第一衬底上表面；所述第二衬底进一步具有上表面及多个第二衬底上导电垫，所述第二衬底上导电垫显露于所述第二衬底上表面，且所述第二衬底下导电垫显露于所述第二衬底下表面。
3.根据权利要求1所述的半导体封装结构，其中每一所述内连接元件是焊球，其具有中心部及外围部，所述外围部接触所述包覆材料，且所述中心部的材质与所述外围部的材质相同。
4.根据权利要求1所述的半导体封装结构，其中所述第二衬底进一步具有第二下电介质层，所述第二衬底的下表面部分覆盖所述第二下电介质层，其中所述粘性膜全部接触所述第二下电介质层。
5.根据权利要求1所述的半导体封装结构，其中所述粘性膜是热固性材质。
6.根据权利要求1所述的半导体封装结构，其中所述粘性膜是整片贴附于所述裸片的表面上。
7.根据权利要求1所述的半导体封装结构，其中所述粘性膜是裸片贴合膜DAF、导线上膜FOW或非导电膜NCF。
8.根据权利要求1所述的半导体封装结构，其中所述粘性膜的外围表面与所述裸片的外围表面齐平。
9.根据权利要求1所述的半导体封装结构，其中所述粘性膜的外围表面是由刀具切割而成。
10.根据权利要求1所述的半导体封装结构，其中所述填充粒子的尺寸为粒径0.5μm以下。
11.一种半导体工艺，其包括以下步骤：
(a)将裸片的主动面电连接到第一衬底的上表面，其中所述第一衬底进一步具有多个第一衬底上导电垫，显露于所述第一衬底的上表面；
(b)将片状粘性膜贴附于所述裸片的背面上，所述粘性膜包含SiOx填充粒子；
(c)提供第二衬底，其中所述第二衬底具有下表面、多个第二衬底下导电垫及多个内连接元件，所述第二衬底下导电垫是显露于所述第二衬底的下表面，所述内连接元件是位于所述第二衬底下导电垫上；
(d)将所述第二衬底压合于所述粘性膜上，使得所述第二衬底的下表面粘附于所述粘性膜上，且所述内连接元件接触所述第一衬底上导电垫；
(e)进行回焊步骤，使得所述内连接元件熔融而连接到所述第一衬底上导电垫；及
(f)将包覆材料施加于所述第一衬底的上表面及所述第二衬底的下表面之间，以包覆所述裸片、所述粘性膜及所述内连接元件。
12.根据权利要求11所述的半导体工艺，其中所述步骤(b)包括：
(b1)将模具置放于所述第一衬底的上表面，其中所述模具围绕所述裸片，且所述模具的顶面与所述裸片的背面大致上共平面；
(b2)将所述片状粘性膜贴附于所述模具的顶面与所述裸片的背面；
(b3)沿着所述裸片的外缘切割所述片状粘性膜；及
(b4)移除所述模具及位于所述模具上的粘性膜。
13.根据权利要求12所述的半导体工艺，其中所述步骤(b2)进一步包括加热所述片状粘性膜的步骤。
14.根据权利要求11所述的半导体工艺，其中所述步骤(b)包括：
(b1)提供成卷的片状粘性膜；
(b2)将所述成卷的片状粘性膜的前端贴于所述裸片的背面的一端；
(b3)相对移动所述成卷的片状粘性膜与所述裸片，使得整个所述裸片的背面贴附所述片状粘性膜；及
(b4)于所述裸片的背面的另一端切断所述片状粘性膜。
15.根据权利要求14所述的半导体工艺，其中所述步骤(b2)进一步包括加热位于所述裸片上的所述片状粘性膜的步骤。
16.根据权利要求11所述的半导体工艺，其中在所述步骤(b)中，所述粘性膜是裸片贴合膜DAF、导线上膜FOW或非导电膜NCF。
17.根据权利要求11所述的半导体工艺，其中所述步骤(d)的压合是热压合。
18.根据权利要求11所述的半导体工艺，其中所述步骤(d)之后进一步包括将所述压合后的第一衬底及第二衬底置放于压力炉中，以利用空气加压且同时加热。
19.根据权利要求11所述的半导体工艺，其中在步骤(a)中，所述第一衬底进一步具有下表面及多个第一衬底下导电垫，所述第一衬底下导电垫显露于所述第一衬底下表面；步骤(f)之后进一步包括：
(g)于所述第一衬底下导电垫上形成多个下焊球；及
(h)进行切割，以形成多个半导体封装结构。
CN201410023131.1A 2014-01-17 2014-01-17 半导体封装结构及半导体工艺 Active CN104795368B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410023131.1A CN104795368B (zh) 2014-01-17 2014-01-17 半导体封装结构及半导体工艺

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410023131.1A CN104795368B (zh) 2014-01-17 2014-01-17 半导体封装结构及半导体工艺

Publications (2)

Publication Number Publication Date
CN104795368A CN104795368A (zh) 2015-07-22
CN104795368B true CN104795368B (zh) 2017-10-20

Family

ID=53560077

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410023131.1A Active CN104795368B (zh) 2014-01-17 2014-01-17 半导体封装结构及半导体工艺

Country Status (1)

Country Link
CN (1) CN104795368B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1416594A (zh) * 2000-03-09 2003-05-07 爱特梅尔股份有限公司 以晶片级形成堆积管芯集成电路芯片封装件的方法
CN1452245A (zh) * 2002-04-19 2003-10-29 富士通株式会社 半导体器件及其制造方法
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
CN101120445A (zh) * 2005-12-14 2008-02-06 新光电气工业株式会社 芯片内置基板和芯片内置基板的制造方法

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20120089150A (ko) * 2011-02-01 2012-08-09 삼성전자주식회사 패키지 온 패키지

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1416594A (zh) * 2000-03-09 2003-05-07 爱特梅尔股份有限公司 以晶片级形成堆积管芯集成电路芯片封装件的方法
CN1452245A (zh) * 2002-04-19 2003-10-29 富士通株式会社 半导体器件及其制造方法
US7196427B2 (en) * 2005-04-18 2007-03-27 Freescale Semiconductor, Inc. Structure having an integrated circuit on another integrated circuit with an intervening bent adhesive element
CN101120445A (zh) * 2005-12-14 2008-02-06 新光电气工业株式会社 芯片内置基板和芯片内置基板的制造方法

Also Published As

Publication number Publication date
CN104795368A (zh) 2015-07-22

Similar Documents

Publication Publication Date Title
CN104241215B (zh) 半导体封装结构及半导体工艺
CN102215639A (zh) 半导体芯片内置配线基板及其制造方法
JPWO2013137356A1 (ja) 半導体発光装置及びその製造方法
JP2022009941A (ja) 電子部品装置の製造方法及び電子部品装置
WO2010070806A1 (ja) 半導体装置とフリップチップ実装方法およびフリップチップ実装装置
JP2006005333A (ja) 積層型電子部品とその製造方法
CN105895539B (zh) 芯片倒装封装中间结构和倒装封装结构及倒装封装方法
CN105336632A (zh) 用于将芯片连接到载体的分批工艺
JP2011243725A (ja) 半導体装置の製造方法
JP4203031B2 (ja) 積層型電子部品の製造方法
JP2010263199A (ja) 半導体装置の製造方法および半導体装置
JP5459108B2 (ja) 部品内蔵配線基板
JP4594777B2 (ja) 積層型電子部品の製造方法
CN101853835A (zh) 倒装芯片封装及其制造方法
KR100804856B1 (ko) 반도체 장치의 제조 방법
CN100440464C (zh) 层叠型半导体器件以及层叠型电子部件的制造方法
CN104795368B (zh) 半导体封装结构及半导体工艺
CN102194707B (zh) 制造半导体结构的方法
CN107481988A (zh) 一种未使用导电胶的覆晶芯片封装产品及其制作工艺
JP2018525815A (ja) 不定形有機シリコン樹脂光変換体でｌｅｄを貼り合せてパッケージするプロセス方法
JP6116416B2 (ja) パワーモジュールの製造方法
JP2011049298A (ja) 半導体装置の製造方法
CN103681455A (zh) 管芯底部填充结构和方法
CN104425395A (zh) 半导体封装件及其制造方法
JP5720748B2 (ja) 半導体チップの製造方法

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
EXSB Decision made by sipo to initiate substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant