CN101853835A - 倒装芯片封装及其制造方法 - Google Patents
倒装芯片封装及其制造方法 Download PDFInfo
- Publication number
- CN101853835A CN101853835A CN 200910130571 CN200910130571A CN101853835A CN 101853835 A CN101853835 A CN 101853835A CN 200910130571 CN200910130571 CN 200910130571 CN 200910130571 A CN200910130571 A CN 200910130571A CN 101853835 A CN101853835 A CN 101853835A
- Authority
- CN
- China
- Prior art keywords
- chip
- connection pads
- flip
- insulating barrier
- fluting
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 17
- 230000004888 barrier function Effects 0.000 claims description 47
- 239000000758 substrate Substances 0.000 claims description 36
- 238000000034 method Methods 0.000 claims description 21
- 239000000084 colloidal system Substances 0.000 claims description 13
- 238000012856 packing Methods 0.000 claims description 12
- 238000000059 patterning Methods 0.000 claims description 7
- 230000015572 biosynthetic process Effects 0.000 claims description 3
- 238000003825 pressing Methods 0.000 claims description 2
- 239000010410 layer Substances 0.000 description 22
- 239000000463 material Substances 0.000 description 12
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 239000011248 coating agent Substances 0.000 description 3
- 239000011241 protective layer Substances 0.000 description 3
- 230000035882 stress Effects 0.000 description 3
- 239000011889 copper foil Substances 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 239000003292 glue Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 238000004806 packaging method and process Methods 0.000 description 2
- 239000011347 resin Substances 0.000 description 2
- 229920005989 resin Polymers 0.000 description 2
- 238000003466 welding Methods 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000002950 deficient Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 238000009713 electroplating Methods 0.000 description 1
- 238000005538 encapsulation Methods 0.000 description 1
- 238000005429 filling process Methods 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 238000010438 heat treatment Methods 0.000 description 1
- 239000004922 lacquer Substances 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000011159 matrix material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000008646 thermal stress Effects 0.000 description 1
- 235000021419 vinegar Nutrition 0.000 description 1
- 239000000052 vinegar Substances 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
Landscapes
- Wire Bonding (AREA)
Abstract
本发明揭示一种倒装芯片封装，包含一基板、一芯片以及多个凸块。该基板包含一绝缘层、一线路层、多个导通柱及多个第二接垫。绝缘层具有一开槽及多个通孔。该线路层设于绝缘层的一表面，且具有延伸于前述开槽上的多个第一接垫及和该些第一接垫相连接的多个连接线路。该些导通柱相对应地设于该多个通孔内，并和该多个连接线路相对应地相连接。相对于该线路层，该些第二接垫设于该绝缘层的另一表面，并和该多个导通柱相连接。该芯片借由该多个凸块电性连接该多个第一接垫。
Description
技术领域
本发明是关于一种倒装芯片封装的制造方法及其结构，特别是关于一种基板芯材上具有开槽的倒装芯片封装的制造方法及其结构。
背景技术
现有半导体芯片与基板的倒装焊技术，其是将芯片具有凸块的有源面朝下并加热压接在一基板上，由于芯片与基板两者之间热膨胀系数不相匹配。为了防止在芯片与基板之间的凸块承受热应力，导致凸块热疲劳(thermal fatigue)与电性连接失败，常见地在芯片与基板之间的间隙填充一种具有电绝性及热固性的底部填充材(underfilling material)。
该底部填充材为可毛细流动的液态胶体，用以保护芯片的线路及凸块。并可粘接芯片与基板，提供适当的机械接着强度，以防止应力的局部集中。
现有的底部填充材的涂施技术，是在芯片与基板倒装焊后才以点胶(dispensing)方式注入间隙内，可沿着芯片周边在基板上涂施“L”或“U”形涂胶图案的底部填充材。借由毛细作用，涂施的底部填充材会流动并渐渐扩及芯片及基板之间。但此种方式较为费时，要等到底部填充材慢慢充满整个间隙，因此影响制程的单位时间产出效率。且又容易形成内包的空气气泡，该气泡受热会膨胀而造成局部焊接点或接着界面的应力破坏。
综上所述，提升倒装芯片封装的底部填充材的涂布效率仍有限制瓶颈，若能省去底部填充材的涂布则更为有助于增进倒装芯片封装的制造，因此这是目前倒装芯片封装技术所亟待克服的重要课题。
发明内容
本发明的一范例是提供一种倒装芯片封装的制造方法及其结构，借由封装基板上、芯片覆盖处预先形成一凹槽，借由该凹槽能省去底部填充材的涂布制程，并且能兼顾芯片及封装基板间空隙的填满品质。
综上所述，本发明揭露的倒装芯片封装包含一基板、一芯片以及多个凸块。该基板包含一绝缘层、一线路层、多个导通柱及多个第二接垫。该绝缘层具有一开槽及多个通孔。该线路层设于该绝缘层的表面，且该线路层具有延伸于该开槽上的多个第一接垫及和该多个第一接垫相连接的多个连接线路。该些导通柱设于该多个通孔内，并和该多个连接线路相连接。该些第二接垫设于相对于该线路层的该绝缘层的另一表面，并和该多个导通柱相连接。该芯片借由该多个凸块电性连接该多个第一接垫。
根据本发明一实施例，前述的绝缘层是可挠性基板。
本发明揭露倒装芯片封装的制造方法，包含下列步骤：于一绝缘层的中间形成一开槽及多个通孔；压合两金属薄膜于该绝缘层的两个表面；图案化一该金属薄膜为多个第一接垫及多个连接线路，及图案化另一该金属薄膜为多个第二接垫，其中该多个第一接垫系延伸于该开槽上，并和该多个连接线路相连接；于该多个通孔填充多个导通柱以连接该多个连接线路及该多个第二接垫；以及将一芯片倒装焊于该多个第一接垫上。
附图说明
为让本发明的上述目的、特征和优点能更明显易懂，以下结合附图对本发明的具体实施方式作详细说明，其中：
图1A～1E是本发明一实施例的倒装芯片封装的制造方法的流程示意图；
图2是本发明一实施例的倒装芯片封装的示意图；及
图3是本发明另一实施例的倒装芯片封装的示意图。
主要元件符号说明：
10 倒装芯片封装
11 线路层
11′ 金属薄膜
12 第二接垫
12′ 金属薄膜
13 绝缘层
14 导通柱
15 芯片
16 封装胶体
17 凸块
18 锡球
19 基板
20 保护层
21 虚拟凸块
30 倒装芯片封装
31 虚拟凸块
32 可挠基板
34 芯片
36 凸块
38 绝缘层
40 线路层
42 导通柱
44 开槽
46 通孔
48 外部端子
50 倒装芯片封装
52 基板
54 芯片
56 凸块
58 绝缘层
60 双层线路层
64 导通柱
66 第二接垫
68 开槽
70 通孔
72 粘着层
74 封装胶体
76 外部端子
80 治具
81 支持部
111 连接线路
112 第一接垫
113 空接垫
131 开槽
132 通孔
具体实施方式
图1A～1E是本发明一实施例的倒装芯片封装的制造方法的流程示意图。如图1A所示，首先提供一绝缘层13，并于该绝缘层13上形成一开槽131及多个通孔132。本实施例中，开槽131例如为一矩形，且设于绝缘层13中间处，多个通孔132排列于开槽131两侧，可呈现直线排列或者式矩阵式排列。绝缘层13的材质可为BT树脂(Bismaleimide-Triazine resin)或一可挠基板(例如：聚乙醯安(polyimide))。
参见图1B，于绝缘层13的两相对表面上，分别设置金属薄膜11′和12′，然后，将这些金属薄膜11′和12′压合于绝缘层13的相对应的表面。较佳地，金属薄膜11′和12′为铜箔，而金属薄膜11′和12′是以铜箔压合制程(process ofcopper foil lamination)压合于绝缘层13的表面。
参见图1C，对金属薄膜11′以相对应的预定电路图案进行蚀刻，以获得线路层11，其中线路层11可包含具有延伸于该开槽131上的多个第一接垫112、和该多个第一接垫112相连接的多个连接线路111以及多个空接垫(dummypad)113。该些空接垫113和该线路层11是在该绝缘层13的相同表面。本实施例中，该些第一接垫112分别排列于开槽131两侧，该些第一接垫112例如可对称设置，该些通孔132与该些第一接垫112相对应地设置，连接线路111相对应地连接着该些第一接垫112与该些通孔132。同样地，对金属薄膜12′以相对应的预定电路图案进行蚀刻，以获得多个第二接垫12。一实施例中，该些第二接垫12是与该些通孔132相对应。本实施例中，该些第二接垫12分别位于相对应的该些通孔132的开口上。
将金属薄膜11′和12′图案化后，接着，进行贯孔电镀制程，使该些通孔填充，以形成分别用于连接该些连接线路111与该些第二接垫12的多个导通柱14。由于第一接垫112与第二接垫12是位于两相对表面，借由前述的制程，可使第一接垫112相对应地与第二接垫12间电性导通。最后，对绝缘层13两相对表面上的电路图案涂布一保护层20。本实施例中，该保护层20是绿漆。本实施例中，该些空接垫113可分别设置于绝缘层13两相对边附近，靠近两相对侧边的该些空接垫113可于数量上、或几何排列上实质地对称。
参见图1D，于完成电路图案后，于第二接垫12侧处，提供一治具80。该治具80具有一支持部81，支持部81伸入开槽131中。然后，一芯片15借由多个凸块17将芯片15的多个接点(未绘示)倒装焊于该些第一接垫122上，以及该些空接垫113上。该多个接点(未绘示)可位于芯片15的中央处。当芯片15接合时，支持部81顶抵住该些第一接垫112，使该些第一接垫122与芯片15间得以牢固地完成接合。芯片15借由虚拟(dummy)凸块21与空接垫113接合，使芯片15两相对侧边获得支撑而稳固，使其不至于发生摆动的情形而损坏芯片15与第一接垫112间的接合。该些第一接垫112是根据芯片15接点对应设置，该些空接垫113的作用主要是使接合后的芯片15稳固，该些空接垫113的设置可依实际需求设置，不限于本案揭示的态样。
参见图1E，覆盖一封装胶体16于芯片15、开槽131、该些第一接垫112及该些连接线路111上，并借由烘烤或其他制程使该封装胶体16固化。然后，分别配置多个锡球18于该基板19上的第二接垫12，该多个锡球18是作为倒装芯片封装10的I/O接点。
参见图1E，基板19上设有一开槽131，芯片15覆盖于该开槽131上，封装胶体16可以自开槽131及芯片15四周填充芯片15和基板19间的空隙，而不需要再另外利用底部填充胶去填满该空隙，故能省去底部填充制程所需的时间及成本。芯片15底部设开槽131更可使封装胶体16渗入该空隙时，不会发生内包的空气气泡，导致气泡受热会膨胀，而造成局部焊接点或接着界面的应力破坏。
参照图2，本发明揭示的倒装芯片封装30包含一挠性基板32、一芯片34及多个凸块36。该挠性基板(flexible circuit board)32，其包含一绝缘层38、一线路层40、以及多个导通柱42，内可充填一导电料例如铜材或其他金属材料。绝缘层38具有一开槽44及多个通孔46。线路层40设于绝缘层38的一表面，其具有如图1C所示的延伸于开槽44上的多个接垫(未绘示)，以及与该多个接垫相连接的多个连接线路。多个导通柱42设于相对应的通孔46内，并与该多个连接线路相连接。于其他实施例中，该通孔46可不需配置导通柱42。
多个凸块36相对应地设置于该些接垫(未绘示)，设于芯片中央的接点(未绘示)连接至该些凸块36上，并借此与连接线路电性相连。线路层40上可另包含多个空接垫(未绘示)，其中该多个空接垫和该线路层40是在该绝缘层38的相同表面，并借由相对应的多个虚拟(dummy)凸块31和芯片34相结合，借此稳固设置于可挠基板32上的芯片34。
倒装芯片封装30另包含一封装胶体，其包覆该芯片34、开槽44、凸块(36和31)及线路层40。倒装芯片封装30可另包含多个外部端子48例如是锡球，该些外部端子48位于该绝缘层38的另一表面且电性连接该导通柱42。于其他实施例中，该些通孔也46可不需配置导通柱42，该些外部端子48可透过该通孔46而直接与该线路层40电性连接。
根据图2实施例的倒装芯片封装，本发明揭示一种倒装芯片封装的制造方法，其包含下步骤：于一可挠基板的中间形成一开槽及多个通孔；于绝缘层的一表面上形成金属薄膜；图案化该金属薄膜，使其形成一线路层并具多个接垫及多个连接线路，其中该多个第一接垫是延伸于该开槽上，并和该多个连接线路相连接；于该多个通孔填充多个导通柱以连接该多个连接线路，然而于其他实施例也可不充填导通柱；借由一治具置入该开槽内以顶抵该多个第一接垫，使一芯片倒装焊于该多个第一接垫上；绝缘层的另一表面上，配置多个外部端子以电性连接该些导通柱或者该些外部端子是透过该通孔而直接电性连接该线路层；以及形成一封装胶体包覆该芯片、该开槽、该凸块、该多个第一接垫及该多个连接线路。
参照图3，本发明另一实施例揭示一倒装芯片封装50，其包含一基板52、一芯片54、以及多个凸块56。基板52包含一绝缘层58、一双层线路层60、多个导通柱64、及多个第二接垫66。绝缘层58具有一开槽68及多个通孔70。双层线路层60设于绝缘层58的表面，其具有多个第一接垫(未绘示)，该些第一接垫延伸于开槽68上，且与双层线路层60内的多个连接线路电性连接。该些导通柱64分别设于该些通孔70中，且于多个连接线路电性相连。第二接垫66设于绝缘层58的另一表面，并分别与该些导通柱64电性相连。该些凸块56则分别用于电性连接芯片54及该些第一接垫(未绘示)。
倒装芯片封装50另具有一粘着层72，其设于芯片54与基板52间，用于稳固封装后的芯片54。封装胶体74覆盖于芯片54、凸块56、开槽68及双层线路层60，而各第二接垫66上可分别设有相对应的外部端子76例如是锡球。本实施例中，该基板52可为一BT基板或者是可挠性基板。
本发明的技术内容及技术特点已揭示如上，然而熟悉本项技术的人士仍可能基于本发明的教示及揭示而作种种不背离本发明精神的替换及修饰。因此，本发明的保护范围应不限于实施例所揭示的内容，而应包括各种不背离本发明的替换及修饰，并为权利要求书所涵盖。
Claims (22)
1.一种倒装芯片封装，包含：
一基板，包含：
一绝缘层，具有一开槽及多个通孔；
一线路层，设于该绝缘层的表面，具有延伸于该开槽上的多个第一接垫及和该多个第一接垫相连接的多个连接线路；
多个导通柱，设于该多个通孔内，并和该多个连接线路相连接；及
多个第二接垫，设于相对于该线路层的该绝缘层的另一表面，并和该多个导通柱电性相连接；
一芯片；以及
多个凸块，电性连接该芯片及该多个第一接垫。
2.根据权利要求1所述的倒装芯片封装，其特征在于，还包含一覆盖该芯片、该开槽及该线路层的封装胶体。
3.根据权利要求1所述的倒装芯片封装，其特征在于，还包含多个空接垫，其中该多个空接垫和该线路层是在该绝缘层的相同表面。
4.根据权利要求3所述的倒装芯片封装，其特征在于，还包含多个虚拟凸块，该些虚拟凸块对应至该些空接垫。
5.根据权利要求1至4任一项所述的倒装芯片封装，其特征在于，该绝缘层是可挠基板或者是BT基板。
6.一种倒装芯片封装，包含：
一基板，包含：
一绝缘层，具有一开槽及多个通孔；
一线路层，设于该绝缘层的表面，具有延伸于该开槽上的多个第一接垫及和该多个第一接垫相连接的多个连接线路；
一芯片；
多个凸块，电性连接该芯片及该多个第一接垫；以及
多个外部端子，该外部端子配置于该通孔内并直接电性连接于该些线路层。
7.根据权利要求6所述的倒装芯片封装，其特征在于，该基板为可挠基板。
8.根据权利要求6所述的倒装芯片封装，其特征在于，还包含一封装胶体，该封装胶体包覆该芯片、该凸块、该开槽及该线路层。
9.根据权利要求6所述的倒装芯片封装，其特征在于，还包含多个空接垫，其中该多个空接垫和该线路层是在该绝缘层的相同表面。
10.根据权利要求9所述的倒装芯片封装，其特征在于，还包含多个虚拟凸块，该些虚拟凸块是对应至该些空接垫。
11.一种倒装芯片封装的制造方法，包含下列步骤：
于一绝缘层的中间形成一开槽及多个通孔；
压合两金属薄膜于该绝缘层的两个表面；
图案化一该金属薄膜为多个第一接垫及多个连接线路，及图案化另一该金属薄膜为多个第二接垫，其中该多个第一接垫是延伸于该开槽上，并和该多个连接线路相连接；
于该多个通孔填充多个导通柱以连接该多个连接线路及该多个第二接垫；以及
将一芯片倒装焊于该多个第一接垫上。
12.根据权利要求11所述的倒装芯片封装的制造方法，其特征在于，该芯片倒装焊于该多个第一接垫上，是借由一治具置入该开槽内以顶抵该多个第一接垫而完成倒装焊。
13.根据权利要求11所述的倒装芯片封装的制造方法，其特征在于，该芯片和该多个第一接垫是借由多个凸块而电性连接。
14.一种倒装芯片封装，包含：
一可挠基板，包含：
一绝缘层，具有一开槽及多个通孔；及
一线路层，设于该绝缘层的一表面，具有延伸于该开槽上的多个接垫及和该多个接垫相连接的多个连接线路；
一芯片；
多个凸块，电性连接该芯片及该多个接垫；以及
多个外部端子，该外部端子电性连接于该些线路层。
15.根据权利要求14所述的倒装芯片封装，其特征在于，还包含配置于该通孔内的导通柱。
16.根据权利要求14所述的倒装芯片封装，其特征在于，还包含多个空接垫，其中该多个空接垫和该线路层是在该绝缘层的相同表面，并借由该多个凸块和该芯片相结合。
17.根据权利要求14所述的倒装芯片封装，其特征在于，还包含多个空接垫，其中该多个空接垫和该线路层是在该绝缘层的相同表面。
18.根据权利要求17所述的倒装芯片封装，其特征在于，还包含多个虚拟凸块，该些虚拟凸块是对应至该些空接垫。
19.一种倒装芯片封装的制造方法，包含下列步骤：
于一可挠基板的中间形成一开槽及多个通孔；
于该绝缘层的一表面上形成金属薄膜；
图案化该金属薄膜，使其具多个接垫及多个连接线路，其中该多个接垫是延伸于该开槽上，并和该多个连接线路相连接；以及
将一芯片倒装焊于该多个接垫上。
20.根据权利要求19所述的倒装芯片封装的制造方法，其特征在于，还还包含于该多个通孔填充多个导通柱以连接该多个连接线路。
骤。
21.根据权利要求19所述的倒装芯片封装的制造方法，其特征在于，包含于该绝缘层的另一表面上，固定多个外部端子至该导通柱的步骤。
22.根据权利要求19所述的倒装芯片封装的制造方法，其特征在于，该芯片和该多个接垫是借由多个凸块而电性连接。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910130571 CN101853835B (zh) | 2009-04-03 | 2009-04-03 | 倒装芯片封装的制造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN 200910130571 CN101853835B (zh) | 2009-04-03 | 2009-04-03 | 倒装芯片封装的制造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101853835A true CN101853835A (zh) | 2010-10-06 |
| CN101853835B CN101853835B (zh) | 2012-10-03 |
Family
ID=42805212
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN 200910130571 Active CN101853835B (zh) | 2009-04-03 | 2009-04-03 | 倒装芯片封装的制造方法 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN101853835B (zh) |
Cited By (7)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN105006455A (zh) * | 2014-04-17 | 2015-10-28 | 爱思开海力士有限公司 | 半导体封装件及其制造方法 |
| CN106571355A (zh) * | 2015-10-12 | 2017-04-19 | 碁鼎科技秦皇岛有限公司 | 芯片封装基板的制作方法及芯片封装基板 |
| CN107240631A (zh) * | 2017-07-28 | 2017-10-10 | 厦门多彩光电子科技有限公司 | Led倒装芯片的封装方法、封装治具及封装体 |
| CN107708303A (zh) * | 2016-08-08 | 2018-02-16 | 三星电子株式会社 | 印刷电路板和包括印刷电路板的半导体封装件 |
| CN107918714A (zh) * | 2013-12-03 | 2018-04-17 | 联发科技股份有限公司 | 倒装芯片封装协同设计方法 |
| CN110391207A (zh) * | 2018-04-19 | 2019-10-29 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
| CN111498791A (zh) * | 2020-04-30 | 2020-08-07 | 青岛歌尔微电子研究院有限公司 | 微机电系统封装结构及其制作方法 |
Family Cites Families (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN100356535C (zh) * | 2002-07-03 | 2007-12-19 | 三井金属矿业株式会社 | 挠性配线基板及其制造方法 |
| CN100490131C (zh) * | 2006-12-21 | 2009-05-20 | 力成科技股份有限公司 | 防止溢胶的球格阵列封装构造 |
-
2009
- 2009-04-03 CN CN 200910130571 patent/CN101853835B/zh active Active
Cited By (11)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN107918714A (zh) * | 2013-12-03 | 2018-04-17 | 联发科技股份有限公司 | 倒装芯片封装协同设计方法 |
| CN105006455A (zh) * | 2014-04-17 | 2015-10-28 | 爱思开海力士有限公司 | 半导体封装件及其制造方法 |
| CN106571355A (zh) * | 2015-10-12 | 2017-04-19 | 碁鼎科技秦皇岛有限公司 | 芯片封装基板的制作方法及芯片封装基板 |
| CN106571355B (zh) * | 2015-10-12 | 2019-03-19 | 碁鼎科技秦皇岛有限公司 | 芯片封装基板的制作方法及芯片封装基板 |
| CN107708303A (zh) * | 2016-08-08 | 2018-02-16 | 三星电子株式会社 | 印刷电路板和包括印刷电路板的半导体封装件 |
| CN107708303B (zh) * | 2016-08-08 | 2021-05-07 | 三星电子株式会社 | 印刷电路板和包括印刷电路板的半导体封装件 |
| CN107240631A (zh) * | 2017-07-28 | 2017-10-10 | 厦门多彩光电子科技有限公司 | Led倒装芯片的封装方法、封装治具及封装体 |
| CN107240631B (zh) * | 2017-07-28 | 2023-08-11 | 江苏穿越光电科技有限公司 | Led倒装芯片的封装方法、封装治具及封装体 |
| CN110391207A (zh) * | 2018-04-19 | 2019-10-29 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
| CN110391207B (zh) * | 2018-04-19 | 2021-02-19 | 南茂科技股份有限公司 | 薄膜覆晶封装结构 |
| CN111498791A (zh) * | 2020-04-30 | 2020-08-07 | 青岛歌尔微电子研究院有限公司 | 微机电系统封装结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN101853835B (zh) | 2012-10-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101663926B (zh) | 部件内置模块及其制造方法 | |
| CN101728340B (zh) | 半导体装置及其制造方法 | |
| US20140295620A1 (en) | Method of manufacturing semiconductor device having plural semiconductor chips stacked one another | |
| CN102256452B (zh) | 具有内置半导体芯片的电路板以及制造该电路板的方法 | |
| US8377745B2 (en) | Method of forming a semiconductor device | |
| CN101853835B (zh) | 倒装芯片封装的制造方法 | |
| US8274153B2 (en) | Electronic component built-in wiring substrate | |
| WO2002103793A1 (fr) | Dispositif a semi-conducteurs et procede de fabrication associe | |
| CN105428341A (zh) | 半导体装置以及半导体装置的制造方法 | |
| KR101208028B1 (ko) | 반도체 패키지의 제조 방법 및 이에 의해 제조된 반도체 패키지 | |
| CN101295710B (zh) | 半导体器件 | |
| CN108198794A (zh) | 一种芯片封装体及其制备方法 | |
| JP4051570B2 (ja) | 半導体装置の製造方法 | |
| JP4594777B2 (ja) | 積層型電子部品の製造方法 | |
| JP3972209B2 (ja) | 半導体装置及びその製造方法、回路基板並びに電子機器 | |
| CN108231717A (zh) | 一种封装元件及其制备方法 | |
| CN102194707B (zh) | 制造半导体结构的方法 | |
| CN107204318B (zh) | 半导体装置及半导体装置的制造方法 | |
| CN101853791B (zh) | 倒装芯片封装的制造方法、其结构及晶片涂布的结构 | |
| CN113257772A (zh) | 半导体装置及其制造方法 | |
| CN102738101A (zh) | 半导体立体封装构造 | |
| KR20080051658A (ko) | 인쇄회로기판 및 그 제조 방법, 상기 인쇄회로기판을 갖는반도체 패키지 및 그 제조 방법 | |
| TWI393224B (zh) | 覆晶封裝及其製造方法 | |
| JP2007081127A (ja) | 半導体装置及び半導体装置の製造方法 | |
| JP4591715B2 (ja) | 半導体装置の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |