CN108231717A - 一种封装元件及其制备方法 - Google Patents

一种封装元件及其制备方法 Download PDF

Info

Publication number
CN108231717A
CN108231717A CN201711498439.1A CN201711498439A CN108231717A CN 108231717 A CN108231717 A CN 108231717A CN 201711498439 A CN201711498439 A CN 201711498439A CN 108231717 A CN108231717 A CN 108231717A
Authority
CN
China
Prior art keywords
weld part
scaling powder
pad
potted element
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN201711498439.1A
Other languages
English (en)
Inventor
卢海伦
周锋
施陈
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Tongfu Microelectronics Co Ltd
Original Assignee
Tongfu Microelectronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Tongfu Microelectronics Co Ltd filed Critical Tongfu Microelectronics Co Ltd
Priority to CN201711498439.1A priority Critical patent/CN108231717A/zh
Publication of CN108231717A publication Critical patent/CN108231717A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L24/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49866—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers characterised by the materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/03—Manufacturing methods
    • H01L2224/038—Post-treatment of the bonding area
    • H01L2224/03828—Applying flux
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/06—Structure, shape, material or disposition of the bonding areas prior to the connecting process of a plurality of bonding areas
    • H01L2224/065—Material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/818—Bonding techniques
    • H01L2224/81801—Soldering or alloying
    • H01L2224/81815—Reflow soldering
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L2224/81—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a bump connector
    • H01L2224/81909—Post-treatment of the bump connector or bonding area
    • H01L2224/8193—Reshaping
    • H01L2224/81935—Reshaping by heating means, e.g. reflowing

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Wire Bonding (AREA)

Abstract

本申请公开了一种封装元件及其制备方法，涉及芯片封装技术领域。所述封装元件表面设置焊接部，焊接部包括可熔化助焊剂；利用该封装元件制备芯片封装体的方法包括：提供芯片和基板，芯片上设置有第一焊接部，基板上设置有第二焊接部，其中，第一焊接部或第二焊接部上预先设置有助焊剂；将芯片倒装于基板上，其中，第一焊接部与第二焊接部上配合连接，并进行焊接互连，形成芯片封装体通过上述方式，本申请能够提高封装工艺效率、提高设备产能、降低封装成本。

Description

一种封装元件及其制备方法
技术领域
本申请涉及芯片封装技术领域，特别是涉及一种封装元件及其制备方法。
背景技术
随着集成电路集成度的增加，芯片的封装技术也越来越多样化，因为芯片倒装技术具有缩短封装内的互连长度，进而能够更好地适应高度集成的发展需求，目前已广泛应用于芯片封装领域。请参阅图1，图1是现有技术中封装基板的剖面结构示意图，在芯片倒装工艺中，如图1a所示，早期使用的基板11，在焊盘区域预先植好锡球111，贴装芯片10后经过回流使锡球111与芯片10上的金属凸点101熔融后焊接在一起。如图1b所示，目前常见的基板12，在芯片10贴装区域的焊盘121全部裸露出来，将焊盘121与芯片10上的金属凸点101进行回流焊接。
本申请的发明人在长期的研发过程中，发现目前的芯片倒装工艺中，芯片贴装到基板上之前，都需要将芯片上的金属凸点蘸取助焊剂，再经过相机识别蘸有助焊剂的金属凸点，识别通过后贴装到基板表面。但是这种工艺还存在一些问题，如蘸取助焊剂之后金属凸点识别报警多，影响设备产能；为了控制助焊剂的量，需要订制相对应的治具；助焊剂在机台上的寿命需要管控等，因此需要开发新的芯片倒装工艺来解决这些问题。
发明内容
本申请主要解决的技术问题是提供一种封装元件及其制备方法，能够有条件提高封装工艺效率、提高设备产能、降低封装成本。
为解决上述技术问题，本申请采用的一个技术方案是：提供一种封装元件，所述封装元件表面设置焊接部，所述焊接部包括可熔化助焊剂。
其中，所述封装元件是封装基板，且助焊剂顶面低于封装基板所在表面。
其中，焊接部周围设有围墙，围墙顶面高于助焊剂顶面，助焊剂顶面低于封装基板所在表面的结构。
其中，焊接部包括位于助焊剂和封装基板之间的焊盘，且焊接部不设置焊盘保护层。
其中，助焊剂层的厚度为0.2～0.4μm。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种封装元件的制备方法，所述方法包括提供基体；在基体表面设置焊接部，且焊接部包括可熔化助焊剂。
其中，封装元件是封装基板，焊接部包括焊盘，在基体表面设置焊接部，且焊接部包括可熔化助焊剂包括：提供基板载板；在载板上进行覆膜、曝光、显影、蚀刻制作形成焊盘；对焊盘进行表面处理，以在焊盘上形成可熔化助焊剂层，且助焊剂层顶面低于封装基板所在表面。
其中，对焊盘进行表面处理，以在焊盘上形成可熔化助焊剂层包括：通过印刷的方式将固体助焊膏刷在对应的基板焊盘上形成助焊剂层。
其中，焊接部周围设有围墙，在载板上进行覆膜、曝光、显影、蚀刻制作形成焊盘之后还包括：在焊盘周围设置围墙，且围墙顶面高于助焊剂层顶面，助焊剂层顶面低于封装基板所在表面的结构。
围墙的材质为树脂材料，在焊盘周围设置围墙包括：通过覆膜、曝光、显影、镀膜，或印刷的方式在焊盘的周围以形成围墙。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种芯片封装体的制备方法，所述方法包括：提供芯片和基板，芯片上设置有第一焊接部，基板上设置有第二焊接部，其中，第一焊接部或第二焊接部上预先设置有助焊剂；将芯片倒装于基板上，其中，第一焊接部与第二焊接部上配合连接，并进行焊接互连，形成芯片封装体。
其中，第一焊接部是金属凸点，第二焊接部是焊盘，将芯片倒装于基板上具体包括：载入基板，并对基板进行识别；吸取芯片，并对芯片上的金属凸点进行识别；将芯片倒装于基板上完成贴装，其中，金属凸点与焊盘配合连接。
其中，第二焊接部上预先设置有助焊剂层，其中，在基板的制备过程中，通过对第二焊接部进行表面处理形成助焊剂层。
其中，通过对第二焊接部进行表面处理形成助焊剂层包括：通过印刷的方式将固体助焊膏刷在所述第二焊接部上形成所述助焊剂层。
其中，所述第二焊接部周围设有围墙，所述围墙顶面高于所述助焊剂层顶面，所述助焊剂层顶面低于所述封装基板所在表面的结构。
其中，所述将芯片倒装于所述基板上，并进行焊接互连包括：通过回流焊接的方式对所述芯片和基板进行焊接互连。
其中，在回流焊接过程中，所述助焊剂层熔化并催化促进所述第一焊接部与所述第二焊接部之间熔融焊接。
其中，所述将芯片倒装于所述基板上，并进行焊接互连包括：在形成焊接的过程中对所述芯片施加压力，以压合所述芯片与基板。
其中，所述将芯片倒装于所述基板上，并进行焊接互连之后包括：利用毛细底部填充技术或模塑底部填充技术向芯片与基板间的空隙填充树脂胶。
为解决上述技术问题，本申请采用的另一个技术方案是：提供一种芯片封装体，所述芯片封装体通过上述芯片封装体的制备方法制得。
本申请的有益效果是：区别于现有技术的情况，本申请提供一种封装元件，该封装元件的焊接部上预先设置有可熔化助焊剂，在使用该封装元件进行芯片封装时，能够缩短封装工艺，提高封装工艺效率、提高设备产能、降低封装成本。
附图说明
图1a是现有技术中一种封装基板的剖面结构示意图；
图1b是现有技术中一种封装基板的剖面结构示意图；
图2是本申请封装元件第一实施方式的剖面结构示意图；
图3是本申请封装元件第二实施方式的剖面结构示意图；
图4是本申请封装元件的制备方法第一实施方式的流程示意图；
图5是本申请封装元件的制备方法第二实施方式的工艺流程示意图；
图6是本申请芯片封装体的制备方法第一实施方式的流程示意图；
图7是本申请芯片封装体的制备方法第二实施方式的芯片贴装流程示意图；
图8是本申请芯片封装体的制备方法第二实施方式的工艺流程示意图；
图9是本申请芯片封装体第一实施方式的结构示意图。
具体实施方式
为使本申请的目的、技术方案及效果更加清楚、明确，以下参照附图并举实施例对本申请进一步详细说明。
本申请提供一种封装元件，该封装元件至少可以应用于芯片封装工艺中，该封装元件表面设置有焊接部，且焊接部包括可熔化助焊剂。通过在该封装元件的焊接部上预先设置可熔化助焊剂，在使用该封装元件进行芯片封装时，能够缩短封装工艺，提高封装工艺效率、提高设备产能、降低封装成本。该封装元件可以是芯片、封装基板等。在一实施方式中，当封装元件是芯片时，芯片上的焊接部为金属凸点，助焊剂可以设置在金属凸点的顶端，或包覆金属凸点的前端。当封装元件为封装基板时，焊接部可以是预先植上的焊球或裸露的焊盘，助焊剂包覆焊球或覆盖在焊盘上方。
可选地，请参阅图2，图2是本申请封装元件第一实施方式的剖面结构示意图。在该实施方式中，封装元件为封装基板20，焊接部为裸露的焊盘201，助焊剂覆盖在焊盘201的上方形成助焊剂层202，且助焊剂层202顶面低于封装基板所在表面，助焊剂层的厚度为0.2～0.4μm。
可选地，请参阅图3，图3是本申请封装元件第二实施方式的剖面结构示意图。在该实施方式中，封装元件为封装基板30，焊接部为裸露的焊盘301，助焊剂覆盖在焊盘的上方形成助焊剂层302。焊盘301周围设有围墙303，围墙303顶面高于助焊剂层302顶面，助焊剂层302顶面低于封装基板所在表面的结构。通过设置围墙，能够围合成多个具有一定容纳空间的凹槽，而助焊剂层处于凹槽底部，当在回流焊接时，助焊剂会熔化变为液态，这个凹槽会容纳缓冲液态的助焊剂，不至于溢出到周边基板上，能够防止助焊剂熔化溢出造成污染和浪费；另一方面，通过设置围墙，能够将焊盘定位在多个网格中，在进行芯片封装贴装时，通过网格定位寻找焊盘，能够提高贴装精度和效率。
为制备上述封装元件，本申请还提供一种封装元件的制备方法。请参阅图4，图4是本申请封装元件的制备方法第一实施方式的流程示意图。如图5所示，在该实施方式中，封装元件的制备方法包括如下步骤：
S401：提供基体。
具体地，根据封装元件的类型提供对应的基体。
S402：在基体表面设置焊接部，且焊接部包括可熔化助焊剂。
具体地，根据封装元件的类型及对应的制作工艺，适应性设置焊接部和助焊剂。
可选地，请结合参阅图2、图3和图5，图5是本申请封装元件的制备方法第二实施方式的工艺流程示意图。在该实施方式中，封装元件为封装基板，焊接部为裸露的焊盘，助焊剂覆盖在焊盘的上方形成助焊剂层。如图5所示，封装基板的制备方法包括：
提供基板载板，载板一般选用DTF载板，通过覆膜、曝光、显影、蚀刻等工艺制作好基板线路和焊盘连接柱后得到基板501；在基板501上镀铜层502后，在铜层502上覆盖一层负光阻薄膜503；且于负光阻薄膜503上覆盖一块MASK 504并进行曝光；显影后对铜层进行蚀刻、再去除多余的负光阻薄膜503得到焊盘505；蚀刻得到焊盘505之后，可以根据最终所需基板类型，适应选择后续工艺。
在一实施方式中，为制得上述封装基板20，后续工艺为：在除焊盘505以外的地方涂覆防焊层；对焊盘505进行表面处理，通过印刷的方式将固体助焊膏刷在焊盘505上形成助焊剂层202，助焊剂，202的厚度为0.2～0.4μm。该基板的制备工艺相对于现有的基板制备工艺，在表面处理工艺中涂覆OSP(有机助焊保护膜)的工序，将有机助焊保护材料更换成水溶性的助焊膏，得到的涂层为助焊剂层202；因此，该方法制备的基板，其焊盘上不再有保护层。通过将现有保护层换成助焊剂层，既能够起到保护焊盘的作用，还能够为后续的焊接工艺节约工序，同时，还不会增加基板的制备工序，提高总的生产效率。
在一实施方式中，为制得上述封装基板30，蚀刻得到焊盘505后，还需要制备围墙506，其中围墙506的材质与基板材质相近，可以选用合适的有机材料。可以通过印刷的方式将有机材料刷在焊盘505的周围形成围墙506；也可以通过覆膜、曝光、显影、镀膜的方式，制备形成围墙506。随后再进行涂覆防焊层、表面处理等工序制备助焊剂层302，具体工序请参阅上述描述，在此不再赘述，使所得围墙303顶面高于助焊剂层302顶面，助焊剂层302顶面低于封装基板30所在表面的结构。
在利用上述封装元件进行芯片封装时，能够缩短封装工艺，提高封装工艺效率、提高设备产能、降低封装成本。在此基础上，本申请还提供一种芯片封装体的制备方法，请参阅图6，图6是本申请芯片封装体的制备方法第一实施方式的流程示意图，如图6所示，在该实施方式中，封装元件的制备方法包括如下步骤：
S601：提供芯片和基板，芯片上设置有第一焊接部，基板上设置有第二焊接部，其中第一焊接部或第二焊接部上预先设置有助焊剂。
具体地，该芯片和基板可以是上述的封装元件，具体结构和制备方法请参阅上述相关封装元件实施方式的描述，在此不再赘述。该芯片和基板可通过定制由芯片、基板厂商提供，也可以是芯片封装厂商按照上述制备方法自行制备。
S602：将芯片倒装于基板上，其中第一焊接部与第二焊接部配合连接，并进行焊接互连，形成芯片封装体。
具体地，芯片上的第一焊接部可以是金属凸点，基板上的第二焊接部可以是焊盘。在一实施方式中，基板可以是适配于某种芯片的特制基板，其焊盘与金属凸点的数量一致，且对应设置；在其他实施方式中，基板也可以是用于芯片封装体制备工艺中的通用型基板，且基板上可同时装配多个芯片(这些芯片可以以并排的方式设置，也可以以堆叠的方式设置)，以同时对多个芯片进行快速封装。因此基板上的焊盘数量可以多于芯片上的金属凸点的数量，只要能够保证芯片上的金属凸点均有对应的焊盘与之匹配连接即可。
在该实施方式中，因为芯片或基板的焊接部上预先设置有可熔化助焊剂，因此，在后续的封装工艺中，将不再需要即时蘸取助焊剂，缩短封装工艺，提高封装工艺效率。具体地，请结合参阅图7和图8，图7是本申请芯片封装体的制备方法第二实施方式的芯片贴装流程示意图，图8是本申请芯片封装体的制备方法第二实施方式的工艺流程示意图，在该实施方式中，将芯片与基板进行贴装的具体过程包括：
S701：载入基板81，并对基板81进行识别。
其中，基板81的焊盘811上预先设置有助焊剂层812，所以，基板载入后，可以直接识别，不需要再涂覆助焊剂。
S702：吸取芯片82，并对芯片82上的金属凸点821进行识别。
其中，因为对应的基板81上已经预先设置有助焊剂812，所以在吸取芯片后可直接对金属凸点821进行识别，而不再需要即时蘸取助焊剂，缩短贴装工艺，同时还提高识别效率。
S703：将芯片82倒装于基板81上完成贴装，其中，金属凸点821与焊盘811配合连接。
随后，将贴装好的芯片和基板进行回流焊接，在回流加热过程中，助焊剂层812的助焊膏经过高温从固态转变成液态熔化，使得芯片82上的金属凸点821顶端的锡帽部分完全浸润在助焊膏中，催化金属凸点821与基板81上焊盘811之间熔融焊接，再从液态转变成气态挥发掉。最后，产品进入冷却区金属凸点821顶部锡帽固化，与基板81上焊盘811焊接在一起。
可选地，基板81上，焊盘811之间还设置围墙813，围墙813顶面高于助焊剂层812顶面，助焊剂层812顶面低于封装基板所在表面的结构。通过设置围墙，能够将焊盘定位在多个网格中，在进行芯片封装贴装时，通过网格定位寻找焊盘，能够提高贴装精度和效率；另一方面，通过设置围墙，能够围合成多个具有一定容纳空间的凹槽，而助焊剂层处于凹槽底部，当在回流焊接时，助焊剂会熔化变为液态，这个凹槽会容纳缓冲液态的助焊剂，不至于溢出到周边基板上，能够防止助焊剂熔化溢出造成污染和浪费。
可选地，可以在形成焊接的过程中对芯片82施加压力，以压合芯片82与基板81，提高焊接的稳定性。
可选地，在焊接完成后，利用毛细底部填充技术或模塑底部填充技术向芯片与基板间的空隙填充树脂胶，底部填充胶是一种低黏度、低温固化的毛细管流动底部下填料(Underfill)，流动速度快，工作寿命长、翻修性能佳。通过采用底部填充可以分散芯片表面承受的应力进而提高了整个产品的可靠性。
利用上述制备方法可以高效的制备芯片封装体，请参阅图9，图9是本申请芯片封装体第一实施方式的结构示意图。本申请还提供一种芯片封装体90，该芯片封装体90在制备过程中利用上述的制备方法制得，具体制备过程请参阅上述实施方式的描述，在此不再赘述。
以上方案，本申请提供一种封装元件，该封装元件的焊接部上预先设置有可熔化助焊剂，在使用该封装元件进行芯片封装时，能够缩短封装工艺，提高封装工艺效率、提高设备产能、降低封装成本。
以上所述仅为本申请的实施方式，并非因此限制本申请的专利范围，凡是利用本申请说明书及附图内容所作的等效结构或等效流程变换，或直接或间接运用在其他相关的技术领域，均同理包括在本申请的专利保护范围内。

Claims (10)

1.一种封装元件，其特征在于，所述封装元件表面设置焊接部，所述焊接部包括可熔化助焊剂。
2.根据权利要求1所述的封装元件，其特征在于，所述封装元件是封装基板，所述助焊剂顶面低于所述封装基板所在表面。
3.根据权利要求2所述的封装元件，其特征在于，所述焊接部周围设有围墙，所述围墙顶面高于所述助焊剂顶面，形成所述助焊剂顶面低于所述封装基板所在表面的结构。
4.根据权利要求2所述的封装元件，其特征在于，所述焊接部包括位于所述助焊剂和所述封装基板之间的焊盘，且所述焊接部不设置焊盘保护层。
5.根据权利要求2所述的封装元件，其特征在于，所述助焊剂层的厚度为0.2～0.4μm。
6.一种封装元件的制备方法，其特征在于，所述方法包括：
提供基体；
在所述基体表面设置焊接部，且所述焊接部包括可熔化助焊剂。
7.根据权利要求6所述的封装元件的制备方法，其特征在于，所述封装元件是封装基板，所述焊接部包括焊盘，所述在基体表面设置焊接部，且所述焊接部包括可熔化助焊剂包括：
提供基板载板；
在所述载板上进行覆膜、曝光、显影、蚀刻制作形成所述焊盘；
对所述焊盘进行表面处理，以在所述焊盘上形成可熔化助焊剂层，且所述助焊剂层顶面低于所述封装基板所在表面。
8.根据权利要求7所述的封装元件的制备方法，其特征在于，所述对焊盘进行表面处理，以在所述焊盘上形成可熔化助焊剂层包括：
通过印刷的方式将固体助焊膏刷在对应的基板焊盘上形成所述助焊剂层。
9.根据权利要求7所述的封装元件的制备方法，其特征在于，所述焊接部周围设有围墙，所述在载板上进行覆膜、曝光、显影、蚀刻制作形成所述焊盘之后还包括：
在所述焊盘周围设置围墙，且所述围墙顶面高于所述助焊剂层顶面，所述助焊剂层顶面低于所述封装基板所在表面的结构。
10.根据权利要求9所述的封装元件的制备方法，其特征在于，所述围墙的材质为树脂材料，所述在焊盘周围设置围墙包括：
通过覆膜、曝光、显影、镀膜，或印刷的方式在所述焊盘的周围涂覆树脂材料以形成所述围墙。
CN201711498439.1A 2017-12-29 2017-12-29 一种封装元件及其制备方法 Pending CN108231717A (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201711498439.1A CN108231717A (zh) 2017-12-29 2017-12-29 一种封装元件及其制备方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201711498439.1A CN108231717A (zh) 2017-12-29 2017-12-29 一种封装元件及其制备方法

Publications (1)

Publication Number Publication Date
CN108231717A true CN108231717A (zh) 2018-06-29

Family

ID=62642408

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201711498439.1A Pending CN108231717A (zh) 2017-12-29 2017-12-29 一种封装元件及其制备方法

Country Status (1)

Country Link
CN (1) CN108231717A (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN111599704A (zh) * 2020-06-01 2020-08-28 深圳市美科泰科技有限公司 一种集成电路凸点的构建方法
CN112490344A (zh) * 2019-09-11 2021-03-12 光宝光电(常州)有限公司 发光封装结构及其制造方法及复合基板
CN113113395A (zh) * 2021-03-25 2021-07-13 Tcl华星光电技术有限公司 基板以及发光基板的制备方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169275A1 (en) * 2003-02-27 2004-09-02 Motorola, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
CN202169445U (zh) * 2011-07-15 2012-03-21 广州先艺电子科技有限公司 一种预涂有助焊剂涂层的预成型焊片
KR20120095662A (ko) * 2011-02-21 2012-08-29 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN107346742A (zh) * 2016-05-05 2017-11-14 中芯国际集成电路制造（天津）有限公司 晶圆凸块的制备方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040169275A1 (en) * 2003-02-27 2004-09-02 Motorola, Inc. Area-array device assembly with pre-applied underfill layers on printed wiring board
KR20120095662A (ko) * 2011-02-21 2012-08-29 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN202169445U (zh) * 2011-07-15 2012-03-21 广州先艺电子科技有限公司 一种预涂有助焊剂涂层的预成型焊片
CN107346742A (zh) * 2016-05-05 2017-11-14 中芯国际集成电路制造（天津）有限公司 晶圆凸块的制备方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN112490344A (zh) * 2019-09-11 2021-03-12 光宝光电(常州)有限公司 发光封装结构及其制造方法及复合基板
US11456405B2 (en) 2019-09-11 2022-09-27 Lite-On Opto Technology (Changzhou) Co., Ltd. Chip bonding region of a carrier of light emitting package and manufacturing method thereof
CN111599704A (zh) * 2020-06-01 2020-08-28 深圳市美科泰科技有限公司 一种集成电路凸点的构建方法
CN113113395A (zh) * 2021-03-25 2021-07-13 Tcl华星光电技术有限公司 基板以及发光基板的制备方法

Similar Documents

Publication Publication Date Title
TWI459505B (zh) 電互連結構及方法
CN103515362B (zh) 堆叠式封装器件和封装半导体管芯的方法
CN103066051B (zh) 封装基板及其制作工艺、半导体元件封装结构及制作工艺
CN101728340B (zh) 半导体装置及其制造方法
CN101996902B (zh) 半导体器件的制造方法
US6812549B2 (en) Wiring board and fabricating method thereof, semiconductor device and fabricating method thereof, circuit board and electronic instrument
CN1327476C (zh) 半导体器件及其制造方法
CN104769713B (zh) 包括用于嵌入和/或隔开半导体裸芯的独立膜层的半导体器件
KR100652242B1 (ko) 플립칩형 반도체장치, 이의 제조를 위한 제조방법 및 이런 플립칩형 반도체장치를 사용하여 전자제품을 제조하기 위한 제조방법
TW201237976A (en) Bump-on-lead flip chip interconnection
KR20090080623A (ko) 포스트 범프 및 그 형성방법
TWI722307B (zh) 具有多層囊封物之半導體裝置及相關系統、裝置及方法
CN108231717A (zh) 一种封装元件及其制备方法
CN108198794A (zh) 一种芯片封装体及其制备方法
CN105895539B (zh) 芯片倒装封装中间结构和倒装封装结构及倒装封装方法
CN102088822A (zh) 具有焊点自保护功能的pcb基板及其焊盘制作工艺
CN108281389A (zh) 一种散热性佳的芯片组件及其制备方法
CN101853835B (zh) 倒装芯片封装的制造方法
US6486001B1 (en) Fabricating method of semiconductor device
CN101030546B (zh) 电容安装方法
CN104078372A (zh) 半导体装置的制造方法
CN104201120B (zh) 半导体倒装封装方法
JP4051570B2 (ja) 半導体装置の製造方法
JP3972209B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
KR101236797B1 (ko) 반도체 패키지 제조 방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
RJ01 Rejection of invention patent application after publication

Application publication date: 20180629

RJ01 Rejection of invention patent application after publication