CN106571355B - 芯片封装基板的制作方法及芯片封装基板 - Google Patents
芯片封装基板的制作方法及芯片封装基板 Download PDFInfo
- Publication number
- CN106571355B CN106571355B CN201510657115.2A CN201510657115A CN106571355B CN 106571355 B CN106571355 B CN 106571355B CN 201510657115 A CN201510657115 A CN 201510657115A CN 106571355 B CN106571355 B CN 106571355B
- Authority
- CN
- China
- Prior art keywords
- layer
- soldermask
- solder ball
- ball pad
- conducting wire
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 28
- 229910052802 copper Inorganic materials 0.000 claims abstract description 73
- 239000010949 copper Substances 0.000 claims abstract description 73
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 claims abstract description 72
- 229910000679 solder Inorganic materials 0.000 claims abstract description 65
- 238000009713 electroplating Methods 0.000 claims abstract description 34
- 239000000758 substrate Substances 0.000 claims abstract description 15
- 230000004888 barrier function Effects 0.000 claims description 23
- 238000005530 etching Methods 0.000 claims description 23
- 238000003466 welding Methods 0.000 claims description 5
- 230000015572 biosynthetic process Effects 0.000 claims description 4
- 239000004020 conductor Substances 0.000 claims description 4
- 238000004140 cleaning Methods 0.000 claims description 3
- 238000000227 grinding Methods 0.000 claims description 3
- 238000004381 surface treatment Methods 0.000 claims description 2
- 150000001879 copper Chemical class 0.000 claims 1
- 230000003628 erosive effect Effects 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 7
- 238000000034 method Methods 0.000 description 7
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 5
- 238000007747 plating Methods 0.000 description 5
- 238000007654 immersion Methods 0.000 description 4
- 239000010931 gold Substances 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- 238000011010 flushing procedure Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 238000007689 inspection Methods 0.000 description 2
- 229910052759 nickel Inorganic materials 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 1
- 238000005553 drilling Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 239000003755 preservative agent Substances 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Electric Connection Of Electric Components To Printed Circuits (AREA)
- Ceramic Engineering (AREA)
Abstract
一种芯片封装基板制作方法，其包括：提供双面覆铜基板，该双面覆铜基板包括绝缘层、分别位于该绝缘层相背两个表面的第一原铜层、第二原铜层、以及位于第一原铜层表面及第二原铜层表面的电镀铜层；将该第一原铜层制作形成第一导电线路层、将该第二原铜层制作形成第二导电线路层；将该第一导电线路层或者该第二导电线路层表面的电镀铜层制作形成焊球垫；在该第一导电线路层表面、该第二导电线路层表面以及该焊球垫表面形成防焊层；对该防焊层进行研磨，使该防焊层暴露出该焊球垫，暴露该焊球垫的防焊层为防焊层开口，该防焊层开口的尺寸等于该焊球垫的尺寸，得到芯片封装基板。
Description
技术领域
本发明涉及电路板制作领域，尤其涉及一种芯片封装基板的制作方法及由此方法制作而成的芯片封装基板。
背景技术
为符合半导体封装件轻薄短小、多功能、高速度及高频化的开发方向，封装基板已朝向细线路及小孔径发展。现有技术中，由于设置焊球的焊球垫的尺寸往往要大于防焊层开口的尺寸，且焊球垫的尺寸与防焊层开口的尺寸一般相差25～50um以供焊球的偏移来实现焊球与焊球垫良好的电性接触，如此，焊球垫的尺寸过大，不利于实现在有限的电路板空间上实现高密度线路之需求。因此，利用有限的布线空间来实现高密度线路之集成电路是函待解决的技术问题。
发明内容
有鉴于此，有必要提供一种能解决上述问题的芯片封装基板制作方法及由上述芯片制作方法制作而成的芯片封装基板。
一种芯片封装基板制作方法，其包括：
提供双面覆铜基板，该双面覆铜基板包括绝缘层、分别位于该绝缘层相背两个表面的第一原铜层、第二原铜层、以及位于第一原铜层表面及第二原铜层表面的电镀铜层；
将该第一原铜层制作形成第一导电线路层、将该第二原铜层制作形成第二导电线路层；
将该第一导电线路层或者该第二导电线路层表面的电镀铜层制作形成焊球垫；
在该第一导电线路层表面、该第二导电线路层表面以及该焊球垫表面形成防焊层；
对该防焊层进行研磨，使该防焊层暴露出该焊球垫，暴露该焊球垫的防焊层为防焊层开口，该防焊层开口的尺寸等于该焊球垫的尺寸，得到芯片封装基板。
一种芯片封装基板，其包括绝缘层、分别位于该绝缘层相背两个表面的第一导电线路层、第二导电线路层、贯穿该第一导电线路层与第二导电线路层的导电孔，分别形成在第一导电线路层与第二导电线路层表面的防焊层，该芯片封装基板还包括形成在该第二导电线路层表面的焊球垫，该防焊层包括防焊层开口，该焊球垫的尺寸等于该防焊层开口的尺寸，且该焊球垫所在的表面与该防焊层所在的表面保持齐平。
与现有技术相比较，本发明提供的封装基板的制作方法中，形成焊球垫后再在焊球垫表面形成防焊层，通过对防焊层进行研磨暴露出该焊球垫，从而使焊球垫的尺寸与防焊层开口的尺寸保持一致，从而避免了先前技术中焊球垫的尺寸大于防焊层开口的尺寸，也即若要形成同样大小的防焊层开口时，本发明提供的方法可以缩小焊球垫的尺寸，实现了在有限的电路板空间上实现高密度线路之需求。
附图说明
图1是本发明第一实施方式所提供的双面覆铜基板包括第一原铜层与第二原铜层的剖面示意图。
图2是在双面覆铜基板中形成通孔的示意图。
图3是将通孔内壁进行电镀形成导电孔的示意图。
图4是在电镀铜层的表面分别形成第一蚀刻阻挡膜与第二蚀刻阻挡膜的剖面示意图。
图5是将第一原铜层与第二原铜层分别形成第一导电线路层与第二导电线路层的剖面示意图。
图6是在电镀铜层表面形成第一防焊层的剖面示意图。
图7是对第一防焊层进行研磨的示意图。
图8是在第一导电线路层表面的电镀铜层上形成第二蚀刻阻挡膜、在第二导电线路层表面的电镀铜层上形成第三蚀刻阻挡膜、并且对第三蚀刻阻挡膜进行曝光显影的示意图。
图9是在图8的基础上对第二蚀刻阻挡膜与第三蚀刻阻挡膜进行蚀刻的示意图。
图10是移除第三蚀刻阻挡膜、并将电镀铜层形成焊球垫的示意图。
图11在第一导电线路层表面形成第二防焊层、在第二导电线路层与焊球垫表面形成第三防焊层，并且对第二防焊层进行曝光的示意图。
图12是对第二防焊层进行蚀刻、在第一导电线路层表面形成电性接触垫的示意图。
图13是对第二与第三防焊层进行研磨，使第三防焊层与焊球垫表面保持齐平的示意图。
图14是对焊球垫与电性接触垫进行表面处理的示意图。
主要元件符号说明
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
下面将结合附图及实施例对本技术方案提供的封装基板的制作方法作进一步的详细说明。
本技术方案第一实施方式提供的芯片封装基板100的制作方法，包括以下步骤。应该了解，发明该芯片封装基板100的制作方法并不限于下文介绍的步骤及顺序。根据不同的实施例，以下的步骤可以增加、移除、或者改变顺序。
第一步，请一并参阅图1、图2及图3，提供一个双面覆铜基板10，并且在双面覆铜基板中形成导电孔14。该双面覆铜基板10包括绝缘层13、分别位于绝缘层13相背两个表面的第一原铜层11与第二原铜层12。
形成导电孔14的方法是先通过激光蚀孔工艺或者定深机械钻孔工艺在双面覆铜基板10中形成贯穿该绝缘层13、第一原铜层11与第二原铜层12的通孔101，并且对通孔101的内壁形成一层电镀铜层15，从而形成该导电孔14，电镀铜层15还覆盖第一原铜层11与第二原铜层12的表面。
第二步，请参阅图4-5，将第一原铜层11制作形成第一导电线路层110、与将第二原铜层12制作形成第二导电线路层120。
第一导电线路层110与第二导电线路层120均是通过水平DES(Developping,Etching,Stripping)生产线的方式形成，其中，形成所述第一导电线路层110与第二导电线路层120包括步骤：
首先，对双面覆铜基板10进行清洗，去除其表面及导电孔14内壁的污渍，以利于后续步骤的进行。
其次，请参阅图4，在所述第一原铜层11表面的电镀铜层15上形成第一蚀刻阻挡层21，在第二原铜层12表面的电镀铜层15上形成第二蚀刻阻挡层22，并且分别对第一蚀刻阻挡层21、第二蚀刻阻挡层22进行曝光显影。
然后，请参阅图5，蚀刻、并且移除第一蚀刻阻挡层21与第二蚀刻阻挡层22，得到一个第一线路基板20，此时，第一原铜层11与第二原铜层12分别被制作形成第一导电线路层110与第二导电线路层120，在本实施方式中，还利用自动光学检测(Automatic OpticInspection,AOI)的方式对第一导电线路层110与第二导电线路层120进行检测，从而判断有无残次品。
第三步，将第一导电线路层110或者第二导电线路层120表面的电镀铜层15制作形成焊球垫35。在本实施方式中，是将第二导电线路层120表面的电镀铜层15制作形成焊球垫35。制作形成焊球垫35包括步骤：
请参阅图6，在第一线路基板20的相背两个表面分别形成第一防焊层(SolderMask Layer)23，该第一防焊层23还充满该导电孔14。
请参阅图7，对第一防焊层23进行研磨(Polishing),暴露出电镀铜层15，此时第一防焊层23与电镀铜层15的表面保持其平，得到第二线路基板30。
请参阅图8，第二线路基板30包括相背的第一表面31与第二表面32，在第一表面31与第二表面32上分别形成第三蚀刻阻挡膜33与第四蚀刻阻挡膜34，对第四蚀刻阻挡膜34进行曝光、显影，控制蚀刻时间，将未被第三蚀刻阻挡膜33与第四蚀刻阻挡膜34保护的电镀铜层15蚀刻掉，请参阅图9，在本实施方式中，该第一导电线路层110表面的电镀铜层15，以及该第二导电线路层120表面的部分电镀铜层15被蚀刻。
请参阅图10，去掉第四蚀刻阻挡膜34，第二导电线路层120表面未被蚀刻的电镀铜层15形成焊球垫(ball pad)35。
第四步，请参阅图11与图12，在第一导电线路层110表面形成电性接触垫111。在第一防焊层23表面、第一导电线路层110表面、第二导电线路层120表面及焊球垫35表面分别形成第二防焊层43与第三防焊层53，并且对第一导电线路层110表面的第二防焊层43进行曝光显影，形成第一防焊层开口(Solder Resist Opening)430，该第一防焊层开口430暴露该第一导电线路层110，被第一防焊层开口430暴露的该第一导电线路层110形成电性接触垫111，该电性接触垫111与该焊球垫35分别位于相背的两个表面。在本实施中，对第一导电线路层110与第二导电线路层120的表面分别进行了2次防焊制作，有利于提高线路的平整度。可以理解，在其它实施方式中，可以仅进行一次防焊制作，也即图6形成第一防焊层23与图7对第一防焊层23进行研磨的步骤可以省去。
请参阅图13，对第三防焊层53进行研磨，第三防焊层53与焊球垫35保持齐平，该第三防焊层53包括第二防焊层开口530，该焊球垫35与第二防焊层开口530的尺寸相一致，有利于细线路的制作，实现高密度线路之集成。
请参阅图14，对焊球垫35与电性接触垫111进行清洁处理与表面处理，在本实施方式中，还包括在该焊球垫35与电性接触垫111表面生成一层有机保焊膜(OrganicSolderability Preservatives，OSP)63，并且对电性接触垫111表面的有机保焊膜63表面上电镀一层助焊层73，该助焊层73可以选自电镀镍层、电镀金层、无电镀镍化金层(electroless Ni/Au)、浸镀银(immersion silver)、浸镀锡(immersion tin)。
请再次参阅图14，本发明还提供一种由上述芯片制作方法制作而成的芯片封装基板100，其包括绝缘层13、分别位于该绝缘层相背两个表面的第一导电线路层110、第二导电线路层120、贯穿该第一导电线路层110与第二导电线路层120的导电孔14，分别形成在第一导电线路层110与第二导电线路层120表面的第二防焊层43与第三防焊层53，以及形成在该第二导电线路层120表面的焊球垫35。
该第二防焊层43包括第一防焊层开口430，该第一防焊层开口430暴露该第一导电线路层110，被第一防焊层开口430暴露的该第一导电线路层110形成电性接触垫111。
该第三防焊层53包括第二防焊层开口530，该焊球垫35的尺寸等于该第二防焊层开口530的尺寸，且该焊球垫35所在的表面与该第三防焊层53所在的表面保持齐平。
该焊球垫35与电性接触垫111表面形成有一层有机保焊膜63。
综上所述，本发明提供的封装基板的制作方法制作而成的芯片封装基板，形成焊球垫后再在焊球垫表面形成防焊层，通过对防焊层进行研磨暴露出该焊球垫，从而使焊球垫的尺寸与防焊层开口的尺寸保持一致，从而避免了先前技术中焊球垫的尺寸大于防焊层开口的尺寸，也即若要形成同样大小的防焊层开口时，本发明提供的方法可以缩小焊球垫的尺寸，实现了在有限的电路板空间上实现高密度线路之需求，由于焊球垫不是通过对防焊层曝光显影蚀刻形成，所以无防焊层开口，防焊层也就无需考虑对准度。
可以理解的是，对于本领域的普通技术人员来说，可以根据本发明的技术构思做出其它各种相应的改变与变形，而所有这些改变与变形都应属于本发明权利要求的保护范围。
Claims (9)
1.一种芯片封装基板制作方法，其包括：
提供双面覆铜基板，该双面覆铜基板包括绝缘层、分别位于该绝缘层相背两个表面的第一原铜层、第二原铜层、位于第一原铜层表面及第二原铜层表面的电镀铜层以及贯穿该绝缘层、第一原铜层与第二原铜层的通孔，该电镀铜层是通过电镀该通孔、将该通孔形成导电孔时形成在该第一原铜层与该第二原铜层的表面；
将该第一原铜层制作形成第一导电线路层、将该第二原铜层制作形成第二导电线路层；
将该第一导电线路层或者该第二导电线路层表面的部分该电镀铜层制作形成焊球垫；
在该第一导电线路层表面、该第二导电线路层表面以及该焊球垫表面分别形成防焊层；
对该防焊层进行研磨，使该防焊层暴露出该焊球垫，且该防焊层暴露该焊球垫的开口定义防焊层开口，该防焊层开口的尺寸等于该焊球垫的尺寸，得到芯片封装基板。
2.如权利要求1所述的芯片封装基板制作方法，其特征在于，在形成该防焊层之后与对该防焊层研磨之前还包括在该第一导电线路层表面形成电性接触垫，该电性接触垫是通过对该第一导电线路层表面的该防焊层进行曝光、显影与蚀刻形成，被该防焊层暴露的该第一导电线路层形成该电性接触垫。
3.如权利要求2所述的芯片封装基板制作方法，其特征在于，该焊球垫形成在该第二导电线路层表面，制作形成该焊球垫包括步骤：
在该第一导电线路层表面的电镀铜层的表面、第二导电线路层表面的电镀铜层的表面分别形成第一防焊层，该第一防焊层还充满该导电孔；
对该第一防焊层进行研磨,使该第一防焊层暴露出该电镀铜层；
在该第一导电线路层表面的该第一防焊层与电镀铜层的表面、该第二导电线路层表面的该第一防焊层与电镀铜层的表面分别形成蚀刻阻挡膜，对该第二导电线路层表面的该蚀刻阻挡膜进行曝光、显影，与蚀刻，将未被蚀刻阻挡膜保护的该电镀铜层蚀刻掉；以及
去掉该蚀刻阻挡膜，该第二导电线路层表面未被蚀刻的该电镀铜层形成该焊球垫。
4.如权利要求2所述的芯片封装基板制作方法，其特征在于，该焊球垫形成在该第二导电线路层表面，制作形成该焊球垫包括步骤：
在该第一导电线路层表面的电镀铜层的表面、第二导电线路层表面的电镀铜层的表面分别形成蚀刻阻挡膜，对该第二导电线路层表面的蚀刻阻挡膜进行曝光、显影以对该第二导电线路层表面的部分该电镀铜层进行保护，将未被蚀刻阻挡膜保护的该电镀铜层蚀刻掉；以及
去掉未被蚀刻的电镀铜层表面的蚀刻阻挡膜，从而第二导电线路层表面未被蚀刻的该电镀铜层形成该焊球垫。
5.如权利要求2所述的芯片封装基板制作方法，其特征在于，在形成该焊球垫与该电性接触垫之后还包括对焊球垫与该电性接触垫的表面进行清洁处理与表面处理，在该焊球垫与该电性接触垫的表面生成一层有机保焊膜。
6.如权利要求1所述的芯片封装基板制作方法，其特征在于，形成的该第一导电线路层与第二导电线路层的截面为截头圆锥形状。
7.一种芯片封装基板，其包括绝缘层、分别位于该绝缘层相背两个表面的第一导电线路层、第二导电线路层、贯穿该第一导电线路层与第二导电线路层的导电孔，分别直接形成在第一导电线路层表面、第二导电线路层表面、及填充该导电孔中的防焊层，其特征在于：该芯片封装基板还包括形成在该第二导电线路层表面的焊球垫，该防焊层包括防焊层开口，该焊球垫的尺寸等于该防焊层开口的尺寸，且该焊球垫所在的表面与该防焊层所在的表面保持齐平，该导电孔中的该防焊层的两端分别与第一导电线路层及第二导电线路层表面的该防焊层相齐平。
8.如权利要求7所述的芯片封装基板，其特征在于，还包括电性接触垫，该电性接触垫形成在该第一导电线路层的表面被该防焊层暴露。
9.如权利要求8所述的芯片封装基板，其特征在于，该焊球垫与该电性接触垫的表面分别形成有一层有机保焊膜。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510657115.2A CN106571355B (zh) | 2015-10-12 | 2015-10-12 | 芯片封装基板的制作方法及芯片封装基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| CN201510657115.2A CN106571355B (zh) | 2015-10-12 | 2015-10-12 | 芯片封装基板的制作方法及芯片封装基板 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN106571355A CN106571355A (zh) | 2017-04-19 |
| CN106571355B true CN106571355B (zh) | 2019-03-19 |
Family
ID=58508478
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN201510657115.2A Active CN106571355B (zh) | 2015-10-12 | 2015-10-12 | 芯片封装基板的制作方法及芯片封装基板 |
Country Status (1)
| Country | Link |
|---|---|
| CN (1) | CN106571355B (zh) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN112349599A (zh) * | 2020-11-10 | 2021-02-09 | 南方电网科学研究院有限责任公司 | 一种芯片基板的制作方法 |
Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101853835A (zh) * | 2009-04-03 | 2010-10-06 | 南茂科技股份有限公司 | 倒装芯片封装及其制造方法 |
| CN102915995A (zh) * | 2012-11-02 | 2013-02-06 | 日月光半导体制造股份有限公司 | 半导体封装件、基板及其制造方法 |
| CN103489841A (zh) * | 2013-08-08 | 2014-01-01 | 华进半导体封装先导技术研发中心有限公司 | 同时埋入电容、电感、电阻的pcb板及其制备方法 |
| TWI434386B (zh) * | 2009-10-13 | 2014-04-11 | Unimicron Technology Corp | 封裝結構之製法 |
| CN104091790A (zh) * | 2014-07-25 | 2014-10-08 | 华进半导体封装先导技术研发中心有限公司 | 一种半导体封装基板结构及其制作方法 |
| CN104427740A (zh) * | 2013-08-22 | 2015-03-18 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
-
2015
- 2015-10-12 CN CN201510657115.2A patent/CN106571355B/zh active Active
Patent Citations (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| CN101853835A (zh) * | 2009-04-03 | 2010-10-06 | 南茂科技股份有限公司 | 倒装芯片封装及其制造方法 |
| TWI434386B (zh) * | 2009-10-13 | 2014-04-11 | Unimicron Technology Corp | 封裝結構之製法 |
| CN102915995A (zh) * | 2012-11-02 | 2013-02-06 | 日月光半导体制造股份有限公司 | 半导体封装件、基板及其制造方法 |
| CN103489841A (zh) * | 2013-08-08 | 2014-01-01 | 华进半导体封装先导技术研发中心有限公司 | 同时埋入电容、电感、电阻的pcb板及其制备方法 |
| CN104427740A (zh) * | 2013-08-22 | 2015-03-18 | 富葵精密组件(深圳)有限公司 | 电路板及其制作方法 |
| CN104091790A (zh) * | 2014-07-25 | 2014-10-08 | 华进半导体封装先导技术研发中心有限公司 | 一种半导体封装基板结构及其制作方法 |
Also Published As
| Publication number | Publication date |
|---|---|
| CN106571355A (zh) | 2017-04-19 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1873935B (zh) | 配线基板的制造方法及半导体器件的制造方法 | |
| KR100990618B1 (ko) | 랜드리스 비아홀을 갖는 인쇄회로기판 및 그 제조방법 | |
| CN103229294A (zh) | 无芯衬底处理中的电解沉积和通孔填充 | |
| CN103369868B (zh) | 一种pcb板的制作方法及pcb板 | |
| CN104918422A (zh) | 印刷电路板半金属化孔的制作方法 | |
| CN104812173A (zh) | 一种带有阶梯台的铜基板的生产方法 | |
| CN104349587A (zh) | 一种印制电路板及其盘中孔的制作方法、以及印制电路板 | |
| JP2009158905A (ja) | 埋込型印刷回路基板の製造方法 | |
| US20070158852A1 (en) | Circuit Board with Conductive Structure and Method for Fabricating the same | |
| KR101831643B1 (ko) | 표면 상호 연결부 및 무전해 충진물을 포함하는 캐비티를 포함하는 패키지 기판 | |
| KR20150064976A (ko) | 인쇄회로기판 및 그 제조방법 | |
| CN104703390B (zh) | 电路板及其制作方法 | |
| CN105764270A (zh) | 一种具有整板电金及金手指表面处理的pcb的制作方法 | |
| CN105744740B (zh) | 印刷电路板及其制造方法 | |
| CN103179809A (zh) | 布线基板的制造方法 | |
| CN106571355B (zh) | 芯片封装基板的制作方法及芯片封装基板 | |
| CN105722299A (zh) | 中介基板及其制法 | |
| TW201417637A (zh) | 電路板及其製作方法 | |
| CN102970833B (zh) | 一种pcb板插孔的加工方法及其插孔结构 | |
| CN104735926A (zh) | 一种用于电路板的树脂塞孔方法 | |
| TWI325289B (en) | Printed circuit board structure and method for forming broken circuit point | |
| KR101124784B1 (ko) | 배선 기판 및 그 제조 방법 | |
| KR101034089B1 (ko) | 배선 기판 및 그 제조 방법 | |
| JP4326014B2 (ja) | 回路基板とその製造方法 | |
| CN106711096B (zh) | 一种铜柱结构封装基板及其加工方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| PB01 | Publication | ||
| PB01 | Publication | ||
| SE01 | Entry into force of request for substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| GR01 | Patent grant | ||
| GR01 | Patent grant | ||
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20220706 Address after: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd. Patentee after: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Address before: No.18, Tengfei Road, Qinhuangdao Economic and Technological Development Zone, Hebei Province 066004 Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. |
|
| TR01 | Transfer of patent right | ||
| TR01 | Transfer of patent right |
Effective date of registration: 20240209 Address after: SL11, No. 8 Langdong Road, Yanchuan Community, Yanluo Street, Bao'an District, Shenzhen City, Guangdong Province, 518105 Patentee after: Liding semiconductor technology (Shenzhen) Co.,Ltd. Country or region after: China Patentee after: Liding semiconductor technology Qinhuangdao Co.,Ltd. Patentee after: Zhen Ding Technology Co.,Ltd. Country or region after: Taiwan, China Address before: 518105 area B, Room 403, block B, Rongchao Binhai building, No. 2021, haixiu Road, n26 District, Haiwang community, Xin'an street, Bao'an District, Shenzhen City, Guangdong Province Patentee before: Liding semiconductor technology (Shenzhen) Co.,Ltd. Country or region before: China Patentee before: Qi Ding Technology Qinhuangdao Co.,Ltd. Patentee before: Zhen Ding Technology Co.,Ltd. Country or region before: Taiwan, China |