CN104091790A - 一种半导体封装基板结构及其制作方法 - Google Patents

一种半导体封装基板结构及其制作方法 Download PDF

Info

Publication number
CN104091790A
CN104091790A CN201410361660.2A CN201410361660A CN104091790A CN 104091790 A CN104091790 A CN 104091790A CN 201410361660 A CN201410361660 A CN 201410361660A CN 104091790 A CN104091790 A CN 104091790A
Authority
CN
China
Prior art keywords
layer
increasing
photosensitive resin
conducting wire
metal column
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201410361660.2A
Other languages
English (en)
Other versions
CN104091790B (zh
Inventor
陈�峰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
National Center for Advanced Packaging Co Ltd
Original Assignee
National Center for Advanced Packaging Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by National Center for Advanced Packaging Co Ltd filed Critical National Center for Advanced Packaging Co Ltd
Priority to CN201410361660.2A priority Critical patent/CN104091790B/zh
Publication of CN104091790A publication Critical patent/CN104091790A/zh
Application granted granted Critical
Publication of CN104091790B publication Critical patent/CN104091790B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本发明提供了一种半导体封装基板结构,有效缩小了基板焊盘间距的同时保证了基板焊盘的可靠性,其包括芯板,其特征在于:所述芯板两侧设置有增层层,所述增层层与芯板之间通过盲孔连接,盲孔底部与线面增层层的焊盘相连,所述增层层上或者增层层内部设置有导电线路,所述芯板上设置有导通孔,所述芯板上下两面的所述导电线路间通过所述导通孔连接,所述导通孔内设置有塞孔材料,上下面所述增层层中设置有金属柱,所述金属柱设置在所述增层层内,所述金属柱与内层导电层相连接,本发明同时提供一种半导体封装基板结构的制作方法。

Description

一种半导体封装基板结构及其制作方法
技术领域
本发明涉及微电子封装工艺的技术领域,具体涉及一种半导体封装基板结构及其制作方法。
背景技术
随着半导体技术的发展,摩尔定律接近失效的边缘。产业链上IC 设计、晶圆制造、封装测试各个环节的难度不断加大。芯片焊盘间距的不断变小,由于封装基板倒扣焊盘间距的发展无法跟上芯片焊盘间距变化的步伐。如何缩小封装基板的焊盘间距成为亟待解决的问题。 
现有封装基板制作过程中均使用增层(Build-up)工艺。制作完最外层线路后印刷阻焊油墨(Solder Mask)通过曝光、显影等工艺形成焊盘,常规工艺中阻焊油墨工艺的制作,由于阻焊油墨材料光学分辨率低和物化性能差所带来的基板焊盘间距大和可靠性能差等问题。
发明内容
针对上述问题,本发明提供了一种半导体封装基板结构,有效缩小了基板焊盘间距的同时保证了基板焊盘的可靠性,本发明同时提供一种半导体封装基板结构的制作方法 。
其技术方案如下: 
一种半导体封装基板的结构,其包括芯板,芯板两侧设置有增层层,所述增层层与芯板之间通过盲孔连接,盲孔底部与线面增层层的焊盘相连,所述增层层上或者增层层内部设置有导电线路,所述芯板上设置有导通孔,所述芯板上下两面的所述导电线路间通过所述导通孔连接,所述导通孔内设置有塞孔材料,上下面所述增层层中的设置有金属柱,所述金属柱设置在所述增层层内,所述金属柱与内层导电层相连接。
其进一步改进在于:上下所述增层层包括有多层增层层,所述增层层之间通过盲孔连接,所述最外层增层层内分别设置有导电线路,上下面所述最外层增层层中设置有金属柱。
        一种半导体封装基板结构的制作方法,其特征在于:其包括以下步骤:
(1)、芯板的制作,双面覆铜板形成导通孔,采用通孔金属化的工艺沉积使导通孔连接覆铜板上下两面的金属,在导通孔内部填充塞孔材料,通过线路形成工艺,在覆铜板正反两面形成导电线路;
(2)、增层层制作,其包括:(a)、在芯板正背面贴合增层材料,在增层材料上形成盲孔,盲孔底部露出焊盘;(b)、在增层材料上沉积导电层,形成导电线路,在导电层上涂覆感光树脂;(c)、去除感光树脂和多余的导电层,完成增层层制作;
(3)、形成第一窗口,在增层层正背面再涂覆感光树脂,通过曝光显影的方式在正面的感光树脂上面形成第一窗口,第一窗口露出正面所需要的导电线路和焊盘;
(4)、形成金属柱,使用电镀的工艺第一在窗口中电镀导电材料形成金属柱,金属柱的高度不高于感光树脂的高度,去除感光树脂和种子层;
(5)、在增层层正背面贴合增层材料,增层材料将金属柱覆盖;
(6)、封装基板正背面减薄,去除表面部分增层材料,露出铜柱,铜柱表面进行防腐处理。
其进一步改进在于,重复步骤(2)和步骤(3)的工艺,形成多层增层层,增层层之间通过盲孔连接,增层层内分别设置有导电线路。
   步骤(1)中,双面覆铜板通过机械钻孔或激光钻孔形成导通孔,通孔金属化工艺包括溅射黑孔、化学沉铜、黑影、电镀铜或印刷导电介质工艺,塞孔材料包括树脂或导电介质,线路形成工艺包括涂覆感光树脂、曝光、显影、蚀刻、激光划槽形成导电线路工艺;
步骤(2)中,贴合方式包括热压、滚压、真空压合、快速压合、印刷、旋涂、喷涂工艺,增层材料包括半固化片、油墨、聚酰亚胺、纯胶、背胶铜箔、ABF材料或其他可以用于印刷电路板的介质材料,使用机械钻孔或激光钻孔方式在增层材料上形成盲孔;
采用半加成工艺形成导电线路;
步骤(3)中,在最外层半加成工艺的流程中去除感光树脂后,保留导电层,通过曝光显影的方式在正面的感光树脂上面形成窗口;
步骤(4)中,使用电镀的工艺在窗口中电镀导电材料形成金属柱,铜柱截面可以是圆形、也可以是方形、五边形、六边形、八边形和任意可以通过光刻显影工艺形成的图形,导电材料包括Cu、Ag、Au、Sn、Al材料或合金材料;
步骤(5)中,增层材料的加工方式包括热压、滚压、真空压合、快速压合、印刷、旋涂、喷涂工艺,两种材料可以同时贴合也可以分开贴合,增层材料包括半固化片、油墨、聚酰亚胺、纯胶、背胶铜箔、ABF材料(Ajinomoto Build-up Film)或其他可以用于印刷电路板的介质材料,增层层顶部到金属柱顶部的距离不超过10微米;
步骤(6)中,通过曝光显影的方式在封装基板背面阻焊油墨上形成第二窗口,使用磨刷、研磨、机械抛光、喷砂、CMP工艺在增层材料表面露出金属柱。
采用本发明是的上述结构中,由于芯板两侧设置有增层层,增层层与芯板之间通过盲孔连接,芯板上下两面增层层上设置有导电线路,所述芯板上设置有导通孔,芯板上下两面的导电线路间通过导通孔连接,上下的增层层表面设置有焊盘,焊盘露出基板表面,焊盘设置在所述增层层内,焊盘周边设置有增层材料保护,在有效缩小了基板焊盘间距的同时保证了基板焊盘的可靠性。
附图说明
图1为本发明半导体封装基板结构示意图;
图2为芯板的制作示意图;
图3为增层层第一步制作示意图;
图4为增层层第二步制作示意图;
图5为形成第一窗口示意图;
图6为形成金属柱示意图;
图7为增层层正面贴合增层材料,背面涂覆阻焊油墨示意图;
图8为形成第二窗口,去除部分增层材料表面露出铜柱示意图;
图9为多层增层层制作示意图;
图10为本发明半导体封装基板结构多层结构示意图。
具体实施方式
以下结合附图来对发明进行详细描述,但是本实施方式并不限于本发明,本领域的普通技术人员根据本实施方式所做出的结构、方法或者功能上的变换,均包含在本发明的保护范围内。
见图1,一种半导体封装基板结构,其包括芯板(Core Layer)101,芯板101两侧设置有增层层(Build-up Layer)102,增层层(Build-up Layer)102与芯板101之间通过盲孔(Blind Via)105连接,盲孔105底部与线面增层层的焊盘109相连,盲孔105内设置有塞孔材料,芯板101上下两面增层层(Build-up Layer)102上设置有导电线路103,导电线路可以布置在增层层表面也可以嵌入到增层层内部,芯板101上设置有导通孔(Through Hole)104,芯板101上下两面的导电线路103间通过导通孔(Through Hole)104连接,导通孔104内设置有塞孔材料,上下面增层层(Build-up Layer)102上的设置有金属柱113,上下面增层层中设置有金属柱,金属柱113连接导电层110或者焊盘109,金属柱113周边设置有增层保护材料,形成外层增层层102a,通过盲孔105内的塞孔材料实现了金属柱113与芯板101的连接。
上下增层层(Build-up Layer)102可以包括一层,也可以包括有多层增层层,增层层之间通过盲孔(Blind Via)105连接,增层层(Build-up Layer)102内分别设置有导电线路103,上下面最外层增层层中设置有金属柱,通过盲孔(Blind Via)105内的塞孔材料实现了金属柱113与芯板101的连接。
一种半导体封装基板结构的制作方法,其包括以下步骤:
见图2,(1)、芯板的制作,双面覆铜板形成导通孔,采用通孔金属化的工艺沉积使导通孔连接覆铜板上下两面的金属,在导通孔内部填充塞孔材料,通过线路形成工艺,在覆铜板正反两面形成导电线路;固定尺寸的双面覆铜板106通过机械钻孔或激光钻孔形成导通孔104。通孔金属化的工艺沉积使导通孔104可以连接覆铜板上下两面的金属。通孔金属化工艺包括溅射黑孔(Black Hole)、化学沉铜、黑影(Black Shadow)、电镀铜或印刷导电介质等工艺。在导通孔内部填充塞孔材料107,塞孔材料包括树脂或导电介质。通过线路形成工艺,在覆铜板正反两面形成导电线路103。线路形成工艺包括涂覆感光树脂(感光树脂包括在导电线路中,图中未画出)、曝光、显影、蚀刻等工艺。芯板101可以是两层布线结构,也可以是多层布线结构。
见图3、图4,(2)、增层层制作,其包括:(a)、在芯板正背面贴合增层材料,在增层材料上形成盲孔,盲孔底部露出焊盘;(b)、在增层材料上沉积导电层,在导电层上形成导电线路,导电线路包括在导电层涂覆感光树脂工艺(感光树脂包括在导电线路中,图中未画出);(c)、去除感光树脂和多余的导电层,完成增层层制作。
在芯板101正背面贴合增层材料108。贴合方式包括热压、滚压、真空压合、快速压合、印刷、旋涂、喷涂等工艺。增层材料包括半固化片、油墨、聚酰亚胺、纯胶、背胶铜箔、ABF材料(Ajinomoto Build-up Film)或其他可以用于印刷电路板的介质材料。使用机械钻孔或激光钻孔等方式在增层材料108上形成盲孔105,盲孔105底部露出焊盘109。
使用半加成工艺(SAP,Semi-Additive Process),在增层材料108上形成导电线路103,这样也形成了增层层102。半加成工艺首先在增层材料108上沉积一层导电层110,在导电层110上涂覆感光树脂(感光树脂包括在导电线路中,图中未画出),通过使用曝光、显影、电镀金属层的工艺形成导电线路103。去除感光树脂111和多余的导电层110,增层层102就制作完毕了。
见图5,(3)、形成第一窗口,在增层层正背面再涂覆感光树脂,通过曝光显影的方式在正反面的感光树脂上面形成第一窗口,第一窗口露出正面所需要的导电线路和焊盘。
在最外层半加成工艺的流程中去除感光树脂后,保留导电层110,在增层层102正背面再涂覆感光树脂111,通过曝光显影的方式在正背面面的感光树脂上面形成第一窗口112,第一窗口112露出正面所需要的导电线路103和焊盘109。                                                
见图5、图6,(4)、形成金属柱,使用电镀的工艺第一在窗口中电镀导电材料形成金属柱,金属柱的高度不高于感光树脂的高度,去除感光树脂和种子层,种子层附着在增层层上。
使用电镀的工艺在窗口112中电镀导电材料形成金属柱113,金属柱113的高度不高于感光树脂111的高度,铜柱截面可以是圆形、也可以是方形、五边形、六边形、八边形等任意可以通过光刻显影工艺形成的图形。导电材料包括Cu、Ag、Au、Sn、Al等材料或合金材料,去除感光树脂和种子层。
见图7,(5)、在增层层正背面贴合增层材料,增层材料将金属柱覆盖。
在增层层102正背面贴合增层材料108,增层材料的加工方式包括热压、滚压、真空压合、快速压合、印刷、旋涂、喷涂等工艺,两种材料可以同时贴合也可以分开贴合。增层材料包括半固化片、油墨、聚酰亚胺、纯胶、背胶铜箔、ABF材料(Ajinomoto Build-up Film)或其他可以用于印刷电路板的介质材料。增层材料108将铜柱覆盖。增层层顶部到铜柱顶部的距离不超过10微米。
见图8,(6)、使用磨刷、研磨、机械抛光、喷砂、CMP等工艺在增层材料108表面露出铜柱113。对露出的焊盘109进行表面防腐处理。
见图9,可以重复步骤(2)和步骤(3)的工艺,形成多层增层层102,增层层之间通过盲孔连接,通过盲孔内的塞孔材料实现了外层增层层上的金属柱113与芯板101的连接,增层层内分别设置有导电线路。
采用本发明是的上述半导体封装基板结构的制作方法中,在有效缩小了基板焊盘间距的同时保证了基板焊盘的可靠性。

Claims (10)

1.一种半导体封装基板的结构,其包括芯板,其特征在于:所述芯板两侧设置有增层层,所述增层层与芯板之间通过盲孔连接,盲孔底部与线面增层层的焊盘相连,所述增层层上或者增层层内部设置有导电线路,所述芯板上设置有导通孔,所述芯板上下两面的所述导电线路间通过所述导通孔连接,所述导通孔内设置有塞孔材料,上下面所述增层层中的设置有金属柱,所述金属柱设置在所述增层层内,所述金属柱与内层导电层相连接。
2.根据权利要求1所述的一种半导体封装基板结构,其特征在于:上下所述增层层包括有多层增层层,所述增层层之间通过盲孔连接,所述最外层增层层内分别设置有导电线路,上下面最外层所述增层层中设置有金属柱。
3.一种半导体封装基板结构的制作方法,其特征在于:其包括以下步骤:
(1)、芯板的制作,双面覆铜板形成导通孔,采用通孔金属化的工艺沉积使导通孔连接覆铜板上下两面的金属,在导通孔内部填充塞孔材料,通过线路形成工艺,在覆铜板正反两面形成导电线路;
(2)、增层层制作,其包括:(a)、在芯板正背面贴合增层材料,在增层材料上形成盲孔,盲孔底部露出焊盘;(b)、在增层材料上沉积导电层,形成导电线路,在导电层上涂覆感光树脂;(c)、去除感光树脂和多余的导电层,完成增层层制作;
(3)、形成第一窗口,在增层层正背面再涂覆感光树脂,通过曝光显影的方式在正面的感光树脂上面形成第一窗口,第一窗口露出正面所需要的导电线路和焊盘;
(4)、形成金属柱,使用电镀的工艺第一在窗口中电镀导电材料形成金属柱,金属柱的高度不高于感光树脂的高度,去除感光树脂和种子层;
(5)、在增层层正背面贴合增层材料,增层材料将金属柱覆盖;
(6)、封装基板正背面减薄,去除表面部分增层材料,露出铜柱,铜柱表面进行防腐处理。
4. 根据权利要求3所述的一种半导体封装基板结构的制作方法,其特征在于:重复步骤(2)和步骤(3)的工艺,形成多层增层层,增层层之间通过盲孔连接,增层层内分别设置有导电线路。
5.根据权利要求3所述的一种半导体封装基板结构的制作方法,其特征在于:步骤(1)中,双面覆铜板通过机械钻孔或激光钻孔形成导通孔,通孔金属化工艺包括溅射黑孔、化学沉铜、黑影、电镀铜或印刷导电介质工艺,塞孔材料包括树脂或导电介质,线路形成工艺包括涂覆感光树脂、曝光、显影、蚀刻 、激光划槽形成导电线路工艺。
6.根据权利要求3所述的一种半导体封装基板结构的制作方法,其特征在于:步骤(2)中,贴合方式包括热压、滚压、真空压合、快速压合、印刷、旋涂、喷涂工艺,增层材料包括半固化片、油墨、聚酰亚胺、纯胶、背胶铜箔、ABF材料或其他可以用于印刷电路板的介质材料,使用机械钻孔或激光钻孔方式在增层材料上形成盲孔;
采用半加成工艺形成导电线路。
7.根据权利要求3所述的一种半导体封装基板结构的制作方法,其特征在于:步骤(3)中,在最外层半加成工艺的流程中去除感光树脂后,保留导电层,通过曝光显影的方式在正面的感光树脂上面形成窗口。
8.根据权利要求3所述的一种半导体封装基板结构的制作方法,其特征在于:步骤(4)中,使用电镀的工艺在窗口中电镀导电材料形成金属柱,铜柱截面可以是圆形、也可以是方形、五边形、六边形、八边形和任意可以通过光刻显影工艺形成的图形,导电材料包括Cu、Ag、Au、Sn、Al材料或合金材料。
9.根据权利要求3所述的一种半导体封装基板结构的制作方法,其特征在于:步骤(5)中,增层材料的加工方式包括热压、滚压、真空压合、快速压合、印刷、旋涂、喷涂工艺,两种材料可以同时贴合也可以分开贴合,增层材料包括半固化片、油墨、聚酰亚胺、纯胶、背胶铜箔、ABF材料(Ajinomoto Build-up Film)或其他可以用于印刷电路板的介质材料,增层层顶部到金属柱顶部的距离不超过10微米。
10.根据权利要求3所述的一种半导体封装基板结构的制作方法,其特征在于:步骤(6)中使用磨刷、研磨、机械抛光、喷砂、CMP工艺在增层材料表面露出铜柱,使用化学镍金、化学镍钯金、化学锡、化学银工艺将裸露出的铜柱表面进行防腐处理。
CN201410361660.2A 2014-07-25 2014-07-25 一种半导体封装基板结构及其制作方法 Active CN104091790B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201410361660.2A CN104091790B (zh) 2014-07-25 2014-07-25 一种半导体封装基板结构及其制作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201410361660.2A CN104091790B (zh) 2014-07-25 2014-07-25 一种半导体封装基板结构及其制作方法

Publications (2)

Publication Number Publication Date
CN104091790A true CN104091790A (zh) 2014-10-08
CN104091790B CN104091790B (zh) 2017-11-14

Family

ID=51639493

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201410361660.2A Active CN104091790B (zh) 2014-07-25 2014-07-25 一种半导体封装基板结构及其制作方法

Country Status (1)

Country Link
CN (1) CN104091790B (zh)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571355A (zh) * 2015-10-12 2017-04-19 碁鼎科技秦皇岛有限公司 芯片封装基板的制作方法及芯片封装基板
CN110099522A (zh) * 2018-01-31 2019-08-06 嘉联益电子(昆山)有限公司 卷对卷柔性线路板及其快速加工方法
CN112103194A (zh) * 2020-08-27 2020-12-18 珠海越亚半导体股份有限公司 转接基板及其制作方法、器件封装结构

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080041621A1 (en) * 2006-02-15 2008-02-21 Phoenix Precision Technology Corporation Circuit board structure and method for fabricating the same
TW200838387A (en) * 2007-03-02 2008-09-16 Phoenix Prec Technology Corp Warp-proof circuit board structure
CN102045964A (zh) * 2009-10-15 2011-05-04 欣兴电子股份有限公司 线路板的制作方法
CN102076180A (zh) * 2009-11-20 2011-05-25 南亚电路板股份有限公司 电路板结构及其形成方法
US20130093105A1 (en) * 2007-01-26 2013-04-18 Hiroyuki Kawakami Sealing film and a semiconductor device using the same

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080041621A1 (en) * 2006-02-15 2008-02-21 Phoenix Precision Technology Corporation Circuit board structure and method for fabricating the same
US20130093105A1 (en) * 2007-01-26 2013-04-18 Hiroyuki Kawakami Sealing film and a semiconductor device using the same
TW200838387A (en) * 2007-03-02 2008-09-16 Phoenix Prec Technology Corp Warp-proof circuit board structure
CN102045964A (zh) * 2009-10-15 2011-05-04 欣兴电子股份有限公司 线路板的制作方法
CN102076180A (zh) * 2009-11-20 2011-05-25 南亚电路板股份有限公司 电路板结构及其形成方法

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN106571355A (zh) * 2015-10-12 2017-04-19 碁鼎科技秦皇岛有限公司 芯片封装基板的制作方法及芯片封装基板
CN106571355B (zh) * 2015-10-12 2019-03-19 碁鼎科技秦皇岛有限公司 芯片封装基板的制作方法及芯片封装基板
CN110099522A (zh) * 2018-01-31 2019-08-06 嘉联益电子(昆山)有限公司 卷对卷柔性线路板及其快速加工方法
CN112103194A (zh) * 2020-08-27 2020-12-18 珠海越亚半导体股份有限公司 转接基板及其制作方法、器件封装结构

Also Published As

Publication number Publication date
CN104091790B (zh) 2017-11-14

Similar Documents

Publication Publication Date Title
US9681546B2 (en) Wiring substrate and semiconductor device
US20150357277A1 (en) Wiring substrate
US8383950B1 (en) Metal etch stop fabrication method and structure
JP5048005B2 (ja) 金属バンプを持つプリント基板及びその製造方法
TWI465171B (zh) 承載電路板、承載電路板的製作方法及封裝結構
US20120138337A1 (en) Printed circuit board and method of manufacturing the same
US9159614B2 (en) Packaging substrate and method for manufacturing same
JP2011527830A (ja) 導体間隙が縮小された超小型電子相互接続素子
TWI294760B (zh)
TWI511250B (zh) Ic載板、具有該ic載板的半導體器件及製作方法
JP4022405B2 (ja) 半導体チップ実装用回路基板
TWI553787B (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
CN104091790A (zh) 一种半导体封装基板结构及其制作方法
CN104093272A (zh) 一种改进的半导体封装基板结构及其制作方法
TWI395522B (zh) 內埋式元件基板結構及其製作方法
JP2010135860A (ja) 印刷回路基板製造方法
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
JP2007116185A (ja) 半導体モジュール
JP7007882B2 (ja) 配線基板及びその製造方法
CN104105340A (zh) 一种封装基板导通孔结构及制作方法
CN109661124A (zh) 一种ic载板新型表面处理方法
US20140146504A1 (en) Circuit board, package structure and method for manufacturing same
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
TWI473221B (zh) 封裝基板及其製法
KR102141102B1 (ko) 반도체 패키지 기판 제조방법 및 이를 이용하여 제조된 반도체 패키지 기판

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant