TWI511250B - Ic載板、具有該ic載板的半導體器件及製作方法 - Google Patents

Ic載板、具有該ic載板的半導體器件及製作方法 Download PDF

Info

Publication number
TWI511250B
TWI511250B TW102132132A TW102132132A TWI511250B TW I511250 B TWI511250 B TW I511250B TW 102132132 A TW102132132 A TW 102132132A TW 102132132 A TW102132132 A TW 102132132A TW I511250 B TWI511250 B TW I511250B
Authority
TW
Taiwan
Prior art keywords
layer
conductive
electrical contact
dielectric layer
interposer
Prior art date
Application number
TW102132132A
Other languages
English (en)
Other versions
TW201513280A (zh
Inventor
wei shuo Su
Original Assignee
Zhen Ding Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Zhen Ding Technology Co Ltd filed Critical Zhen Ding Technology Co Ltd
Publication of TW201513280A publication Critical patent/TW201513280A/zh
Application granted granted Critical
Publication of TWI511250B publication Critical patent/TWI511250B/zh

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15172—Fan-out arrangement of the internal vias
    • H01L2924/15174—Fan-out arrangement of the internal vias in different layers of the multilayer substrate

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

IC載板、具有該IC載板的半導體器件及製作方法
本發明涉及一種IC載板，具有該IC載板的半導體器件及其製造方法。
隨著晶片技術的日益發展，晶片內導線的線寬線距均越來越細。為使承載晶片的承載基板的導線密度與晶片的線路間距相適應通常會使用中介板作為連接媒介，惟，由於中介板及與其電連接的晶片突出所述承載基板，使得半導體器件的整體厚度增加，不利於實現輕薄化。另外，中介板突出承載基板其電氣特性易受外界影響。
有鑒於此，有必要提供一種克服上述問題的IC載板、具有該IC載板的半導體器件及製作方法。
一種IC載板的製作方法，包括步驟：提供一個內層線路板，所述內層線路板包括第一介電層、多個第一電性接觸墊及位於所述第一介電層相對兩側的第一導電線路層及第二導電線路層，所述第一介電層具有多個第一導電孔，所述第一電性接觸墊與所述第一導電線路層位於第一介電層同側；在所述第一導電線路層及所述第一電性接觸墊上壓合第二介電層、在所述第二介電層形成多個 第二導電孔並在第二介電層表面形成第三導電線路層；在所述第二導電線路層壓合第三介電層、在所述第三介電層形成多個第三導電孔並在第三介電層表面形成第四導電線路層，所述第三導電孔成孔方向與第一導電孔相同，與第二導電孔相反；自所述第三導電線路層向所述內層線路板形成一個凹槽，所述多個第一電性接觸墊從凹槽底部露出；以及在所述凹槽中安裝一個中介板，所述中介板相對兩側具有多個一一對應電性連接的第二電性接觸墊及第三電性接觸墊，所述第二電性接觸墊與所述第一電性接觸墊一一對應電性連接。
一種IC載板，其包括中介板及中介板載板，所述中介板載板包括依次接觸的第三導電線路層、第二介電層、內層線路板、第三介電層及第四導電線路層，所述內層線路板包括第一結合區及圍繞所述第一結合區的第一周邊區，所述內層線路板靠近所述第二介電層側具有多個第一電性接觸墊，所述第一電性接觸墊位於所述第一結合區，各導電線路層通過與其相鄰的介電層中的導電孔與所述內層線路板電性連接，所述第二介電層中導電孔成孔方向與所述第三介電層中導電孔成孔方向相反，在所述第一結合區自所述第三導電線路層向所述內層線路板形成有一個凹槽，多個第一電性接觸墊所述凹槽底部露出，所述中介板收容於所述凹槽中，所述中介板相對兩側具有一一對應電性連接的第二電性接觸墊及第三電性接觸墊，所述第二電性接觸墊與所述第一電性接觸墊一一對應電性連接。
一種半導體器件的製作方法，包括步驟：提供一個內層線路板，所述內層線路板包括第一介電層、多個第一電性接觸墊及位於所 述第一介電層相對兩側的第一導電線路層及第二導電線路層，所述第一電性接觸墊與所述第一導電線路層位於第一介電層同側；在所述第一導電線路層及所述第一電性接觸墊上壓合第二介電層，並在第二介電層表面形成第三導電線路層；在所述第二導電線路層壓合第三介電層，並在第三介電層表面形成第四導電線路層；自所述第三導電線路層向所述內層線路板形成一個凹槽，所述多個第一電性接觸墊從凹槽底部露出；在所述凹槽中安裝一個中介板，所述中介板相對兩側具有多個一一對應電性連接的第二電性接觸墊及第三電性接觸墊，所述第二電性接觸墊與所述第一電性接觸墊一一對應電性連接；以及在所述中介板上安裝一個晶片，所述晶片包括多個電極墊，所述電極墊與所述第三電性接觸墊一一對應電性連接。
一種半導體器件，其包括IC載板及晶片。所述IC載板包括中介板及中介板載板，所述中介板載板包括依次接觸的第三導電線路層、第二介電層、內層線路板、第三介電層及第四導電線路層，所述內層線路板包括第一結合區及圍繞所述第一結合區的第一周邊區，所述內層線路板靠近所述第二介電層側具有多個第一電性接觸墊，所述第一電性接觸墊位於所述第一結合區，各導電線路層通過與其相鄰的介電層中的導電孔與所述內層線路板電性連接，所述第二介電層中導電孔成孔方向與所述第三介電層中導電孔成孔方向相反，在所述第一結合區自所述第三導電線路層向所述內層線路板形成有一個凹槽，多個第一電性接觸墊所述凹槽底部露出，所述中介板收容於所述凹槽中，所述中介板相對兩側具有一一對應電性連接的第二電性接觸墊及第三電性接觸墊，所述第二電性接觸墊與所述第一電性接觸墊一一對應電性連接。所述晶片 安裝在所述中介板上。所述晶片具有多個電極墊。每個電極墊均與一個所述第三電性接觸墊電性連接。
本發明所述IC載板形成有凹槽，並將中介板完全收容於所述凹槽內一方面可以避免所述中介板受外界環境影響，另一方面可降低產品整體厚度。另外，在內層線路層兩側均形成增層線路，可防止產品成型後板面翹曲的問題。
100‧‧‧半導體器件
60‧‧‧IC載板
10‧‧‧內層線路板
11‧‧‧第一結合區
12‧‧‧第一周邊區
13‧‧‧第一導電線路層
14‧‧‧第一介電層
141‧‧‧第一導電孔
15‧‧‧第二導電線路層
16‧‧‧第一電性接觸墊
17‧‧‧保護膜
130‧‧‧基板
131‧‧‧第二結合區
132‧‧‧第二周邊區
133‧‧‧承載板
134‧‧‧介電膠片
135‧‧‧第一覆銅基材
1351‧‧‧第一銅箔層
21‧‧‧第二介電層
22‧‧‧第三導電線路層
211‧‧‧第二導電孔
31‧‧‧第三介電層
32‧‧‧第四導電線路層
311‧‧‧第三導電孔
41‧‧‧第一防焊層
411‧‧‧第一開口
412‧‧‧第一焊墊
42‧‧‧第二防焊層
421‧‧‧第二開口
422‧‧‧第二焊墊
40‧‧‧凹槽
23‧‧‧開口
50‧‧‧中介板
51‧‧‧玻璃基底
52‧‧‧第二電性接觸墊
53‧‧‧第三電性接觸墊
511‧‧‧第四導電孔
512‧‧‧第一導電線路
54‧‧‧第一導電凸塊
70‧‧‧底部填充膠
80‧‧‧晶片
81‧‧‧電極墊
82‧‧‧第二導電凸塊
圖1係本發明實施例所提供的內層線路板的剖視圖。
圖2係圖1所示內層線路板的形成步驟第一步提供的基板的剖視圖。
圖3係圖2所示的基板的第一介電層表面形成第二導電線路層並在所述第一介電層中形成第一導電孔後的剖視圖。
圖4係在圖3所示的第一銅箔層與基板分開後的剖視圖。
圖5係將圖4所示的第一銅箔層製成第一導電線路層及多個第一電性接觸墊後的剖視圖。
圖6係將圖5所示的第一導電線路層上形成第二介電層及第三導電線路層，並在所述第二介電層中形成第二導電孔後的剖視圖。
圖7係在圖6所示的第二導電線路層上形成第三介電層及第四導電線路層，並在所述第三介電層中形成第三導電孔後的剖視圖。
圖8係在圖7所示的第三導電線路層及第四導電線路層上分別形成第一防焊層及第二防焊層後的剖視圖。
圖9係在圖8所示的第一防焊層向所述內層線路板形成凹槽後的剖 視圖。
圖10係在圖9所示的凹槽中安裝一個中介板得到所述IC載板的剖視圖。
圖11係在圖10所示的中介板上封裝一個晶片得到所述半導體器件的剖視圖。
本發明提供一種IC載板及具有該IC載板的半導體器件的製作方法，具體步驟如下：
第一步，請參閱圖1，提供一個內層線路板10。
所述內層線路板10包括一個第一結合區11及圍繞所述第一結合區11的第一周邊區12(圖中以虛線分開)。所述內層線路板10至少包括第一導電線路層13、第一介電層14、第二導電線路層15、多個第一電性接觸墊16及保護膜17。本實施例中，所述內層線路板10包括第一導電線路層13、第一介電層14、第二導電線路層15、多個第一電性接觸墊16及保護膜17。所述第一導電線路層13及所述第二導電線路層15形成於所述第一介電層14的相對兩側。所述第一導電線路層13位於所述第一周邊區12。所述多個第一電性接觸墊16與所述第一導電線路層13位於所述第一介電層14的同一側，且位於所述第一結合區11。所述保護膜17形成於所述第一結合區11，且覆蓋所述第一電性接觸墊16及所述第一結合區11從所述第一電性接觸墊16露出的第一介電層14。所述第一介電層14內具有多個貫穿所述第一介電層14的第一導電孔141。所述第一導電線路層13及所述第一電性接觸墊16通過所述第一導電孔141與所 述第二導電線路層15電性連接。
所述內層線路板10可通過如下方式獲得：首先，請參閱圖2，提供一個基板130。所述基板130包括一個第二結合區131及圍繞所述第二結合區131的第二周邊區132(圖中以虛線分開)。所述第二結合區131與所述第一結合區11對應。所述第二周邊區132與所述第一周邊區12對應。所述基板130包括一個承載板133、兩個介電膠片134、兩個第一覆銅基材135。所述兩個第一覆銅基材135分別通過一個介電膠片134黏結於所述承載板133的相對兩側。所述第一覆銅基材135均可為單面覆銅基材或雙面覆銅基材。本實施例中，所述第一覆銅基材135為單面覆銅基材。所述第一覆銅基材135均包括第一銅箔層1351及第一介電層14。每個所述第一銅箔層1351均較相鄰的所述第一介電層14靠近所述承載板133。
接著，請參閱圖3，自所述第一介電層14遠離所述承載板133側向所述第一介電層14內鐳射燒蝕形成第一盲孔(圖未示)。所述第一盲孔貫穿第一介電層14，部分第一銅箔層1351從所述第一盲孔底部露出。
接著，在所述第一盲孔的孔壁及所述第一介電層14上化學沉積第一薄銅層(圖未示)作為電鍍種子層。
接著，在所述第一介電層14上均形成具有圖案化結構的第一電鍍阻擋層(圖未示)，露出所述第一盲孔及部分所述第一薄銅層。
接著，電鍍填滿所述第一盲孔形成所述第一導電孔141，並在所述第一導電孔141遠離所述第一銅箔層1351的端部及從所述第一 電鍍阻擋層露出的第一薄銅層上電鍍形成第二導電線路層15。
接著，移除所述第一電鍍阻擋層，並快速蝕刻去除被所述第一電鍍阻擋層遮蓋的部分所述第一薄銅層。
接著，請參閱圖4及圖5，將所述第一銅箔層1351均與所述介電膠片134分開，露出所述第一銅箔層1351。然後，通過影像轉移及蝕刻的方法將位於所述第二周邊區132的第一銅箔層1351製成所述第一導電線路層13，並將位於所述第二結合區131的第一銅箔層1351製成所述第一電性接觸墊16。
最後，請參閱圖1，在所述第二結合區131的第一電性接觸墊16上形成所述保護膜17，所述保護膜17覆蓋所述第一電性接觸墊16及所述第二結合區131從第一電性接觸墊16露出的第一介電層14，得到所述內層線路板10。
第二步，請參閱圖6，在所述第一導電線路層13及保護膜17上壓合第二介電層21、在所述第二介電層21中形成第二導電孔211及在所述第二介電層21表面形成第三導電線路層22。
所述第二介電層21覆蓋所述保護膜17、第一導電線路層13及從所述第一導電線路層13露出的第一介電層14。所述第三導電線路層22形成於所述第二介電層21遠離所述第一導電線路層13側的表面。所述第三導電線路層22與所述第一結合區11對應的區域未分佈有導電線路。所述第二導電孔211形成於所述第二介電層21中，且在厚度方向上貫穿所述第二介電層21。所述第三導電線路層22與所述第一導電線路層13通過所述第二導電孔211電性連接。所述第二介電層21、第二導電孔211及第三導電線路層22形成於所 述保護膜17、第一導電線路層13及從所述第一導電線路層13露出的第一介電層14上，其中所述第二導電孔211及第三導電線路層22可通過半加成法形成。
具體地，首先，在所述第一導電線路層13及保護膜17上壓合第二介電層21。所述第二介電層21覆蓋所述第一導電線路層13、保護膜17及從所述第一導電線路層13露出的第一介電層14。接著，自所述第二介電層21遠離所述第一導電線路層13側向所述第二介電層21內通過鐳射燒蝕的方式形成多個第二盲孔(圖未示)。所述第二盲孔貫穿所述第二介電層21，部分第一導電線路層13從所述第二盲孔底部露出。接著，在所述第二介電層21表面及所述多個第二盲孔的孔壁化學沉積一層第二薄銅層(圖未示)作為電鍍種子層。接著，在所述第二介電層21上形成一層具有圖案化結構第二電鍍阻擋層(圖未示)。多個第二盲孔及部分第二薄銅層從所述第二電鍍阻擋層露出。然後，電鍍填滿所述第二盲孔，形成第二導電孔211並在所述第二導電孔211遠離所述第一導電線路層13的端部及從所述第二電鍍阻擋層露出的第二薄銅層上形成第三導電線路層22。最後，移除所述第二電鍍阻擋層並快速蝕刻去除被所述第二電鍍阻擋層遮蓋的第二薄銅層。
第三步，請參閱圖7，在所述第二導電線路層15上壓合第三介電層31、在所述第三介電層31中形成第三導電孔311及在所述第三介電層31表面形成第四導電線路層32。
所述第三介電層31覆蓋所述第二導電線路層15及從所述第二導電線路層15露出的第一介電層14。所述第四導電線路層32形成於所述第三介電層31遠離所述第二導電線路層15側的表面。所述第三 導電孔311形成於所述第三介電層31中，且其在厚度方向上貫穿所述第三介電層31。所述第四導電線路層32與所述第二導電線路層15通過所述第三導電孔311電性連接。所述第三介電層31、第三導電孔311及第四導電線路層32可通過半加成法形成於所述第二導電線路層15上，其具體形成方式與所述第二介電層21、第二導電孔211及第三導電線路層22的形成方式相同。
第四步，請參閱圖8，在所述第三導電線路層22上形成第一防焊層41。所述第一防焊層41覆蓋所述第三導電線路層22及位於所述第一周邊區12內且從所述第三導電線路層22露出的第二介電層21，露出所述第一結合區11的第二介電層21。所述第一防焊層41具有多個第一開口411。部分所述第三導電線路層22從所述第一開口411露出，形成第一焊墊412。
在所述第四導電線路層32上形成第二防焊層42。所述第二防焊層42覆蓋所述第四導電線路層32及從所述第四導電線路層32露出的第三介電層31。所述第二防焊層42具有多個第二開口421。部分所述第四導電線路層32從所述第二開口421露出，形成第二焊墊422。
第五步，請參閱圖9，自所述第一防焊層41向所述第一導電線路層13形成一個凹槽40。多個所述第一電性接觸墊16從所述凹槽40底部露出。
具體地，自所述第一防焊層41向所述第一導電線路層13，沿所述第一結合區11與第一周邊區12的邊界通過撈型或者鐳射切割的方式形成一個開口(圖未示)。所述開口在厚度方向截止於所述第一介電層14遠離所述第二導電線路層15側的表面。然後移除所述 開口內的第二介電層21及保護膜17，露出所述多個第一電性接觸墊16。
第六步，請參閱圖10，在所述凹槽40中安裝一個中介板50。所述中介板50完全收容於所述凹槽40中，即，在厚度方向上，所述中介板50遠離所述第一介電層14的表面未超出所述第三導電線路層22靠近所述第二介電層21的表面。所述中介板50包括第一玻璃基底51及暴露於所述第一玻璃基底51相對兩側的多個第二電性接觸墊52及第三電性接觸墊53。所述第一玻璃基底51內形成有多個第四導電孔511及多條第一導電線路512。所述多個第四導電孔511位於所述第一玻璃基底51靠近所述第一導電線路層13側，且每個所述第四導電孔511靠近所述第一導電線路層13的一端均與一個所述第二電性接觸墊52電性連接，每個所述第四導電孔511遠離所述第一導電線路層13的一端均與一條第一導電線路512電性連接。所述多條第一導電線路512位於所述第一玻璃基底51遠離所述第一導電線路層13側，且每條所述第一導電線路512遠離所述第一導電線路層13一端均與一個所述第三電性接觸墊53電性連接。每條所述第一導電線路512靠近所述第一導電線路層13一端均與一個所述第四導電孔511遠離所述第一導電線路層13的一端電性連接，以實現每個所述第二電性接觸墊52均通過一個第四導電孔511及一條第一導電線路512與相應的一個所述第三電性接觸墊53的電性連接。每個所述第二電性接觸墊52均通過一個第一導電凸塊54與所述第一電性接觸墊16電性連接，得到所述IC載板60。
第七步，請參閱圖11，在所述中介板50上用底部填充膠70封裝一個晶片80。所述晶片80具有多個電極墊81。每個所述電極墊81均 通過一個第二導電凸塊82與所述第三電性接觸墊53電性連接。所述底部填充膠70形成於所述電極墊81、第二導電凸塊82及所述第三電性接觸墊53之間的空隙，並填滿所述中介板50與所述第二介電層21之間的空隙以及所述第二電性接觸墊52、第一導電凸塊54及第一電性接觸墊16之間的空隙。至此，得到所述半導體器件100。
可以理解的是，第一步中提供的內層線路板還可以包括在第二導電線路層上壓合至少一層介電層及在所述至少一層介電層表面形成導電線路層。
可以理解的是，在第三步完成後，所述IC載板及具有該IC載板的半導體器件的製作方法還包括分別在所述第三導電線路層及第四導電線路層上形成新的介電層及導電線路層。此時，所述防焊層形成在新的導電線路層上。
可以理解的是，其他實施例中，在完成第三步後，可先自所述第三導電線路層向所述第一介電層形成所述凹槽，然後再在所述第三導電線路層及第四導電線路層上形成所述第一防焊層及第二防焊層。
可以理解的是，在第四步完成後，所述IC載板及具有該IC載板的半導體器件的製作方法還包括在露出來的第一焊墊及第二焊墊上進行表面處理，以避免焊墊表面氧化，進而影響其電氣特性。表面處理的方式可採用化學鍍金、化學鍍鎳等方式形成保護層，或者在焊墊上形成有機保焊膜(OSP)。
可以理解的是，在第六步完成後，本技術方案提供的IC載板及具 有該IC載板的半導體器件的製作方法還可以包括在所述第一焊墊及第二焊墊上形成焊球及通過所述焊球電性連接電氣元件或封裝體的步驟。
請參閱圖11，本技術方案還提供一種通過上述方法製作的半導體器件100，其包括IC載板60、底部填充膠70及晶片80。
所述IC載板60包括內層線路板10、第二介電層21、第三介電層31、第三導電線路層22、第四導電線路層32、第一防焊層41、第二防焊層42及中介板50。其中，所述內層線路板10、第二介電層21、第三介電層31、第三導電線路層22及第四導電線路層32所形成的結構可看作一個中介板載板。
所述內層線路板10包括第一結合區11及圍繞所述第一結合區11的第一周邊區12(圖中以虛線隔開)。所述內層線路板10包括第一介電層14、第一導電線路層13、第二導電線路層15及多個第一電性接觸墊16。所述第一介電層14中具有多個第一導電孔141。所述第一導電孔141貫穿所述第一介電層14。所述第一導電線路層13及第二導電線路層15位於所述第一介電層14的相對兩側。所述第一導電線路層13形成於所述第一周邊區12。所述多個第一電性接觸墊16與所述第一導電線路層13位於所述第一介電層14的同一側。所述第一電性接觸墊16位於所述第一結合區11。所述第一導電線路層13及多個第一電性接觸墊16通過所述第一導電孔141與所述第二導電線路層15電性連接。
所述第二介電層21形成於所述第一導電線路層13側，且覆蓋所述第一導電線路層13及從所述第一導電線路層13露出的第一介電層14。所述第二介電層中具有多個第二導電孔211。所述第二導電 孔211在厚度方向上貫穿所述第二介電層21。
所述第三導電線路層22形成於所述第二介電層21遠離所述第一導電線路層13側，且所述第三導電線路層22與所述第一結合區11對應的區域未分佈有導電線路。所述第三導電線路層22通過所述第二導電孔211與所述第一導電線路層13電性連接。
所述第三介電層31形成於所述第二導電線路層15側，且覆蓋所述第二導電線路層15及從所述第二導電線路層15露出第一介電層14。所述第三介電層31具有多個第三導電孔311。所述第三導電孔311在厚度方向上貫穿所述第三介電層31。
所述第四導電線路層32形成於所述第三介電層31遠離所述第二導電線路層15側。所述第四導電線路層32通過所述第三導電孔311與所述第二導電線路層15電性連接。
所述第一防焊層41形成於所述第三導電線路層22上。所述第一防焊層41覆蓋所述第三導電線路層22及所述第一周邊區12從所述第三導電線路層22露出的第二介電層21。所述第一防焊層41具有多個第一開口411，露出部分所述第三導電線路層22形成第一焊墊412。
所述第二防焊層42形成於所述第四導電線路層32上。所述第二防焊層42覆蓋所述第四導電線路層32及從所述第四導電線路層32露出的第三介電層31。所述第二防焊層42具有多個第二開口421，露出部分所述第四導電線路層32形成第二焊墊422。
自所述第一防焊層41向所述第一介電層14形成有一個凹槽40。所述凹槽40位於所述第一結合區11，且貫穿所述第二介電層21，露 出所述第一電性接觸墊16及部分第一介電層14。
所述中介板50完全收容於所述凹槽40中，即，在厚度方向上，所述中介板50遠離所述第一介電層14的表面未超出所述第三導電線路層22靠近所述第二介電層21的表面。所述中介板50包括第一玻璃基底51及暴露於所述第一玻璃基底51相對兩側的多個電性連接的第二電性接觸墊52及第三電性接觸墊53。每個所述第二電性接觸墊52均通過一個第一導電凸塊54與所述第一電性接觸墊16電性連接。
所述晶片80安裝於所述中介板50上。所述晶片80具有多個電極墊81。每個所述電極墊81均通過一個第二導電凸塊82與所述第三電性接觸墊53電性連接。
所述底部填充膠70形成於所述電極墊81、第二導電凸塊82及第三電性接觸墊53之間的空隙，並填滿所述中介板50與所述第二介電層21之間的空隙及所述第一電性接觸墊16、第一導電凸塊54及所述第二電性接觸墊52之間的空隙。
本發明所述IC載板形成有凹槽，並將中介板完全收容於所述凹槽內，一方面可以避免所述中介板受外界環境影響，另一方面可降低產品整體厚度。另外，在內層線路層兩側均形成增層線路，可防止產品成型後板面翹曲的問題。
綜上所述，本發明確已符合發明專利之要件，遂依法提出專利申請。惟，以上所述者僅為本發明之較佳實施方式，自不能以此限制本案之申請專利範圍。舉凡熟悉本案技藝之人士爰依本發明之精神所作之等效修飾或變化，皆應涵蓋於以下申請專利範圍內。
100‧‧‧半導體器件
60‧‧‧IC載板
10‧‧‧內層線路板
11‧‧‧第一結合區
12‧‧‧第一周邊區
13‧‧‧第一導電線路層
14‧‧‧第一介電層
141‧‧‧第一導電孔
15‧‧‧第二導電線路層
16‧‧‧第一電性接觸墊
21‧‧‧第二介電層
22‧‧‧第三導電線路層
211‧‧‧第二導電孔
31‧‧‧第三介電層
32‧‧‧第四導電線路層
311‧‧‧第三導電孔
41‧‧‧第一防焊層
411‧‧‧第一開口
412‧‧‧第一焊墊
42‧‧‧第二防焊層
421‧‧‧第二開口
422‧‧‧第二焊墊
40‧‧‧凹槽
50‧‧‧中介板
51‧‧‧玻璃基底
52‧‧‧第二電性接觸墊
53‧‧‧第三電性接觸墊
70‧‧‧底部填充膠
80‧‧‧晶片
81‧‧‧電極墊
82‧‧‧第二導電凸塊

Claims (8)

  1. 一種IC載板的製作方法，包括步驟：提供一個內層線路板，所述內層線路板包括第一介電層、多個第一電性接觸墊及位於所述第一介電層相對兩側的第一導電線路層及第二導電線路層，所述第一介電層具有多個第一導電孔，所述第一電性接觸墊與所述第一導電線路層位於第一介電層同側；在所述第一導電線路層及所述第一電性接觸墊上壓合第二介電層、在所述第二介電層形成多個第二導電孔並在第二介電層表面形成第三導電線路層；在所述第二導電線路層壓合第三介電層、在所述第三介電層形成多個第三導電孔並在第三介電層表面形成第四導電線路層，所述第三導電孔成孔方向與第一導電孔的成孔方向相同，與第二導電孔的成孔方向相反；自所述第三導電線路層向所述內層線路板形成一個凹槽，所述多個第一電性接觸墊從凹槽底部露出；以及在所述凹槽中安裝一個中介板，所述中介板相對兩側具有多個一一對應電性連接的第二電性接觸墊及第三電性接觸墊，所述第二電性接觸墊與所述第一電性接觸墊一一對應電性連接。
  2. 如申請專利範圍第1項所述的IC載板的製作方法，其中，所述內層線路板包括一個第一結合區及圍繞所述第一結合區的第一周邊區，所述多個第一電性接觸墊位於所述第一結合區，所述第一導電線路層位於所述第一周邊區。
  3. 如申請專利範圍第2項所述的IC載板的製作方法，其中，所述內層線路板的製作方法，包括步驟：提供一個基板，所述基板包括一個與所述第一 結合區對應的第二結合區及與所述第一周邊區對應的第二周邊區，所述基板包括一個承載板、位於所述承載板相對兩側的兩個第一銅箔層及位於兩個第一銅箔層遠離所述承載板側的第一介電層；在第一介電層表面均形成第二導電線路層；將所述第一銅箔層均與所述承載板分開；將所述第二周邊區的第一銅箔層均製成第一導電線路層，並將所述第二結合區的第一銅箔層均製成所述第一電性接觸墊。
  4. 一種IC載板，其包括中介板及中介板載板，所述中介板載板包括依次接觸的第三導電線路層、第二介電層、內層線路板、第三介電層及第四導電線路層，所述內層線路板包括第一結合區及圍繞所述第一結合區的第一周邊區，所述內層線路板靠近所述第二介電層側具有多個第一電性接觸墊，所述第一電性接觸墊位於所述第一結合區，各導電線路層通過相鄰介電層中的導電孔與所述內層線路板電性連接，所述第二介電層中導電孔成孔方向與所述第三介電層中導電孔成孔方向相反，在所述第一結合區自所述第三導電線路層向所述內層線路板形成有一個凹槽，露出所述多個第一電性接觸墊，所述中介板收容於所述凹槽中，所述中介板相對兩側具有相互電性連接的第二電性接觸墊及第三電性接觸墊，所述第二電性接觸墊與所述第一電性接觸墊電性連接。
  5. 如申請專利範圍第4項所述的IC載板，其中，在厚度方向上，所述中介板遠離所述第一介電層的表面未超出所述第三導電線路層靠近所述第二介電層側表面。
  6. 一種半導體器件的製作方法，包括步驟：提供一個如申請專利範圍第5或6項所述IC載板；及在所述中介板上安裝一個晶片，所述晶片包括多個電極墊，所述電極墊與所述第三電性接觸墊一一對應電性連接。
  7. 如申請專利範圍第6項所述的半導體器件的製作方法，其中，在所述中介 板上安裝一個晶片後，還包括在所述第三電性接觸墊與所述電極墊之間的空隙、所述中介板與所述第二介電層之間的空隙及所述第一電性接觸墊與第二電性接觸墊之間的空隙填滿底部填充膠的步驟。
  8. 一種半導體器件，其包括如申請專利範圍第5或6項所述的IC載板及晶片，所述晶片安裝在所述中介板上，所述晶片具有多個電極墊，每個電極墊均與一個所述第三電性接觸墊電性連接。
TW102132132A 2013-08-23 2013-09-06 Ic載板、具有該ic載板的半導體器件及製作方法 TWI511250B (zh)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201310371056.3A CN104425286A (zh) 2013-08-23 2013-08-23 Ic载板、具有该ic载板的半导体器件及制作方法

Publications (2)

Publication Number Publication Date
TW201513280A TW201513280A (zh) 2015-04-01
TWI511250B true TWI511250B (zh) 2015-12-01

Family

ID=52973954

Family Applications (1)

Application Number Title Priority Date Filing Date
TW102132132A TWI511250B (zh) 2013-08-23 2013-09-06 Ic載板、具有該ic載板的半導體器件及製作方法

Country Status (2)

Country Link
CN (1) CN104425286A (zh)
TW (1) TWI511250B (zh)

Families Citing this family (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9609746B1 (en) * 2015-12-14 2017-03-28 Unimicron Technology Corp. Circuit board structure and manufacturing method thereof
CN108260060B (zh) * 2016-12-29 2020-09-15 碁鼎科技秦皇岛有限公司 Mems麦克风封装结构及其制作方法
CN111326640B (zh) * 2018-12-13 2022-08-09 同泰电子科技股份有限公司 在发光二极管载板形成开窗的方法
CN112218450A (zh) * 2019-07-12 2021-01-12 宏启胜精密电子(秦皇岛)有限公司 电路板及其制作方法
CN115052435A (zh) * 2021-03-08 2022-09-13 欣兴电子股份有限公司 嵌有中介基板的线路板及其形成方法
TWI820402B (zh) 2021-03-08 2023-11-01 欣興電子股份有限公司 嵌有中介基板之線路板及其形成方法
CN117976613A (zh) * 2022-10-24 2024-05-03 鹏鼎控股(深圳)股份有限公司 封装基板及其制作方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040212051A1 (en) * 2000-12-22 2004-10-28 Broadcom Corporation Ball grid array package with patterned stiffener layer
TW200501312A (en) * 2003-06-19 2005-01-01 Advanced Semiconductor Eng Build-up manufacturing process of IC substrate with embedded parallel capacitor
CN2681524Y (zh) * 2004-01-21 2005-02-23 威盛电子股份有限公司 线路载板
US20090289360A1 (en) * 2008-05-23 2009-11-26 Texas Instruments Inc Workpiece contact pads with elevated ring for restricting horizontal movement of terminals of ic during pressing

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101403337B1 (ko) * 2008-07-08 2014-06-05 삼성전자주식회사 메모리 장치의 작동 방법
CN101989592B (zh) * 2009-07-30 2012-07-18 欣兴电子股份有限公司 封装基板与其制法
TWI492680B (zh) * 2011-08-05 2015-07-11 Unimicron Technology Corp 嵌埋有中介層之封裝基板及其製法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20040212051A1 (en) * 2000-12-22 2004-10-28 Broadcom Corporation Ball grid array package with patterned stiffener layer
TW200501312A (en) * 2003-06-19 2005-01-01 Advanced Semiconductor Eng Build-up manufacturing process of IC substrate with embedded parallel capacitor
CN2681524Y (zh) * 2004-01-21 2005-02-23 威盛电子股份有限公司 线路载板
US20090289360A1 (en) * 2008-05-23 2009-11-26 Texas Instruments Inc Workpiece contact pads with elevated ring for restricting horizontal movement of terminals of ic during pressing

Also Published As

Publication number Publication date
CN104425286A (zh) 2015-03-18
TW201513280A (zh) 2015-04-01

Similar Documents

Publication Publication Date Title
TWI511250B (zh) Ic載板、具有該ic載板的半導體器件及製作方法
US10354984B2 (en) Semiconductor assembly with electromagnetic shielding and thermally enhanced characteristics and method of making the same
JP4248761B2 (ja) 半導体パッケージ及びその製造方法並びに半導体装置
TWI487450B (zh) 佈線基板及其製造方法
JP5224845B2 (ja) 半導体装置の製造方法及び半導体装置
US10043726B2 (en) Embedded component substrate with a metal core layer having an open cavity and pad electrodes at the bottom of the cavity
TWI451549B (zh) 嵌埋半導體元件之封裝結構及其製法
TWI557855B (zh) 封裝載板及其製作方法
TWI496254B (zh) 嵌埋半導體元件之封裝結構及其製法
TWI402954B (zh) Assembly board and semiconductor module
KR20070045929A (ko) 전자 부품 내장 기판 및 그 제조 방법
JP2011211194A (ja) 配線板及びその製造方法
KR20110010015A (ko) 반도체 패키지 및 이의 제조 방법
JP2004256908A (ja) メッキ引込線なしにメッキされるパッケージ基板およびその製造方法
TWI553787B (zh) Ic載板、具有該ic載板的半導體器件及其製造方法
JP2004193549A (ja) メッキ引込線なしにメッキされたパッケージ基板およびその製造方法
TWI487444B (zh) 承載基板及其製作方法
KR20140079203A (ko) 임베디드 패키지 및 제조 방법
JP2015028986A (ja) プリント配線板及びプリント配線板の製造方法
JP2015225895A (ja) プリント配線板および半導体パッケージ、ならびにプリント配線板の製造方法
TWI506758B (zh) 層疊封裝結構及其製作方法
JP6994342B2 (ja) 電子部品内蔵基板及びその製造方法
CN104093272A (zh) 一种改进的半导体封装基板结构及其制作方法
KR20150065029A (ko) 인쇄회로기판, 그 제조방법 및 반도체 패키지
TWI511634B (zh) 電路板製作方法