CN117976613A - 封装基板及其制作方法 - Google Patents

封装基板及其制作方法 Download PDF

Info

Publication number
CN117976613A
CN117976613A CN202211305996.8A CN202211305996A CN117976613A CN 117976613 A CN117976613 A CN 117976613A CN 202211305996 A CN202211305996 A CN 202211305996A CN 117976613 A CN117976613 A CN 117976613A
Authority
CN
China
Prior art keywords
layer
circuit
substrate
groove
circuit substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211305996.8A
Other languages
English (en)
Inventor
蓝志成
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Original Assignee
Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Avary Holding Shenzhen Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hongqisheng Precision Electronics Qinhuangdao Co Ltd, Avary Holding Shenzhen Co Ltd filed Critical Hongqisheng Precision Electronics Qinhuangdao Co Ltd
Priority to CN202211305996.8A priority Critical patent/CN117976613A/zh
Priority to TW111140949A priority patent/TWI848413B/zh
Publication of CN117976613A publication Critical patent/CN117976613A/zh
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76895—Local interconnects; Local pads, as exemplified by patent document EP0896365
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5386—Geometry or layout of the interconnection structure

Landscapes

  • Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Non-Metallic Protective Coatings For Printed Circuits (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

本申请提供一种封装基板的制作方法，包括以下步骤：提供一载体；于载体表面形成第一线路基板，第一线路基板包括第一线路区以及第一废料区，第一线路区与第一废料区通过沿厚度方向贯穿第一线路基板的第一沟槽隔开；于第一线路基板一侧对应于第一废料区设第一胶层，第一胶层覆盖第一沟槽并部分延伸至第一线路区；于第一线路基板表面形成第二线路基板；第二线路基板包括第一外侧线路层；去除第一废料区、载体以及至少去除与第一废料区对应的部分第一胶层，形成第一凹槽以暴露所述第一外侧线路层。本申请还提供一种封装基板。

Description

封装基板及其制作方法
技术领域
本申请涉及一种电路板制作技术领域，尤其涉及一种封装基板及其制作方法。
背景技术
为满足智能移动设备发展需求，电子元件封装结构轻薄化、高I/O密度和可靠性需求不断增加，通过叠层封装(Package on Package，POP封装)实现小型化、节约电路板空间是有效途径。其中，在封装基板上形成凹槽嵌入电子元件可以减小封装厚度。
然而，现有制程是在电路板完成增层后再进行开盖形成凹槽，其流程较为繁琐，并且在制程中使用激光开设盲孔作为元件连接端时，凹槽内通常是采用孔顶作为连接端，不利于封装结构的高集成化发展。
发明内容
有鉴于此，有必要提供一种流程简单的封装基板的制作方法，以实现封装基板的高密度互联。
另外，本申请还提供一种采用上述制作方法制作的封装基板。
本申请提供了一种封装基板的制作方法，包括以下步骤：
提供一载体；
于所述载体表面形成第一线路基板，所述第一线路基板与所述载体沿厚度方向层叠，所述第一线路基板包括第一线路区以及第一废料区，所述第一线路区与所述第一废料区通过沿所述厚度方向贯穿所述第一线路基板的第一沟槽隔开；
于所述第一线路基板背离所述载体一侧设置第一胶层，所述第一胶层对应于所述第一废料区设置，所述第一胶层覆盖所述第一沟槽并部分延伸至所述第一线路区；
于所述第一线路基板表面形成第二线路基板，所述第二线路基板覆盖所述第一胶层；所述第二线路基板包括第一外侧线路层；
去除所述第一废料区、载体，以及至少去除与所述第一废料区对应的部分所述第一胶层，形成第一凹槽以暴露所述第一外侧线路层，获得所述封装基板。
本申请还提供一种封装基板，所述封装基板具有厚度方向，沿所述厚度方向，贯穿部分所述封装基板设有第一凹槽，所述封装基板包括第一外侧线路层和电性连接所述第一外侧线路层的第二导通体，所述第一外侧线路层由所述第一凹槽的底部露出；
其中，所述第二导通体包括相对的窄端部和宽端部，所述窄端部电性连接所述第一外侧线路层。
本申请提供的封装基板的制作方法通过在增层的过程中设置第一胶层并开设第一沟槽，于所述第一线路基板设置所述第一废料区，可一次性移除所述第一废料区后形成第一凹槽，能够有效降低后续叠层封装的整体厚度。并且，通过增层可使得所述第一导通体和所述第二导通体的窄端部均朝向所述第一凹槽方向，在外接芯片或基板时的互连间距小，有利于实现高密度互连。并且，整个制作流程无需在完成增层后返回进行激光钻孔开盖，流程简单。
另外，通过增设第三线路基板，并形成第二凹槽，所述第一凹槽和所述第二凹槽可形成阶梯槽结构，容置空间更大，能够进一步提高空间利用率。
另外，在分步增层过程中，不同介质层均可设置线路，于所述第一介质层一侧设置第一内侧线路层，于所述第二介质层一侧设置第二内侧线路层，于所述第三介质层一侧设置第三外侧线路层，从而能够进一步提高板面利用率。
附图说明
图1为本申请第一实施例提供的在载体表面形成金属层的截面示意图。
图2为于图1所示的载体表面压合覆铜板后的截面示意图。
图3为将图2所示的覆铜板形成第一线路基板并贴合第一胶层后的截面示意图。
图4为于图3所示的第一线路基板表面形成第二线路基板和第二胶层后的截面示意图。
图5为于图4所示的第二线路基板表面形成第三线路基板后的截面示意图。
图6为将图5所示的载体、第一废料区和第二废料区移除后获得中间体的截面示意图。
图7为本申请第一实施例提供的封装基板的截面示意图。
图8为本申请第二实施例提供的封装基板的截面示意图。
图9为本申请第三实施例提供的封装基板的截面示意图。
图10为本申请第一实施例提供的封装结构的截面示意图。
主要元件符号说明
封装基板 100、200、300
载体 10
承载板 12
剥离层 14
金属层 20
第三外侧线路层 21
第一连接垫 211
第一线路基板 30
覆铜板 30’
第一介质层 31
第一内侧线路层 32
铜箔层 32’
第一导通体 33
盲孔 33’
第一沟槽 34
第一胶层 35
第一开口 351
第一嵌入部 352
第一废料区 36
第一线路区 37
第二线路基板 40
第二介质层 41
第二内侧线路层 42
第二导通体 43
第一外侧线路层 44
第二连接垫 441
第二沟槽 45
第二胶层 46
第二嵌入部 461
第二废料区 47
第二线路区 48
第三线路基板 50
第三介质层 51
第四外侧线路层 52
第四连接垫 521
第三导通体 53
第二外侧线路层 54
第三连接垫 541
中间体 100’
第一凹槽 60
第一缺口 61
第二凹槽 62
第二缺口 63
保护层 70
第二开口 71
封装结构 1000
第一电子元件 401
第一封装件 500
第一封装电路板 501
第二电子元件 502
第二封装件 600
第二封装电路板 601
第三电子元件 602
厚度方向 L
如下具体实施方式将结合上述附图进一步说明本发明。
具体实施方式
为了能够更清楚地理解本申请的上述目的、特征和优点，下面结合附图和具体实施方式对本申请进行详细描述。需要说明的是，在不冲突的情况下，本申请的实施方式及实施方式中的特征可以相互组合。在下面的描述中阐述了很多具体细节以便于充分理解本申请，所描述的实施方式仅仅是本申请一部分实施方式，而不是全部的实施方式。
除非另有定义，本文所使用的所有的技术和科学术语与属于本申请的技术领域的技术人员通常理解的含义相同。本文中在本申请的说明书中所使用的术语只是为了描述具体的实施方式的目的，不是旨在于限制本申请。本文所使用的术语“和/或”包括一个或多个相关的所列项目的所有的和任意的组合。
请参阅图1至图7，本申请第一实施例提供一种封装基板100的制作方法，包括步骤S1-S7。
步骤S1：请参阅图1，提供一载体10，所述载体10包括承载板12以及位于所述承载板12表面的剥离层14，于所述剥离层14背离所述承载板12的表面形成金属层20。
所述载体10起承载作用，所述承载板12在满足一定硬度的前提下，所述承载板12的材质并不限制。
所述剥离层14可以位于所述承载板12的一表面，也可以位于所述承载板12的相对两表面。在本实施方式中，所述剥离层14位于所述承载板12的其中一表面。所述剥离层14与所述金属层20在后续处理过程中需要相互分离，故所述剥离层14起暂时连接所述承载板12与所述金属层20的作用。
所述剥离层14的材质可以为金属材料或者绝缘材料。在本实施方式中，所述剥离层14的材质为聚对苯二甲酸乙二醇酯(Polyethylene Terephthalate，PET)或聚四氟乙烯(Polytetrafluoroethylene，PTFE)。
在本实施方式中，所述金属层20的材质可以是铜、银、镍等导电材质，所述金属层20便于后续线路层的形成。在一些实施方式中，所述金属层20也可以省略。
步骤S2：请参阅图2，蚀刻所述金属层20形成第三外侧线路层21，于所述载体10表面压合覆铜板30’，所述覆铜板30’包括第一介质层31和设于所述第一介质层31背离所述载体10一侧的铜箔层32’。
在本实施例中，步骤S2还包括：
贯穿所述覆铜板30’开设多个盲孔33’，所述第三外侧线路层21包括多个第一连接垫211，所述第一连接垫211由所述盲孔33’的底部露出；
贯穿所述覆铜板30’间隔开设第一沟槽34。
其中，所述盲孔33’的截面呈梯形，所述盲孔33’包括相对的窄端部和宽端部(未标示)，所述盲孔33’的窄端部(即孔底)朝向所述第一连接垫211。
在本实施例中，可通过激光钻孔一次性开设所述盲孔33’和所述第一沟槽34。
步骤S3：请参阅图3，于所述盲孔33’中电镀形成第一导通体33，蚀刻所述铜箔层32’形成第一内侧线路层32，获得第一线路基板30；于所述第一线路基板30背离所述载体10一侧设置第一胶层35。
其中，所述载体10具有厚度方向L，所述第一线路基板30与所述载体10沿所述厚度方向L叠设。所述第一线路基板30包括第一废料区36和第一线路区37，所述第一废料区36贯穿所述第一线路基板30。所述第一废料区36和所述第一线路区37由所述第一沟槽34隔开，所述第一胶层35覆盖所述第一沟槽34且部分所述第一胶层35延伸至所述第一线路区37，定义所述第一胶层35位于所述第一线路区37的部分为第一嵌入部352。
所述第一导通体33电性连接所述第三外侧线路层21和所述第一内侧线路层32，从而所述第一导通体33的窄端部连接于所述第一连接垫211，所述第一介质层31覆盖所述第三外侧线路层21。所述第一介质层31以及所述第一内侧线路层32的层数可以为一层或者多层，所述第一介质层31以及所述第一内侧线路层32的层数根据后续所需要的形成的第一凹槽60(请参阅图6)的深度进行设置。其中，沿所述厚度方向L，所述第一线路基板30的厚度与需要形成的第一凹槽60的深度相等。
在本实施例中，所述第一介质层31以及所述第一内侧线路层32的层数均为一层。其中，在蚀刻线路形成所述第一内侧线路层32的过程中，可同时去除所述第一沟槽34内的化铜和电镀铜。
步骤S4：请参阅图4，沿所述厚度方向L，于所述第一线路基板30一侧压合第二线路基板40，并于所述第二线路基板40背离所述第一线路基板30一侧贴合第二胶层46，贯穿所述第二线路基板40开设第二沟槽45。
其中，所述第二线路基板40包括第二废料区47和第二线路区48，沿所述厚度方向L，所述第二废料区47贯穿所述第二线路基板40，所述第二废料区47和所述第二线路区48由所述第二沟槽45隔开。所述第二胶层46覆盖所述第二沟槽45，所述第二胶层46对应于所述第二废料区47设置且部分延伸至所述第二线路区48，定义所述第二胶层46位于所述第二线路区48的部分为第二嵌入部461。所述第二沟槽45还贯穿所述第一胶层35。
所述第二线路基板40包括第二介质层41、第二内侧线路层42、第二导通体43以及第一外侧线路层44，所述第一外侧线路层44具有多个第二连接垫441，所述第二连接垫441设于所述第一胶层35背离所述第一线路基板30的一侧，所述第二导通体43设于所述第二介质层41内，所述第二导通体43电性连接所述第二内侧线路层42和所述第一内侧线路层32，以及电性连接所述第二内侧线路层42和所述第一外侧线路层44。所述第二介质层41以及所述第一内侧线路层32的层数可以为一层或者多层，所述第二介质层41以及所述第二内侧线路层42的层数根据后续所需要的形成的第二凹槽62(请参阅图6)的深度进行设置。其中，沿所述厚度方向L，所述第二线路基板40的厚度与需要形成的第二凹槽62的深度相等。
在本实施例中，所述第二介质层41以及所述第一内侧线路层32的层数均为两层，从而使得后续形成的第二凹槽62的深度大于所述第一凹槽60的深度。所述第二导通体43的截面呈梯形，所述第二导通体43包括相对的窄端部和宽端部(未标示)，所述窄端部朝向所述第一胶层35。由于所述第二连接垫441设于所述第一胶层35背离所述第一线路基板30的一侧，从而所述第一内侧线路层32与所述第一外侧线路层44不处于同一平面。
在本实施例中，所述第二线路基板40可类似采用压合、激光开孔、化铜电镀、图形线路(蚀刻)等步骤形成。其中，可激光开孔时同步开设所述第二沟槽45。
在本实施例中，所述第二废料区47在所述第一线路基板30上的正向投影位于所述第一废料区36内，即所述第二废料区47的截面宽度小于所述第一废料区36的截面宽度，以使得后续形成的所述第一凹槽60和第二凹槽62呈阶梯槽结构(请参见图6)。并且，所述第二废料区47在所述第一线路基板30上的正向投影位于所述第一废料区36的正中间。
步骤S5：请参阅图5，沿所述厚度方向L，于所述第二线路基板40一侧压合第三线路基板50，所述第三线路基板50覆盖所述第二胶层46。
所述第三线路基板50包括第三介质层51、第四外侧线路层52、第三导通体53以及第二外侧线路层54，所述第四外侧线路层52和所述第二外侧线路层54设于所述第三介质层51的相对两侧，所述第三导通体53设于所述第三介质层51内，且所述第三导通体53电性连接所述第四外侧线路层52和所述第二外侧线路层54，以及电性连接所述第四外侧线路层52和所述第二内侧线路层42。所述第二外侧线路层54具有多个第三连接垫541，所述第三连接垫541设于所述第二胶层46背离所述第二线路基板40的一侧。所述第四外侧线路层52具有多个第四连接垫521。
其中，所述第三介质层51和所述第四外侧线路层52的层数可以为一层或多层。
在本实施例中，所述第三介质层51和所述第四外侧线路层52的层数均为2层。所述第三导通体53的截面呈梯形，所述第三导通体53的窄端部朝向所述第二胶层46。由于所述第三连接垫541设于所述第二胶层46背离所述第二线路基板40的一侧，所述第二外侧线路层54与所述第二内侧线路层42不处于同一平面。
在本实施例中，所述第三线路基板50可类似所述第一线路基板30和所述第二线路基板40采用压合、激光开孔、化铜电镀、图形线路(蚀刻)等步骤形成。
步骤S6：请参阅图6，去除所述第一废料区36、所述第二废料区47以及所述载体10，获得一中间体100’。
具体地，通过剥离所述第一胶层35和第二胶层46，并分离所述剥离层14和所述第三外侧线路层21，即可获得所述中间体100’。去除所述第一废料区36后于所述中间体100’上形成有第一凹槽60，去除所述第二废料区47后形成有第二凹槽62，所述第一凹槽60和所述第二凹槽62相连通。
在一些实施例中，所述第一胶层35还具有第一开口351，所述第一开口351对应于所述第二胶层46设置，从而可以使得所述第二介质层41和所述第一介质层31通过所述第一开口351牢固结合(请参见图5)，以便于一次移除所述第一废料区36和第二废料区47。
步骤S7：请参阅图7，移除至少部分所述第一胶层35和移除至少部分所述第二胶层46，获得封装基板100。
其中，完全移除所述第一胶层35后，对应于所述第一嵌入部352处形成第一缺口61。同样地，完全移除所述第二胶层46后，对应于所述第二嵌入部461处形成第二缺口63。
在其他实施例中，可仅部分移除所述第一胶层35而保留所述第一嵌入部352，以及部分所述第二胶层46而保留所述第二嵌入部461。
在一些实施方式中，所述步骤S6还可包括：
于所述第四外侧线路层52所在的一侧表面设置保护层70，所述保护层70覆盖所述第四外侧线路层52以及填充于所述第四外侧线路层52与所述第三介质层51的间隙。所述保护层70具有多个第二开口71，所述第四连接垫521由所述第二开口71露出。
在另外一些实施方式中，还可于所述第一凹槽60和所述第二凹槽62所在的表面设置所述保护层70(图未示)。
本申请提供的封装基板100的制作方法通过在增层过程中分别设置第一胶层35和第一沟槽34，以及第二胶层46和第二沟槽45，并形成第一废料区36和第二废料区47，使得可以在增层完成后一次移除所述第一废料区36和第二废料区47，形成阶梯状的第一凹槽60和第二凹槽62，能够有效降低后续叠层封装的整体厚度，并且，容置空间更大，能够提高空间利用率。并且，整个制作流程无需在完成增层后返回进行激光钻孔开盖，流程简单。
并且，在增层过程中，所述第一导通体33、第二导通体43和所述第三导通体53的窄端部均朝向所述第一凹槽60和所述第二凹槽62的方向(即背离所述厚度方向L)，所述第一连接垫211、第二连接垫441和所述第三连接垫541各自之间的间距小，在外接芯片或基板时的互连间距小，有利于实现高密度互连。
并且，在分步增层过程中，不同介质层均可设置线路，如于所述第一介质层31一侧设置第一内侧线路层32，于所述第二介质层41一侧设置第二内侧线路层42，于所述第三介质层51一侧设置第四外侧线路层52，从而能够进一步提高板面利用率。
请参见图7，本申请第一实施例还提供一种采用上述制作方法制作得到的封装基板100，所述封装基板100具有厚度方向L，所述封装基板100沿所述厚度方向L依次包括第三外侧线路层21、第一线路基板30、第二线路基板40、第三线路基板50以及保护层70。
沿所述厚度方向L，所述第一线路基板30贯穿设有第一凹槽60。所述第一线路基板30包括第一介质层31、设于所述第一介质层31一侧的第一内侧线路层32以及设于所述第一介质层31内的第一导通体33，所述第一导通体33电性连接所述第三外侧线路层21和所述第一内侧线路层32。所述第三外侧线路层21包括多个第一连接垫211，所述第一导通体33对应于所述第一连接垫211设置。所述第一介质层31覆盖所述第三外侧线路层21，所述第一介质层31背离所述第二线路基板40的表面与所述第三外侧线路层21背离所述第一导通体33的表面大致平齐。
沿所述厚度方向L，所述第二线路基板40贯穿设有第二凹槽62，所述第二凹槽62由所述第一凹槽60的底部露出，所述第二凹槽62的截面宽度小于所述第一凹槽60的截面宽度，所述第二凹槽62沿所述厚度方向L的正向投影位于所述第一凹槽60内，所述第一凹槽60和所述第二凹槽62的截面呈T形，所述第一凹槽60和所述第二凹槽62形成阶梯槽结构。所述第二线路基板40包括第二介质层41、第二内侧线路层42、第二导通体43以及第一外侧线路层44，所述第二导通体43设于所述第二介质层41内，所述第二导通体43电性连接所述第二内侧线路层42和所述第一内侧线路层32，以及电性连接所述第二内侧线路层42和所述第一外侧线路层44。所述第一外侧线路层44包括多个第二连接垫441，部分所述第二导通体43对应于所述第二连接垫441设置。所述第二介质层41覆盖所述第一外侧线路层44，所述第二介质层41背离所述第三线路基板50的表面与所述第一外侧线路层44背离所述第二导通体43的表面大致平齐。所述第一外侧线路层44和部分所述第二介质层41由所述第一凹槽60的底部露出。
所述第一介质层31和所述第二介质层41的连接处内凹形成有第一缺口61，所述第一缺口61连通于所述第一凹槽60。
沿所述厚度方向L，所述第三线路基板50包括第三介质层51、第四外侧线路层52、第三导通体53以及第二外侧线路层54，所述第四外侧线路层52和所述第二外侧线路层54设于所述第三介质层51的相对两侧，所述第三导通体53设于所述第三介质层51内，且所述第三导通体53电性连接所述第四外侧线路层52和所述第二外侧线路层54，以及电性连接所述第四外侧线路层52和所述第二内侧线路层42。所述第二外侧线路层54具有多个第三连接垫541，所述第四外侧线路层52具有多个第四连接垫521。所述第三介质层51覆盖所述第四外侧线路层52，所述第三介质层51朝向所述第二凹槽62的表面与所述第四外侧线路层52背离所述第三导通体53的表面大致平齐。所述第四外侧线路层52和部分所述第三介质层51由所述第二凹槽62的底部露出。
所述第二介质层41和所述第三介质层51的连接处内凹形成有第二缺口63，所述第二缺口63连通于所述第二凹槽62。
所述保护层70覆盖所述第四外侧线路层52以及填充于所述第四外侧线路层52与所述第三介质层51的间隙。所述保护层70具有多个第二开口71，所述第四连接垫521由所述第二开口71露出。
其中，所述第一导通体33、第二导通体43和第三导通体53的截面均呈梯形，所述第一导通体33、第二导通体43和第三导通体53的窄端部均背离所述厚度方向L设置。
请参阅图8，本申请第二实施例还提供一种封装基板200，所述封装基板200与所述封装基板100的结构大致相同，不同之处在于：
所述封装基板200还包括第一嵌入部352和第二嵌入部461。
在制作所述封装基板200的过程中，并没有完全去除所述第一胶层35形成所述第一缺口61，以及完全去除所述第二胶层46形成所述第二缺口63，而是保留了所述第一嵌入部352和第二嵌入部461，可使得后续在所述封装基板200具有阶梯槽结构的表面设置保护层或防焊层时，在断差处形成缓冲，从而避免有空腔。
请参阅图9，本申请第三实施例还提供一种封装基板300，所述封装基板300与所述封装基板100的结构大致相同，不同之处在于：
所述第二线路基板40不包括所述第一外侧线路层44，即部分所述第二导通体43的表面直接由所述第一凹槽60的底部露出。所述第三线路基板50不包括所述第四外侧线路层52，部分所述第三导通体53的表面直接由所述第二凹槽62的底部露出。
所述封装基板300中，所述第二导通体43和所述第三导通体53直接外接芯片或基板，无PAD设计可进一步减小互连间距。
请参阅图10，本申请第一实施例还提供一种应用上述封装基板100的封装结构1000，所述封装结构1000沿厚度方向依次包括所述封装基板100、第一电子元件401、第一封装件500和第二封装件600，所述第一电子元件401通过锡球电性连接于所述第三连接垫541，所述第一电子元件401收容于所述第二凹槽62。
所述第一封装件500包括第一封装电路板501和电性连接于所述第一封装电路板501一侧的第二电子元件502，所述第二电子元件502朝向所述封装基板100一侧设置，且所述第二电子元件502收容于所述第二凹槽62，所述第一封装电路板501通过锡球电性连接于所述第二连接垫441，且所述第一封装电路板501部分收容于所述第一凹槽60。所述第二封装件600包括第二封装电路板601和电性连接于所述第二封装电路板601一侧的第三电子元件602，所述第三电子元件602背离所述封装基板100一侧设置，所述第二封装电路板601通过锡球电性连接于所述第一连接垫211。
其中，所述第一电子元件401、第二电子元件502和第三电子元件602均可以为主动或被动元件。
以上实施方式仅用以说明本申请的技术方案而非限制，尽管参照以上较佳实施方式对本申请进行了详细说明，本领域的普通技术人员应当理解，可以对本申请的技术方案进行修改或等同替换都不应脱离本申请技术方案的精神和范围。

Claims (10)

1.一种封装基板的制作方法，其特征在于，包括以下步骤：
提供一载体；
于所述载体表面形成第一线路基板，所述第一线路基板与所述载体沿厚度方向层叠，所述第一线路基板包括第一线路区以及第一废料区，所述第一线路区与所述第一废料区通过沿所述厚度方向贯穿所述第一线路基板的第一沟槽隔开；
于所述第一线路基板背离所述载体一侧设置第一胶层，所述第一胶层对应于所述第一废料区设置，所述第一胶层覆盖所述第一沟槽并部分延伸至所述第一线路区；
于所述第一线路基板表面形成第二线路基板，所述第二线路基板覆盖所述第一胶层；所述第二线路基板包括第一外侧线路层；
去除所述第一废料区、载体，以及至少去除与所述第一废料区对应的部分所述第一胶层，形成第一凹槽以暴露所述第一外侧线路层，获得所述封装基板。
2.根据权利要求1所述的封装基板的制作方法，其特征在于，所述第二线路基板包括第二线路区和第二废料区，所述第二线路区与所述第二废料区通过沿所述厚度方向贯穿所述第二线路基板的第二沟槽隔开；
步骤“于所述第一线路基板表面形成第二线路基板”后，还包括：
于所述第二线路基板背离所述第一线路基板一侧设置第二胶层，所述第二胶层对应于所述第二废料区设置，所述第二胶层覆盖所述第二沟槽并部分延伸至所述第二线路区；
于所述第二线路基板表面形成第三线路基板，所述第三线路基板覆盖所述第二胶层；所述第三线路基板包括第二外侧线路层；
步骤“去除所述第一废料区、载体以及所述第一胶层”还包括：
去除所述第二废料区以及所述第二胶层，形成第二凹槽以暴露所述第二外侧线路层。
3.根据权利要求2所述的封装基板的制作方法，其特征在于，所述第二凹槽沿所述厚度方向的正向投影位于所述第一凹槽内，以使得所述第一凹槽和所述第二凹槽形成阶梯槽结构。
4.根据权利要求2所述的封装基板的制作方法，其特征在于，步骤“于所述载体表面形成第一线路基板”前，还包括：
于所述载体表面形成第三外侧线路层；
所述第一线路基板包括第一介质层、设于所述第一介质层背离所述载体一侧的第一内侧线路层以及第一导通体，所述第一导通体设于所述第一介质层内，所述第一导通体电性连接所述第一内侧线路层；所述第一介质层背离所述第二线路基板的表面与所述第三外侧线路层的表面平齐。
5.根据权利要求4所述的封装基板的制作方法，其特征在于，所述第二线路基板包括第二介质层、第二内侧线路层和第二导通体，所述第二导通体设于所述第二介质层内，所述第二导通体电性连接所述第二内侧线路层和所述第一内侧线路层，所述第一外侧线路层设置于所述第一胶层背离所述第一线路基板的表面；所述第二外侧线路层背离所述第二导通体的表面与所述第二介质层背离所述第三线路基板的表面平齐；
所述第一胶层设有一开口，所述第一开口对应于所述第二废料区设置，所述第一废料区和所述第二废料区通过所述第一开口结合。
6.根据权利要求5所述的封装基板的制作方法，其特征在于，所述第三线路基板包括第三介质层、第三导通体和第四外侧线路层，所述第三导通体设于所述第三介质层内，所述第三导通体电性连接所述第二外侧线路层和所述第四外侧线路层，所述第二外侧线路层设置于所述第二胶层背离所述第二线路基板的表面；所述第二外侧线路层背离所述第三导通体的表面与所述第三介质层朝向所述第二线路基板的表面平齐。
7.根据权利要求1所述的封装基板的制作方法，其特征在于，步骤“至少去除与所述第一废料区对应的部分所述第一胶层”包括：
完全去除所述第一胶层，以于所述第一线路基板和第二线路基板连接处形成一缺口，所述缺口与第一凹槽相连通。
8.根据权利要求1所述的封装基板的制作方法，其特征在于，步骤“至少去除与所述第一废料区对应的部分所述第一胶层”包括：
去除与所述第一废料区对应的部分所述第一胶层，保留延伸至所述第一线路区的部分所述第一胶层。
9.一种封装基板，其特征在于，
所述封装基板具有厚度方向，沿所述厚度方向，贯穿部分所述封装基板设有第一凹槽，所述封装基板包括第一外侧线路层和电性连接所述第一外侧线路层的第二导通体，所述第一外侧线路层由所述第一凹槽的底部露出；
其中，所述第二导通体包括相对设置的窄端部和宽端部，所述窄端部电性连接所述第一外侧线路层。
10.如权利要求9所述的封装基板，其特征在于，沿所述厚度方向，所述第一凹槽的底部内凹形成有第二凹槽，所述第二凹槽沿所述厚度方向的正向投影位于所述第一凹槽内；
所述封装基板还包括第二外侧线路层，所述第二外侧线路层由所述第二凹槽的底部露出。
CN202211305996.8A 2022-10-24 2022-10-24 封装基板及其制作方法 Pending CN117976613A (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
CN202211305996.8A CN117976613A (zh) 2022-10-24 2022-10-24 封装基板及其制作方法
TW111140949A TWI848413B (zh) 2022-10-24 2022-10-27 封裝基板及其製作方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202211305996.8A CN117976613A (zh) 2022-10-24 2022-10-24 封装基板及其制作方法

Publications (1)

Publication Number Publication Date
CN117976613A true CN117976613A (zh) 2024-05-03

Family

ID=90852010

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211305996.8A Pending CN117976613A (zh) 2022-10-24 2022-10-24 封装基板及其制作方法

Country Status (1)

Country Link
CN (1) CN117976613A (zh)

Also Published As

Publication number Publication date
TW202418413A (zh) 2024-05-01

Similar Documents

Publication Publication Date Title
US6930257B1 (en) Integrated circuit substrate having laminated laser-embedded circuit layers
KR100499003B1 (ko) 도금 인입선을 사용하지 않는 패키지 기판 및 그 제조 방법
JP4527045B2 (ja) ケーブル部を有する多層配線基板の製造方法
US7363706B2 (en) Method of manufacturing a multilayer printed wiring board
JP5512562B2 (ja) 多層配線基板
CN102111968A (zh) 多层布线基板的制造方法及多层布线基板
KR100757910B1 (ko) 매립패턴기판 및 그 제조방법
US20100032202A1 (en) Wiring substrate, wiring material, copper-clad laminate, and method of manufacturing the wiring substrate
JP3577421B2 (ja) 半導体装置用パッケージ
KR20060106766A (ko) 전해 도금을 이용한 회로 기판의 제조 방법
US20200305289A1 (en) Flexible substrate and method for fabricating the same
US8826531B1 (en) Method for making an integrated circuit substrate having laminated laser-embedded circuit layers
CN110972414B (zh) 复合电路板及其制造方法
TWI459879B (zh) Method for manufacturing multilayer flexible printed wiring board
KR100339252B1 (ko) 땜납범프(bump)를갖춘반도체장치및그의제조방법
CN117976613A (zh) 封装基板及其制作方法
JPH05343856A (ja) 多層プリント配線板およびその製造方法
JP2784524B2 (ja) 多層電子部品搭載用基板及びその製造法
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
TWI848413B (zh) 封裝基板及其製作方法
JP3179572B2 (ja) 多層プリント配線板およびその製造方法
CN113543465A (zh) 多层电路板及其制作方法
JP4347143B2 (ja) 回路基板およびその製造方法
KR100298896B1 (ko) 인쇄회로기판및그제조방법
KR100477258B1 (ko) 범프의 형성방법 및 이로부터 형성된 범프를 이용한인쇄회로기판의 제조방법

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination