KR100757910B1 - 매립패턴기판 및 그 제조방법 - Google Patents

매립패턴기판 및 그 제조방법 Download PDF

Info

Publication number
KR100757910B1
KR100757910B1 KR1020060063637A KR20060063637A KR100757910B1 KR 100757910 B1 KR100757910 B1 KR 100757910B1 KR 1020060063637 A KR1020060063637 A KR 1020060063637A KR 20060063637 A KR20060063637 A KR 20060063637A KR 100757910 B1 KR100757910 B1 KR 100757910B1
Authority
KR
South Korea
Prior art keywords
insulating layer
stud bump
layer
circuit pattern
stud
Prior art date
Application number
KR1020060063637A
Other languages
English (en)
Inventor
슈히치 오카베
강명삼
박정현
정회구
김지은
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020060063637A priority Critical patent/KR100757910B1/ko
Priority to US11/708,339 priority patent/US20080009128A1/en
Priority to DE102007008490A priority patent/DE102007008490A1/de
Priority to CN200710086741A priority patent/CN100589684C/zh
Priority to JP2007080581A priority patent/JP2008016817A/ja
Application granted granted Critical
Publication of KR100757910B1 publication Critical patent/KR100757910B1/ko
Priority to US12/457,166 priority patent/US20090242238A1/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/42—Plated through-holes or plated via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/20—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern
    • H05K3/205—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern by affixing prefabricated conductor pattern using a pattern electroplated or electroformed on a metallic carrier
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
    • H05K3/4617—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination characterized by laminating only or mainly similar single-sided circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/07—Treatments involving liquids, e.g. plating, rinsing
    • H05K2203/0703—Plating
    • H05K2203/0733—Method for plating stud vias, i.e. massive vias formed by plating the bottom of a hole without plating on the walls
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides

Abstract

매립패턴기판 및 그 제조방법이 개시된다. 표면에 회로패턴이 형성되고, 스터드 범프(stud bump)에 의해 회로패턴의 층간 전기적 도통이 구현되는 인쇄회로기판을 제조하는 방법으로서, (a) 표면에 시드층(seed layer)이 적층된 캐리어 필름의 시드층에 도금층을 선택적으로 증착하여 회로패턴 및 스터드 범프를 형성하는 단계, (b) 회로패턴 및 스터드 범프가 절연층을 향하도록 캐리어 필름을 절연층에 적층하여 가압하는 단계, 및 (c) 캐리어 필름 및 시드층을 제거하는 단계를 포함하는 매립패턴기판 제조방법은, 구리(Cu) 스터드를 이용하여 회로 층간의 접속을 구현하므로 층간 도통을 위한 드릴링 공정이 필요 없게 되고, 회로 설계의 자유도가 높아지며, 비아 랜드(Via land)가 불필요하고 비아의 크기가 작아지므로 회로의 고밀도화가 가능해진다.
매립패턴, 스터드 범프, 층간 도통

Description

매립패턴기판 및 그 제조방법{Buried pattern substrate and manufacturing method thereof}
도 1은 본 발명의 바람직한 일 실시예에 따른 매립패턴기판 제조방법을 나타낸 순서도.
도 2는 본 발명의 바람직한 일 실시예에 따른 매립패턴기판 제조공정을 나타낸 흐름도.
도 3a는 본 발명의 바람직한 제1 실시예에 따른 매립패턴기판을 나타낸 단면도.
도 3b는 본 발명의 바람직한 제2 실시예에 따른 매립패턴기판을 나타낸 단면도.
도 3c는 본 발명의 바람직한 제3 실시예에 따른 매립패턴기판을 나타낸 단면도.
<도면의 주요 부분에 대한 부호의 설명>
10 : 캐리어 필름 12 : 시드층
14, 18 : 포토 레지스트 16 : 회로패턴
20 : 스터드 범프 22 : 금속층
30 : 절연층
본 발명은 매립패턴기판 및 그 제조방법에 관한 것이다.
전자산업의 발달에 따라 전자 부품의 고성능화, 고기능화, 소형화가 요구되고 있으며, 이에 따라 SIP(System in package), 3D 패키지 등 고밀도 표면 실장 부품용 기판이 대두되고 있다. 이와 같이 기판의 고밀도화 및 박판화의 요구에 대응하기 위하여 회로패턴 층간의 고밀도 접속이 필요한 실정이다.
다층 회로패턴 기판의 층간 전기적 접속을 위해서는, 도금에 의한 기술, 금속 페이스트를 인쇄하여 비아홀 내부를 전도체로 충전하는 기술, 삼각 원뿔형의 페이스트를 만들어서 층간 접속을 하는 이른바 'B2it(Buried bump interconnection technology)' 기술 등이 사용되고 있다.
도금에 의한 기술은, 다층의 회로패턴 기판의 회로층을 관통하는 PTH(Plated through hole), BVH(Blind via hole)과 같은 비아홀을 가공한 후, 비아홀의 내주면을 동도금하거나 비아홀 내에 동도금층을 충전하여 층간 접속을 구현하는 방식이다.
금속 페이스트를 충전하는 기술은, 레이저를 사용하여 비아홀을 가공한 후, 비아홀 내에 구리(Cu) 페이스트 등을 충전하여 층간 접속을 구현한다. 이 기술은 층간 접속을 구현한 여러 개의 코어층을 배열하고 가열, 가압하여 일괄적으로 코어층을 접착함으로써 층간 전기적 신호가 연결되도록 할 수 있다.
'B2it' 기술은, 동박 위에 특수한 전도성 페이스트를 삼각뿔 형상으로 인쇄하고 경화시켜 페이스트 스터드(Paste Stud)를 형성한 후, 여기에 절연층을 관통시키고 열압착하여 층간 접속을 구현하는 방식이다.
그러나, 전술한 종래 기술들은 층간 고밀도 접속에는 한계가 있고, 완전한 생산 기술로 적용되지 못하고 있는 실정이다.
본 발명은 다층 인쇄회로기판에서 회로패턴층 간의 접속을 고밀도화함으로써 회로 설계의 자유도를 높이고 회로의 고밀도화 및 박판화를 구현할 수 있는 매립패턴기판 및 그 제조방법을 제공하는 것이다.
본 발명의 일 측면에 따르면, 표면에 회로패턴이 형성되고, 스터드 범프(stud bump)에 의해 회로패턴의 층간 전기적 도통이 구현되는 인쇄회로기판을 제조하는 방법으로서, (a) 표면에 시드층(seed layer)이 적층된 캐리어 필름의 시드층에 도금층을 선택적으로 증착하여 회로패턴 및 스터드 범프를 형성하는 단계, (b) 회로패턴 및 스터드 범프가 절연층을 향하도록 캐리어 필름을 절연층에 적층하여 가압하는 단계, 및 (c) 캐리어 필름 및 시드층을 제거하는 단계를 포함하는 매립패턴기판 제조방법이 제공된다.
단계 (a)의 회로패턴은, (a1) 시드층에 제1 포토 레지스트를 적층하고 회로패턴에 상응하여 제1 포토 레지스트의 일부를 선택적으로 제거하는 단계, (a2) 시 드층에 도금층을 증착하는 단계를 거쳐 형성될 수 있으며, 단계 (a)의 스터드 범프는 회로패턴의 일부에 도금층을 더 증착하여 형성될 수 있다.
스터드 범프는, (a3) 회로패턴 및 제1 포토 레지스트를 커버하도록 제2 포토 레지스트를 적층하고, 스터드 범프가 형성될 위치에 상응하여 제2 포토 레지스트의 일부를 선택적으로 제거하는 단계, (a4) 시드층에 전원을 인가하여 도금층을 증착시키는 단계를 거쳐 형성될 수 있다.
단계 (a4)와 단계 (b) 사이에, (a5) 제1 포토 레지스트 및 제2 포토 레지스트를 제거하는 단계를 더 포함할 수 있으며, 단계 (a4)는, (a6) 시드층에 전원을 인가하여 스터드 범프의 단부에 시드층과 다른 재질의 금속층을 더 도금하는 단계를 포함할 수 있다.
스터드 범프는 시드층과 같은 재질의 도금층이 시드층으로부터 돌출되어 형성되며, 스터드 범프의 단부에는 시드층과 다른 재질의 금속층이 증착되는 것이 바람직하다. 도금층은 구리(Cu)를 포함하고, 금속층은 주석(Sn) 또는 니켈(Ni) 중 어느 하나 이상을 포함할 수 있다.
단계 (a)는, (d) 2장의 캐리어 필름 각각에 스터드 범프를 형성하는 단계를 포함하고, 단계 (b)는, (e) 절연층의 양면에서 2장의 캐리어 필름을, 스터드 범프가 서로 대향하도록 각각 적층하여 가압함으로써, 스터드 범프를 서로 전기적으로 도통시키는 단계를 포함할 수 있다. 단계 (d)는 2장의 캐리어 필름 각각에 회로패턴을 형성하는 단계를 더 포함할 수 있다.
또한, 본 발명의 다른 측면에 따르면, 절연층과, 일부가 절연층의 표면에 노 출되도록 절연층에 매립되는 회로패턴과, 일단부가 절연층의 일면에 노출되고, 타단부가 절연층의 타면에 노출되도록 절연층에 매립되는 스터드 범프를 포함하는 매립패턴기판이 제공된다.
회로패턴은 절연층의 양면에 각각 매립되는 것이 바람직하다. 스터드 범프는, 일단부가 절연층의 일면에 노출되도록 절연층에 매립되는 제1 스터드 범프와, 일단부가 절연층의 타면에 노출되도록 절연층에 매립되는 제2 스터드 범프가 서로 연결되어 형성될 수 있다. 제1 스터드 범프와 제2 스터드 범프의 위치는 절연층을 기준으로 서로 대칭인 것이 바람직하다.
제1 스터드 범프는 몸체와, 절연층의 일면에 노출되는 일단부와, 제2 스터드 범프에 대향하는 타단부로 이루어지며, 제1 스터드 범프의 타단부는 제1 스터드 범프의 몸체와 다른 재질의 금속을 포함하는 것이 바람직하다. 제1 스터드 범프의 몸체는 구리(Cu)를 포함하고, 제1 스터드 범프의 타단부는 주석(Sn) 또는 니켈(Ni) 중 어느 하나 이상을 포함할 수 있다.
전술한 것 외의 다른 측면, 특징, 잇점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
이하, 본 발명에 따른 매립패턴기판 및 그 제조방법의 바람직한 실시예를 첨부도면을 참조하여 상세히 설명하기로 하며, 첨부 도면을 참조하여 설명함에 있어, 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
도 1은 본 발명의 바람직한 일 실시예에 따른 매립패턴기판 제조방법을 나타낸 순서도이고, 도 2는 본 발명의 바람직한 일 실시예에 따른 매립패턴기판 제조공정을 나타낸 흐름도이다. 도 2를 참조하면, 캐리어 필름(10), 시드층(12), 포토 레지스트(14, 18), 회로패턴(16), 스터드 범프(20), 금속층(22), 절연층(30)이 도시되어 있다.
도 2는 본 실시예에 따른 매립패턴기판 제조과정을 나타낸 것으로, 각 단계마다 기판의 단면을 좌측에, 평면을 우측에 도시한 것이다.
본 실시예는 매립패턴을 형성하는 과정에서 회로패턴(16)의 일부로서 범프 형식으로 돌출되는 스터드 범프(20)를 더 형성하고, 이를 이용하여 고밀도의 층간 전기적 접속을 실현함으로써, 회로 설계의 자유도를 높이고 회로의 고밀도화 및 박판화를 구현한 데에 그 특징이 있다.
즉, 본 실시예에 따라 표면에 회로패턴(16)이 매립되어 형성되는 이른바 '매립패턴(buried pattern)기판'에서, 회로패턴(16)의 층간 전기적 도통을 스터드 범프(20)에 의해 구현하는 인쇄회로기판 제조를 위해서는, 먼저, 캐리어 필름(10)의 표면에 시드층(12)을 무전해 도금 등으로 적층하고, 시드층(12)에 선택적으로 전기도금을 하여 시드층(12)으로부터 돌출되는 양각(陽刻)의 회로패턴(16)을 형성한다. 여기서, 회로패턴(16)의 일부로서, 또는 회로패턴(16)과 별도로 층간 전기적 연결을 위한 통로로서 회로패턴(16)보다 더 많이 돌출되는 스터드 범프(20)를 같이 형성한다(100).
회로패턴(16)의 형성은, 도 2의 (a)와 같이 캐리어 필름(10)의 표면에 적층 된 시드층(12)에 포토 레지스트(14)를 적층하고 회로패턴(16)이 형성될 부분만 선택적으로 노광, 현상하여 제거한 후(102), 도 2의 (b)와 같이 시드층(12)에 전원을 인가하여 전기 도금층이 증착되도록 한다(104). 이로써 시드층(12)에 양각의 회로패턴(16)이 형성된다.
매립패턴만을 형성할 경우에는 회로패턴(16)이 형성된 후에 포토 레지스트(14)를 박리하지만, 본 실시예에서는 회로패턴(16)의 일부에 도금층을 더 증착하여 스터드 범프(20)를 형성한다. 회로패턴(16)의 형성단계에서 스터드 범프(20)가 형성될 부분에도 도금층이 증착되도록 한 후, 스터드 범프(20)가 형성될 부분을 다시 한번 전기 도금하는 것이다.
즉, 포토 레지스트(14)가 선택적으로 제거된 부분에 도금층을 증착하여 회로패턴(16)을 형성한 후, 도 2의 (c)와 같이 다시 포토 레지스트(18)를 적층하고 스터드 범프(20)가 형성될 부분만 선택적으로 노광, 현상하여 제거한 후(106), 도 2의 (d)와 같이 시드층(12)에 전원을 인가하여 전기 도금층이 증착되도록 한다(108). 이로써 회로패턴(16)보다 더 돌출된 스터드 범프(20)가 형성된다.
캐리어 필름(10)에 무전해 동도금을 하여 동박의 시드층(12)을 증착한 경우, 전기 동도금으로 회로패턴(16)과 스터드 범프(20)를 형성하게 되므로 시드층(12)과 회로패턴(16) 및 스터드 범프(20) 모두 구리(Cu)로 이루어지게 된다.
이 경우 스터드 범프(20) 형성을 위해 적층한 포토 레지스트(18)를 박리하기 전에 시드층(12)에 전원을 인가하여, 도 2의 (e)와 같이 스터드 범프(20)의 단부에 이종(異種)의 금속층(22), 즉 주석(Sn)이나 니켈(Ni) 등을 추가로 도금할 수 있다. 이와 같이 스터드 범프(20)의 단부를 이종의 금속으로 도금하는 것은, 후술하는 것과 같이 스터드 범프(20)끼리 접속하는 과정에서 접속온도를 낮추는 역할을 함으로써 접속을 용이하게 한다.
회로패턴(16) 및 스터드 범프(20)를 형성하고 스터드 범프(20)의 단부를 이종의 금속으로 도금한 후에는, 도 2의 (f)와 같이 선택적 도금을 위해 적층했던 포토 레지스트(14, 18)를 박리하여 제거한다(110).
다음으로 시드층(12)에 회로패턴(16) 및 스터드 범프(20)가 돌출되어 형성된 캐리어 필름(10)을 절연층(30)에 적층한다(120). 즉, 회로패턴(16) 및 스터드 범프(20)가 절연층(30)을 향하도록 하여 캐리어 필름(10)을 절연층(30)에 가압하는 것이며, 이로써 회로패턴(16) 및 스터드 범프(20)가 절연층(30) 내에 매립되게 된다.
스터드 범프(20)를 이용하여 회로층 간 전기적 도통을 구현하기 위해서는, 도 2의 (g)와 같이 스터드 범프(20)가 형성된 2장의 캐리어 필름(10)을 절연층(30)의 양면에서 각각 적층하고, 도 2의 (h)와 같이 가압함으로써 스터드 범프(20)끼리 서로 접속되도록 할 수 있다. 이 과정에서 2장의 캐리어 필름(10)에 형성된 스터드 범프(20)는 서로 대향하도록 위치한다.
한편, 전술한 바와 같이 스터드 범프(20)의 단부에 도금된 이종 금속층(22)으로 인하여 스터드 범프(20)끼리의 접속과정에서 접속온도를 낮춤으로써 접속을 용이하게 할 수 있다.
회로패턴(16) 및 스터드 범프(20)를 절연층(30)에 매립하고, 스터드 범 프(20)끼리 접속하여 전기적 도통이 이루어지도록 한 후에는 도 2의 (i)와 같이 캐리어 필름(10)을 박리하고, 도 2의 (j)와 같이 에칭 등에 의해 시드층(12)을 제거한다(130). 이로써 매립패턴 및 스터드 범프(20)에 의한 층간 도통이 구현된 매립패턴기판의 제조가 완료된다.
도 3a는 본 발명의 바람직한 제1 실시예에 따른 매립패턴기판을 나타낸 단면도이고, 도 3b는 본 발명의 바람직한 제2 실시예에 따른 매립패턴기판을 나타낸 단면도이고, 도 3c는 본 발명의 바람직한 제3 실시예에 따른 매립패턴기판을 나타낸 단면도이다. 도 3a 내지 도 3c를 참조하면, 회로패턴(16), 스터드 범프(20), 금속층(22), 절연층(30)이 도시되어 있다.
종래의 층간 접속 방법은 층간 고밀도 접속에 한계가 있어서 고밀도 회로를 설계하기에 곤란한 점이 있으며, 전술한 매립패턴기판 제조방법에 따라 매립 회로패턴(16)이 형성되는 기판에 스터드 범프(20)를 이용하여 층간 접속을 하게 되면 고밀도 회로 및 얇은 기판의 제작이 가능하게 된다.
도 3a는 전술한 매립패턴기판 제조방법에 따라 제조된 매립패턴기판의 구조를 나타낸 것이다. 즉, 본 실시예에 따른 매립패턴기판은, 절연층(30)에 매립되어 그 표면이 절연층(30)의 표면에 노출되는 매립패턴과, 절연층(30)을 관통하고 그 표면이 절연층(30)의 양면으로 노출되어 회로층 간의 전기적 통로 역할을 하는 스터드 범프(20)로 이루어진다.
전술한 매립패턴기판 제조과정에서 설명한 것과 같이 캐리어 필름(10)에 돌출 형성된 회로패턴(16)을 절연층(30)의 양면에서 가압하므로, 회로패턴(16)은 절 연층(30)의 양면에 각각 매립된다. 또한, 캐리어 필름(10)에는 회로패턴(16)뿐만 아니라 스터드 범프(20)도 돌출 형성되므로, 회로층 간의 전기적 통로는 절연층(30)의 양면에서 각각 매립되는 2개의 스터드 범프(20)가 서로 연결되어 형성될 수 있다. 즉, 2개의 스터드 범프(20)는 절연층(30)을 기준으로 양면에서 서로 대칭인 위치에 매립되어 연결된다.
다만, 도 3a에 도시된 것과 같이 반드시 절연층(30)의 양면에서 회로패턴(16) 및 스터드 범프(20)가 형성된 캐리어 필름(10)을 가압, 적층해야 하는 것은 아니며, 도 3c과 같이 절연층(30)의 한쪽에서만 캐리어 필름(10)을 가압하여 매립패턴 및 층간 도통을 구현할 수도 있다. 이 경우 스터드 범프(20)가 층간 접속의 통로 역할을 하기 위해서는 스터드 범프(20)의 돌출된 높이를 절연층(30)의 두께에 상당하도록 하는 것이 좋다.
본 실시예의 스터드 범프(20)는 회로층 간의 전기적 도통을 구현하는 통로 역할을 하므로, 종래의 회로패턴 형성공정에 독립적으로 추가하여 회로층 간의 전기적 도통을 구현하는 데에 사용될 수 있다. 즉, 도 3b에 나타낸 실시예는 캐리어 필름(10)에 스터드 범프(20)만을 형성한 후 스터드 범프(20)를 절연층(30)에 매립하여 층간 접속을 구현한 예를 나타낸 것이다. 이 경우에도 스터드 범프(20)가 층간 접속의 통로 역할을 하기 위해서는 스터드 범프(20)의 돌출된 높이를 절연층(30)의 두께에 상당하도록 하는 것이 좋다.
본 실시예의 스터드 범프(20)는 캐리어 필름(10)에 시드층(12)을 적층하고 그 일부를 선택적으로 도금함으로써 형성되므로, 회로패턴(16) 형성공정 후 포토 레지스트(14)를 박리하기 전에 한번 더 도금을 수행함으로써 별도의 추가공정 없이 간단하게 스터드 범프(20)를 형성할 수 있다. 즉, 매립패턴 형성공정에 본 실시예의 스터드 범프(20) 형성공정을 추가하여 용이하게 회로층 간의 전기적 도통을 구현할 수 있다.
전술한 바와 같이 스터드 범프(20)의 단부에는 이종의 금속층(22)을 도금함으로써 스터드 범프(20)끼리의 접속과정에서 접속온도를 낮추어 접속을 쉽게 할 수 있으므로, 스터드 범프(20)를 몸체, 절연층(30)의 표면쪽의 일단부 및 다른 스터드 범프(20)와 접속되는 타단부로 구분할 때, 스터드 범프(20)의 타단부에는 몸체와 이종의 금속층(22)이 더 도금될 수 있다.
회로패턴(16)과 스터드 범프(20)를 동도금에 의해 구리(Cu)로 형성할 경우, 스터드 범프(20)의 단부는 주석(Sn)이나 니켈(Ni) 등으로 도금하는 것이 좋다.
전술한 실시예 외의 많은 실시예들이 본 발명의 특허청구범위 내에 존재한다.
상술한 바와 같이 본 발명의 바람직한 실시예에 따르면, 구리(Cu) 스터드 범프를 이용하여 회로 층간의 접속을 구현하므로 층간 도통을 위한 드릴링 공정이 필요 없게 되고, 회로 설계의 자유도가 높아지며, 비아 랜드(Via land)가 불필요하고 비아의 크기가 작아지므로 회로의 고밀도화가 가능해진다.
또한, 회로패턴을 절연층에 매립하여 형성하므로 기판 두께를 얇게 할 수 있 고, 회로패턴과 절연층 수지와의 접촉면적이 커서 접착력이 우수하며, 이온 마이그레이션(Ion-migration)에 대한 신뢰성이 향상된다.
또한, 스터드 범프의 결합과정에서 스터드의 단부를 주석(Sn)이나 니켈(Ni)과 같은 이종(異種)의 금속으로 도금하므로, 스터드 접속시 접속온도를 낮출 수 있어 접속이 용이하게 된다.

Claims (16)

  1. 표면에 회로패턴이 형성되고, 스터드 범프(stud bump)에 의해 상기 회로패턴의 층간 전기적 도통이 구현되는 매립패턴기판을 제조하는 방법으로서,
    (a1) 표면에 시드층(seed layer)이 적층된 캐리어 필름의 상기 시드층에 제1 포토 레지스트를 적층하고, 상기 회로패턴에 상응하여 상기 제1 포토 레지스트의 일부를 선택적으로 제거하는 단계;
    (a2) 상기 시드층에 도금층을 증착하여 상기 회로패턴을 형성하는 단계;
    (a3) 상기 회로패턴 및 상기 제1 포토 레지스트를 커버하도록 제2 포토 레지스트를 적층하고, 상기 스터드 범프가 형성될 위치에 상응하여 상기 제2 포토 레지스트의 일부를 선택적으로 제거하는 단계;
    (a4) 상기 시드층에 전원을 인가하여 상기 회로패턴의 일부에 도금층을 더 증착하여 상기 스터드 범프를 형성하는 단계;
    (a5) 상기 제1 포토 레지스트 및 상기 제2 포토 레지스트를 제거하는 단계;
    (b) 상기 회로패턴 및 상기 스터드 범프가 절연층을 향하도록 상기 캐리어 필름을 상기 절연층에 적층하여 가압하는 단계; 및
    (c) 상기 캐리어 필름 및 상기 시드층을 제거하는 단계를 포함하는 매립패턴기판 제조방법.
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 제1항에 있어서,
    상기 단계 (a4)는,
    (a6) 상기 시드층에 전원을 인가하여 상기 스터드 범프의 단부에 상기 시드층과 다른 재질의 금속층을 더 도금하는 단계를 포함하는 것을 특징으로 하는 매립패턴기판 제조방법.
  7. 제1항에 있어서,
    상기 스터드 범프는 상기 시드층과 같은 재질의 도금층이 상기 시드층으로부터 돌출되어 형성되며, 상기 스터드 범프의 단부에는 상기 시드층과 다른 재질의 금속층이 증착되는 것을 특징으로 하는 매립패턴기판 제조방법.
  8. 제6항 또는 제7항에 있어서,
    상기 도금층은 구리(Cu)를 포함하고, 상기 금속층은 주석(Sn) 또는 니켈(Ni) 중 어느 하나 이상을 포함하는 것을 특징으로 하는 매립패턴기판 제조방법.
  9. 제1항에 있어서,
    상기 회로패턴 및 상기 스터드 범프는 2장의 상기 캐리어 필름에 각각 형성되고,
    상기 단계 (b)는,
    (e) 상기 절연층의 양면에서 상기 2장의 캐리어 필름을, 상기 스터드 범프가 서로 대향하도록 각각 적층하여 가압함으로써, 상기 스터드 범프를 서로 전기적으로 도통시키는 단계를 포함하는 것을 특징으로 하는 매립패턴기판 제조방법.
  10. 삭제
  11. 절연층과;
    일부가 상기 절연층의 표면에 노출되도록 상기 절연층의 양면에 각각 매립되는 회로패턴과;
    일단부가 상기 절연층의 일면에 노출되고, 타단부가 상기 절연층의 타면에 노출되도록 상기 절연층에 매립되는 스터드 범프를 포함하되,
    상기 스터드 범프는, 일단부가 상기 절연층의 일면에 노출되도록 상기 절연층에 매립되는 제1 스터드 범프와, 일단부가 상기 절연층의 타면에 노출되도록 상기 절연층에 매립되며 상기 절연층을 기준으로 상기 제1 스터드 범프와 대칭인 제2 스터드 범프가 서로 연결되어 형성되는 것을 특징으로 하는 매립패턴기판.
  12. 삭제
  13. 삭제
  14. 삭제
  15. 제11항에 있어서,
    상기 제1 스터드 범프는 몸체와, 상기 절연층의 일면에 노출되는 일단부와, 상기 제2 스터드 범프에 대향하는 타단부로 이루어지며, 상기 제1 스터드 범프의 타단부는 상기 제1 스터드 범프의 몸체와 다른 재질의 금속을 포함하는 것을 특징으로 하는 매립패턴기판.
  16. 제15항에 있어서,
    상기 제1 스터드 범프의 몸체는 구리(Cu)를 포함하고, 상기 제1 스터드 범프의 타단부는 주석(Sn) 또는 니켈(Ni) 중 어느 하나 이상을 포함하는 것을 특징으로 하는 매립패턴기판.
KR1020060063637A 2006-07-06 2006-07-06 매립패턴기판 및 그 제조방법 KR100757910B1 (ko)

Priority Applications (6)

Application Number Priority Date Filing Date Title
KR1020060063637A KR100757910B1 (ko) 2006-07-06 2006-07-06 매립패턴기판 및 그 제조방법
US11/708,339 US20080009128A1 (en) 2006-07-06 2007-02-21 Buried pattern substrate and manufacturing method thereof
DE102007008490A DE102007008490A1 (de) 2006-07-06 2007-02-21 Substrat mit vergrabenem Schaltbild und Herstellungsverfahren dafür
CN200710086741A CN100589684C (zh) 2006-07-06 2007-03-13 埋图案基板及其制造方法
JP2007080581A JP2008016817A (ja) 2006-07-06 2007-03-27 埋立パターン基板及びその製造方法
US12/457,166 US20090242238A1 (en) 2006-07-06 2009-06-02 Buried pattern substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020060063637A KR100757910B1 (ko) 2006-07-06 2006-07-06 매립패턴기판 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR100757910B1 true KR100757910B1 (ko) 2007-09-11

Family

ID=38737481

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020060063637A KR100757910B1 (ko) 2006-07-06 2006-07-06 매립패턴기판 및 그 제조방법

Country Status (5)

Country Link
US (2) US20080009128A1 (ko)
JP (1) JP2008016817A (ko)
KR (1) KR100757910B1 (ko)
CN (1) CN100589684C (ko)
DE (1) DE102007008490A1 (ko)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999922B1 (ko) * 2008-10-09 2010-12-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101128584B1 (ko) * 2010-08-30 2012-03-23 삼성전기주식회사 반도체 패키지용 코어리스 기판 제조 방법과 이를 이용한 코어리스 기판
KR101261350B1 (ko) 2011-08-08 2013-05-06 아페리오(주) 박형 인쇄회로기판 제작을 위한 회로패턴 형성 방법
KR101543023B1 (ko) * 2008-12-24 2015-08-07 엘지이노텍 주식회사 인쇄회로기판 제조방법

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100897316B1 (ko) * 2007-10-26 2009-05-14 삼성전기주식회사 인쇄회로기판의 제조방법
CN101567326B (zh) * 2008-04-24 2013-04-17 相互股份有限公司 印刷电路板及其形成方法
JP5354990B2 (ja) * 2008-08-19 2013-11-27 株式会社東芝 冷蔵庫
US8805631B2 (en) * 2010-10-25 2014-08-12 Chevron U.S.A. Inc. Computer-implemented systems and methods for forecasting performance of water flooding of an oil reservoir system using a hybrid analytical-empirical methodology
CN113225937A (zh) * 2021-05-19 2021-08-06 惠州市金百泽电路科技有限公司 一种应用于高密度互连电路板无芯板的制作方法
CN113490344A (zh) * 2021-07-08 2021-10-08 江西柔顺科技有限公司 一种柔性线路板及其制备方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181452A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2003023235A (ja) 2001-06-21 2003-01-24 Global Circuit Co Ltd 陥沈印刷回路基板及びその製造方法
JP2004072027A (ja) 2002-08-09 2004-03-04 Cmk Corp 突起電極付き配線基板の製造方法
KR20060030714A (ko) * 2004-10-06 2006-04-11 주식회사 대우일렉트로닉스 복합 시스템의 디브이디 재생 방법
KR20060062896A (ko) * 2004-12-06 2006-06-12 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법

Family Cites Families (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4861944A (en) * 1987-12-09 1989-08-29 Cabot Electronics Ceramics, Inc. Low cost, hermetic pin grid array package
US4970624A (en) * 1990-01-22 1990-11-13 Molex Incorporated Electronic device employing a conductive adhesive
JP2619164B2 (ja) * 1991-09-30 1997-06-11 沖電気工業株式会社 プリント配線板の製造方法
CA2105448A1 (en) * 1992-09-05 1994-03-06 Michio Horiuchi Aluminum nitride circuit board and method of producing same
US5600103A (en) * 1993-04-16 1997-02-04 Kabushiki Kaisha Toshiba Circuit devices and fabrication method of the same
US5736681A (en) * 1993-09-03 1998-04-07 Kabushiki Kaisha Toshiba Printed wiring board having an interconnection penetrating an insulating layer
US5637834A (en) * 1995-02-03 1997-06-10 Motorola, Inc. Multilayer circuit substrate and method for forming same
KR19990044151A (ko) * 1995-08-29 1999-06-25 스프레이그 로버트 월터 견고하게 접착된 변형가능한 전자장치용 기판조립장치
JP2001257453A (ja) * 2000-03-09 2001-09-21 Shinko Electric Ind Co Ltd 配線基板、半導体装置及びそれらの製造方法
JP2002158307A (ja) * 2000-11-22 2002-05-31 Toshiba Corp 半導体装置及びその製造方法
JP4638614B2 (ja) * 2001-02-05 2011-02-23 大日本印刷株式会社 半導体装置の作製方法
US6465084B1 (en) * 2001-04-12 2002-10-15 International Business Machines Corporation Method and structure for producing Z-axis interconnection assembly of printed wiring board elements
CN1169413C (zh) * 2001-12-05 2004-09-29 全懋精密科技股份有限公司 在有机电路板上进行电镀焊锡的方法
JP2003243563A (ja) * 2001-12-13 2003-08-29 Matsushita Electric Ind Co Ltd 金属配線基板と半導体装置及びその製造方法
JP3910493B2 (ja) * 2002-06-14 2007-04-25 新光電気工業株式会社 半導体装置及びその製造方法
KR100541649B1 (ko) * 2003-09-03 2006-01-11 삼성전자주식회사 테이프 배선 기판과 그를 이용한 반도체 칩 패키지
JP4466169B2 (ja) * 2004-04-02 2010-05-26 凸版印刷株式会社 半導体装置用基板の製造方法
KR20060005910A (ko) * 2004-07-14 2006-01-18 (주)아이셀론 에이유 플랫 범프를 이용하는 디스플레이 구동 칩 및아이씨 칩과 플렉서블 기판의 접합 구조 및 방법
JP2006108211A (ja) * 2004-10-01 2006-04-20 North:Kk 配線板と、その配線板を用いた多層配線基板と、その多層配線基板の製造方法
JPWO2006118033A1 (ja) * 2005-04-27 2008-12-18 リンテック株式会社 シート状アンダーフィル材および半導体装置の製造方法
KR101044103B1 (ko) * 2008-04-03 2011-06-28 삼성전기주식회사 다층 인쇄회로기판 및 그 제조방법

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09181452A (ja) * 1995-12-25 1997-07-11 Matsushita Electric Works Ltd 多層プリント配線板の製造方法
JP2003023235A (ja) 2001-06-21 2003-01-24 Global Circuit Co Ltd 陥沈印刷回路基板及びその製造方法
JP2004072027A (ja) 2002-08-09 2004-03-04 Cmk Corp 突起電極付き配線基板の製造方法
KR20060030714A (ko) * 2004-10-06 2006-04-11 주식회사 대우일렉트로닉스 복합 시스템의 디브이디 재생 방법
KR20060062896A (ko) * 2004-12-06 2006-06-12 삼성전기주식회사 비아포스트에 의해 층간 전도성이 부여된 병렬적 다층인쇄회로기판 및 그 제조 방법

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100999922B1 (ko) * 2008-10-09 2010-12-13 삼성전기주식회사 인쇄회로기판 및 그 제조방법
KR101543023B1 (ko) * 2008-12-24 2015-08-07 엘지이노텍 주식회사 인쇄회로기판 제조방법
KR101128584B1 (ko) * 2010-08-30 2012-03-23 삼성전기주식회사 반도체 패키지용 코어리스 기판 제조 방법과 이를 이용한 코어리스 기판
KR101261350B1 (ko) 2011-08-08 2013-05-06 아페리오(주) 박형 인쇄회로기판 제작을 위한 회로패턴 형성 방법

Also Published As

Publication number Publication date
JP2008016817A (ja) 2008-01-24
CN101102649A (zh) 2008-01-09
CN100589684C (zh) 2010-02-10
US20080009128A1 (en) 2008-01-10
DE102007008490A1 (de) 2008-01-17
US20090242238A1 (en) 2009-10-01

Similar Documents

Publication Publication Date Title
KR100757910B1 (ko) 매립패턴기판 및 그 제조방법
JP4558776B2 (ja) 回路基板の製造方法
KR100867148B1 (ko) 인쇄회로기판 및 그 제조방법
TWI507096B (zh) 多層電路板及其製作方法
US5146674A (en) Manufacturing process of a high density substrate design
JP2005310946A (ja) 半導体装置
KR100857165B1 (ko) 회로기판 제조방법
JP2010171387A (ja) 回路基板構造及びその製造方法
WO2010103695A1 (ja) 部品内蔵モジュールの製造方法及び部品内蔵モジュール
JPWO2004105454A1 (ja) 配線基板の製造方法
JP3299679B2 (ja) 多層配線基板及びその製造方法
WO2004017689A1 (ja) 多層プリント配線板及びその製造方法
KR100726238B1 (ko) 다층 인쇄회로기판 제조방법
JP2010153438A (ja) 部品内蔵基板の製造方法
TWI644368B (zh) 封裝基板及其製作方法、封裝結構
JP2006049536A (ja) 多層回路基板
US20100193232A1 (en) Printed circuit board and method of manufacturing the same
KR100468195B1 (ko) 다층 인쇄 회로 기판을 제조하는 방법
JP4503698B2 (ja) 配線基板の製造方法
KR101093173B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어
JP3816038B2 (ja) 多層形フレキシブル配線板およびその製造方法
JP2000151107A (ja) 多層プリント配線板及びその製造方法
JP3994952B2 (ja) 半導体装置
KR101977421B1 (ko) 랩 도금부를 가진 비아를 가진 인쇄 회로 기판을 제조하는 방법
KR101075478B1 (ko) 범프비아를 구비한 인쇄회로기판 및 제조방법, 그 제조방법에 사용되는 분리형캐리어

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
G170 Re-publication after modification of scope of protection [patent]
FPAY Annual fee payment

Payment date: 20130624

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 9

LAPS Lapse due to unpaid annual fee