KR101543023B1 - 인쇄회로기판 제조방법 - Google Patents
인쇄회로기판 제조방법 Download PDFInfo
- Publication number
- KR101543023B1 KR101543023B1 KR1020080133088A KR20080133088A KR101543023B1 KR 101543023 B1 KR101543023 B1 KR 101543023B1 KR 1020080133088 A KR1020080133088 A KR 1020080133088A KR 20080133088 A KR20080133088 A KR 20080133088A KR 101543023 B1 KR101543023 B1 KR 101543023B1
- Authority
- KR
- South Korea
- Prior art keywords
- circuit pattern
- conductive substrate
- bump
- forming
- pattern
- Prior art date
Links
Images
Landscapes
- Manufacturing Of Printed Wiring (AREA)
Abstract
본 발명은 인쇄회로기판 제조방법에 관한 것이다.
실시예에 따른 인쇄회로기판 제조방법은 제1 도전성 기판 상에 제1 회로패턴 및 제1 범프를 형성하는 단계; 제2 도전성 기판 상에 제2 회로패턴을 형성하는 단계; 상기 제1 도전성 기판 및 제2 도전성 기판을 절연층을 사이에 두고 압착하여, 상기 제1 회로패턴, 제1 범프, 및 제2 회로패턴을 상기 절연층에 매립하는 단계; 및 상기 제1 회로패턴 및 제2 회로기판으로부터 상기 제1 도전성 기판 및 제2 도전성 기판을 분리하는 단계를 포함한다.
인쇄회로기판
Description
본 발명은 인쇄회로기판 제조방법에 관한 것이다.
회로패턴이 매립된 인쇄회로기판은 캐리어에 회로패턴을 형성한 후, 상기 회로패턴을 절연층에 적층, 압착하고, 상기 캐리어를 제거함으로써 회로패턴이 상기 절연층에 매립한다. 그리고, 레이저를 이용하여 비아홀을 형성하고, 도금을 통해 비아홀을 충진하며, 에칭을 통해 불필요한 도금층 및 씨드층을 제거하여 형성한다.
종래의 회로패턴이 매립된 인쇄회로기판은 캐리어를 사용하기 때문에 제조 비용이 상승하고, 레이저 가공이 필요하기 때문에 공정이 복잡하며 제조 비용이 상승된다. 또한, 에칭 공정이 요구되기 때문에 에칭 깊이나 정밀도를 제어하기가 어렵고 불량이 발생될 가능성이 높다.
실시예는 인쇄회로기판 제조방법을 제공한다.
실시예는 표면처리된 전도성 기판을 사용함으로서 캐리어 사용으로 인한 비용 낭비 및 환경 오염을 줄일 수 있는 인쇄회로기판 제조방법을 제공한다.
실시예는 레이저 가공 공정이 요구되지 않는 인쇄회로기판 제조방법을 제공한다.
실시예에는 에칭 공정을 사용하지 않아도 제작될 수 있는 인쇄회로기판 제조방법을 제공한다.
실시예에 따른 인쇄회로기판 제조방법은 제1 도전성 기판 상에 제1 회로패턴을 형성하고, 상기 형성된 제 1 회로패턴 위에 제1 범프를 형성하는 단계; 제2 도전성 기판 상에 제2 회로패턴을 형성하는 단계; 상기 제1 도전성 기판 및 제2 도전성 기판을 절연층을 사이에 두고 압착하여, 상기 제1 회로패턴, 제1 범프, 및 제2 회로패턴을 상기 절연층에 매립하는 단계; 및 상기 제1 회로패턴 및 제2 회로패턴으로부터 상기 제1 도전성 기판 및 제2 도전성 기판을 분리하는 단계를 포함하며, 상기 제1 범프는, 상기 제1 회로 패턴이 가지는 제 1 폭보다 좁은 제 2 폭을 가지며 상기 제 1 회로패턴 위에 형성된다.
실시예에 따른 인쇄회로기판 제조방법은 제1 도전성 기판 상에 제1 회로패턴을 형성하고, 상기 형성된 제1 회로패턴 위에 제1 범프를 형성하는 단계; 제2 도전성 기판 상에 제2 회로패턴을 형성하고, 상기 형성된 제2 회로패턴 위에 제2 범프를 형성하는 단계; 상기 제1 도전성 기판 및 제2 도전성 기판을 절연층을 사이에 두고 압착하여, 상기 제1 회로패턴 및 제1 범프와, 상기 제2 회로패턴 및 제2 범프를 상기 절연층에 매립하는 단계; 및 상기 제1 회로패턴 및 제2 회로패턴으로부터 상기 제1 도전성 기판 및 제2 도전성 기판을 분리하는 단계를 포함하며, 상기 제 1 범프는, 상기 제1 회로패턴이 가지는 폭보다 좁은 폭을 가지며, 상기 제 2 범프는, 상기 제2 회로패턴이 가지는 폭보다 좁은 폭을 가진다.
실시예는 인쇄회로기판 제조방법을 제공할 수 있다.
실시예는 표면처리된 전도성 기판을 사용함으로서 캐리어 사용으로 인한 비용 낭비 및 환경 오염을 줄일 수 있는 인쇄회로기판 제조방법을 제공할 수 있다.
실시예는 레이저 가공 공정이 요구되지 않는 인쇄회로기판 제조방법을 제공할 수 있다.
실시예에는 에칭 공정을 사용하지 않아도 제작될 수 있는 인쇄회로기판 제조방법을 제공할 수 있다.
본 발명에 따른 실시예들의 설명에 있어서, 각 층(막), 영역, 패턴 또는 구조물들이 기판, 각 층(막), 영역, 패드 또는 패턴들의 "위(on)"에 또는 "아래(under)"에 형성되는 것으로 기재되는 경우에 있어, "위(on)"와 "아래(under)"는 "직접(directly)" 또는 "다른 층을 개재하여 (indirectly)" 형성되는 것을 모두 포함한다. 또한 각 층의 위 또는 아래에 대한 기준은 도면을 기준으로 설명한다.
도면에서 각층의 두께나 크기는 설명의 편의 및 명확성을 위하여 과장되거나 생략되거나 또는 개략적으로 도시되었다. 또한 각 구성요소의 크기는 실제크기를 전적으로 반영하는 것은 아니다.
이하, 첨부된 도면을 참조하여 실시예들에 따른 인쇄회로기판 제조방법에 대 해 상세히 설명하도록 한다.
도 1 내지 도 9은 제1 실시예에 따른 인쇄회로기판 제조방법을 설명하는 도면이다.
도 1을 참조하면, 제1 전도성 기판(10)이 준비되고, 상기 제1 전도성 기판(10) 상에 제1 마스크층(11)을 형성한다. 이때, 상기 제1 전도성 기판(10)은 플라즈마 표면 처리를 통해 이후 형성될 제1 회로패턴(도 4의 12)과 용이하게 분리되도록 한다.
도 2를 참조하면, 상기 제1 마스크층(11)을 선택적으로 패터닝하여 제1 마스크 패턴(11a)을 형성한다. 상기 제1 마스크층(11)은 감광성 필름으로 형성되어 노광 및 현상 공정에 의해 패터닝될 수 있다.
도 3을 참조하면, 상기 제1 마스크 패턴(11a)을 마스크로 하여 상기 제1 전도성 기판(10) 상에 제1 회로패턴(12)을 형성한다.
상기 제1 회로패턴(12)은 상기 제1 전도성 기판(10)과 용이하게 분리될 수 있는 도금 방식이 사용되어 형성된다. 예를 들어, 상기 제1 회로패턴(12)은 전주도금 방식으로 형성될 수 있다.
도 4를 참조하면, 상기 제1 마스크 패턴(11a)을 제거하고, 상기 제1 전도성 기판(10) 상에 제2 마스크 패턴(13a)을 형성한다. 상기 제2 마스크 패턴(13a)은 상기 제1 마스크 패턴(11a)와 마찬가지로 감광성 필름으로 제2 마스크층을 형성한 후, 노광 및 현상 공정으로 선택적으로 패터닝하여 형성할 수 있다.
도 5와 도 6을 참조하면, 상기 제2 마스크 패턴(13a)을 마스크로 하여 상기 제1 회로패턴(12) 상에 제1 범프(14)를 형성한다. 상기 제1 범프(14)는 도금 방식, 예를 들어 전주도금 방식으로 형성될 수 있다.
또한, 상기 제1 범프(14) 상에 제1 결합층(15)을 형성할 수 있으며, 상기 제1 결합층(15)은 형성 여부는 선택적이다. 상기 제1 결합층(15)은 상기 제1 범프(14)와 다른 재질로 형성될 수 있으며, 예를 들어, 상기 제1 범프(14)가 구리 재질로 형성된 경우 상기 제1 결합층(15)은 주석으로 형성될 수 있다. 또한, 상기 제1 결합층(15)은 무전해 도금방식으로 형성될 수 있다. 그리고, 상기 제2 마스크 패턴(13a)을 제거한다.
도 7과 도 8을 참조하면, 절연층(20)과, 제2 회로패턴(32)이 형성된 제2 전도성 기판(30)이 준비된다. 상기 제2 회로패턴(32) 및 제2 전도성 기판(30)은 도 1 내지 도 3에서 설명된 공정과 동일한 공정으로 형성될 수 있다.
상기 절연층(20)을 사이에 두고, 제2 전도성 기판(30) 및 상기 제1 전도성 기판(10)을 상호 압착하여 상기 제1 회로패턴(12), 제1 범프(14) 및 제2 회로패턴(32)을 상기 절연층(20)에 매립한다.
이때, 상기 제1 회로패턴(12)과 제2 회로패턴(32)은 상기 절연층(20)에 매립되고, 상기 제1 범프(14)에 의해 상호 전기적으로 연결된다. 상기 제1 범프(14)에 제1 결합층(15)이 형성된 경우, 압착 과정에서 상기 제1 결합층(15)이 용융되어 상기 제1 범프(14)와 상기 제2 회로패턴(32)이 보다 견고하게 연결될 수 있다.
실시예에서는 상기 제1 회로패턴(12) 상에 상기 제1 범프(14)를 형성하고, 상기 제1 회로패턴(12)과 상기 제1 범프(14)를 상기 절연층(20)에 매립하기 때문에 비아홀의 형성을 위한 레이저 가공 공정이 요구되지 않는다.
또한, 상기 제1 회로패턴(12) 및 제2 회로패턴(32)이 전주도금 방식으로 형성되어 상기 절연층(20)에 매립되기 때문에, 제1 회로패턴(12) 및 제2 회로패턴(32)을 형성하기 위한 에칭 공정이 요구되지 않으며, 미세 회로패턴을 형성하는 것이 가능하다.
도 9를 참조하면, 상기 제1 회로패턴(12), 제1 범프(14) 및 제2 회로패턴(32)을 상기 절연층(20)에 매립한 후, 상기 제1 전도성 기판(10) 및 제2 전도성 기판(30)을 제거하면 회로패턴이 매립된 인쇄회로기판이 제작될 수 있다.
상기 제1 회로패턴(12) 및 제2 회로패턴(32)은 표면 처리된 상기 제1 전도성 기판(10) 및 제2 전도성 기판(30) 상에 형성되기 때문에 용이하게 분리될 수 있다.
따라서, 상기 제1 전도성 기판(10) 및 제2 전도성 기판(30)을 다시 사용하는 것이 가능한 장점이 있다.
한편, 도 9에 도시된 인쇄회로기판을 복수개 적층하여 다층 인쇄회로기판을 제작하는 것도 가능하다.
도 10 내지 도 12는 제2 실시예에 따른 인쇄회로기판 제조방법을 설명하는 도면이다. 제2 실시예를 설명함에 있어서 제1 실시예와 중복되는 설명은 생략하도록 한다.
도 10을 참조하면, 도 1 내지 도 6에서 설명된 공정을 이용하여 제1 도전성 기판(10) 상에 제1 회로패턴(12) 및 제1 범프(14)를 형성한다. 상기 제1 범프(14)에는 제1 결합층(15)이 형성될 수도 있다.
또한, 제2 도전성 기판(30) 상에 제2 회로패턴(32) 및 제2 범프(34)를 형성한다. 상기 제2 범프(34)에는 제2 결합층(35)이 형성될 수도 있다.
그리고, 도시된 바와 같이, 절연층(20)을 사이에 두고,상기 제1 도전성 기판(10) 및 제2 도전성 기판(30)이 대향되도록 한다.
도 11을 참조하면, 상기 절연층(20)을 사이에 두고, 제2 전도성 기판(30) 및 상기 제1 전도성 기판(10)을 상호 압착하여 상기 제1 회로패턴(12) 및 제1 범프(14)와, 상기 제2 회로패턴(32) 및 제2 범프(34)를 상기 절연층(20)에 매립한다.
이때, 상기 제1 회로패턴(12)과 제2 회로패턴(32)은 상기 절연층(20)에 매립되고, 상기 제1 범프(14) 및 제2 범프(34)는 서로 전기적으로 연결된다.
상기 제1 결합층(15) 및 제2 결합층(35)이 형성된 경우, 상기 제1 결합층(15) 및 제2 결합층(35)은 압착 과정에서 용융되어 상기 제1 범프(14)와 제2 범프(34)가 보다 견고하게 연결될 수 있다.
도 12를 참조하면, 상기 제1 회로패턴(12) 및 제1 범프(14)와, 상기 제2 회로패턴(32) 및 제2 범프(34)를 상기 절연층(20)에 매립한 후, 상기 제1 전도성 기판(10) 및 제2 전도성 기판(30)을 제거하면 회로패턴이 매립된 인쇄회로기판이 제작될 수 있다.
이상에서 실시예를 중심으로 설명하였으나 이는 단지 예시일 뿐 본 발명을 한정하는 것이 아니며, 본 발명이 속하는 분야의 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성을 벗어나지 않는 범위에서 이상에 예시되지 않은 여러 가지의 변형과 응용이 가능함을 알 수 있을 것이다. 예를 들어, 실시예에 구체적으로 나타난 각 구성 요소는 변형하여 실시할 수 있는 것이다. 그리고 이러한 변형과 응용에 관계된 차이점들은 첨부된 청구 범위에서 규정하는 본 발명의 범위에 포함되는 것으로 해석되어야 할 것이다.
도 1 내지 도 9은 제1 실시예에 따른 인쇄회로기판 제조방법을 설명하는 도면.
도 10 내지 도 12는 제2 실시예에 따른 인쇄회로기판 제조방법을 설명하는 도면.
Claims (11)
- 제1 도전성 기판 상에 제1 회로패턴을 형성하고, 상기 형성된 제 1 회로패턴 위에 제1 범프를 형성하는 단계;제2 도전성 기판 상에 제2 회로패턴을 형성하는 단계;상기 제1 도전성 기판 및 제2 도전성 기판을 절연층을 사이에 두고 압착하여, 상기 제1 회로패턴, 제1 범프, 및 제2 회로패턴을 상기 절연층에 매립하는 단계; 및상기 제1 회로패턴 및 제2 회로패턴으로부터 상기 제1 도전성 기판 및 제2 도전성 기판을 분리하는 단계를 포함하며,상기 제1 범프는,상기 제1 회로 패턴이 가지는 제 1 폭보다 좁은 제 2 폭을 가지며 상기 제 1 회로패턴 위에 형성되며,상기 제 1 범프의 하면은 상기 제 1 회로패턴의 상면과 직접 접촉하고, 상기 제 1 범프의 상면은 상기 제 2 회로 패턴의 하면과 직접 접촉하는 인쇄회로기판 제조방법.
- 제 1항에 있어서,상기 제1 회로패턴 및 제2 회로패턴은 각각 상기 제1 도전성 기판 및 제2 도전성 기판 상에 도금 방식으로 형성하는 인쇄회로기판 제조방법.
- 제 1항에 있어서,상기 제1 범프는 상기 제1 회로패턴 위에 도금 방식으로 형성하는 인쇄회로기판 제조방법.
- 제 2항 또는 제 3항에 있어서,상기 도금 방식은 전주도금방식인 인쇄회로기판 제조방법.
- 제 1항에 있어서,상기 제1 도전성 기판 상에 상기 제1 회로패턴을 형성하고, 상기 형성된 제 1 회로패턴 위에 제1 범프를 형성하는 단계는,상기 제1 도전성 기판 상에 제1 마스크 패턴을 형성하여 상기 제1 회로패턴을 형성하고, 상기 제1 도전성 기판 및 제1 회로패턴 상에 제2 마스크 패턴을 형성하여 상기 제1 회로패턴 위에 상기 제1 범프를 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
- 제 1항에 있어서,상기 제1 범프 상에 제1 결합층을 형성하는 단계를 더 포함하는 인쇄회로기판 제조방법.
- 제 6항에 있어서,상기 제1 결합층은 주석으로 형성된 인쇄회로기판 제조방법.
- 제 1항에 있어서,상기 제1 도전성 기판 및 제2 도전성 기판은 플라즈마 표면 처리된 인쇄회로기판 제조방법.
- 제1 도전성 기판 상에 제1 회로패턴을 형성하고, 상기 형성된 제1 회로패턴 위에 제1 범프를 형성하는 단계;제2 도전성 기판 상에 제2 회로패턴을 형성하고, 상기 형성된 제2 회로패턴 위에 제2 범프를 형성하는 단계;상기 제1 도전성 기판 및 제2 도전성 기판을 절연층을 사이에 두고 압착하여, 상기 제1 회로패턴 및 제1 범프와, 상기 제2 회로패턴 및 제2 범프를 상기 절연층에 매립하는 단계; 및상기 제1 회로패턴 및 제2 회로패턴으로부터 상기 제1 도전성 기판 및 제2 도전성 기판을 분리하는 단계를 포함하며,상기 제 1 범프는,상기 제1 회로패턴이 가지는 폭보다 좁은 폭을 가지며,상기 제 2 범프는,상기 제2 회로패턴이 가지는 폭보다 좁은 폭을 가지는 인쇄회로기판 제조방법.
- 제 9항에 있어서,상기 제1 도전성 기판 상에 상기 제1 회로패턴 및 제1 범프를 형성하는 단계; 및 상기 제2 도전성 기판 상에 상기 제2 회로패턴 및 제2 범프를 형성하는 단계는,상기 제1 도전성 기판 상에 제1 마스크 패턴을 형성하여 상기 제1 회로패턴을 형성하고, 상기 제1 도전성 기판 및 제1 회로패턴 상에 제2 마스크 패턴을 형성하여 상기 제1 회로패턴 상에 상기 제1 범프를 형성하는 단계를 포함하고,상기 제2 도전성 기판 상에 제1 마스크 패턴을 형성하여 상기 제2 회로패턴을 형성하고, 상기 제2 도전성 기판 및 제2 회로패턴 상에 제2 마스크 패턴을 형성하여 상기 제2 회로패턴 상에 상기 제2 범프를 형성하는 단계를 포함하는 인쇄회로기판 제조방법.
- 제 9항에 있어서,상기 제1 회로패턴 및 제2 회로패턴은 각각 상기 제1 도전성 기판 및 제2 도전성 기판 상에 전주도금 방식으로 형성하는 인쇄회로기판 제조방법.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080133088A KR101543023B1 (ko) | 2008-12-24 | 2008-12-24 | 인쇄회로기판 제조방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020080133088A KR101543023B1 (ko) | 2008-12-24 | 2008-12-24 | 인쇄회로기판 제조방법 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20100074605A KR20100074605A (ko) | 2010-07-02 |
| KR101543023B1 true KR101543023B1 (ko) | 2015-08-07 |
Family
ID=42637102
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020080133088A KR101543023B1 (ko) | 2008-12-24 | 2008-12-24 | 인쇄회로기판 제조방법 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR101543023B1 (ko) |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100757910B1 (ko) * | 2006-07-06 | 2007-09-11 | 삼성전기주식회사 | 매립패턴기판 및 그 제조방법 |
-
2008
- 2008-12-24 KR KR1020080133088A patent/KR101543023B1/ko active IP Right Grant
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR100757910B1 (ko) * | 2006-07-06 | 2007-09-11 | 삼성전기주식회사 | 매립패턴기판 및 그 제조방법 |
Also Published As
| Publication number | Publication date |
|---|---|
| KR20100074605A (ko) | 2010-07-02 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN1747630B (zh) | 基板制造方法和电路板 | |
| KR100836653B1 (ko) | 회로기판 및 그 제조방법 | |
| US9159693B2 (en) | Hybrid substrate with high density and low density substrate areas, and method of manufacturing the same | |
| KR101987374B1 (ko) | 인쇄회로기판 및 그의 제조 방법 | |
| JP2008060573A (ja) | 電子素子内蔵型印刷回路基板の製造方法 | |
| JP2009253261A (ja) | 高密度回路基板及びその形成方法 | |
| US20090242238A1 (en) | Buried pattern substrate | |
| KR102194718B1 (ko) | 임베디드 기판 및 임베디드 기판의 제조 방법 | |
| KR20160059125A (ko) | 소자 내장형 인쇄회로기판 및 그 제조방법 | |
| CN103517549A (zh) | 印刷电路板和制造印刷电路板的方法 | |
| US9078344B2 (en) | Printed circuit board and manufacturing method thereof | |
| KR101713640B1 (ko) | 부품 내장 기판 | |
| TWI677271B (zh) | 線路基板及其製作方法 | |
| KR102211741B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조 방법 | |
| TW201422088A (zh) | 承載板及其製作方法 | |
| KR101543023B1 (ko) | 인쇄회로기판 제조방법 | |
| KR101046255B1 (ko) | 반도체 패키지 제조용 인쇄회로기판의 패턴 형성 방법 | |
| KR101574019B1 (ko) | 인쇄회로기판의 제조 방법 | |
| KR101501902B1 (ko) | 금속 포스트를 구비한 인쇄회로기판 및 이의 제조 방법 | |
| KR100999515B1 (ko) | 인쇄회로기판 제조방법 | |
| US7807034B2 (en) | Manufacturing method of non-etched circuit board | |
| KR101067074B1 (ko) | 인쇄회로기판 및 인쇄회로기판의 제조방법 | |
| US20130153280A1 (en) | Printed circuit board and method of manufacturing the same | |
| KR101534856B1 (ko) | 인쇄회로기판 및 그 제조방법 | |
| KR101197782B1 (ko) | 매립형 인쇄회로기판 및 그 제조방법 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| N231 | Notification of change of applicant | ||
| A201 | Request for examination | ||
| E902 | Notification of reason for refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant | ||
| FPAY | Annual fee payment |
Payment date: 20180710 Year of fee payment: 4 |
|
| FPAY | Annual fee payment |
Payment date: 20190711 Year of fee payment: 5 |